CN106531628B - 一种集成离子刻蚀划片槽和密封环的制造方法 - Google Patents
一种集成离子刻蚀划片槽和密封环的制造方法 Download PDFInfo
- Publication number
- CN106531628B CN106531628B CN201610985505.7A CN201610985505A CN106531628B CN 106531628 B CN106531628 B CN 106531628B CN 201610985505 A CN201610985505 A CN 201610985505A CN 106531628 B CN106531628 B CN 106531628B
- Authority
- CN
- China
- Prior art keywords
- scribe line
- sealing ring
- ion etching
- manufacturing
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 62
- 238000000992 sputter etching Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明提供了一种集成离子刻蚀划片槽和密封环的制造方法,包括:第一步骤:在形成有介质层的晶圆上淀积钝化层氧化硅;第二步骤:利用第一次光刻工艺定义密封环区域和划片槽区域,刻蚀掉划片槽区域以及与划片槽区域邻接的部分密封环区域内的介质层直至露出衬底表面;第三步骤:淀积钝化层氮化硅,同时使露出的衬底表面以及密封环区域侧壁形成一层氮化硅保护层;第四步骤:利用第二次光刻工艺定义焊盘区域和划片槽区域,刻蚀掉划片槽区域中的氮化硅保护层。
Description
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种集成离子刻蚀划片槽和密封环的制造方法。
背景技术
55nm平台现在的密封环一般是由两层密封环组成,两层密封环的总宽度在20微米。采用机械划片的话,划片槽宽度在60微米左右。其他平台采用过小于10微米的密封环,但是需要额外增加一道光罩。
而客户的芯片不断缩小,密封环和划片槽所占的面积比例越来越大,为了减少划片槽所占面积,已经有客户采用了离子刻蚀划片槽技术,划片槽宽度最小可以做到4微米。但是,采用离子刻蚀划片槽技术需要硅片在出厂前将划片槽内的介质层全部去除干净,露出硅表面。
因此,希望提供一种能够减小密封环和划片槽所占面积比例并增加硅片有效芯片量的集成离子刻蚀划片槽和密封环的制造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够减小密封环和划片槽所占面积比例并增加硅片有效芯片量的集成离子刻蚀划片槽和密封环的制造方法。
为了实现上述技术目的,根据本发明,提供了一种集成离子刻蚀划片槽和密封环的制造方法,包括:
第一步骤:在形成有介质层的晶圆上淀积钝化层氧化硅;
第二步骤:利用第一次光刻工艺定义密封环区域和划片槽区域,刻蚀掉划片槽区域以及与划片槽区域邻接的部分密封环区域内的介质层直至露出衬底表面;
第三步骤:淀积钝化层氮化硅,同时使露出的衬底表面以及密封环区域侧壁形成一层氮化硅保护层;
第四步骤:利用第二次光刻工艺定义焊盘区域和划片槽区域,刻蚀掉划片槽区域中的氮化硅保护层。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述集成离子刻蚀划片槽和密封环的制造方法用于制造集成电路。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,在第一步骤,所述介质层包含多个材料层的叠层。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述介质层包含层间电介质层和多个金属层间介质层。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述介质层包含:层间电介质层、第一金属层间介质层、第二金属层间介质层以及第三金属层间介质层。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述衬底表面是硅表面。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述划片槽区域用于形成离子刻蚀划片槽。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述焊盘区域邻接第二步骤刻蚀后剩余的密封环区域。
优选地,在所述集成离子刻蚀划片槽和密封环的制造方法中,所述焊盘区域对应于所述与划片槽区域邻接的部分密封环区域。
本发明将离子刻蚀划片槽和密封环的制造方法集成在一起,减小密封环和划片槽所占面积比例,增加硅片有效芯片量;并且本发明使密封环外围也有氮化硅SiN保护,可以有效阻挡水气。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法的第四步骤。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图4示意性地示出了根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法的各个步骤。
如图1至图4所示,根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法包括:
第一步骤:在形成有介质层的晶圆上淀积钝化层氧化硅20;
例如,在第一步骤,所述介质层包含多个材料层的叠层。举例来说,所述介质层包含层间电介质层和多个金属层间介质层。具体地,例如,如图1所示,所述介质层包含:层间电介质层11、第一金属层间介质层12、第二金属层间介质层13以及第三金属层间介质层14等。
第二步骤:利用第一次光刻工艺定义密封环区域100和划片槽区域200,刻蚀掉划片槽区域以及与划片槽区域邻接的部分密封环区域110内的介质层直至露出衬底表面;
例如,所述衬底表面是硅表面;
而且具体地,例如,所述划片槽区域200用于形成离子刻蚀划片槽。
而且,举例来说,所述密封环区域100的尺寸为10um或6um,所述划片槽区域200的尺寸为10um。所述与划片槽区域邻接的部分密封环区域110的尺寸为3um。
第三步骤:淀积钝化层氮化硅30,同时使露出的衬底表面以及密封环区域侧壁形成一层氮化硅保护层40;
第四步骤:利用第二次光刻工艺定义焊盘区域120和划片槽区域200,刻蚀掉划片槽区域200中的氮化硅保护层。
一般,焊盘区域120邻接第二步骤刻蚀后剩余的密封环区域。
例如,所述焊盘区域120的尺寸为3um。
例如,焊盘区域120对应于所述与划片槽区域邻接的部分密封环区域110。
图1至图4所示的根据本发明优选实施例的集成离子刻蚀划片槽和密封环的制造方法可有利地用于制造集成电路。
本发明将离子刻蚀划片槽和密封环的制造方法集成在一起,减小密封环和划片槽所占面积比例,增加硅片有效芯片量;并且本发明使密封环外围也有氮化硅SiN保护,可以有效阻挡水气。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个元素”的引述意味着对一个或多个元素的引述,并且包括本领域技术人员已知的它的等价物。类似地,作为另一示例,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
Claims (8)
1.一种集成离子刻蚀划片槽和密封环的制造方法,其特征在于包括:
第一步骤:在形成有介质层的晶圆上淀积钝化层氧化硅;
第二步骤:利用第一次光刻工艺定义密封环区域和划片槽区域,刻蚀掉划片槽区域以及与划片槽区域邻接的部分密封环区域内的介质层直至露出衬底表面;
第三步骤:淀积钝化层氮化硅,同时使露出的衬底表面以及密封环区域侧壁形成一层氮化硅保护层;
第四步骤:利用第二次光刻工艺定义焊盘区域和划片槽区域,刻蚀掉划片槽区域中的氮化硅保护层;
其中,所述焊盘区域对应于所述与划片槽区域邻接的部分密封环区域。
2.根据权利要求1所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述集成离子刻蚀划片槽和密封环的制造方法用于制造集成电路。
3.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,在第一步骤,所述介质层包含多个材料层的叠层。
4.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述介质层包含层间电介质层和多个金属层间介质层。
5.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述介质层包含:层间电介质层、第一金属层间介质层、第二金属层间介质层以及第三金属层间介质层。
6.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述衬底表面是硅表面。
7.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述划片槽区域用于形成离子刻蚀划片槽。
8.根据权利要求1或2所述的集成离子刻蚀划片槽和密封环的制造方法,其特征在于,所述焊盘区域邻接第二步骤刻蚀后剩余的密封环区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610985505.7A CN106531628B (zh) | 2016-11-09 | 2016-11-09 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610985505.7A CN106531628B (zh) | 2016-11-09 | 2016-11-09 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106531628A CN106531628A (zh) | 2017-03-22 |
CN106531628B true CN106531628B (zh) | 2019-11-26 |
Family
ID=58350529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610985505.7A Active CN106531628B (zh) | 2016-11-09 | 2016-11-09 | 一种集成离子刻蚀划片槽和密封环的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106531628B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113013098A (zh) * | 2021-03-09 | 2021-06-22 | 上海华虹宏力半导体制造有限公司 | 划片槽的形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958287A (zh) * | 2009-07-16 | 2011-01-26 | 上海华虹Nec电子有限公司 | 一种包含深槽结构的芯片封闭环 |
CN202473932U (zh) * | 2011-11-25 | 2012-10-03 | 无锡新洁能功率半导体有限公司 | 功率mosfet器件 |
CN105575916A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN105895582A (zh) * | 2015-01-26 | 2016-08-24 | 中芯国际集成电路制造(上海)有限公司 | 芯片切割方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310597A (ja) * | 1993-04-21 | 1994-11-04 | Yamaha Corp | 半導体装置 |
-
2016
- 2016-11-09 CN CN201610985505.7A patent/CN106531628B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958287A (zh) * | 2009-07-16 | 2011-01-26 | 上海华虹Nec电子有限公司 | 一种包含深槽结构的芯片封闭环 |
CN202473932U (zh) * | 2011-11-25 | 2012-10-03 | 无锡新洁能功率半导体有限公司 | 功率mosfet器件 |
CN105575916A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN105895582A (zh) * | 2015-01-26 | 2016-08-24 | 中芯国际集成电路制造(上海)有限公司 | 芯片切割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106531628A (zh) | 2017-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105359256B (zh) | 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻 | |
CN104412377A (zh) | 用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻 | |
CN104412367A (zh) | 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法 | |
US11747529B2 (en) | Wafer level microstructures for an optical lens | |
US9618323B2 (en) | Method for manufacturing optical interferometer | |
CN109166822A (zh) | 半导体器件制作方法及半导体器件 | |
CN103663357B (zh) | 硅的刻蚀方法 | |
TW201339090A (zh) | 微機電系統奈米結構之製造方法 | |
CN110024215B (zh) | 波导过渡结构和制造方法 | |
TW200910435A (en) | Method of wafer-level segmenting capable of protecting contact pad | |
CN104637827A (zh) | 半导体结构及其制造方法 | |
CN106531628B (zh) | 一种集成离子刻蚀划片槽和密封环的制造方法 | |
JP2023029334A (ja) | 導電性光半導体コーティングの装置及び方法 | |
CN107039481B (zh) | 半导体结构的制造方法 | |
CN105448671B (zh) | 半导体结构及返工方法 | |
CN107078182B (zh) | 受光器、便携式电子设备和受光器的制造方法 | |
US9490137B2 (en) | Method for structuring a layered structure from two semiconductor layers, and micromechanical component | |
CN104003350B (zh) | 一种体硅谐振式压力传感器的圆片级真空封装方法 | |
CN103390578A (zh) | 金属熔丝的制造方法 | |
US20130313668A1 (en) | Photronic device with reflector and method for forming | |
CN103107178B (zh) | 一种用负性光刻胶制作背照式影像传感器深沟槽的方法 | |
CN106276777A (zh) | Mems基片的加工方法 | |
US20140252659A1 (en) | Semiconductor structure and manufacturing method thereof | |
CN216434426U (zh) | 光学滤波器、电子设备以及车辆 | |
CN114577371B (zh) | 电容式压力传感器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |