CN105575916A - 一种半导体器件及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。根据本发明的方法，在保护集成电路芯片的同时缩小了芯片的尺寸，降低了芯片成本。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

在半导体制程中，在同一块晶圆上形成有多个芯片(die)。各芯片之间通过纵横交错的划片线(scribeline，也称切割道)区域进行划分。沿着划片线区域对晶圆进行切割以形成单个芯片，然后将这些芯片做成功能各异的半导体封装结构。但是，在将晶圆切割成单个芯片时，有时位于划片线周边的芯片区域会受到机械的冲击，从而造成在分割开的芯片的切割剖面上产生局部的裂纹和碎片。此现象在划片线区域的相交之处尤为明显。并且，在粗糙的芯片边缘处的裂纹又易于扩展至芯片内部，从而导致芯片劣化或失效。此外，在分割开的芯片的侧面会暴露出层间介电层，水分、湿气等可能从此处侵入芯片内部，同样会造成芯片的误操作和破坏。

为解决以上问题，现有技术中采用密封环(sealring)对芯片进行保护。密封环通常形成于晶圆的每一个芯片的划片线和集成电路的周围区域之间。密封环由介电层和金属层交错堆栈构成，且上述金属层利用穿过上述介电层的导电通孔做内部互连。当沿着划片线进行晶圆切割工艺时，密封环可以阻挡上述由晶圆切割工艺造成的从划片线至集成电路的不想要的应力破裂。并且，密封环可以阻挡水气渗透或例如含酸物、含碱物或污染源的扩散的化学损害。

图1示出了晶圆100的一部分的示意性剖面图。参考图1，晶圆100上形成有密封环101和集成电路芯片102。密封环101的左侧形成有划片线区域。密封环101在晶圆100上占据了一定量的空间。目前集成电路芯片封装的发展趋势是越来越轻小化，而密封环所占空间较大，将不利于降低芯片的成本。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。

可选地，所述芯片区域包括焊垫，所述方法进一步包括：在形成所述钝化层之后，刻蚀所述钝化层以暴露所述沟槽底部的所述半导体衬底和所述焊垫。

可选地，刻蚀所述钝化层的步骤包括：在所述钝化层上形成干膜层；图案化所述干膜层；以所述干膜层为掩膜刻蚀所述钝化层；以及移除所述干膜层。

可选地，所述干膜层为包括光阻层的多层膜结构。

可选地，采用干式反应离子刻蚀(DRIE)工艺刻蚀所述器件层和所述半导体衬底的至少一部分。

可选地，采用激光刻蚀工艺刻蚀所述器件层和所述半导体衬底的至少一部分。

根据本发明的另一方面，提供了一种根据上述方法制造的半导体器件。

根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。

根据本发明提供的半导体器件的制造方法，在晶圆制造工艺中，采用钝化层来取代密封环。在芯片区域的侧墙上形成的钝化层可以起到隔离和保护的作用。在分割集成电路芯片时，钝化层可以阻挡机械应力造成的芯片破裂，并且可以阻挡水气或其他污染源对芯片造成的化学损害。因此，钝化层可以增强集成电路芯片的可靠性。此外，与密封环相比，这种在沟槽中形成钝化层的保护结构所占据的空间较小，因此可以增加单个晶圆上所形成的芯片的数量，从而可以降低芯片成本。

为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1示出现有技术的晶圆的一部分的示意性剖面图；

图2a-2d示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的示意性剖面图；以及

图3示出根据本发明实施例的半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

实施例一

下面，参照图2a-2d以及图3来描述本发明提出的半导体器件的制造方法的详细步骤。图2a-2d示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的示意性剖面图。

首先，参考图2a，提供半导体衬底201，所述半导体衬底201上形成有器件层202，其中所述器件层202包括多个芯片区域203，所述芯片区域之间不具有密封环且以划片线区域(未示出)相互隔开。为了简化，图2a-2d仅示出了一个芯片区域203，所述划片线区域位于所述芯片区域203左侧，但本发明不限于此。

所述半导体衬底201的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明的一个实施例中，所述半导体衬底201为单晶硅衬底。

所述芯片区域203中可以包括各种器件结构。所述器件结构可以是由若干个金属-氧化物-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路，也可以是其他集成电路领域内常见的半导体器件，例如双极器件或者功率器件等，这些晶体管、电容和/或电阻等可以通过互连层互连到附加的有源电路，或者可以不通过互连层互连到附加的有源电路。在一个实施例中，所述芯片区域203中包括焊垫204。焊垫204包含导电材料，诸如铝、铝合金、铜、铜合金、或其组合物。

所述器件层202可以包括介电层、掺杂层、和/或多晶硅层。所述器件层202的最上方通常形成有一保护层205，用于吸收或释放由衬底的封装产生的热应力或机械应力。可通过诸如化学气相沉积(CVD)的适用的沉积技术形成保护层205。保护层205可以包括一个或多个层，诸如氧化物、未掺杂的硅玻璃(USG)、氮化硅(SiN)、二氧化硅(SiO₂)或氮氧化硅(SiON)。保护层205可以防止或减少外界的湿气、机械力和/或辐射对集成电路的损坏。保护层205上具有焊垫窗口，以暴露所述焊垫204。

接下来，参考图2b，刻蚀所述器件层202和所述半导体衬底201的至少一部分，以在所述划片线区域形成沟槽206。在本发明中，采用形成钝化层的方式来取代密封环，以起到保护集成电路芯片的同时缩小了芯片的尺寸的目的。因此，在原本形成密封环的位置处形成沟槽206。所述沟槽206为窄沟槽，其宽度设置为小于原本的密封环的宽度。如图2b所示，所述沟槽206可以穿过所述器件层202直到所述半导体衬底201内部。

在本发明的一个实施例中，采用DRIE工艺刻蚀所述器件层202和所述半导体衬底201的至少一部分。在另一个实施例中，采用激光刻蚀工艺刻蚀所述器件层202和所述半导体衬底201的至少一部分。

示例性地，刻蚀所述器件层202和所述半导体衬底201的至少一部分的过程可以包括以下步骤。在所述器件层上形成光阻层。对所述光阻层进行曝光、显影，以在所述光阻层中形成沟槽图案。之后采用例如DRIE工艺进行刻蚀。最后去除所述光阻层。形成所述光阻层的方法可使用任何常用的工艺，例如旋涂工艺或气相涂覆工艺。旋涂工艺是将光阻滴洒在高速旋转的晶圆表面，利用旋转时的离心力作用，促使光阻往晶圆外围移动，最后形成一层厚度均匀的光阻层；气相涂覆工艺则是以气相的形式均匀地喷洒在晶圆的表面。

接下来，参考图2c，在所述沟槽206中和所述器件层202上形成钝化层207。所述钝化层207可以由硅氮化物、硅氧化物等形成，例如SiO₂膜或Si₃N₄膜。所述钝化层207可以根据需要设置为任何合适的厚度，本发明不对此进行限制。此外，所述钝化层207可以是单层膜或多层膜结构，膜的数量不受限制。各钝化膜本身也可以是单层结构或叠层结构。所述钝化层207的形成可以采用各种合适的沉积工艺，包括但不限于CVD工艺。

在一个实施例中，参考图2d，在形成所述钝化层207之后，刻蚀所述钝化层207以暴露所述沟槽206底部的所述半导体衬底201和所述焊垫204。

在一个实施例中，刻蚀所述钝化层的207的步骤包括以下步骤。在所述钝化层上形成干膜层(未示出)。所述干膜层可以为包括光阻层的多层膜结构，例如，所述干膜层为由透光载膜、光阻层和保护层组成的三层膜结构，所述光阻层夹设在所述透光载膜和所述保护层中间。所述干膜层可以选用贴膜的方法形成，但并不局限于所述方法。所述光阻层可以是正胶材料，例如酚醛树脂、聚甲基丙烯酸酯等材料，也可以是负胶材料，例如聚异戊二烯、α氰乙基丙烯酸等。之后，图案化所述干膜层。具体地，可以对所述干膜层进行曝光、显影，以在所述干膜层中留下焊垫的图案。如果所述光阻层是正胶材料，在曝光步骤中被照射到的部位在显影后将被去除；如果所述光阻层是负胶材料，则在曝光步骤中被照射到的部位在显影后将被保留。之后，以所述干膜层为掩膜刻蚀所述钝化层207。最后，移除所述干膜层。

根据本发明提供的方法，在晶圆制造工艺中，采用钝化层来取代密封环。在芯片区域的侧墙上形成的钝化层可以起到隔离和保护的作用。在分割集成电路芯片时，钝化层可以阻挡机械应力造成的芯片破裂，并且可以阻挡水气或其他污染源对芯片造成的化学损害。因此，钝化层可以增强集成电路芯片的可靠性。此外，与密封环相比，这种在沟槽中形成钝化层的保护结构所占据的空间较小，因此可以增加单个晶圆上所形成的芯片的数量，从而可以降低芯片成本。

图3示出根据本发明实施例的半导体器件的制造方法300的流程图。方法300包括以下步骤：

步骤S301：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开。

步骤S302：刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽。

步骤S303：在所述沟槽中和所述器件层上形成钝化层。

实施例二

本发明还提供了一种半导体器件，所述半导体器件选用上述实施例所述的方法制造。根据本发明提供的半导体器件，采用钝化层来取代密封环。钝化层可以增强集成电路芯片的可靠性。此外，与密封环相比，这种保护结构所占据的空间较小，因此可以增加单个晶圆上所形成的芯片的数量，从而可以降低芯片成本。

实施例三

本发明还提供了一种电子装置，包括半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制造方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能和更低的成本。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；

刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及

在所述沟槽中和所述器件层上形成钝化层。

2.根据权利要求1所述的方法，其特征在于，所述芯片区域包括焊垫，所述方法进一步包括：在形成所述钝化层之后，刻蚀所述钝化层以暴露所述沟槽底部的所述半导体衬底和所述焊垫。

3.根据权利要求2所述的方法，其特征在于，刻蚀所述钝化层的步骤包括：

在所述钝化层上形成干膜层；

图案化所述干膜层；

以所述干膜层为掩膜刻蚀所述钝化层；以及

移除所述干膜层。

4.根据权利要求3所述的方法，其特征在于，所述干膜层为包括光阻层的多层膜结构。

5.根据权利要求1所述的方法，其特征在于，采用干式反应离子刻蚀工艺刻蚀所述器件层和所述半导体衬底的至少一部分。

6.根据权利要求1所述的方法，其特征在于，采用激光刻蚀工艺刻蚀所述器件层和所述半导体衬底的至少一部分。

7.一种采用权利要求1-6之一所述的方法制造的半导体器件。

8.一种电子装置，所述电子装置包括权利要求7所述的半导体器件。