CN104412367A - 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法 - Google Patents

用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法 Download PDF

Info

Publication number
CN104412367A
CN104412367A CN201380035111.XA CN201380035111A CN104412367A CN 104412367 A CN104412367 A CN 104412367A CN 201380035111 A CN201380035111 A CN 201380035111A CN 104412367 A CN104412367 A CN 104412367A
Authority
CN
China
Prior art keywords
laser
shade
wafer
semiconductor crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380035111.XA
Other languages
English (en)
Inventor
W-S·类
B·伊顿
M·R·亚拉曼希里
S·辛格
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104412367A publication Critical patent/CN104412367A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5124—Plural diverse manufacturing apparatus including means for metal shaping or assembling with means to feed work intermittently from one tool station to another

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

在前侧激光画切与等离子体蚀刻之后进行背面研磨以单切集成电路晶片(ICs)。遮罩形成而覆盖晶圆上所形成的集成电路以及对该等集成电路提供界面的任何凸块。该遮罩通过激光画切而图案化，以提供具有间隔的图案化遮罩。图案化暴露出形成集成电路的薄膜层下方的半导体晶圆区域。接着经由图案化遮罩中的间隔来蚀刻半导体晶圆，以推进蚀刻沟槽的前部而部分穿透半导体晶圆厚度。移除前侧遮罩，对该前侧施用背面研磨胶带，并且进行背面研磨以达到所蚀刻的沟槽，藉以单切该等集成电路晶片。

Description

用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
相关申请案的相互参照
本申请案主张在2013年3月15日申请的美国临时申请案第61/790,976号(名称为“LASER,PLASMA ETCH,AND BACKSIDE GRIND PROCESS FOR WAFERDICING(用于晶圆切割的激光、等离子体蚀刻及背面研磨方法)”)以及在2012年7月13日所申请的美国临时申请案第61/671,617号(名称为“LASER,PLASMAETCH,AND BACKSIDE GRIND PROCESS FOR WAFER DICING(用于晶圆切割的激光、等离子体蚀刻及背面研磨方法)”)的优先权的权益，所述美国临时申请案的整体内容皆基于所有目的而通过引用形式并入本文。
技术领域
本发明的实施例与半导体处理领域有关，且特别是与用于切割半导体晶圆的方法有关，其中每一个晶圆上都具有数个集成电路。
背景技术
在半导体晶圆处理中，集成电路形成于由硅或其他半导体材料所组成的晶圆(也称为基板)上。一般而言，使用半导性、导电性或绝缘性的各种材料层来形成集成电路。利用各种习知工艺来掺杂、沉积与蚀刻这些材料，以形成集成电路。每一晶圆经处理以形成大量的个别区域，这些个别区域包含被称为“晶粒(dice)”的集成电路。
在集成电路成形工艺之后，晶圆经“切割(diced)”以使个别晶粒彼此分离而供进行封装、或以未经封装形式使用于较大的电路中。用于晶圆切割的两种主要技术为画切(scribing)和锯切(sawing)。进行画切时，一钻石尖端的画片沿着预先形成的画切线在晶圆表面上移动。这些画切线沿着晶粒之间的空间延伸。这些空间一般是称为“切割道(streets)”。钻石画片沿着切割道在晶圆表面中形成浅画痕。在施加压力时(例如利用一滚轮)，晶圆即会沿着画切线而分离。晶圆中的断裂处会依循晶圆基板的晶格结构。画切可用于厚度约为10密耳(mils)(千分之一英寸)或更小的晶圆。至于较厚的晶圆，目前则以锯切为较佳的切割方法。
在锯切时，以每分钟的高转速旋转的钻石尖端的锯盘接触晶圆表面，并沿着切割道锯切晶圆。晶圆固定于支撑构件上，例如黏接膜，其于薄膜框体上受拉伸，且锯盘重复施用于垂直与水平切割道。使用画切或锯切的一个问题是，晶片(chips)和沟槽(gauges)会形成在晶粒的尖锐边缘上。此外，会形成裂缝，且裂缝会从晶粒的边缘扩散至基板中，使得集成电路不能作用。在进行画切时剥离和破裂会特别是个问题，因为正方形或矩形晶粒中只有一个侧可以以结晶结构的方向进行画切。因此，晶粒的另一侧的切割会导致锯齿状分隔线。因为剥离与破裂之故，在晶圆上晶粒之间便需要额外的间隔以避免对集成电路的损坏，例如，晶片与裂缝是保持与实际集成电路相隔一段距离。由于间隔需求的结果，在标准尺寸晶圆上就无法形成如此多的晶粒，且会浪费了本来可用于电路的晶圆面积(real estate)。锯盘的使用加重了半导体晶圆上的面积浪费。锯盘的叶片大约为15微米厚，因此，为了确保锯盘在切割周围所产生的破裂和其他破坏不会伤害集成电路，每一个晶粒的电路之间通常需分隔300至500微米。此外，在切割之后，每一个晶粒需要实质清洁以移除锯切工艺所产生的粒子与其他污染物。
也已使用等离子体切割，但同时也具有限制。举例而言，妨碍等离子体切割的实施的一个限制为成本，用于图案化光阻的标准光微影操作会让实施成本过高。可能会妨碍等离子体切割的实施的另一项限制为，在沿着切割道进行切割时常遇到的金属(例如铜)的等离子体处理会产生产量问题或处理量限制。
发明内容
本发明的一或多个具体实施例是与用于切割半导体晶圆的方法有关，其中每一个晶圆上具有数个集成电路。
根据一实施例，一种用于切割包含数个集成电路的半导体晶圆的方法包括以下步骤：在该半导体晶圆上方形成遮罩。该遮罩覆盖并且保护集成电路。该方法包括以下步骤：以激光画切工艺来图案化该遮罩，以提供具有间隔的图案化遮罩，暴露出在该等集成电路之间的半导体晶圆的区域。该方法也包括以下步骤：透过图案化遮罩中的这些间隔来蚀刻该半导体晶圆，以发展部分穿透该半导体晶圆的沟槽。该方法也包括以下步骤：背面研磨该半导体晶圆以达到该蚀刻沟槽。
根据一实施例，一种用于切割包括数个集成电路(ICs)的基板的系统包括激光画切模块，以图案化配置在基板上方的多层遮罩以形成沟槽而暴露出在该等集成电路之间的基板区域。该系统也包括等离子体蚀刻模块，所述等离子体蚀刻模块实体耦接至该激光画切模块以等离子体蚀刻该基板。该系统也包括背面研磨模块以进行基板的背面研磨，以达到该蚀刻沟槽。该系统也包括自动移送室，以自该激光画切模块移送激光画切基板至该等离子体蚀刻模块。
附图说明
以下通过例示、而非限制方式来说明本发明的具体实施例，且参照下列详细说明、并同参照附图即可更完整地理解本发明的具体实施例，其中：
图1是一流程图，表示根据本发明一实施例的一种用于切割半导体晶圆的方法中的步骤，其中该半导体晶圆包含数个集成电路；
图2A、图2B、图2C与图2D是根据本发明的实施例而说明在用于切割半导体晶圆的方法的进行期间，与图1中的步骤相应的半导体晶圆(包含数个集成电路)的截面图；
图3是根据本发明的实施例说明了材料堆迭体的截面图，该材料堆迭体是在半导体晶圆或基板的切割道区域中；
图4是根据本发明的实施例说明了用于激光与等离子体切割基板的工具布局的方块图，该工具布局具有整合沉积模块以原位施用多层遮罩；及
图5说明了根据本发明实施例的例示计算机系统的方块图，该计算机系统控制本文所述的遮蔽、激光画切、等离子体切割方法中的一或多个步骤的自动执行。
具体实施方式
现将说明切割半导体晶圆的方法，其中各半导体晶圆上具有数个集成电路。在下述说明中是提出了各种具体细节，例如利用UV固化黏着性薄膜的激光与等离子体蚀刻晶圆切割方式，以提供对本发明具体实施例的通盘理解。该领域技术人士显然可在不具这些特定细节下实施本发明的具体实施例。在其他实例中并不详细说明习知方面(例如集成电路制造)，以免不必要地混淆了本发明的具体实施例。另外，应理解附图中所绘示的各种具体实施例是仅为例示表示，且不必以比例大小加以绘制。
在切割300微米或更厚的晶圆时，晶圆足够坚硬以直接放置在固定胶带上，而不需要晶粒贴附薄膜(DAF)。在晶圆放置在固定胶带上而无DAF的情况下，即不涉及DAF切割工艺。本文所述的实施例着重于厚度介于300微米至800微米的集成电路(IC)晶圆(例如具有处理器晶片的整合晶圆)的切割应用，但较佳是厚度介于300微米至600微米者。此外，实施例着重于可接受切口宽度为50微米至200微米宽的集成电路晶圆的切割应用，较佳的是在晶圆前表面上测得为50微米至100微米。在晶圆前表面上测得的50微米至100微米的切口宽度相当于在激光/锯切混合工艺中从晶圆背侧所测得的30至50微米的一般切口宽度。
在实施例中，为进行晶粒单切(die singulation)实施一种包含初始的激光画切与后续的等离子体蚀刻的混合式晶圆或基板切割工艺。激光画切工艺用以洁净地移除遮罩层、有机与无机介电层、以及器件层。然后激光蚀刻工艺于晶圆或基板暴露(或被部分蚀刻)时终止。接着进行切割工艺中的等离子体蚀刻部分来蚀穿晶圆或基板块体，例如蚀穿块体单晶硅，以发生晶粒或晶片单切或切割。
在实施例中，一种方法使用了一种混合方式，该混合方式应用了激光画切、等离子体蚀刻与晶圆背面研磨，以切割厚度介于250微米至750微米间的晶圆。激光画切移除了难以蚀刻的保护层、介电层、以及金属层，直到暴露出下方的硅基板为止。等离子体蚀刻产生了具有达目标晶粒厚度的深度的沟槽。最后，背面研磨则移除了剩余的硅厚度，直到达到所蚀刻的沟槽而实现晶粒单切为止。使用此混合式单切技术的实施例的优点为，因为激光画切与等离子体蚀刻所致的良好平衡的切割品质，以及经由进一步结合背面研磨而达成的增加的处理量。激光与等离子体蚀刻的使用可为对厚晶粒单切的研磨前切割(DBG)方式的有利延伸，其中一般是先以激光或板锯在半导体晶圆中切割沟槽至所需晶粒厚度，然后立即进行背面研磨。根据一实施例，所提出的方式使用激光画切与等离子体蚀刻两者，取代仅以激光画切或叶片锯切，于半导体晶圆中产生沟槽。在一实施例中，一种使用激光画切和等离子体蚀刻的方法切割250微米或更厚的晶圆。本发明的实施例可轻易与目前的生产流相配，并且具有比缺少等离子体蚀刻的技术更增加的处理量。
图1说明了根据本发明实施例的一种用于切割半导体晶圆的方法中的操作，其中该半导体晶圆包括数个集成电路。图2A至图2D说明了包含数个集成电路的半导体晶圆在该等方法执行期间的截面图。
在图1的方法100的第一操作102中、且相应于图2A，前侧遮罩202形成于半导体晶圆或基板204上方。根据一实施例，半导体晶圆或基板204具有至少为300mm的直径，且在背面研磨之前具有介于300微米至800微米的厚度。如所述者，在一实施例中，该遮罩是共形遮罩。共形遮罩的实施例有利地确保在下方拓扑(例如20微米的凸块，未示)上能有足够的遮罩厚度在等离子体蚀刻切割操作期间存留下来。然而，在替代实施例中，遮罩是非共形的、平坦化的遮罩(例如，在凸块上方的遮罩厚度小于在谷部中的遮罩厚度)。共形遮罩的形成可通过例如CVD、或该领域中所习知的任何其他工艺而行。在一实施例中，遮罩202覆盖并保护形成在半导体晶圆表面上的集成电路(ICs)，并且也保护自半导体晶圆表面突出或向上突出了10至20微米的凸块。遮罩202也覆盖了形成于相邻集成电路之间的交错切割道。
根据本发明的一实施例，形成该遮罩202的步骤包括以下步骤：形成一层，例如、但不限于水溶性层(PVA等)、及/或光阻层、及/或I-线图案化层。举例而言，聚合物层(诸如光阻层)由适合于光显影工艺中使用的材料组成。在有多重遮罩层的实施例中，水溶性基底涂层配置在非水溶性保护覆层下方。基底涂层接着提供了一种方式来剥离该保护覆层，而保护覆层是提供了等离子体蚀刻防护及/或为激光画切工艺提供良好的遮罩烧蚀。举例而言，已经发现到可透过画切工艺中所用的激光波长的遮罩材料会造成低晶粒边缘强度。因此，以例如PVA的水溶性基底涂层作为第一遮罩材料层是作用为一种用于下切遮罩的抗等离子体/激光能量吸收保护覆层的方式，因此可自下方的集成电路(IC)薄膜层移除/举离整个遮罩。水溶性基底涂层是进一步作为阻障层以保护IC薄膜层免受用以剥离能量吸收遮罩层的工艺所影响。在实施例中，激光能量吸收遮罩层可为UV固化及/或UV吸收、及/或绿光带(500至540纳米)吸收。例示材料可包括习知上用于IC晶片保护层的许多光阻和聚酰亚胺(PI)材料。在一实施例中，光阻层由正性光阻材料所组成，例如、但不限于248纳米(nm)光阻剂、193纳米光阻剂、157纳米光阻剂、极紫外线(EUV)光阻剂、或具有重氮萘醌感光剂的酚醛树脂基体。在另一实施例中，光阻层由负性光阻材料所组成，例如、但不限于聚顺式异戊二烯与聚醋酸乙烯肉桂酸酯。
再次参阅图2A，半导体晶圆或基板204上或其中配置有一半导体元件阵列，作为集成电路206的一部分。这类半导体元件的实例包括、但不限于制作于硅基板中并封埋于介电层中的存储器元件或互补式金属氧化物半导体(CMOS)晶体管。数个金属互连形成于元件或晶体管上方与围绕的介电层中，且用以电气耦接这些元件或晶体管以形成集成电路。传导性凸块与保护层208形成于互连层上方。构成切割道的材料与用于形成集成电路的材料类似或相同。举例而言，切割道是由介电质材料、半导体材料与金属化层的层所组成。在一实施例中，一或多个切割道包括与集成电路的实际器件类似的测试器件。
返参图1，并转参对应的图2B，方法100于操作104处进行块体目标层材料移除。为能使介电质脱层与破裂降至最低，飞秒激光是较佳的。然而，根据器件结构，也可使用紫外线(UV)、皮秒、或奈秒激光源。该激光具有的脉冲重复频率为介于80kHz至1MHz的范围，理想上是在100kHz至500kHz的范围中。
再次参阅图2B，一般进行激光画切工艺来移除存在于集成电路206之间的切割道材料。根据本发明的一实施例，以激光画切工艺来图案化遮罩202的步骤包括以下步骤：使沟槽210部分形成于集成电路之间的半导体晶圆区域中。在一实施例中，利用激光画切工艺来图案化遮罩的步骤包括以下步骤：利用脉冲宽度为飞秒范围的激光来直接写入图案。具体而言，使用波长为可见光谱(例如绿光带或500至540纳米)或紫外线(UV，或300至400纳米带)或红外线(IR)带(这三种总成了宽带光谱)的激光来提供飞秒式激光，亦即脉冲宽度为飞秒(10-15秒)等级的激光。在一实施例中，烧蚀与波长无关(或本质上与波长无关)，因此适合用于复杂的薄膜(例如遮罩薄膜)、切割道、以及可用于半导体晶圆或基板的一部分。
激光参数的选择(例如脉冲宽度)对于发展成功激光画切与切割工艺(使破片、微裂缝与脱层降至最低以实现洁净激光画切切割)而言是关键的。激光画切切割越为洁净，为最终晶粒单切而进行的蚀刻工艺就越平顺。在半导体元件晶圆中，一般会有许多不同材料类型(例如导体、绝缘体、半导体)和厚度的功能层配置于半导体元件晶圆上。这类材料可包括、但不限于有机材料(例如聚合物)、金属或无机介电质(例如二氧化硅和氮化硅)。
配置在一晶圆或基板上的各别集成电路之间的切割道包括与集成电路本身类似或相同的层。举例而言，图3根据本发明一实施例而说明在半导体晶圆或基板的切割道区域中所使用的材料堆迭结构的截面图。参照图3，切割道区域300包括硅基板的顶部区域302、第一二氧化硅层304、第一蚀刻终止层306、第一低k介电层308(例如具有的介电常数小于二氧化硅的介电常数4.0)、第二蚀刻终止层310、第二低k介电层312、第三蚀刻终止层314、未掺杂的硅石玻璃(USG)层316、第二二氧化硅层318、以及光阻层或某一其他遮罩层320。铜金属化层322配置在第一与第三蚀刻终止层306和314之间，并且贯穿第二蚀刻终止层310。在一特定实施例中，第一、第二与第三蚀刻终止层306、310和314是由氮化硅组成，而低k介电层308和312是由碳掺杂的硅氧化物材料所组成。
在习知的激光照射(例如奈秒式或皮秒式激光照射)下，切割道300的材料在光学吸收和烧蚀机制上呈现相当不同的行为。举例而言，介电层(例如二氧化硅)在正常条件下对于所有市面上的激光波长基本上为透明的。相较之下，金属、有机物(例如低k材料)和硅可非常轻易地耦合光子，特别是在响应于奈秒式或皮秒式激光照射时。然而，在一实施例中，使用飞秒式激光工艺、通过在烧蚀低k材料层与铜层之前先烧蚀二氧化硅层而图案化二氧化硅层、低k材料层与铜层。在一特定实施例中，于飞秒式激光辐照工艺中使用大致小于或等于400飞秒的脉冲来移除遮罩、切割道、以及硅基板的一部分。在另一实施例中，使用大约小于或等于500飞秒的脉冲。
根据本发明的一实施例，合适的飞秒式激光工艺以高峰值强度(辐照强度)为特征，高峰值强度通常会于各种材料中导致非线性交互作用。在一个这样的实施例中，飞秒激光源具有大约介于10飞秒至500飞秒范围内的脉冲宽度，然较佳是在100飞秒至400飞秒的范围中。在一实施例中，飞秒激光源具有大约介于1570纳米至200纳米范围内的波长，然较佳是在540纳米至250纳米的范围中。在一实施例中，激光与对应的光学系统于工作表面处提供焦斑(focal spot)，焦斑大致是在3微米至15微米的范围内，然较佳是大致在5微米至10微米的范围中。
在工作表面处的空间光束轮廓是单模模式(高斯)或具有成形的上帽轮廓。在一实施例中，激光源具有大约在200kHz至10MHz的范围中的脉冲重复率，然较佳为大致是500kHz至5MHz的范围。在一实施例中，激光源于工作表面处传送大致在0.5μJ至100μJ范围中的脉冲能量，然较佳是在1μJ至5μJ的范围。在一实施例中，激光画切工艺沿着工作件表面、以大约在500毫米/秒(mm/sec)至5米/秒(m/sec)的范围中的速度运行，然较佳是在600毫米/秒(mm/sec)至2米/秒(m/sec)的范围内。
画切工艺以仅单次通过方式、或以多次通过方式运作，但在一实施例中，较佳为1至2次通过。在一实施例中，工作件中的画切深度大致是在5微米至50微米深的范围内，较佳为10微米至20微米深的范围内。激光在一给定脉冲重复率下以一连串的单一脉冲施用、或以一连串的脉冲突发方式而施用。在一实施例中，所产生的激光光束的切口宽度大致是在2微米至15微米的范围内；然在硅晶圆画切/切割中，则较佳是在6微米至10微米的范围内(于元件/硅界面处所测得)。
激光参数是可加以选择以具有效益与优点，例如提供够高的激光强度以达到无机介电质(例如二氧化硅)的离子化，并使得在无机介电质的直接烧蚀之前下层破坏所导致的脱层和破片达至最小化。同时，参数可加以选择，以利用精确控制的烧蚀宽度(例如切口宽度)和深度以提供有意义的工艺处理量而供工业应用。如上所述，相较于皮秒式和奈秒式激光烧蚀工艺而言，飞秒式激光更适合提供这类优点。然而，即使在飞秒式激光烧蚀的光谱中，某些波长仍提供了比其他波长更佳的效能。举例而言，在一实施例中，具有较靠近UV范围(例如500至540纳米)或在UV范围(例如300至400纳米)中的波长的飞秒式激光工艺提供了比具有较靠近IR范围或在IR范围中的波长的飞秒式激光工艺更为洁净的烧蚀工艺。在一特定的这类实施例中，适用于半导体晶圆或基板画切的飞秒式激光工艺以波长大致小于或等于540纳米的激光为基础。在一个特定的这类实施例中，使用波长大约小于或等于540纳米的激光的大概小于或等于400飞秒的脉冲。然而，在一替代实施例中，使用双激光波长(例如IR激光与UV激光的组合)。
返参图1、并参对应的图2C，半导体晶圆接着于操作106中进行等离子体蚀刻。如图2C所述，等离子体蚀刻先通过图案化遮罩202中的间隔而进行。根据本发明的一实施例，蚀刻该半导体晶圆包括蚀刻以激光画切工艺所形成的沟槽，以免整个蚀穿半导体晶圆。在一实施例中，等离子体蚀刻操作应用一贯穿硅通孔类型的蚀刻工艺。
在一特定实施例中，在蚀刻工艺期间，半导体晶圆204的硅材料的蚀刻速率大于每分钟25微米。超高密度等离子体源用于晶粒单切工艺的等离子体蚀刻部分。适合执行此等离子体蚀刻工艺的处理腔室的实例为可购自美国加州桑尼维尔市应用材料公司的AppliedSilviaTM蚀刻系统“AppliedSilviaTMEtch system”，该AppliedSilviaTM蚀刻系统“AppliedSilviaTMEtch system”结合了电容式与电感式RF耦合，能提供比仅有电容式耦合(即使是在有以磁性增强所提供的改良下)所能达到者更为独立的离子密度和离子能量的控制。此结合可使离子密度从离子强度有效解耦，以产生相对高密度的等离子体(即使在非常低压力下)，而不需高DC偏压电平(可能会产生破坏)。多重RF来源配置也产生了特别宽的处理视窗。然而，也可使用能蚀刻硅的任何等离子体蚀刻腔室。在一例示实施例中，使用深硅蚀刻来蚀刻单晶性硅基板或晶圆204，深硅蚀刻的蚀刻率大于习知硅蚀刻率的大约40％(例如40微米或更高)，同时仍保持基本上精确的轮廓控制且几乎不含扇形边的侧壁。在一特定实施例中，使用贯穿硅通孔类型的蚀刻工艺。该蚀刻工艺以由反应性气体所产生的等离子体为基础，反应性气体一般是以氟为主的气体，例如SF6、C4F6、C4F8、CF4、CHF3、XeF2、或可以相对快速蚀刻率来蚀刻硅的任何其他反应性气体。
返参图1、并参图2D，在操作106的等离子体蚀刻之后，集成电路仍保持由基板204耦接在一起。根据一实施例，接着执行背面研磨操作110，以磨穿基板而达到经等离子体蚀刻的沟槽，并且单切该等IC晶片。在方法100的例示实施例中，先于操作108时移除前侧遮罩。根据一实施例，背侧胶带209经移除，并对前侧施用胶带211(例如背面研磨(BSG)胶带或其他保护胶带)。在操作110时可接着进行任何习知的BSG工艺。
转参图4，单一整合平台400可被配置以执行混合式激光烧蚀-等离子体蚀刻单切工艺100中的许多或所有操作步骤。举例而言，图4说明了根据本发明的一实施例的群集工具406的方块图，群集工具406与用于激光和等离子体切割基板的激光画切设备410耦接的。参阅图4，群集工具406耦接至工厂界面402(FI)，工厂界面402具有数个负载锁定件404。工厂界面402可以是适合的大气端口以连接于具有激光画切设备410的外部制造设施与群集工具406之间。该工厂界面402可以包括机器人，机器人具有臂部或叶片以自储存单元(例如前开式标准舱(FOUP))移送基板(或基板的载具)至群集工具406或激光画切设备410或两者中。
激光画切设备410也耦接至FI 402。在一实施例中，激光画切设备410包括于300至540纳米带中操作的飞秒激光。飞秒激光用以执行混合式激光与蚀刻单切工艺100中的激光烧蚀部分。在一实施例中，可移动站也包含于激光画切设备410中，该可移动站被配置以使晶圆或基板(或晶圆的载具或基板的载具)相对于该飞秒式激光移动。在一特定实施例中，该飞秒激光也是可移动的。
群集工具406包括一或多个等离子体蚀刻腔室408，等离子体蚀刻腔室408通过一机器人移送室450而耦接至FI，该机器人移送室450包围一机器人手臂以真空移送基板。等离子体蚀刻腔室408适合执行该混合式激光与蚀刻单切工艺100中的等离子体蚀刻部分。在一例示实施例中，等离子体蚀刻腔室408进一步耦接至SF6气体源以及C4F8与C4F6源中至少其一。在一实施例中，等离子体蚀刻腔室408耦接至SF6气体源以及C4F8、CF4与C4F6源中至少其一。在一特定实施例中，该一或多个等离子体蚀刻腔室408是可购自美国加州桑尼维尔市应用材料公司的AppliedSilviaTM蚀刻系统“AppliedSilviaTM Etch system”，然市面上也有其他合适的蚀刻系统。在一实施例中，在整合平台400的群集工具406部分中含有一个以上的蚀刻腔室408，以达到单切或切割工艺的高制造处理量。
群集工具406可包含适于执行混合式激光剥蚀-等离子体蚀刻单切工艺100中的功能的其他腔室。在图4所示的例示实施例中，群集工具406包括遮罩成形模块412以及湿式处理站414，然其中任一者皆可在没有另一者的情况下设置。遮罩成形模块412是旋涂模块。在旋涂模块中，可旋转吸盘被配置以通过真空或其他方式夹住固定在载具(例如固定在框架上的背衬胶带)上的薄化基板。在其他实施例中，该旋涂模块流体耦接至水溶液来源。
湿式处理站414的实施例用以于等离子体蚀刻基板之后溶解该水溶性遮罩材料层。湿式处理站414可以包括例如加压喷雾喷嘴以分配水或其他溶剂。
图5说明了一种计算机系统500，在该计算机系统500内可执行一组指令以使机器执行本文所述的一或多种画切方法。例示的计算机系统500包括处理器502、主存储器504(例如只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM存储器)、静态存储器506(例如快闪存储器、静态随机存取存储器(SRAM)等)以及次存储器518(例如数据储存装置)，经由总线530而彼此通讯。
处理器502代表一或多种通用处理装置，例如微处理器、中央处理单元等。更特定而言，该处理器502可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字元(VLIW)微处理器等。处理器502也可为一或多个专用处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器502被配置以执行用于进行本文所述操作与步骤的处理逻辑526。
计算机系统500可进一步包括网络接口装置508。计算机系统500也可包括视频显示器单元510(例如液晶显示器(LCD)或阴极射线管(CRT))、文数字输入装置512(例如键盘)、光标控制装置514(例如鼠标)、以及信号产生装置516(例如扬声器)。
次存储器518可包括机器可存取的存储介质(或更具体为计算机可读存储介质)531，在该存储介质上储存有一或多组指令(例如软件522)，指令具现本文所述的方法或功用中的任一或多个方法或功用。在由计算机系统500执行时，软件522也可完全或至少部分存驻于主存储器504及/或在处理器502内，主存储器504和处理器502也建构为机器可读储存媒体。也可进一步经由网络接口装置508而于网络520上发送或接收软件522。
虽然在一例示实施例中是以单一介质来说明该机器可存取的存储介质531，但用语“机器可读取存储介质”应被视为包括储存该一或多组指令的单一介质或多个介质(例如集中式或分布式数据库、及/或相关的高速缓存与服务器)。用语“机器可读存储介质”也应被视为包括可储存或编码一组指令以供机器执行以及可使该机器实施本发明的方法中任一或多个方法的任何介质。因此，用语“机器可读存储介质”应包括、但不限于固态存储器、以及光学与磁性媒体、及其他非暂态的机器可读存储介质。
应理解上述说明是仅为说明而非限制之用。举例而言，虽然附图中的流程图说明了由本发明的特定实施例所执行的特定操作次序，但应理解此次序并非为必须(例如，替代具体实施例以不同次序来执行操作、组合某些操作、重复某些操作等)。此外，本技术领域的技术人员在研读及理解上述说明时可显然得知许多其他具体实施例。虽然本发明已参照特定的例示实施例来说明，但应知本发明并不限于所述的实施例，而是可在如附权利要求书的精神与范畴内以修饰例或调整例来实施。因此，本发明的范畴应参照如附权利要求书、连同这些权利要求书所主张的完整等效范围而加以决定。

Claims (15)

1.一种用于切割半导体晶圆的方法，所述半导体晶圆包括数个集成电路，所述方法包括以下步骤：
于所述半导体晶圆上方形成遮罩，所述遮罩覆盖及保护所述集成电路；
以激光画切工艺图案化所述遮罩，以提供具有间隔的图案化遮罩而暴露出在所述集成电路之间的所述半导体晶圆的区域；
透过所述图案化遮罩中的所述间隔蚀刻所述半导体晶圆，以发展部分穿透所述半导体晶圆的沟槽；及
背面研磨所述半导体晶圆以达到所述蚀刻沟槽。
2.如权利要求1所述的方法，进一步包括以下步骤：在所述等离子体蚀刻之后且在所述背面研磨之前移除所述遮罩。
3.如权利要求1所述的方法，其中所述背面研磨的步骤进一步包括以下步骤：在所述背面研磨之前于所述半导体晶圆的前侧上施用保护胶带。
4.如权利要求3所述的方法，进一步包括以下步骤：在所述等离子体蚀刻之后自所述半导体晶圆的背侧移除所述保护胶带。
5.如权利要求1所述的方法，其中所述半导体晶圆具有至少为300mm的直径，且在所述背面研磨之前具有300μm至800μm的厚度。
6.如权利要求1所述的方法，其中图案化所述遮罩的所述步骤进一步包括以下步骤：直接利用飞秒激光来写入图案，所述飞秒激光具有的波长小于或等于540纳米且具有的激光脉冲宽度小于或等于400飞秒。
7.如权利要求1所述的方法，其中形成所述遮罩的所述步骤进一步包括以下步骤：在所述半导体晶圆上沉积水溶性遮罩层。
8.如权利要求7所述的方法，其中所述水溶性遮罩层包括PVA。
9.如权利要求8所述的方法，其中形成所述遮罩的所述步骤进一步包括以下步骤：沉积多层遮罩，所述多层遮罩包括所述水溶性遮罩层作为基底涂层及非水溶性遮罩层作为在所述基底涂层的上方的保护涂层。
10.如权利要求9所述的方法，其中所述非水溶性遮罩层是光阻或聚亚酰胺膜(PI)。
11.一种用于切割基板的系统，所述基板包括数个集成电路(ICs)，所述系统包括：
激光画切模块，用以图案化配置在基板上方的多层遮罩，以形成沟槽而暴露出所述集成电路之间的基板的区域；
等离子体蚀刻模块，所述等离子体蚀刻模块实体耦接至所述激光画切模块以等离子体蚀刻所述基板，以推进所述沟槽而部分穿透所述基板；
背面研磨模块，用以进行所述基板的背面研磨以达到所述蚀刻沟槽；及
自动移送室，用以自所述激光画切模块移送激光画切基板至所述等离子体蚀刻模块。
12.如权利要求11所述的系统，其中所述激光画切模块包括飞秒激光，所述飞秒激光具有小于或等于540纳米的波长以及小于或等于400飞秒的脉冲宽度。
13.如权利要求11所述的系统，其中所述等离子体蚀刻模块是使用SF6以及C4F8和C4F6中至少其一。
14.如权利要求11所述的系统，其中所述激光画切模块用以进一步于所述等离子体蚀刻之后且所述背面研磨之前移除所述遮罩。
15.如权利要求11所述的系统，进一步包括胶带施用器以于所述背面研磨之前在所述基板的前侧上施用保护胶带。
CN201380035111.XA 2012-07-13 2013-07-11 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法 Pending CN104412367A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261671617P 2012-07-13 2012-07-13
US61/671,617 2012-07-13
US201361790976P 2013-03-15 2013-03-15
US61/790,976 2013-03-15
US13/938,537 US8845854B2 (en) 2012-07-13 2013-07-10 Laser, plasma etch, and backside grind process for wafer dicing
US13/938,537 2013-07-10
PCT/US2013/050123 WO2014011914A1 (en) 2012-07-13 2013-07-11 Laser, plasma etch, and backside grind process for wafer dicing

Publications (1)

Publication Number Publication Date
CN104412367A true CN104412367A (zh) 2015-03-11

Family

ID=49914326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380035111.XA Pending CN104412367A (zh) 2012-07-13 2013-07-11 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法

Country Status (6)

Country Link
US (2) US8845854B2 (zh)
JP (1) JP6360477B2 (zh)
KR (1) KR102157242B1 (zh)
CN (1) CN104412367A (zh)
TW (1) TW201409557A (zh)
WO (1) WO2014011914A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111673271A (zh) * 2020-06-16 2020-09-18 南京萃智激光应用技术研究院有限公司 一种利用飞秒激光制备纳米带的方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
TWI619165B (zh) * 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP6295094B2 (ja) * 2014-02-06 2018-03-14 株式会社ディスコ ウェーハの加工方法
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
CN104637878B (zh) * 2015-02-11 2017-08-29 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP6509614B2 (ja) * 2015-04-08 2019-05-08 株式会社ディスコ ウエーハの分割方法
DE102016215473B4 (de) 2015-09-10 2023-10-26 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP2017092125A (ja) 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
WO2017106209A1 (en) 2015-12-13 2017-06-22 GenXComm, Inc. Interference cancellation methods and apparatus
DE102016109693B4 (de) 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US10257746B2 (en) 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
CN107799467B (zh) * 2016-08-30 2021-01-29 上海新昇半导体科技有限公司 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
DE102017212858A1 (de) 2017-07-26 2019-01-31 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
US10957595B2 (en) * 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US10811402B2 (en) 2018-12-26 2020-10-20 AP Memory Technology Corp. Memory device and microelectronic package having the same
US11158552B2 (en) 2018-12-26 2021-10-26 AP Memory Technology Corp. Semiconductor device and method to manufacture the same
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11380614B2 (en) 2018-12-26 2022-07-05 AP Memory Technology Corp. Circuit assembly
US11150409B2 (en) * 2018-12-27 2021-10-19 GenXComm, Inc. Saw assisted facet etch dicing
US10727945B1 (en) 2019-07-15 2020-07-28 GenXComm, Inc. Efficiently combining multiple taps of an optical filter
US11215755B2 (en) 2019-09-19 2022-01-04 GenXComm, Inc. Low loss, polarization-independent, large bandwidth mode converter for edge coupling
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
CN113629048A (zh) * 2020-05-07 2021-11-09 爱普科技股份有限公司 半导体结构及制造多个半导体结构的方法
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
CN112542373B (zh) * 2020-11-05 2023-07-21 山西中科潞安紫外光电科技有限公司 一种提高翘曲蓝宝石晶圆研磨良率的方法
TWI771893B (zh) * 2021-02-03 2022-07-21 國立陽明交通大學 陣列式晶片的切割方法
US11838056B2 (en) 2021-10-25 2023-12-05 GenXComm, Inc. Hybrid photonic integrated circuits for ultra-low phase noise signal generators

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
AU2001227764A1 (en) 2000-01-10 2001-07-24 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
JP2001308036A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
KR100379563B1 (ko) * 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
JP2004031619A (ja) * 2002-06-26 2004-01-29 Toshiba Corp 半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP2005044901A (ja) * 2003-07-24 2005-02-17 Fuji Electric Holdings Co Ltd 半導体ウェハ分割方法
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4882970B2 (ja) * 2007-11-16 2012-02-22 パナソニック株式会社 半導体チップの製造方法
US20090155981A1 (en) * 2007-12-13 2009-06-18 Ayotte Stephen P Method and apparatus for singulating integrated circuit chips
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8426250B2 (en) * 2008-10-22 2013-04-23 Intel Corporation Laser-assisted chemical singulation of a wafer
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
TW201104736A (en) * 2009-04-24 2011-02-01 Henkel Corp Dicing before grinding process for preparation of semiconductor
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR101139964B1 (ko) * 2010-08-31 2012-04-30 신찬수 반도체 웨이퍼의 다이싱 방법
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111673271A (zh) * 2020-06-16 2020-09-18 南京萃智激光应用技术研究院有限公司 一种利用飞秒激光制备纳米带的方法

Also Published As

Publication number Publication date
WO2014011914A1 (en) 2014-01-16
KR102157242B1 (ko) 2020-09-17
KR20150032582A (ko) 2015-03-26
US20140017880A1 (en) 2014-01-16
JP6360477B2 (ja) 2018-07-18
JP2015528212A (ja) 2015-09-24
TW201409557A (zh) 2014-03-01
US20140363952A1 (en) 2014-12-11
US8845854B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
CN104412367A (zh) 用于晶圆切割的激光、等离子体蚀刻以及背面研磨方法
CN104412377A (zh) 用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻
TWI635569B (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
CN104412368B (zh) 运送切割晶圆的方法
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
KR101910398B1 (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
CN104246986B (zh) 使用uv-可硬化黏着膜的激光及等离子体蚀刻晶圆分割
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
JP2016533025A (ja) ウエハの裏側及び表側からのウエハダイシング
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
CN104662653A (zh) 于薄膜框架晶圆应用中利用部分预固化uv离型切割胶带的激光与等离子体蚀刻的晶圆切割
TW201539640A (zh) 改善晶圓塗覆
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
TW201601243A (zh) 切割晶圓背側上具有焊料凸塊的晶圓
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150311