TWI644350B - 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割 - Google Patents

藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割 Download PDF

Info

Publication number
TWI644350B
TWI644350B TW103117620A TW103117620A TWI644350B TW I644350 B TWI644350 B TW I644350B TW 103117620 A TW103117620 A TW 103117620A TW 103117620 A TW103117620 A TW 103117620A TW I644350 B TWI644350 B TW I644350B
Authority
TW
Taiwan
Prior art keywords
gaps
semiconductor wafer
mask
laser
pair
Prior art date
Application number
TW103117620A
Other languages
English (en)
Other versions
TW201448009A (zh
Inventor
雷偉生
伊頓貝德
伊爾亞帕爾納
亞拉曼奇里麥德哈瓦饒
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201448009A publication Critical patent/TW201448009A/zh
Application granted granted Critical
Publication of TWI644350B publication Critical patent/TWI644350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

茲描述分割半導體晶圓的方法，各晶圓具有複數個積體電路。在一實例中，已描述藉由使用雷射劃線及電漿蝕刻混合方式，以寬切口進行晶圓分割的方式。舉例而言，一種分割半導體晶圓的方法，所述半導體晶圓包括由分割道所分隔的複數個積體電路，該方法涉及於半導體晶圓上方形成遮罩，遮罩包括一層覆蓋並保護積體電路。該方法亦涉及以雷射劃線製程圖案化遮罩，以提供具有針對各分割道的一對平行間隙之經圖案化遮罩，暴露介於積體電路之間的半導體晶圓的區域。各對平行間隙的各間隙被一距離分隔。該方法亦涉及透過經圖案化遮罩中之間隙蝕刻半導體晶圓，以單分積體電路。

Description

藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割 【交互參照之相關申請案】
本申請案根據專利法主張於2013年5月22日提出申請之美國專利臨時申請案第61/826,131號的權益，該臨時申請案全文以引用之方式併入本文中。
本發明的實施例關於半導體處理領域，且特別關於分割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成在由矽或其它半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量個別區域，該等區域含有稱為晶粒的積體電路。
在積體電路形成製程後，「分割(dice)」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為劃線及鋸切。採行劃線時，鑽石尖端劃片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶粒的間隔延伸。這些間隔一般稱作「分割道(street)」。鑽 石劃片沿著分割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。劃線可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的分割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接 觸晶圓表面及沿著分割道鋸切晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的黏著膜，鋸子反覆用於垂直與水平分割道。採行劃線或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。剝落和破裂在劃線方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被劃線。因而，劈開晶粒另一側將產生鋸齒狀分離線。 由於剝落和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了可用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其它破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清洗各晶粒，以移除鋸切製程產生的微粒和其它污染物。
亦已採用電漿分割，但電漿分割也有所限制。舉例 而言，阻礙電漿分割實施的一限制為成本。用於圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙電漿分割實施的另一限制為沿著分割道分割時，常用金屬(例如銅)的電漿 處理會造成生產問題或產量限制。
本發明的實施例關於半導體處理領域，且特別關於分割半導體晶圓的方法，各晶圓上具有複數個積體電路。
在一實施例中，一種分割半導體晶圓的方法，所述半導體晶圓包括由分割道所分隔的複數個積體電路，該方法涉及下列步驟：於半導體晶圓上方形成遮罩，遮罩具有一層覆蓋並保護積體電路。該方法亦涉及下列步驟：以雷射劃線製程圖案化遮罩，以提供經圖案化遮罩，經圖案化遮罩具有針對各分割道的一對平行間隙，並暴露介於積體電路之間的半導體晶圓的區域。各對平行間隙的各間隙被一距離分隔。該方法亦涉及下列步驟：透過經圖案化遮罩中的間隙蝕刻半導體晶圓，以單分(singulate)積體電路。
在一實施例中，一種設備包括複數個經單分的積體電路設置於分割膠帶(dicing tape)上。該設備亦包括設置於分割膠帶上之半導體晶圓的一或多個部分，所述半導體晶圓的一或多個部分位在經單分的積體電路之間，並對應半導體晶圓的分割道。
在一實施例中，一種分割矽基板的方法，所述矽基板包括由分割道所分隔的複數個積體電路，該方法涉及下列步驟：於矽基板上方形成遮罩，遮罩包括一層覆蓋並保護積體電路。該等積體電路包括二氧化矽層設置於低K材料層及銅層上方。該方法亦涉及下列步驟：以雷射劃線製程圖案化遮罩，以提供經圖案化遮罩，經圖案化遮罩具有針對各分割 道的一對平行間隙，並暴露介於積體電路之間的矽基板的部分。各對平行間隙的各間隙被一距離分隔。該方法亦涉及下列步驟：透過經圖案化遮罩中之間隙蝕刻矽基板，以單分積體電路。透過經圖案化遮罩中之間隙蝕刻矽基板，以單分積體電路涉及下列步驟：保留介於各對平行間隙的各間隙之間的矽基板的部分。
100‧‧‧半導體晶圓
102‧‧‧區域
104、106‧‧‧分割道
200‧‧‧遮罩
202、204‧‧‧間隙
206‧‧‧區域
302‧‧‧遮罩
304‧‧‧半導體晶圓
306‧‧‧積體電路
307‧‧‧分割道
308‧‧‧經圖案化遮罩
310‧‧‧間隙
312‧‧‧溝槽
400A‧‧‧晶粒
402A、404A‧‧‧分割道
406A、408A、412A‧‧‧雷射刻劃線
410A、414A‧‧‧剖面視圖
416A‧‧‧溝槽
400B‧‧‧晶粒
401B、414B‧‧‧剖面視圖
402B、404B‧‧‧分割道
406B、408B‧‧‧一對平行間隙
412B‧‧‧間隙
416B‧‧‧溝槽
450‧‧‧殘留材料
500A、500B、500C‧‧‧通孔
502A‧‧‧顯著破壞
502B‧‧‧破壞
502C‧‧‧無破壞
600‧‧‧分割道區域
602‧‧‧矽基板的頂部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低K介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低K介電層
614‧‧‧第三蝕刻終止層
616‧‧‧無摻雜矽玻璃層
618‧‧‧第二二氧化矽層
620‧‧‧光阻層
622‧‧‧銅金屬化物
700‧‧‧作圖
702‧‧‧結晶矽
704‧‧‧銅
706‧‧‧結晶二氧化矽
708‧‧‧非晶二氧化矽
800‧‧‧方程式
902‧‧‧遮罩層
904‧‧‧元件層
906‧‧‧基板
908‧‧‧晶粒附接膜
910‧‧‧支撐膠帶
912‧‧‧飛秒系雷射劃線製程
914‧‧‧溝槽
916‧‧‧穿矽深電漿蝕刻製程
1000‧‧‧晶粒的佈局
1100‧‧‧晶粒的佈局
1200‧‧‧製程工具
1202‧‧‧生產介面
1204‧‧‧負載鎖定室
1206‧‧‧群集工具
1208‧‧‧電漿蝕刻腔室
1210‧‧‧雷射劃線設備
1212‧‧‧沉積腔室
1214‧‧‧濕式/乾式站
1300‧‧‧電腦系統
1302‧‧‧處理器
1304‧‧‧主記憶體
1306‧‧‧靜態記憶體
1308‧‧‧網路介面裝置
1310‧‧‧視頻顯示器
1312‧‧‧文數輸入裝置
1314‧‧‧游標控制裝置
1316‧‧‧訊號產生裝置
1318‧‧‧次要記憶體
1320‧‧‧網路
1322‧‧‧軟體
1326‧‧‧處理邏輯
1330‧‧‧匯流排
第1圖繪示根據本發明之一實施例的待分割半導體晶圓的頂視圖。
第2圖繪示根據本發明之一實施例的待分割半導體晶圓的頂視圖，其中分割遮罩形成於待分割半導體晶圓上。
第3A圖繪示根據本發明之一實施例，在分割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面視圖。
第3B圖繪示根據本發明之一實施例，在分割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面視圖。
第3C圖繪示根據本發明之一實施例，在分割半導體晶圓的方法進行期間，包括複數個積體電路之半導體晶圓的剖面視圖。
第4A圖繪示用於寬切口產生之習用雷射劃線方式。
第4B圖繪示根據本發明之一實施例，涉及刻劃被一距離分隔之平行間隙之用於寬切口產生的雷射劃線方式。
第5圖繪示根據本發明之一實施例，使用在飛秒範 圍的雷射脈衝與更長脈衝時間比較的結果。
第6圖繪示根據本發明之一實施例，可用在半導體晶圓或基板的分割道區域中之材料堆疊的剖面視圖。
第7圖包括根據本發明之一實施例，就結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)及非晶二氧化矽(a-SiO2)而言之吸收係數作為光子能量之函數的作圖。
第8圖為一方程式，其顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
第9A至9D圖繪示根據本發明之一實施例，在分割半導體晶圓的方法中之多個操作的剖面視圖。
第10圖繪示由窄分割道所分隔之晶粒佈局。
第11圖繪示根據本發明之一實施例，由寬分割道所分隔之晶粒佈局。
第12圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿分割之工具佈局的方塊圖。
第13圖繪示根據本發明之一實施例的範例電腦系統之方塊圖。
茲描述分割半導體晶圓的方法，各晶圓上具有複數個積體電路。為了提供對本發明的實施例之徹底瞭解，在以下說明中提出許多特定細節，如雷射劃線及電漿蝕刻條件與材料狀態(material regime)。熟諳此技術者將明白，可不依該等特定細節實踐本發明的實施例。在其它例子中，並不詳述 諸如積體電路製造等已知態樣，以免不必要地使本發明的實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，且未必按比例繪製。
涉及初始雷射劃線與後續電漿蝕刻的混合式晶圓或 基板分割製程可被執行來單分(singulate)晶粒。雷射劃線製程可用於乾淨地移除遮罩層、有機與無機介電層和元件層。接著可在晶圓或基板暴露或部分蝕刻後，終止雷射蝕刻製程。 接著可利用分割製程的電漿蝕刻部分來蝕刻穿過晶圓或基板的塊體(bulk)，如穿過塊體單晶矽，以產生晶粒或晶片單分或分割。
一般而言，一或多個實施例指向藉由使用雷射劃線 及電漿蝕刻混合方式，以寬切口進行晶圓分割的方式。因此，一般而言，實施例可指向用於雷射劃線及電漿蝕刻的方法，以獲得寬切口而解決，例如，對分隔晶粒之間的較寬分割道之需求。
更特別地，在雷射劃線製程期間，雷射光束移除遮罩層、鈍化層及元件層，並暴露矽基板供後續電漿蝕刻所用。就雷射劃線產量之目的來說，如10至15微米的窄切口可能是較佳的。然而，有些實作可能需要寬切口(如50至85微米寬之切口)。因為雷射功率的有效性有限，若為了獲得這樣的寬切口，可能無法使用具有大焦點的雷射光束來作單程刻劃。取而代之的，為了完成寬開口，通常使用較小的雷射光點進行數次平行刻劃。然而，這樣的方式可能無法提供可接受的產量。
為了提供背景，習用晶圓分割方式包括基於潔淨的 機械分離之鑽石鋸切割、起始雷射劃線及後續的鑽石鋸分割或奈秒或皮秒雷射分割。就薄的晶圓或基板單分(如50微米厚的塊體矽單分)而言，習用方式僅能產生不良的製程品質。當從薄的晶圓或基板單分晶粒時，可能面臨的某些挑戰包括：微裂痕形成或不同層間的脫層、無機介電層的剝落、嚴格切口寬度控制的保持、或精確的剝蝕深度控制。本發明的實施例包括，對克服一或多個以上挑戰來說可能有用的混合式雷射劃線及電漿蝕刻晶粒單分方式。
根據本發明之一實施例，可使用雷射劃線及電漿蝕刻之組合來分割半導體晶圓成為個體化的積體電路或單分的積體電路。在一個實施例中，飛秒系雷射劃線可用作基本上的(若非完全的)非熱製程(non-thermal process)。舉例而言，可定位飛秒系雷射劃線而無熱損傷區(heat damage zone)或僅有可忽略的熱損傷區。在一實施例中，本文的方式可用於單分具超低k膜的積體電路。採行習知分割時，需配合此低k膜減慢鋸切。另外，現今的半導體晶圓在分割前常會被薄化。有鑒於此，在一實施例中，現在可實踐遮罩圖案化及以飛秒系雷射進行部分晶圓劃線的組合，及隨後的電漿蝕刻製程。在一個實施例中，以雷射直接寫入可消除對光阻層之微影圖案化操作的需求，並可以很少的成本被執行。在一個實施例中，可使用穿過通孔類型的矽蝕刻以在電漿蝕刻環境中完成分割製程。
因此，在本發明之一態樣中，可使用雷射劃線及電 漿蝕刻的組合來分割半導體晶圓成為單分的積體電路。第1圖繪示根據本發明之一實施例的待分割半導體晶圓之頂視圖。第2圖繪示根據本發明之一實施例的待分割半導體晶圓之頂視圖，其中分割遮罩形成於待分割半導體晶圓上。
參照第1圖，半導體晶圓100具有複數個區域102， 複數個區域102包括積體電路。區域102被垂直分割道104及水平分割道106分隔。分割道104及106為不含有積體電路之半導體晶圓的區塊，且經設計使得晶圓將沿著分割道的位置被分割。本發明的某些實施例涉及使用飛秒系雷射劃線及電漿蝕刻技術的組合，以沿著分割道切割通過半導體晶圓的溝槽，使得晶粒被分隔成單獨的晶片或晶粒。由於雷射劃線和電漿蝕刻製程皆與晶體結構定向無關，因此待分割之半導體晶圓的晶體結構對於完成通過晶圓的垂直溝槽可能是不重要的。
參照第2圖，半導體晶圓100具有遮罩200沉積於 半導體晶圓100上。在一個實施例中，可用習知方式沉積遮罩，以完成大約4至10微米厚的層。可用雷射劃線製程來圖案化遮罩200及部分半導體晶圓100，以沿著分割道104及106定位(如，間隙202及204)，半導體晶圓100將於分割道處被分割。半導體晶圓100的積體電路區域被遮罩200覆蓋並保護。可安置遮罩200的區域206使得在後續蝕刻製程期間，積體電路不會被蝕刻製程劣化。水平間隙204及垂直間隙202形成於區域206之間來界定區塊，所述區塊將在蝕刻製程期間被蝕刻而最終分割半導體晶圓100。
第3A至3C圖繪示根據本發明之一實施例，在進行 分割半導體晶圓的方法期間，包括複數個積體電路之半導體晶圓的剖面視圖。提供第3A至3C圖來圖解本發明的實施例的一般背景。第4A及4B圖繪示本發明的一或多個實施例的更特定態樣。
參照第3A圖，遮罩302形成於半導體晶圓或基板 304上方。遮罩302由覆蓋並保護積體電路306之一層所構成，積體電路306形成於半導體晶圓304的表面上。遮罩302也覆蓋居間的分割道307，分割道307形成於各積體電路306之間。
參照第3B圖，以雷射劃線製程圖案化遮罩402，以 提供具有間隙310之經圖案化遮罩308，並暴露介於積體電路306之間的半導體晶圓或基板304的區域。有鑒於此，雷射劃線製程可用來移除視情況形成於積體電路306間之分割道307的材料。根據本發明之一實施例，以雷射劃線製程圖案化遮罩302包括：形成溝槽312，溝槽312部分進入介於積體電路306之間的半導體晶圓304區域，如第3B圖所描繪。
參照第3C圖，透過經圖案化遮罩308中的間隙310 來蝕刻半導體晶圓304，以單分積體電路306。根據本發明之一實施例，蝕刻半導體晶圓304包括：蝕刻以雷射劃線製程所形成的溝槽312，以最終完全地蝕刻穿過半導體晶圓304，如第3C圖所描繪。
第3A至3C圖繪示很廣泛的雷射劃線及電漿分割混 合方式。詳言之，就寬分割道分割而言，可能需要在給定的 分割道內進行多次雷射劃線，以獲得累積的目標切口。作為實例，第4A圖繪示用於產生寬切口的習知雷射劃線方式。參照第4A圖的左手側部分，複數個晶粒400A(晶粒1至4)由分割道402A及404A所分隔，分割道402A及404A各具有晶粒分割道寬度W。寬度W比雷射劃線製程所需的可工作光點尺寸寬得多。有鑒於此，可針對各分割道刻劃眾多間隙(雷射刻劃線406A及408A)，以完成合適的劃線寬度。參照第4A圖的右手側部分，上方的剖面視圖410A所顯示者為劃線以形成複數個雷射刻劃線412A後。下方的剖面視圖414A所顯示者為後續電漿蝕刻以形成經蝕刻溝槽416A後。
相對的，第4B圖繪示根據本發明之一實施例，用於 產生寬切口的雷射劃線方式，所示雷射劃線方式涉及由一距離分隔之平行間隙的刻劃。參照第4B圖的左手側部分，複數個晶粒400B(晶粒1至4)由分割道402B及404B所分隔，分割道402B及404B各具有晶粒分割道寬度W。寬度W比雷射劃線製程所需的可工作光點尺寸寬得多。對比第4A圖，並根據本發明之一實施例，可就各分割道刻劃一對平行間隙(對406B及對408B)。參照第4B圖的右手側部分，上方的剖面視圖410B所顯示者為劃線後露出的該對刻劃後平行間隙412B。下方的剖面視圖414B所顯示者為後續電漿蝕刻後所形成的一對蝕刻後溝槽416B。由於該對平行間隙416B中之平行間隙由距離(D)分隔，因此電漿蝕刻之後可能有殘留材料450存在。應瞭解到，一旦進行分割，這些殘留材料會離開單分的晶粒。有鑒於此，在一個實施例中，可在晶粒拾取(die-pick) 後，從，例如，分割膠帶回收殘留材料。
因此，在一實施例中，可用較小的雷射焦點(如，10um)依序刻劃分隔的兩條平行線，或同時使用兩個分裂的光束。兩條刻劃線之分隔距離應產生所需的最終切口寬度。雷射劃線後，可透過這兩條刻劃線蝕刻晶圓。在一個這樣的實施例中，可使用分裂雷射光束同時形成各對平行間隙的各間隙。在另一個實施例中，可使用雙雷射光束同時形成各對平行間隙的各間隙。在另一個實施例中，可依序形成各對平行間隙的各間隙。在任何例子中，整體方式提供來產生寬切口。
在一實施例中，就雷射劃線產量之目的來說，如10至15微米的窄切口可能是較佳的。然而，有些實作可能需要寬切口(如50至85微米寬之切口)。因此，在一個實施例中，該距離加上各對平行間隙的各間隙寬度之總寬度大約在50至85微米的範圍內。在一個實施例中，各對平行間隙的各間隙之寬度大約在10至15微米的範圍內。
在一實施例中，在晶粒拾取製程期間，可展開下方分割膠帶並拾取晶粒。介於兩個分隔的經蝕刻溝槽之間的部分將殘留在分割膠帶上，該等殘留部分可被收集或丟棄。最終，可滿足寬切口需求。相較於習知方式，以上描述的方式可具有顯著的產量優勢。
根據本發明之一實施例，再次參照第3A至3C圖，形成遮罩302可包括：形成一層，例如但不限於，光阻層或I-線圖案化層(I-line patterning layer)。舉例而言，聚合物層(如光阻層)可由還適於在微影製程中使用的材料所構成。在一個 實施例中，光阻層可由正型光阻材料所構成，例如，但不限於，248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外線(EUV)光阻，或含有雙氮基醌(diazonaphthoquinone)敏化劑之酚樹脂介質(phenolic resin matrix)。在另一個實施例中，光阻層可由負型光阻材料所構成，例如，但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。在其它實施例中，可使用非光敏性遮蔽層作為遮罩302，如，可被沉積或旋塗且不必然適於光微影圖案化。在某些實施例中，遮罩302可包括水溶性材料層。
在一實施例中，半導體晶圓或基板304可由適用於 承受製造製程之材料所構成，且半導體處理層可適當地配置在所述材料上。舉例而言，在一個實施例中，半導體晶圓或基板304可由IV族系材料(例如，但不僅限於，結晶矽、鍺或矽/鍺)所構成。在一特定實施例中，提供半導體晶圓304包括：提供單晶矽基板。在特定實施例中，可以雜質原子摻雜單晶矽基板。在另一個實施例中，半導體晶圓或基板304可由III-V族材料(如，用於製造發光二極體(LED)之III-V族材料基板)所構成。
在一實施例中，半導體晶圓或基板304的上方或內部已設置半導體元件的陣列，作為積體電路306的一部分。這樣的半導體元件之實例可包括，但不限於，在矽基板中製造且包裝在介電層中的記憶元件或互補式金氧半導體(CMOS)電晶體。複數個金屬互連線可形成在元件或電晶體上，及周遭之介電層中，且可被用於電氣耦接元件或電晶體，以形成 積體電路306。組成分割道307之材料可類似或相同於用來形成積體電路306之材料。舉例而言，分割道307可由介電材料層、半導體材料層、與金屬化層所構成。在一個實施例中，一或多個分割道307包括測試元件，測試元件類似於積體電路306的實際元件。
在一實施例中，以雷射劃線製程圖案化遮罩306可 包括：使用具有飛秒範圍內之脈衝寬度的雷射。詳言之，可使用波長在可見光譜加上紫外線(UV)和紅外線(IR)範圍(整體為寬頻光譜)之雷射來提供飛秒系雷射，脈衝寬度在飛秒(10-15秒)等級之雷射。在一個實施例中，剝蝕不是，或基本上不是靠波長決定，且因此適用於複合膜，如遮罩302、分割道307還可能有部分半導體晶圓或基板304之膜。
第5圖繪示根據本發明之一實施例，使用飛秒範圍 的雷射脈衝對照較長頻率的作用。參照第5圖，對照較長脈衝寬度(例如以皮秒處理通孔500B造成的破壞502B和以奈秒處理通孔500A造成的顯著破壞502A)，使用具有飛秒範圍內之脈衝寬度的雷射，可減輕或消除熱破壞問題(例如以飛秒處理通孔500C乃最小化成無破壞502C)。如第5圖所描繪，消除或減輕形成通孔500C期間的破壞可能是因為缺少低能量再耦合(如可見於皮秒系雷射剝蝕)或熱平衡(如可見於奈秒系雷射剝蝕)所致。
雷射參數選擇，如脈衝寬度，對於發展最小化剝落、 微裂痕、脫層以達成乾淨雷射劃線切割之成功的雷射劃線和分割製程而言可能是關鍵。雷射劃線切割越乾淨，可對最終 晶片切割進行的蝕刻處理就越平順。在半導體元件晶圓中，許多不同材料型(如，導體、絕緣體、半導體)和厚度的功能層通常被設置在半導體元件晶圓上。此類材料可包括，但不限於，有機材料(如聚合物)、金屬、或無機介電質(如二氧化矽和氮化矽)。
介於設置在晶圓或基板上之獨立積體電路之間的分 割道可包括與積體電路本身相似或相同的層。舉例而言，第6圖繪示根據本發明之一實施例，可用於半導體晶圓或基板之分割道區域的材料堆疊之剖面視圖。
參照第6圖，分割道區域600可包括矽基板的頂部 分602、第一二氧化矽層604、第一蝕刻終止層606、第一低K介電層608(如，具有小於二氧化矽的介電常數4.0之介電常數)、第二蝕刻終止層610、第二低K介電層612、第三蝕刻終止層614、無摻雜矽玻璃(undoped silica glass；USG)層616、第二二氧化矽層618及光阻層620，圖中描繪相對厚度。 銅金屬化物622安置在第一蝕刻終止層606與第三蝕刻終止層614之間，且穿過第二蝕刻終止層610。在一特定實施例中，第一、第二及第三蝕刻終止層606、610及614可由氮化矽組成，而低K介電層608及612由摻碳氧化矽材料組成。
在習知雷射照射(如奈秒系或皮秒系雷射照射)下，分割道600之材料在光吸收和剝蝕機制方面表現得相當不同。舉例而言，如二氧化矽之介電層，在一般條件下，對於所有商業上可獲得的雷射波長而言基本上是透明的。相對的，金屬、有機物(如，低K材料)和矽可以很輕易地耦接光 子，特別是在回應奈秒系或皮秒系雷射照射的情況下。舉例而言，第7圖包括根據本發明之一實施例，就結晶矽(c-Si，702)、銅(Cu，704)、結晶二氧化矽(c-SiO2，706)、與非晶二氧化矽(a-SiO2，708)而言之吸收係數作為光子能量之函數的作圖700。第8圖為方程式800，其顯示以給定雷射之雷射強度作為雷射脈衝能量、雷射脈衝寬度及雷射光束半徑之函數的關係。
在一實施例中，使用方程式800和吸收係數的作圖 700，用於飛秒系雷射製程之參數可經選擇以對無機和有機介電質、金屬與半導體具有基本上共通的剝蝕效果，儘管這些材料之通常能量吸收特徵在某些條件下可能有很大的差異。 舉例而言，二氧化矽之吸收率是非線性的，且在合適的雷射剝蝕參數下，可能變得與有機介電質、半導體及金屬的吸收率更趨一致。在一個這樣的實施例中，高強度和短脈衝寬度之飛秒系雷射製程被用來剝蝕層之堆疊，所述層包括二氧化矽層，及有機介電質、半導體或金屬中之一或多者。在一特定實施例中，於飛秒系雷射照射製程中使用大約小於或等於400飛秒的脈衝，以移除遮罩、分割道及部分矽基板。
相對的，若選擇非最佳雷射參數，則在涉及無機介電質、有機介電質、半導體或金屬中之兩者或兩者以上之堆疊結構中，雷射剝蝕製程可能造成脫層問題。舉例而言，雷射穿透高帶隙能量介電質(諸如具有約9eV帶隙之二氧化矽)，而無可量測的吸收。然而，雷射能量可在下方的金屬層或矽層中被吸收，從而引起該金屬層或矽層之顯著汽化。汽 化可產生高壓，使上覆的二氧化矽介電層升起，且可能造成嚴重的層間脫層及微裂。在一實施例中，儘管皮秒系雷射照射製程在複合堆疊中導致微裂及脫層，但已證明飛秒系雷射照射製程不會導致相同材料堆疊之微裂或脫層。
為了能夠直接剝蝕介電層，介電材料可能需要發生離子化，以使得該等介電材料藉由強吸收光子而與導電材料表現相似。所述吸收可在最終剝蝕介電層之前阻礙大部分雷射能量穿透至下方的矽層或金屬層。在一實施例中，當雷射強度足夠高以致在無機介電材料中引發光子離子化及撞擊離子化時，無機介電質之離子化是可行的。
根據本發明之一實施例，合適的飛秒系雷射製程的特徵為高峰值強度(照射度)，其通常在各種材料中造成非線性之交互作用。在一個這樣的實施例中，飛秒雷射源具有約在10飛秒至500飛秒之範圍的脈衝寬度，雖然較佳是在100飛秒至400飛秒的範圍。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米之範圍的波長，雖然較佳是在540奈米至250奈米的範圍。在一個實施例中，雷射和相應的光學系統可在工作表面處提供約在3微米至15微米的範圍內之焦點，雖然較佳是約在5微米至10微米的範圍或介於10微米與15微米之間。
在工作表面的空間光束輪廓可能是單模態(高斯)或具有高帽(top-hat)形輪廓。在一實施例中，雷射源具有約在200kHz至10MHz之範圍的脈衝重覆率，雖然較佳是約在500kHz至5MHz之範圍。在一實施例中，雷射源在工作表面遞 送約在0.5uJ至100uJ之範圍的脈衝能量，雖然較佳是約在1uJ至5uJ之範圍。在一實施例中，雷射劃線製程沿著工件表面以約在500mm/sec至5m/sec之範圍的速度運作，雖然較佳是約在600mm/sec至2m/sec之範圍。
劃線製程可只以單程運作，或多程運作，但在一實 施例中，較佳為1至2程。在一個實施例中，工件中的劃線深度約在5微米至50微米深之範圍，較佳約在10微米至20微米深之範圍。可以給定之脈衝重覆率下的一連串單一脈衝或一連串脈衝爆發等方式來應用雷射。在一實施例中，在元件/矽介面量測之雷射光束產生的切口寬度約在2微米至15微米的範圍，雖然在矽晶圓劃線/分割中，較佳是約在6微米至10微米的範圍。
可選擇具有效益和優點的雷射參數，如提供足夠高 之雷射強度，以達成無機介電質(如，二氧化矽)的離子化，和最小化在無機介電質的直接剝蝕前之下層損害所造成之脫層和剝落。並且，可選擇參數以提供用於具有精確受控剝蝕寬度(如，切口寬度)和深度之工業應用的重要製程產量。如上所述，相較於皮秒系和奈秒系雷射剝蝕製程，飛秒系雷射更加適於提供這些優點。然而，即使在飛秒系雷射剝蝕的光譜中，某些波長可提供相較於其他波長更好的效能。舉例而言，在一個實施例中，相較於具有接近或在IR範圍之波長的飛秒系雷射，具有接近或在UV範圍之波長的飛秒系雷射提供更乾淨的剝蝕製程。在這樣特定的實施例中，適用於半導體晶圓或基板劃線之飛秒系雷射製程，是基於具有約小於或等於540 奈米波長之雷射。在這樣特定的實施例中，可使用具有約小於或等於540奈米波長之雷射的約小於或等於400飛秒之脈衝。然而，在替代的實施例中，可使用雙重雷射波長(如，IR雷射和UV雷射之結合)。
在一實施例中，蝕刻半導體晶圓304包括使用電漿 蝕刻製程。在一個實施例中，可使用穿矽通孔(through-silicon via)類型之蝕刻製程。舉例而言，在一特定實施例中，半導體晶圓304的材料之蝕刻速率可大於每分鐘25微米。超高密度電漿源可被用於晶粒單分製程之電漿蝕刻部分。適用於進行如此電漿蝕刻製程之範例製程腔室是可從美國加州森尼韋爾市之應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。相較於即使藉由磁場增強提供改善之可能僅具有電容性耦合之系統，Applied Centura® SilviaTM蝕刻系統結合電容性和感應RF耦合，而可更獨立控制離子密度和離子能量。此結合使得離子密度能有效從離子能量去耦合，以便在即使非常低壓力、在沒有高潛在損害性、高DC偏壓等級下，達成相對高密度電漿。此造成極寬之製程視窗。然而，可使用任何能蝕刻矽之電漿蝕刻腔室。在範例實施例中，使用深矽蝕刻，以在大於約40%之習用矽蝕刻速率之蝕刻速率下蝕刻單晶矽基板或晶圓404，而維持基本上精確輪廓控制和實際上無起伏側壁。在一特定實施例中，可使用穿矽通孔類型之蝕刻製程。 蝕刻製程是基於從反應氣體產生之電漿，反應氣體通常是氟系氣體，如SF6、C4F8、CHF3、XeF2或可在相對快的蝕刻速率下蝕刻矽之任何其它反應氣體。在一實施例中，如第3C圖 所示，可在單分製程後移除遮罩層308。
因此，再次參照第3A至3C圖，可藉由穿過遮罩層、 穿過晶圓分割道(包括金屬化物)且部分進入矽基板之起始雷射剝蝕來進行晶圓分割。可選擇飛秒範圍中之雷射脈衝寬度。接著可藉由後續穿矽深電漿蝕刻來完成晶粒單分。根據本發明之一實施例，用於分割之材料堆疊的特定實例結合第9A至9D圖描述於下文。應瞭解到，儘管為了解說目的，顯示一個間隙形成在相鄰晶粒之間的分割道中，但根據本發明之一實施例，可在各分割道中形成一對平行間隙。
參照第9A圖，用於混合式雷射剝蝕及電漿蝕刻分割的材料堆疊可包括：遮罩層902、元件層904及基板906。遮罩層、元件層及基板設置於晶粒附接膜908上方，而晶粒附接膜908固定至支撐膠帶910。在一實施例中，遮罩層902為光阻層，如上文所述與遮罩402相關聯之光阻層。元件層904可包括無機介電層(如二氧化矽)設置於一或多個金屬層(如銅層)及一或多個低K介電層(如摻雜碳之氧化物層)上方。元件層904也可包括排列在積體電路之間的分割道，分割道可包括與積體電路相同或相似的層。基板906為塊體單晶矽基板。
在一實施例中，塊體單晶矽基板906在被固定至晶粒附接膜908前，從背側被薄化。可藉由背側研磨製程來進行薄化。在一個實施例中，可將塊體單晶矽基板906薄化至大約在50至100微米的範圍內之厚度。重要的是，應注意到，在一實施例中，在雷射剝蝕及電漿蝕刻分割製程之前進行薄 化。在一實施例中，光阻層902具有大約5微米的厚度，且元件層904具有大約在2至3微米的範圍內之厚度。在一實施例中，晶粒附接膜908(或可將薄化後的晶圓或基板或薄晶圓或基板接合至支撐膠帶910的任何適當替代物)具有大約20微米的厚度。
參照第9B圖，可以飛秒系雷射劃線製程912圖案化 遮罩902、元件層904及部分基板906，以在基板906中形成溝槽914。參照第9C圖，可使用穿矽深電漿蝕刻製程916將溝槽914向下延伸至晶粒附接膜908、暴露晶粒附接膜908的頂部分並單分矽基板906。在穿矽深電漿蝕刻製程916期間，元件層904受到光阻層902保護。
參照第9D圖，單分製程可進一步包括：圖案化晶 粒附接膜908、暴露支撐膠帶910的頂部分，及單分晶粒附接膜908。在一實施例中，可藉由雷射製程或藉由蝕刻製程來單分晶粒附接膜。進一步的實施例可包括後續從支撐膠帶910移除基板906的經單分部分(如，作為獨立積體電路)。在一個實施例中，經單分的晶粒附接膜908仍保存在基板906的經單分部分之背側上。其它實施例可包括：從元件層904移除遮蔽光阻層902。在替代的實施例中，在基板906比大約50微米更薄的例子中，可使用雷射剝蝕製程912來完全單分基板906，而不需使用額外的電漿製程。
在一實施例中，在單分晶粒附接膜908之後，可從 元件層904移除遮蔽光阻層902。在一實施例中，單分的積體電路可從支撐膠帶910移除，以進行封裝。在一個這樣的實 施例中，經圖案化的晶粒附接膜908仍保存在各積體電路的背側上，並包括於最終封裝體中。然而，在另一個實施例中，可在單分製程期間或之後移除經圖案化的晶粒附接膜908。
再次參照第4B圖，晶粒可由具有大約50微米或更 大之寬度(W)的分割道所分隔。此寬度可大於針對雷射劃線製程之可用切口。舉例而言，第10圖繪示由窄分割道所分隔之晶粒的佈局1000。可藉由使用一程具有小光點尺寸(如，窄切口)的雷射來刻劃分割道。相對的，第11圖繪示根據本發明之一實施例，由寬分割道所分隔之晶粒的佈局1100。在一個這樣的實施例中，可用的光點尺寸或雷射切口可能太窄，且有鑒於此，如關聯於第4B圖所描述般，可形成兩個平行間隙。
單一製程工具可經配置以進行混合式雷射剝蝕和電 漿蝕刻單分製程中的許多或所有操作。舉例而言，第12圖繪示根據本發明之一實施例，用於晶圓或基板的雷射和電漿分割之工具佈局的方塊圖。
參照第12圖，製程工具1200包括具有連接著複數個負載鎖定室1204之生產介面(factory interface；FI)1202。群集工具1206被連接至生產介面1202。群集工具1206包括一或多個電漿蝕刻腔室，如電漿蝕刻腔室1208。雷射劃線設備1210也被連接至生產介面1202。在一具體例中，製程工具1200總體的佔地面積可以是約3500毫米(3.5公尺)乘上3800毫米(3.8公尺)，如第12圖所描繪。
在一實施例中，雷射劃線設備1210安放了飛秒系雷射。飛秒系雷射適用於進行混合雷射和蝕刻單分製程之雷射 剝蝕部分，如上述之雷射剝蝕製程。在一個實施例中，雷射劃線設備1210內也包括可移動平台，可移動平台被設置用以相對飛秒系雷射移動晶圓或基板(或其之載具)。在一特定實施例中，飛秒系雷射也是可移動的。在一個實施例中，雷射劃線設備1210總體的佔地面積可以是約2240毫米乘上約1270毫米，如第12圖所示。然而，應瞭解到，在其它實施例中，也可使用奈秒或皮秒系雷射。
在一實施例中，一或多個電漿蝕刻腔室1208經配置 以透過經圖案化遮罩中之間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個這樣的實施例中，一或多個電漿蝕刻腔室1208經配置以進行深矽蝕刻製程。在一特定實施例中，一或多個電漿蝕刻腔室1208是可從美國加州森尼韋爾市的應用材料公司取得之Applied Centura® SilviaTM蝕刻系統。可就用於產生單分的積體電路之深矽蝕刻來特別設計蝕刻腔室，積體電路被安放在單晶矽基板或晶圓之上或之內。在一實施例中，電漿蝕刻腔室1208包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具1200之群集工具1206部分包括超過一個蝕刻腔室，以使得單分或分割製程能有高製造產量。
生產介面1202可以是合適的大氣埠(atmospheric port)，以作為外部製造設施與雷射劃線設備1210及群集工具1206之間的介面。生產介面1202可包括具有手臂或葉片的機器人，以將晶圓(或晶圓載具)從儲存單元(例如前開式晶圓盒)傳送到群集工具1206或雷射劃線設備1210或二者。
群集工具1206可包括適用於進行單分方法中之功 能的其它腔室。舉例而言，在一個實施例中，可包括沉積腔室1212來代替額外蝕刻腔室。沉積腔室1212可經配置以在雷射劃線晶圓或基板前，沉積遮罩至晶圓或基板的元件層上或上方。在一個這樣的實施例中，沉積腔室1212適用於沉積光阻層。在另一個實施例中，可包括濕式/乾式站1214來代替額外的蝕刻腔室。濕式/乾式站可適用於在基板或晶圓的雷射劃線及電漿蝕刻單分製程之後，清潔殘留物和碎片，或用於移除遮罩。在一實施例中，也可包括測量站作為製程工具1200的部件。
本發明的實施例可提供做為電腦程式產品或軟體， 電腦程式產品或軟體可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明的實施例的製程。在一個實施例中，電腦系統耦接第12圖所述之製程工具1200。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。舉例而言，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等等。
第13圖繪示了電腦系統1300及其之中可被執行之 指令集的示範型機器之圖示，其中指令集是用來使機器進行本文中所描述的方法之任意一或多者。在替代具體例中，機 器可被連接(如，網路連接)至在區域網路(LAN)、內部網路、外部網路、或網際網路中之其它機器。機器可操作為主從網路環境之伺服器或客戶端機器，或為在點對點(或分散式)網路環境之對等機器。機器可以是個人電腦(PC)、平板個人電腦、機上盒(STB)、個人數位助理(PDA)、行動電話、網路電器、伺服器、網路路由器、交換器或橋接器、或能執行被機器所採取之具體行動之指令集(循序或其它方式)的任何機器。另外，雖然只有單一機器被顯示，但術語「機器(machine)」應該也被當成包括單獨或共同地執行一組(或多組)指令，以進行本文所述之方法的任一或多者之機器(如，電腦)的任何集合。
範例電腦系統1300包括處理器1302、主記憶體1304 (如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，如同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM)等)、靜態記憶體1306(如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)、和次要記憶體1318(如，資料儲存裝置)，彼此間藉由匯流排1330互相通訊。
處理器1302代表一或多個通用處理裝置，如微處理 器、中央處理單元、或類似之物。更明確地，處理器1302可以是複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令(VLIW)微處理器、實施其他指令集之處理器、或實施指令集之組合的處理器。處理器1302也可以是一或多個特用處理裝置，如特定應用積體電路(ASIC)、場式可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器、或類似之物。處理器1302被設置以執行用來進行本文所述操 作之處理邏輯1326。
電腦系統1300可進一步包括網路介面裝置1308。 電腦系統1300也可包括視頻顯示器1310(如，液晶顯示器(LCD)、發光二極體顯示器(LED)、陰極射線管(CRT))、文數輸入裝置1312(如，鍵盤)、游標控制裝置1314(如，滑鼠)、和訊號產生裝置1316(如，喇叭)。
次要記憶體1318可包括機器可存取儲存媒體(或更 特定地，電腦可讀儲存媒體)1331，在其中儲存收錄本文所述的方法或功能之任一或多者的一或更多組指令(如，軟體1322)。在電腦系統1300執行軟體1322期間，軟體1322也可完全或至少部分地駐留在主記憶體1304及/或處理器1302，主記憶體1304和處理器1302也構成機器可讀儲存媒體。軟體1322可進一步經由網路介面裝置1308在網路1320上被傳遞或接收。
雖然機器可存取儲存媒體1331在一示範具體例中 是被顯示為單一媒體，但術語「機器可讀儲存媒體(machine-readable storage medium)」應被當成包括儲存一或更多套指令集之單一媒體或複數媒體(如集中式或分散式資料庫、及/或結合快取與伺服器)。術語「機器可讀儲存媒體」也應被當成包括能儲存或編碼用於被機器執行的指令集與使機器進行本發明的方法之任一或多者的任何媒體。術語「機器可讀儲存媒體」因此應被當成包括(但不僅限於)固態記憶體、及光學與磁學媒體。
根據本發明之一實施例，機器可存取儲存媒體具有 儲存於其中的指令，所述指令使資料處理系統能進行分割半導體晶圓的方法，半導體晶圓具有由所分隔的複數個積體電路。該方法包括下列步驟：於半導體晶圓上方形成一遮罩，遮罩包括一層覆蓋並保護積體電路。以雷射劃線製程圖案化遮罩，以提供經圖案化遮罩，經圖案化遮罩具有針對各分割道的一對平行間隙，經圖案化遮罩暴露介於積體電路之間的半導體晶圓的區域。各對平行間隙的各間隙被一距離分隔。 透過經圖案化遮罩中之間隙蝕刻半導體晶圓，以單分積體電路。
因此，本文已揭露分割半導體晶圓的方法，各晶圓 具有複數個積體電路。根據本發明之一實施例，已描述藉由使用雷射劃線及電漿蝕刻混合方式，以寬切口進行晶圓分割的方式。在一實施例中，一種分割半導體晶圓(該半導體晶圓具有由分割道所分隔的複數個積體電路)的方法涉及下列步驟：於半導體晶圓上方形成遮罩，遮罩包括一層覆蓋並保護積體電路。以雷射劃線製程圖案化遮罩，以提供經圖案化遮罩，經圖案化遮罩具有針對各分割道的一對平行間隙，且經圖案化遮罩暴露介於積體電路之間的半導體晶圓的區域。各對平行間隙的各間隙被一距離分隔。透過經圖案化遮罩中之間隙蝕刻半導體晶圓，以單分積體電路。在一個這樣的實施例中，該距離加上各對平行間隙的各間隙寬度之總寬度大約在50微米至85微米的範圍內。在一個這樣的實施例中，各對平行間隙的各間隙之寬度大約在10微米至15微米的範圍內。

Claims (20)

  1. 一種分割一半導體晶圓的方法，該半導體晶圓包含由分割道所分隔的複數個積體電路，該方法包含下列步驟：於該半導體晶圓上方形成一遮罩，該遮罩包含一層覆蓋並保護該等積體電路；以一雷射劃線製程圖案化該遮罩，以提供一經圖案化遮罩，該經圖案化遮罩具有針對各分割道的一對平行間隙，該經圖案化遮罩暴露介於該等積體電路之間的該半導體晶圓的區域，其中各對平行間隙的各間隙被一距離分隔；以及透過該經圖案化遮罩中之該等間隙蝕刻該半導體晶圓，以單分(singulate)該等積體電路。
  2. 如請求項1所述之方法，其中使用一分裂雷射光束同時形成各對平行間隙的各間隙。
  3. 如請求項1所述之方法，其中使用一雙雷射光束同時形成各對平行間隙的各間隙。
  4. 如請求項1所述之方法，其中依序形成各對平行間隙的各間隙。
  5. 如請求項1所述之方法，其中該距離加上各對平行間隙的各間隙寬度之一總寬度係大約在50微米至85微米的範圍內。
  6. 如請求項1所述之方法，其中各對平行間隙的各間隙之寬度係大約在10微米至15微米的範圍內。
  7. 如請求項1所述之方法，其中透過該經圖案化遮罩中之該等間隙蝕刻該半導體晶圓，以單分該等積體電路的步驟包含下列步驟：保留介於各對平行間隙的各間隙之間的該半導體晶圓的部分。
  8. 如請求項1所述之方法，其中以該雷射劃線製程圖案化該遮罩的步驟包含下列步驟：在該等間隙下方之該半導體晶圓的該等區域中形成數個溝槽，且蝕刻該半導體晶圓的步驟包含下列步驟：蝕刻以該雷射劃線製程所形成之該等溝槽。
  9. 如請求項1所述之方法，其中以該雷射劃線製程圖案化該遮罩的步驟包含下列步驟：使用一飛秒系雷射劃線製程，該飛秒系雷射劃線製程使用一雷射，該雷射具有大約小於或等於540奈米之一波長，並具有大約小於或等於400飛秒之一雷射脈衝寬度。
  10. 如請求項1所述之方法，其中蝕刻該半導體晶圓的步驟包含下列步驟：使用一高密度電漿蝕刻製程。
  11. 一種分割的半導體設備，包含： 複數個經單分的積體電路設置於一分割膠帶(dicing tape)上；以及一半導體晶圓的一或多個部分設置於該分割膠帶上，該半導體晶圓的該一或多個部分位在該等經單分的積體電路之間，並對應該半導體晶圓的多個分割道，該半導體晶圓的該一或多個部分與複數個經單分的積體電路分離。
  12. 如請求項11所述之分割的半導體設備，其中該半導體晶圓的該一或多個部分為一單晶矽半導體晶圓的部分。
  13. 一種分割一矽基板的方法，該矽基板包含由分割道所分隔的複數個積體電路，該方法包含下列步驟：於該矽基板上方形成一遮罩，該遮罩包含一層覆蓋並保護該等積體電路，該等積體電路包含一二氧化矽層，該二氧化矽層設置於一低K材料層及一銅層上方；以一雷射劃線製程圖案化該遮罩，以提供一經圖案化遮罩，該經圖案化遮罩具有針對各分割道的一對平行間隙，該經圖案化遮罩暴露介於該等積體電路之間的該矽基板的區域，其中各對平行間隙的各間隙被一距離分隔；以及透過該經圖案化遮罩中之該等間隙蝕刻該矽基板，以單分該等積體電路，其中透過該經圖案化遮罩中之該等間隙蝕刻該矽基板，以單分該等積體電路的步驟包含下列步驟：保留介於各對平行間隙的各間隙之間的該矽基板的部分。
  14. 如請求項13所述之方法，其中使用一分裂雷射光束同時形成各對平行間隙的各間隙。
  15. 如請求項13所述之方法，其中使用一雙雷射光束同時形成各對平行間隙的各間隙。
  16. 如請求項13所述之方法，其中依序形成各對平行間隙的各間隙。
  17. 如請求項13所述之方法，其中該距離加上各對平行間隙的各間隙寬度之一總寬度係大約在50微米至85微米的範圍內。
  18. 如請求項13所述之方法，其中各對平行間隙的各間隙之寬度係大約在10微米至15微米的範圍內。
  19. 如請求項13所述之方法，其中以該雷射劃線製程圖案化該遮罩的步驟包含下列步驟：在該等間隙下方之該矽基板的該等區域中形成數個溝槽，且蝕刻該矽基板的步驟包含下列步驟：蝕刻以該雷射劃線製程所形成之該等溝槽。
  20. 如請求項13所述之方法，其中蝕刻該矽基板的步驟包含下列步驟：使用一高密度電漿蝕刻製程。
TW103117620A 2013-05-22 2014-05-20 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割 TWI644350B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361826131P 2013-05-22 2013-05-22
US61/826,131 2013-05-22
US13/947,890 2013-07-22
US13/947,890 US8883614B1 (en) 2013-05-22 2013-07-22 Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach

Publications (2)

Publication Number Publication Date
TW201448009A TW201448009A (zh) 2014-12-16
TWI644350B true TWI644350B (zh) 2018-12-11

Family

ID=51845732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117620A TWI644350B (zh) 2013-05-22 2014-05-20 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割

Country Status (3)

Country Link
US (2) US8883614B1 (zh)
TW (1) TWI644350B (zh)
WO (1) WO2014189658A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US20160172243A1 (en) * 2014-12-11 2016-06-16 Nxp B.V. Wafer material removal
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US10163954B2 (en) * 2016-04-11 2018-12-25 Omnivision Technologies, Inc. Trenched device wafer, stepped-sidewall device die, and associated method
CN109075138A (zh) * 2016-04-29 2018-12-21 弗莱尔系统公司 分离和封装的方法
JP6817854B2 (ja) * 2017-02-28 2021-01-20 株式会社ディスコ 樹脂パッケージ基板の分割方法
JP6906845B2 (ja) * 2017-06-22 2021-07-21 株式会社ディスコ 被加工物の加工方法
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
US20210107094A1 (en) * 2019-10-14 2021-04-15 Haesung Ds Co., Ltd. Apparatus for and method of polishing surface of substrate
CN111128879A (zh) * 2019-12-27 2020-05-08 青岛歌尔微电子研究院有限公司 晶圆及其切割方法
TWI736409B (zh) * 2020-03-27 2021-08-11 美商矽成積體電路股份有限公司 封裝結構
KR20220090664A (ko) 2020-12-22 2022-06-30 삼성전자주식회사 스트립 기판 및 반도체 패키지
CN113140617B (zh) * 2021-03-16 2024-05-14 南瑞联研半导体有限责任公司 一种大功率半导体器件及其制备方法
CN113666331B (zh) * 2021-08-23 2024-07-12 苏州司南传感科技有限公司 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺
US20230282594A1 (en) * 2022-03-07 2023-09-07 Western Digital Technologies, Inc. Semiconductor wafer and semiconductor dies formed therefrom including grooves along long edges of the semiconductor dies
CN115831774B (zh) * 2022-12-08 2023-08-01 湖北三维半导体集成创新中心有限责任公司 一种晶圆处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
US7508052B2 (en) * 2004-06-03 2009-03-24 International Rectifier Corporation Crack protection for silicon die
TW201250819A (en) * 2011-06-15 2012-12-16 Applied Materials Inc Laser and plasma etch wafer dicing using water-soluble die attach film

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7605009B2 (en) * 2007-03-12 2009-10-20 Silverbrook Research Pty Ltd Method of fabrication MEMS integrated circuits
US7811853B1 (en) * 2007-11-29 2010-10-12 Marvell International Ltd. Method for avoiding die cracking
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
JP5442308B2 (ja) * 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101094450B1 (ko) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 플라즈마를 이용한 다이싱 방법
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
US7508052B2 (en) * 2004-06-03 2009-03-24 International Rectifier Corporation Crack protection for silicon die
TW201250819A (en) * 2011-06-15 2012-12-16 Applied Materials Inc Laser and plasma etch wafer dicing using water-soluble die attach film

Also Published As

Publication number Publication date
WO2014189658A1 (en) 2014-11-27
TW201448009A (zh) 2014-12-16
US20150028446A1 (en) 2015-01-29
US20140346641A1 (en) 2014-11-27
US8883614B1 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
TWI494983B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
TWI605505B (zh) 從晶圓背側切割晶圓
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
TW201405651A (zh) 運送切割晶圓的方法
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
CN112689892A (zh) 使用具有中间穿透处理的混合激光刻划及等离子体蚀刻方法的晶片切割