JP6522998B2 - 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 - Google Patents

半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 Download PDF

Info

Publication number
JP6522998B2
JP6522998B2 JP2015051483A JP2015051483A JP6522998B2 JP 6522998 B2 JP6522998 B2 JP 6522998B2 JP 2015051483 A JP2015051483 A JP 2015051483A JP 2015051483 A JP2015051483 A JP 2015051483A JP 6522998 B2 JP6522998 B2 JP 6522998B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
resist
tape
surface protection
protection tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015051483A
Other languages
English (en)
Other versions
JP2016171263A (ja
Inventor
祥文 岡
祥文 岡
真沙美 青山
真沙美 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2015051483A priority Critical patent/JP6522998B2/ja
Publication of JP2016171263A publication Critical patent/JP2016171263A/ja
Application granted granted Critical
Publication of JP6522998B2 publication Critical patent/JP6522998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、半導体ウェハをチップに個片化する処理方法に関し、より具体的にはプラズマダイシングを用いた半導体ウェハの処理方法とプラズマダイシングに用いる半導体ウェハ処理用表面保護テープおよび半導体ウェハの処理方法によって得られる半導体チップに関する。
最近における半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ICチップが内蔵されたICカードでは薄膜化が要求され、また、LED・LCD駆動用デバイスなどでは小チップ化が要求されている。今後これらの需要が増えるにつれ半導体チップの薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られるものである。このダイシング工程においては、ダイシングブレードにより切断されるブレードダイシング方式が用いられてきた。ブレードダイシング方式では切断時にブレードによる切削抵抗が半導体ウェハに直接かかることになり、この切削抵抗によって半導体チップに微小な欠け(チッピング)が発生することがある。チッピング発生は半導体チップの外観を損なうだけでなく、場合によっては抗折強度不足によるピックアップ時のチップ破損など、チップ上の回路パターンまで破損する可能性がある。また、こうしたブレードによる物理的なダイシング工程では、チップ同士の間隔であるカーフ(スクライブライン、ストリートともいう)の幅が厚みのあるブレード幅以下にはできず、一枚のウェハから取ることができるチップの収率を高くすることはできなかった。さらにウェハの加工時間が長いことも問題であった。
ブレードカット方式以外にもダイシング工程には様々な方式が利用されている。ウェハを薄膜化した後にダイシングを行う難しさに鑑みて、先に所定の厚み分だけウェハに溝を形成しておき、その後に研削加工を行って薄膜化とチップへの個片化を同時に行うDBG(先ダイシング)方式がある。この方式によれば、カーフ幅はブレードダイシング工程と同様だが、チップの抗折強度がアップしチップの破損を抑えることができるというメリットがある。
また、ダイシングをレーザーで行うレーザーダイシング方式がある。レーザーダイシングによればカーフ幅を狭くでき、ドライプロセスとなるメリットもあるが、レーザーによる切断時の昇華物でウェハ表面が汚れるという不都合があり、所定の液状保護材で保護する前処理を行う場合もある。また、ドライプロセスといっても完全なドライにはできない。そして、レーザーの場合もブレードより速い処理が可能であるが、1ラインずつ加工することには変わりがないため極小チップの製造にはそれなりに時間がかかる。
ダイシングを水圧で行うウオータージェット方式などのウェットプロセスを用いる場合は、MEMSデバイスやCMOSセンサーなど表面汚染が気になるエリアで問題が起きる可能性がある。カーフ幅が狭くできず、チップ収率が上がらないといった不都合もある。
ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し個片化するステルスダイシング方式は、カーフ幅をゼロにでき、ドライで加工できるというメリットがある。しかしながら、改質層形成時の熱履歴から思ったほどチップ抗折強度が上がらず、また、エキスパンドして分断する際にシリコン屑が発生する場合がある。さらに、隣接チップとのぶつかりがあり抗折強度不足に陥る可能性がある。
さらにステルスダイシングと先ダイシングを併せた方式として、薄膜化の前に先に所定の厚み分だけ改質層を形成しておき、その後に裏面からの研削加工を行って薄膜化とチップへの個片化を同時に行う狭スクライブ幅対応チップ個片化方式がある。この技術は、上記プロセスのデメリットを改善したものであり、ウェハ裏面研削加工中に応力でシリコンの改質層が劈開し個片化するため、カーフ幅がゼロでありチップ収率は高く、抗折強度もアップするというメリットがある。しかし、裏面研削加工中に個片化されるため、チップ端面が隣接チップとぶつかってチップコーナーが欠ける現象が見られる場合がある。
そしてプラズマダイシング方式がある(例えば、特許文献1参照)。プラズマダイシングは、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方法を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、エッチングレートが非常に高いことから近年ではチップの分断に最適なプロセスの1つとされてきた。
特開2007−19385号公報
プラズマダイシング方式では、六フッ化硫黄(SF)や四フッ化炭素(CF)など、ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いており、その高いエッチングレートから、エッチングしない面に対してマスクによる保護が必須であり、事前にレジストやテープによるマスク形成が必要となる。
このマスクを形成するには、特許文献1にも記載があるように、ウェハの裏面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的である。そのため、プラズマダイシングを行うためには、プラズマダイシング設備以外のフォトリソ工程設備が必要でありチップコストが上昇するという問題があった。また、プラズマエッチング後にレジスト膜が残った状態であるため、レジスト除去のために大量の溶剤を用い、レジストを除去できなかった場合には糊残りとなって不良チップが生じるおそれもあった。さらに、レジストによるマスキング工程を経るため、全体の処理プロセスが長くなるという不都合もあった。
本発明はこうした問題点に鑑みてなされたもので、プラズマダイシングを用いた半導体ウェハの処理において、チッピングの発生を抑え、かつプラズマダイシングを行う場合のこれまでの不都合を解消した新たな半導体ウェハの処理方法を提供することを目的とする。
また本発明は、この半導体ウェハの処理方法を通じて得られる半導体チップを提供すること、およびこの半導体ウェハの処理方法を行うために必要な半導体ウェハ処理用表面保護テープを提供することを目的とする。
本発明の上記課題は以下の手段によって実現することができる。
[1]半導体ウェハの処理方法であって、
(a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
(b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
(c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCOレーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程、
(d)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
(e)Oプラズマにより前記タック層およびレジスト膜を除去するアッシング工程、
を含むことを特徴とする半導体ウェハの処理方法。
[2]前記(b)工程において、半導体ウェハの裏面を研削した後に、貼合されている前記レジスト付き表面保護テープを紫外線照射し、かつ前記(c)工程が、(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCOレーザーで切断して半導体ウェハのストリートを開口する工程、および、(vii)個片化したレジスト付き表面保護テープから、前記基材フィルムを剥離する工程であることを特徴とする[1]に記載の半導体ウェハの処理方法。
[3]前記レジスト付き表面保護テープの貼合が、加熱しながら貼合することを特徴とする[2]に記載の半導体ウェハの処理方法。
[4]前記(b)工程のウェハ固定テープが、ダイシングテープまたはダイシングダイボンディングテープであることを特徴とする[1]〜[3]のいずれか1項に記載の半導体ウェハの処理方法。
[5]前記(e)工程の後、ウェハ固定テープからチップをピックアップする工程を含むことを特徴とする[1]〜[4]のいずれか1項に記載の半導体ウェハの処理方法。
[6]ピックアップしたチップをダイボンディング工程に移行する工程を含むことを特徴とする[5]に記載の半導体ウェハの処理方法。
[7]前記[1]〜[6]のいずれか1項に記載の半導体ウェハの処理方法によって製造されてなることを特徴とする半導体チップ
[8基材フィルム上に、タック層を有し、かつ該タック層上にレジスト層を有する半導体ウェハ処理用表面保護テープであって、[1]〜[6]のいずれか1項に記載の半導体ウェハの処理方法で用いるレジスト付き表面保護テープであることを特徴とする半導体ウェハ処理用表面保護テープ。
本発明によれば、チップ切断面のチッピングを低減することできる。また、製造設備を簡易化してプロセスコストを抑えることができる。
1実施形態における半導体ウェハへの表面保護テープ貼合までの工程を説明する概略断面図であり、分図1(a)は半導体ウェハを示し、分図1(b)はレジストを塗布した状態を示し、分図1(c)は表面保護テープを貼合する様子を示す。 1実施形態における半導体ウェハの薄膜化から基材フィルムの引き剥がしまでの工程を説明する概略断面図であり、分図2(a)は半導体ウェハの薄膜化処理を示し、分図2(b)はウェハ固定テープを貼合しリングフレームに固定した状態を示し、分図2(c)は基材フィルムを剥離する様子を示す。 1実施形態におけるプラズマダイシングまでの工程を説明する概略断面図であり、分図3(a)はレーザーでストリートに相当するタック層とレジスト膜を切除する工程を示し、分図3(b)はプラズマダイシングを行う様子を示し、分図3(c)はチップに個片化された状態を示す。 1実施形態におけるチップをピックアップするまでの工程を説明する概略断面図であり、分図4(a)はプラズマアッシングを行う様子を示し、分図4(b)はマスクとなったタック層とレジスト膜が除去された状態を示し、分図4(c)はチップをピックアップする様子を示す。 2実施形態におけるレジスト付き表面保護テープの貼合の様子を示す概略断面図である。 1、2実施形態において紫外線照射処理を行う場合の紫外線照射処理前後の状態を説明する概略断面図であり、分図6(a)は半導体ウェハの表裏両面をそれぞれ表面保護テープとウェハ固定テープとで被覆し固定した状態を示し、分図6(b)は紫外線が照射される様子を示し、分図6(c)は表面保護テープから基材フィルムを引き剥がす様子を示す。 3実施形態におけるレーザーでストリートに相当する表面保護テープとレジスト膜を切除する工程を中心とした工程を説明する好ましい態様の概略断面図であり、分図7(a)はレーザーでストリートに相当するタック層とレジスト膜を切除する工程を示し、分図7(b)は紫外線が照射される様子を示し、分図7(c)は表面保護テープから基材フィルムを引き剥がす様子を示す。 3実施形態におけるレーザーでストリートに相当する表面保護テープとレジスト膜を切除する工程を中心とした工程を説明する別の好ましい態様を説明する概略断面図であり、分図8(a)は紫外線が照射される様子を示し、分図8(b)はレーザーでストリートに相当する表面保護テープとレジスト膜を切除する工程を示し、分図8(c)は表面保護テープから基材フィルムを引き剥がす様子を示す。
本発明の半導体ウェハの処理方法は、以下に説明するように、パターン面状にレジスト膜を設け、このレジスト膜上にタック層と表面保護テープの基材フィルムを有する半導体ウェハにおいて、ストリートに相当する部分をCOレーザーで切断してマスクを形成し、このマスクにより、SFプラズマでダイシングを行うことで、フォトリソ工程が不要となり製造コストを抑えることができる。
本発明の半導体ウェハの処理方法は、少なくとも記の(a)〜(e)の工程を含む。
(a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
(b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
(c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程
(d)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
(e)Oプラズマにより前記タック層およびレジスト膜を除去するアッシング工程
た、上記(a)工程で、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する場合、上記(b)工程において、半導体ウェハの裏面を研削した後(好ましくは、ウェハ固定テープを貼合前)に、レジスト付き表面保護テープを紫外線照射することが好ましい。
さらに、上記(a)工程で、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する場合、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する際、加熱しながら張合することが好ましい。
ここで、上記(d)工程のSFプラズマによるプラズマ処理は、半導体ウェハのパターン面側からストリートに相当する部分を開口しており、レジスト膜が設けられた側から該開口部分に対してプラズマ処理することでチップが個片化される。
以下に、図面を参照して半導体ウェハの処理方法の実施態様を説明するが、これに限定されるものではない
お、以下に示す工程に用いられる装置及び材料は、特に断りのない限り、従来半導体ウェハの加工に用いられている装置等を使用することができ、その使用条件は常法により適切な条件を設定することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
<<第1実施形態[図1〜図4]>>(参考例)
導体ウェハ1は、その表面Sに半導体素子の回路などが形成されたパターン面2を有している(図1(a)参照)。このパターン面2には、レジスト3を塗布しプリベークする(図1(b)参照)。そして、このレジスト3を形成した面にさらに表面保護テープ4を貼合する(図1(c)参照)。表面保護テープ4は、タック層4bを基材フィルム4a表面に設けて構成されたテープであり、こうしてパターン面2がレジスト3と表面保護テープ4で被覆された半導体ウェハ1を得る。
次に、半導体ウェハ1の裏面Bをウェハ研削装置M1で研削し、半導体ウェハ1の厚みを薄くする(図2(a)参照)。その研削した裏面Bにはウェハ固定テープ5を貼合して、リングフレームFに支持固定する(図2(b)参照)。次いで半導体ウェハ1から表面保護テープ4の基材フィルム4aを剥離するとともにそのタック層4bは半導体ウェハ1に残して(図2(c)参照)、タック層4bを剥き出しにする。
そして、表面Sの側からパターン面2に格子状等に適宜形成された複数のストリート(図示せず)に対してCOレーザーLを照射して、タック層4bとレジスト3を除去し開口する(図3(a)参照)。次に、表面S側からSFガスのプラズマP1による処理を行いストリート部分で剥き出しになった半導体ウェハ1をエッチングし(図3(b)参照)、個々のチップ7に分割して個片化する(図3(c)参照)。
次いでOガスのプラズマP2によってアッシングを行い(図4(a)参照)、表面Sに残ったタック層4bとレジスト3を取り除く(図4(b)参照)。そして個片化されたチップ7をピンM2により突き上げコレットM3により吸着してピックアップする(図4(c)参照)。
ここで、SFガスを用いた半導体ウェハのSiのエッチングプロセスはBOSCHプロセスとも呼ばれ、露出したSiと、SFをプラズマ化して生成したF原子とを反応させ、四フッ化ケイ素(SiF)として除去するものであり、リアクティブイオンエッチング(RIE)とも呼ばれる。一方、Oプラズマによる除去は、半導体製造プロセス中ではプラズマクリーナーとしても用いられる方法でアッシング(灰化)とも呼ばれ、対有機物除去の手法の一つである。半導体デバイス表面に残った有機物残渣をクリーニングするために行われる。
次に上記方法で用いた材料について説明する。
半導体ウェハ1は、片面に半導体素子の回路などが形成されたパターン面2を有するシリコンウェハなどであり、パターン面2は、半導体素子の回路などが形成された面であって、平面視において格子状のストリートを有する。
レジスト3には、フォトリソ工程で用いられてきたレジストなど、これまで公知の一般的なものを適用することができる。また、パターン面2への塗布工程もスピンコート等一般的な方法を利用することができ、その厚みも一般的な厚みとすることができる。
例えば、レジストにはドライフィルム型ソルダーレジスト:東亜合成製SRFシリーズ、感光性ドライフィルム:旭化成製SUNFORTシリーズ、感光性フィルム:日立化成製フォテックシリーズ、感光性液状ソルダーレジスト:日立化成製、JSR製などが挙げられ、このうち、感光性液状ソルダーレジストが好ましい。また、厚みは、1〜20μmが好ましく、5〜15μmがより好ましく、5〜10μmがさらに好ましい。
表面保護テープ4は、基材フィルム4aにタック層4bを設けた構成からなり、パターン面2に形成された半導体素子を保護する機能を有する。即ち、後工程のウェハ薄膜化工程ではパターン面2で半導体ウェハ1を支持してウェハの裏面が研削されるために、この研削時の負荷に耐える必要がある。そのため、表面保護テープ4は単なるレジスト3とは異なり、パターン面に形成される素子を被覆するだけの厚みがあって、その押圧抵抗は低く、また研削時のダストや研削水などの浸入が起こらないように素子を密着できるだけの密着性が高いものである。
表面保護テープ4のうち基材フィルム4aはプラスチックやゴム等からなり、例えばポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−1、ポリ−4−メチルペンテン−1、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、アイオノマー等のα−オレフィンの単独重合体または共重合体、あるいはこれらの混合物、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリメチルメタクリレート、ポリウレタン、スチレン−エチレン−ブテン−もしくはペンテン系共重合体等の単体もしくは2種以上を混合させたもの、さらにこれらにこれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物をその材質として挙げることができ、要求特性に応じて任意に選ぶことができる。低密度ポリエチレンとエチレン酢酸ビニル共重合体の積層体や、ポリプロピレンとポリエチレンテレフタレートの積層体、ポリエチレンテレフタレート、ポリエチレンナフタレートは好適な材質の一つである。
これらの基材フィルム4aは、一般的な押出し法を用いて製造できるが、基材フィルム4aを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などで製造され、この際通常のラミネートフィルムの製法に於いて普通に行われている様に、樹脂と樹脂の間に接着層を設けても良い。この様な基材フィルム4aの厚さは、強・伸度特性、放射線透過性の観点から20〜200μmが好ましく、25μmは好ましい態様の一つである。
タック層4bは、パターン面2への貼着に際し半導体素子等を傷つけるものではなく、また、その除去の際に半導体素子等の破損や表面への粘着剤残留を生じさせないものであればよい。但し、プラズマダイシングに際しマスクとして機能する耐プラズマ性があれば好ましい。
そのため、タック層4bにはこうした性質を有する非硬化性の粘着剤や、好ましくは放射線、より好ましくは紫外線硬化により粘着剤が三次元網状化を呈し、粘着力が低下すると共に剥離した後の表面に粘着剤などの残留物が生じ難い、紫外線硬化型や電子線のような電離性放射線硬化型等の放射線重合型の粘着剤を用いることができる。
なお、放射線とは紫外線のような光線や電子線のような電離性放射線を含む概念である。
こうした粘着剤としては、アクリル系粘着剤や、このアクリル系粘着剤と放射線重合性化合物とを主成分としてなる粘着剤とすることができる。
アクリル系粘着剤は、(メタ)アクリル系共重合体及び硬化剤を成分とするものである。(メタ)アクリル系共重合体は、例えば(メタ)アクリル酸エステルを重合体構成単位とする重合体、及び(メタ)アクリル酸エステル系共重合体の(メタ)アクリル系重合体、或いは官能性単量体との共重合体、及びこれらの重合体の混合物等が挙げられる。これらの重合体の分子量としては質量平均分子量が50万〜100万程度の高分子量のものが一般的に適用される。
硬化剤は、(メタ)アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、1,3−ビス(N,N−ジグリシジルアミノメチル)シクロヘキサン、1,3−ビス(N,N−ジグリシジルアミノメチル)トルエン、1,3−ビス(N,N−ジグリシジルアミノメチル)ベンゼン、N,N,N,N’−テトラグリシジル−m−キシレンジアミンなどの分子中に2個以上のエポキシ基を有するエポキシ化合物、2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、1,3−キシリレンジイソシアネート、1,4−キシレンジイソシアネート、ジフェニルメタン−4,4’−ジイソシアネートなどの分子中に2個以上のイソシアネート基を有するイソシアネート系化合物、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−(2−メチルアジリジン)プロピオネートなどの分子中に2個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、所望の粘着力に応じて調整すればよく、(メタ)アクリル系共重合体100質量部に対して0.1〜5.0質量部が適当である。
また、放射線で硬化する粘着剤は、放射線硬化型粘着剤と称され、放射線で硬化しない粘着剤は感圧型粘着剤と称される。
放射線硬化型粘着剤は、前記のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるのが一般的である。放射線重合性化合物とは、例えば紫外線の照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも2個以上有する低分量化合物が広く用いられ、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等が広く適用可能である。
また、上記の様なアクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いる事も出来る。ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物(例えば、2,4−トリレンジイソシアナート、2,6−トリレンジイソシアナート、1,3−キシリレンジイソシアナート、1,4−キシリレンジイソシアナート、ジフェニルメタン4,4−ジイソシアナートなど)を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシル基を有するアクリレートあるいはメタクリレート(例えば、2−ヒドロキシエチルアクリレート、2−ヒドロキシエチルメタクリレート、2−ヒドロキシプロピルアクリレート、2−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど)を反応させて得られる。
放射線硬化型粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤100質量部に対して放射線重合性化合物を50〜200質量部、好ましくは50〜150質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、放射線照射後にタック層の粘着力は大きく低下する。
更には、放射線硬化型粘着剤は、上記の様にアクリル系粘着剤に放射線重合性化合物を配合する替わりに、アクリル系粘着剤自体を放射線重合性アクリル酸エステル共重合体とすることも可能である。
放射線重合性アクリル酸エステル共重合体は、共重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する共重合体である。このような反応性の基としては、エチレン性不飽和基、すなわち、炭素−炭素二重結合を有する基が好ましく、例えば、ビニル基、アリル基、スチリル基、(メタ)アクリロイルオキシ基、(メタ)アクリルロイルアミノ基などが挙げられる。
このような反応性の基は、例えば、共重合ポリマーの側鎖に、ヒドロキシル基を有する共重合体に、ヒドロキシル基と反応する基、例えば、イソシアネート基などを有し、かつ紫外線照射で重合反応することが可能な上記の反応性の基を有する化合物〔(代表的には、2−(メタ)アクリロイルオキシエチルイソシアネート〕を反応させることによって得ることができる。
また、放射線によりタック層を重合させる場合には、光重合性開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、2−ヒドロキシメチルフェニルプロパン等を併用する事が出来る。これらのうち少なくとも1種類をタック層に添加することにより、効率よく重合反応を進行させることが出来る。
2−エチルヘキシルアクリレートとn−ブチルアクリレートとの共重合体から成るアクリル系粘着剤に対して、紫外線硬化性の炭素−炭素二重結合を有する(メタ)アクリレート化合物を含有し、光開始剤および光増感剤、その他従来公知の粘着付与剤、軟化剤、酸化防止剤等を配合してなる粘着剤は好ましい態様の一つである。
放射線硬化型粘着剤もしくは放射線硬化型粘着剤からなるタック層は、特開2014−192204号公報の段落番号0036〜0055に記載されている放射線硬化型粘着剤もしくは放射線硬化型粘着剤からなる粘着剤層が好ましい。
タック層4bの厚さは、5〜100μmが好ましく、5〜30μmがより好ましい。5μmよりも薄いとパターン面2に形成された素子等の保護が不十分となるおそれがあり、また、パターン表面の凹凸に対して密着不足である場合、SFガスの侵入によりデバイスに対してダメージが発生する。一方、100μmを超えるとOプラズマでのアッシング処理が困難となる。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μm〜15μm程度であるため、5〜30μmがより好ましい。
なお、表面保護テープ4には、上記の材質からなる表面保護テープ4以外にも、半導体ウェハ1のパターン面2を保護する公知の表面保護テープを用いることもできる。
タック層4bには、上記材質でなる粘着剤に加え、アンカー層を基材フィルム4a側に含めて設けることができる。このアンカー層は、通常、(メタ)アクリル共重合体と硬化剤を必須成分とするアクリル系粘着剤からなり、感圧型粘着剤が使用される。
基材フィルム4aとタック層4bとの層間には、基材フィルム4aだけを引き剥がし易いように、密着性向上処理であるコロナ処理や、易接着プライマーコーティングなどは行わないことが好ましい。
また、同様の趣旨から、基材フィルム4aの平滑面に対してタック層4bを積層することが好ましく、基材フィルム4aの凹凸面(シボ面)に対してはタック層4bを積層しないことが好ましい。凹凸面に積層すると基材フィルム4aに対するタック層4bの密着性が高まるからである。また、基材フィルム4aとして、タック層4bとの間の剥離を容易にするセパレータを使用することも好ましい。
なお、表面保護テープ4に、共押しで製膜した微タックフィルムを使用することも好ましい。共押しで製膜した微タックフィルムは、基材フィルム4a上に、マスキングテープなどに用いられる手法で異なる2種類の樹脂を押出成形したものであり、基材フィルム4a上の層は、2層もしくは海島構造になっており、2種類の樹脂の片側の樹脂が常温でタックを持つものである。常温でタックを有する樹脂としては、エチレン−ビニルアルコール共重合体(EVA)でビニルアルコール(VA)の含有量が、30質量%を超えるものやエチレン−アクリレート共重合体(EMA)等が挙げられる。この基材フィルム4a上の層が、タック層4bに相当する。
ウェハ固定テープ5は、半導体ウェハ1を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。こうしたウェハ固定テープ5には、上記表面保護テープ4と同様なテープを用いることができる。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される公知のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、タック層と基材フィルムとの間にダイボンディング用接着剤が積層したダイボンディングテープを用いることもできる。
タック層4bとレジスト3を切断するレーザー照射には、紫外線または赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー光照射装置は、半導体ウェハ1のストリートに沿って移動自在にレーザー照射部を配設しており、タック層4bを除去するために適切に制御された出力のレーザーを照射できる。レーザー光としてCOレーザーを用いれば数W〜数十Wの大出力を得ることが可能であり、レーザーの中でもCOレーザーを好適に利用できる。
プラズマダイシングおよびプラズマアッシングを行うにはプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ1に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ1が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものである。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ1の昇温を防止している。
上記半導体ウェハの処理方法によれば、パターン面を保護する表面保護テープとレジストとをCOレーザーで除去してマスクを形成できるので、マスクの形成に印刷や転写等の高度な位置合わせが要求される技術が不要であり、また従来のプラズマダイシングプロセスで用いられていたフォトリソ工程等も不要となる。
また、タック層4bやレジスト3をOプラズマで除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面2側(表面S側)からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
<<第2実施形態[図5]>>
第1実施形態では、レジスト3を塗布した後、表面保護テープ4を貼合していたが、本実施形態では、表面保護テープとレジストとが一体となったレジスト付き表面保護テープ6を用いる点で異なる。換言すれば、表面保護テープ4にレジスト3を積層して表面保護テープと一体化する工程を前もって行う。
即ち、図面に基づいて説明すると、パターン面2が形成された半導体ウェハ1に、表面保護テープ4とレジスト3とが一体となったレジスト付き表面保護テープ6を貼合する(図5参照)。その後の工程は第1実施形態と同様である。
レジスト付き表面保護テープ6を得るには、表面保護テープ4のタック層4bにレジスト3を積層させる。
より具体的には、液状ソルダーレジストの場合、塗布・乾燥させた後に表面保護テープ4をラミネートして一体化させる。ドライレジストフィルムの場合は、そのまま保護テープ4をラミネートし一体化させる。
レジスト付き表面保護テープ6のパターン面2への貼合は、このレジスト付き表面保護テープ6を加熱しながら行うことができる。レジスト3を加熱により柔らかくすることができ、パターン面2への追従性や密着性を高めることができる。
本実施形態ではレジスト付き表面保護テープ6を用いたため、レジスト3の塗布が不要となるため、製造設備をより簡易化することができる。
なお、第1、2実施形態ともに、基材フィルム4aを剥離する工程前に、紫外線照射し、タック層4bを硬化させてもよい。例えば、図6では、研削した裏面にウェハ固定テープ5を貼合し、リングフレームFで支持固定した後に紫外線照射し、基材フィルム4aを剥離する工程を示した。
即ち、図面に基づいて説明すると、半導体ウェハ1のパターン面2が形成された表面S側には、レジスト3を塗布し表面保護テープ4を貼合するか、レジスト付き表面保護テープ6を貼合し、半導体ウェハ1の研削した裏面B側にはウェハ固定テープ5を貼合し、リングフレームFに支持固定する(図2(b)、図6(a)参照)。次に、表面S側から紫外線UVを照射する(図6(b)参照)。そして、タック層4bを硬化させた後、基材フィルム4aを取り除いて(図6(c)参照)タック層4bを剥き出しにする。次いでレーザーLによりストリートに相当する部分のタック層4bとレジスト3を切除する工程に移る。
<<第3実施形態[図7]、[図8]>>
第1、2実施形態では、半導体ウェハ1から表面保護テープ4またはレジスト付き表面保護テープ6の基材フィルム4aを剥離した後、COレーザーLを照射して、タック層4bとレジスト3を除去してストリート部分を開口するが、本実施形態では、基材フィルム4aを剥離しないで、基材フィルム4a、タック層4bおよびレジスト3を除去してトリート部分を開口する。このため、基材フィルム4aは、開口後に剥離する。
その後の工程は第1実施形態と同様である。
本実施形態では、レジスト付き表面保護テープ6を使用する場合に好ましい。
また、基材フィルム4aを剥離する工程前に紫外線照射してタック層4bを硬化させることが好ましい。基材フィルム4aを剥離する工程前としては、基材フィルム4aを剥離する工程前であれば、いずれの時期でも構わないが、半導体ウェハ1の裏面Bを研削した後が好ましく、半導体ウェハ1の裏面Bを研削した後であってウェハ固定テープ5の貼合前か、基材フィルム4aを剥離する直前(ストリート部分をCOレーザーLで切断し、半導体ウェハ1のパターン面側からストリートを開口した後)がより好ましい。タック層4bを紫外線等で硬化させることにより、基材フィルム4aとの剥離を容易にし、また、プラズマダイシング時のプラズマ耐性を向上させることができる。
本実施形態では、基材フィルム4aごとレーザーで切断したため、剥離工程を一工程簡略化できる。
特に、タック層4bを硬化させる場合、本実施形態で用いる表面保護テープ4またはレジスト付き表面保護テープ6は、第1実施形態や第2実施形態で示した表面保護テープ4またはレジスト付き表面保護テープ6の中でも紫外線等の放射線で硬化可能な材質をタック層4bに用いたものが好ましい。
なお、レジスト付き表面保護テープ6を使用する場合、第2実施形態と同様にして、レジスト付き表面保護テープ6のパターン面2への貼合は、このレジスト付き表面保護テープ6を加熱しながら行うことができる。
紫外線照射が基材フィルム4aを剥離する直前の場合を図7に基づいて説明する。
紫外線照射が半導体ウェハ1の裏面Bを研削した後であってウェハ固定テープ5の貼合前である場合を、図8に基づいて説明する。
図7では、半導体ウェハ1のパターン面2が形成された表面S側に、表面保護テープ4またはレジスト付き表面保護テープ6を貼合し、半導体ウェハ1の研削した裏面B側にはウェハ固定テープ5を貼合し、リングフレームFに支持固定した後、表面S側から格子状等に適宜形成された複数のストリート(図示せず)に対してCOレーザーLを照射して、表面保護テープ4およびレジスト3、またはレジスト付き表面保護テープ6を除去しストリート部分を開口する(図7(a)参照)。次いで、表面S側から表面保護テープ4またはレジスト付き表面保護テープ6に向けて紫外線UVを照射し(図7(b)参照)、表面保護テープ4またはレジスト付き表面保護テープ6のタック層4bを硬化させた後、基材フィルム4aを取り除いて(図7(c)参照)タック層4bを剥き出しにする。そしてプラズマダイシング工程に移行する。
マスク部分に残った基材フィルム4aの除去は、別途準備した粘着テープを、除去すべき基材フィルム4aに貼り付け、その粘着テープとともに基材フィルム4aを除去する方法を採用すると簡単に基材フィルム4aを取り除くことができて好ましい。
図8では、半導体ウェハ1のパターン面2が形成された表面S側に、表面保護テープ4またはレジスト付き表面保護テープ6を貼合し、半導体ウェハ1の研削した裏面B側にはウェハ固定テープ5を貼合し、リングフレームFに支持固定した後、表面S側から表面保護テープ4またはレジスト付き表面保護テープ6に向けて紫外線UVを照射し(図8(a)参照)、表面保護テープ4またはレジスト付き表面保護テープ6のタック層4bを硬化させる。次いで、表面S側から格子状等に適宜形成された複数のストリート(図示せず)に対してCOレーザーLを照射して、表面保護テープ4およびレジスト3、またはレジスト付き表面保護テープ6を除去しストリート部分を開口する(図8(b)参照)。そして、基材フィルム4aを取り除いて(図8(c)参照)タック層4bを剥き出しにする。その後、プラズマダイシング工程に移行する。
以下、具体例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。

下記表1に示す構成からなる試料1〜8のレジストおよび表面保護テープを準備して、それぞれのレジストおよび表面保護テープを用いて次に示す工程の処理を行った。
まず、直径8インチのシリコンウェハのパターン面側に、レジストを塗布し、その表面にウェハと略同径となるように表面保護テープを貼合し、バックグラインダー(DFD8540(株式会社ディスコ製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にUV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合し、リングフレームにて支持固定した。次いで表面保護テープから基材フィルムを引き剥がし、剥き出しになったタック層の上からシリコンウェハのストリート部分に沿って、COレーザーでタック層およびレジストを除去してストリート部分を開口した。
その後、プラズマ発生用ガスとしてSFガスを用い、0.5μm/分のエッチング速度で、剥き出しになったタック層の面側からプラズマ照射して、プラズマダイシングを行い、ウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてOガスを用い、1.0μm/分のエッチング速度で、アッシングを行いパターン面に残ったタック層とレジストを除去した。その後、ダイシングテープ側から紫外線を照射しダイシングテープの粘着力を低減させ、ピックアップ工程にて、チップをピックアップした。
Figure 0006522998
ここで、表1中のセパレータは東洋紡製 E7006である。反応性Pは、ポリマーの分子中に炭素−炭素二重結合を有するアクリル系粘着剤を主成分とする紫外線硬化型粘着剤であり、粘着剤層Aは、アクリル系粘着剤と放射線重合性化合物を主成分とする紫外線硬化型粘着剤の層である。また、アンカー層の感圧型粘着剤はアクリル系共重合体と硬化剤を主成分とする感圧型の粘着剤である。レジストAは、感光性液状ソルダーレジストである。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープを用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。

上記表1に示す構成からなる試料1〜8のレジストと表面保護テープを用いて1の一部を変更する処理を行った。
即ち、レジストはあらかじめ表面保護テープのタック層側に塗布してレジスト付き表面保護テープを作製し、これをパターン面に貼合した。その他の処理は1と同様にした。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープを用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。

上記表1に示す構成からなる試料1〜8のレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて2の一部を変更する処理を行った。
まず、直径8インチのシリコンウェハのパターン面側に、ウェハと略同径となるように2で作製した各レジスト付き表面保護テープを貼合し、バックグラインダー(DFD8540(株式会社ディスコ製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にUV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合し、リングフレームにて支持固定した。レジスト付き表面保護テープの上からシリコンウェハのストリート部分に沿って、COレーザーでレジスト付き表面保護テープを除去してストリート部分を開口した。次いで個片化したレジスト付き表面保護テープに紫外線を照射した後、レジスト付き表面保護テープの基材フィルムを引き剥がした。
その後のプラズマ処理以降は、1と同様に行った。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。

3の一部を変更する処理を行った。
即ち、3では、個片化したレジスト付き表面保護テープに紫外線を照射したが、この紫外線照射を、ストリート部分を開口後の個片化したレジスト付き表面保護テープでなく、個片化前のウェハ研削後に行った以外は、3と同様に行った。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。

4の一部を変更する処理を行った。
即ち、4で、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する際、レジスト付き表面保護テープを加熱しながら貼合した以外は、4と同様に行った。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。
1 半導体ウェハ
2 パターン面
3 レジスト
4 表面保護テープ
4a 基材フィルム
4b タック層
5 ウェハ固定テープ
6 レジスト付き表面保護テープ
7 チップ
S 表面
B 裏面
M1 ウェハ研削装置
M2 ピン
M3 コレット
F リングフレーム
L COレーザー
P1 SFガスのプラズマ
P2 Oガスのプラズマ

Claims (8)

  1. 半導体ウェハの処理方法であって、
    (a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
    (b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
    (c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCOレーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程、
    (d)SFプラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
    (e)Oプラズマにより前記タック層およびレジスト膜を除去するアッシング工程、
    を含むことを特徴とする半導体ウェハの処理方法。
  2. 前記(b)工程において、半導体ウェハの裏面を研削した後に、貼合されている前記レジスト付き表面保護テープを紫外線照射し、かつ前記(c)工程が、(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCOレーザーで切断して半導体ウェハのストリートを開口する工程、および、(vii)個片化したレジスト付き表面保護テープから、前記基材フィルムを剥離する工程であることを特徴とする請求項1に記載の半導体ウェハの処理方法。
  3. 前記レジスト付き表面保護テープの貼合が、加熱しながら貼合することを特徴とする請求項2に記載の半導体ウェハの処理方法。
  4. 前記(b)工程のウェハ固定テープが、ダイシングテープまたはダイシングダイボンディングテープであることを特徴とする請求項1〜3のいずれか1項に記載の半導体ウェハの処理方法。
  5. 前記(e)工程の後、ウェハ固定テープからチップをピックアップする工程を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体ウェハの処理方法。
  6. ピックアップしたチップをダイボンディング工程に移行する工程を含むことを特徴とする請求項5に記載の半導体ウェハの処理方法。
  7. 請求項1〜6のいずれか1項に記載の半導体ウェハの処理方法によって製造されてなることを特徴とする半導体チップ。
  8. 基材フィルム上に、タック層を有し、かつ該タック層上にレジスト層を有する半導体ウェハ処理用表面保護テープであって、請求項1〜6のいずれか1項に記載の半導体ウェハの処理方法で用いるレジスト付き表面保護テープであることを特徴とする半導体ウェハ処理用表面保護テープ。
JP2015051483A 2015-03-13 2015-03-13 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 Active JP6522998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015051483A JP6522998B2 (ja) 2015-03-13 2015-03-13 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051483A JP6522998B2 (ja) 2015-03-13 2015-03-13 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Publications (2)

Publication Number Publication Date
JP2016171263A JP2016171263A (ja) 2016-09-23
JP6522998B2 true JP6522998B2 (ja) 2019-05-29

Family

ID=56984094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051483A Active JP6522998B2 (ja) 2015-03-13 2015-03-13 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Country Status (1)

Country Link
JP (1) JP6522998B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
CN108713240B (zh) 2016-03-31 2023-08-11 古河电气工业株式会社 掩模一体型表面保护带
JP6870951B2 (ja) * 2016-10-07 2021-05-12 積水化学工業株式会社 半導体製造方法
JP6820724B2 (ja) * 2016-11-18 2021-01-27 積水化学工業株式会社 半導体デバイスの製造方法及び保護テープ
CN109699189B (zh) * 2017-02-24 2024-01-30 古河电气工业株式会社 掩模一体型表面保护带和使用其的半导体芯片的制造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
JP6719489B2 (ja) * 2018-01-31 2020-07-08 古河電気工業株式会社 マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法
JP7191563B2 (ja) * 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法
US11251769B2 (en) 2018-10-18 2022-02-15 Skyworks Solutions, Inc. Bulk acoustic wave components
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
JP7017648B2 (ja) * 2018-11-15 2022-02-08 東京応化工業株式会社 プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法
CN112967953B (zh) * 2020-12-31 2023-09-08 深圳中科飞测科技股份有限公司 半导体处理设备的使用方法、半导体处理设备、及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach

Also Published As

Publication number Publication date
JP2016171263A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
US10307866B2 (en) Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
US11707804B2 (en) Mask-integrated surface protective tape
JP6667489B2 (ja) 半導体チップの製造方法
US11056388B2 (en) Mask-integrated surface protective tape
KR20180020951A (ko) 마스크 일체형 표면 보호 필름
WO2019187478A1 (ja) 半導体チップの製造方法、表面保護テープ
WO2019093338A1 (ja) 半導体チップの製造方法
JP6928850B2 (ja) マスク一体型表面保護テープ
WO2004107423A1 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190425

R151 Written notification of patent or utility model registration

Ref document number: 6522998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350