JP6522998B2 - 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 - Google Patents
半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 Download PDFInfo
- Publication number
- JP6522998B2 JP6522998B2 JP2015051483A JP2015051483A JP6522998B2 JP 6522998 B2 JP6522998 B2 JP 6522998B2 JP 2015051483 A JP2015051483 A JP 2015051483A JP 2015051483 A JP2015051483 A JP 2015051483A JP 6522998 B2 JP6522998 B2 JP 6522998B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- resist
- tape
- surface protection
- protection tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Description
ダイシングを水圧で行うウオータージェット方式などのウェットプロセスを用いる場合は、MEMSデバイスやCMOSセンサーなど表面汚染が気になるエリアで問題が起きる可能性がある。カーフ幅が狭くできず、チップ収率が上がらないといった不都合もある。
また本発明は、この半導体ウェハの処理方法を通じて得られる半導体チップを提供すること、およびこの半導体ウェハの処理方法を行うために必要な半導体ウェハ処理用表面保護テープを提供することを目的とする。
[1]半導体ウェハの処理方法であって、
(a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
(b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
(c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO2レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程、
(d)SF6プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
(e)O2プラズマにより前記タック層およびレジスト膜を除去するアッシング工程、
を含むことを特徴とする半導体ウェハの処理方法。
[2]前記(b)工程において、半導体ウェハの裏面を研削した後に、貼合されている前記レジスト付き表面保護テープを紫外線照射し、かつ前記(c)工程が、(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO2レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vii)個片化したレジスト付き表面保護テープから、前記基材フィルムを剥離する工程であることを特徴とする[1]に記載の半導体ウェハの処理方法。
[3]前記レジスト付き表面保護テープの貼合が、加熱しながら貼合することを特徴とする[2]に記載の半導体ウェハの処理方法。
[4]前記(b)工程のウェハ固定テープが、ダイシングテープまたはダイシングダイボンディングテープであることを特徴とする[1]〜[3]のいずれか1項に記載の半導体ウェハの処理方法。
[5]前記(e)工程の後、ウェハ固定テープからチップをピックアップする工程を含むことを特徴とする[1]〜[4]のいずれか1項に記載の半導体ウェハの処理方法。
[6]ピックアップしたチップをダイボンディング工程に移行する工程を含むことを特徴とする[5]に記載の半導体ウェハの処理方法。
[7]前記[1]〜[6]のいずれか1項に記載の半導体ウェハの処理方法によって製造されてなることを特徴とする半導体チップ。
[8]基材フィルム上に、タック層を有し、かつ該タック層上にレジスト層を有する半導体ウェハ処理用表面保護テープであって、[1]〜[6]のいずれか1項に記載の半導体ウェハの処理方法で用いるレジスト付き表面保護テープであることを特徴とする半導体ウェハ処理用表面保護テープ。
(a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
(b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
(c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO 2 レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程、
(d)SF6プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
(e)O2プラズマにより前記タック層およびレジスト膜を除去するアッシング工程。
さらに、上記(a)工程で、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する場合、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する際、加熱しながら張合することが好ましい。
なお、以下に示す工程に用いられる装置及び材料は、特に断りのない限り、従来半導体ウェハの加工に用いられている装置等を使用することができ、その使用条件は常法により適切な条件を設定することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
半導体ウェハ1は、その表面Sに半導体素子の回路などが形成されたパターン面2を有している(図1(a)参照)。このパターン面2には、レジスト3を塗布しプリベークする(図1(b)参照)。そして、このレジスト3を形成した面にさらに表面保護テープ4を貼合する(図1(c)参照)。表面保護テープ4は、タック層4bを基材フィルム4a表面に設けて構成されたテープであり、こうしてパターン面2がレジスト3と表面保護テープ4で被覆された半導体ウェハ1を得る。
半導体ウェハ1は、片面に半導体素子の回路などが形成されたパターン面2を有するシリコンウェハなどであり、パターン面2は、半導体素子の回路などが形成された面であって、平面視において格子状のストリートを有する。
例えば、レジストにはドライフィルム型ソルダーレジスト:東亜合成製SRFシリーズ、感光性ドライフィルム:旭化成製SUNFORTシリーズ、感光性フィルム:日立化成製フォテックシリーズ、感光性液状ソルダーレジスト:日立化成製、JSR製などが挙げられ、このうち、感光性液状ソルダーレジストが好ましい。また、厚みは、1〜20μmが好ましく、5〜15μmがより好ましく、5〜10μmがさらに好ましい。
そのため、タック層4bにはこうした性質を有する非硬化性の粘着剤や、好ましくは放射線、より好ましくは紫外線硬化により粘着剤が三次元網状化を呈し、粘着力が低下すると共に剥離した後の表面に粘着剤などの残留物が生じ難い、紫外線硬化型や電子線のような電離性放射線硬化型等の放射線重合型の粘着剤を用いることができる。
なお、放射線とは紫外線のような光線や電子線のような電離性放射線を含む概念である。
アクリル系粘着剤は、(メタ)アクリル系共重合体及び硬化剤を成分とするものである。(メタ)アクリル系共重合体は、例えば(メタ)アクリル酸エステルを重合体構成単位とする重合体、及び(メタ)アクリル酸エステル系共重合体の(メタ)アクリル系重合体、或いは官能性単量体との共重合体、及びこれらの重合体の混合物等が挙げられる。これらの重合体の分子量としては質量平均分子量が50万〜100万程度の高分子量のものが一般的に適用される。
放射線硬化型粘着剤は、前記のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるのが一般的である。放射線重合性化合物とは、例えば紫外線の照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも2個以上有する低分量化合物が広く用いられ、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等が広く適用可能である。
更には、放射線硬化型粘着剤は、上記の様にアクリル系粘着剤に放射線重合性化合物を配合する替わりに、アクリル系粘着剤自体を放射線重合性アクリル酸エステル共重合体とすることも可能である。
放射線重合性アクリル酸エステル共重合体は、共重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する共重合体である。このような反応性の基としては、エチレン性不飽和基、すなわち、炭素−炭素二重結合を有する基が好ましく、例えば、ビニル基、アリル基、スチリル基、(メタ)アクリロイルオキシ基、(メタ)アクリルロイルアミノ基などが挙げられる。
このような反応性の基は、例えば、共重合ポリマーの側鎖に、ヒドロキシル基を有する共重合体に、ヒドロキシル基と反応する基、例えば、イソシアネート基などを有し、かつ紫外線照射で重合反応することが可能な上記の反応性の基を有する化合物〔(代表的には、2−(メタ)アクリロイルオキシエチルイソシアネート〕を反応させることによって得ることができる。
また、同様の趣旨から、基材フィルム4aの平滑面に対してタック層4bを積層することが好ましく、基材フィルム4aの凹凸面(シボ面)に対してはタック層4bを積層しないことが好ましい。凹凸面に積層すると基材フィルム4aに対するタック層4bの密着性が高まるからである。また、基材フィルム4aとして、タック層4bとの間の剥離を容易にするセパレータを使用することも好ましい。
また、タック層4bやレジスト3をO2プラズマで除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面2側(表面S側)からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
第1実施形態では、レジスト3を塗布した後、表面保護テープ4を貼合していたが、本実施形態では、表面保護テープとレジストとが一体となったレジスト付き表面保護テープ6を用いる点で異なる。換言すれば、表面保護テープ4にレジスト3を積層して表面保護テープと一体化する工程を前もって行う。
即ち、図面に基づいて説明すると、パターン面2が形成された半導体ウェハ1に、表面保護テープ4とレジスト3とが一体となったレジスト付き表面保護テープ6を貼合する(図5参照)。その後の工程は第1実施形態と同様である。
より具体的には、液状ソルダーレジストの場合、塗布・乾燥させた後に表面保護テープ4をラミネートして一体化させる。ドライレジストフィルムの場合は、そのまま保護テープ4をラミネートし一体化させる。
即ち、図面に基づいて説明すると、半導体ウェハ1のパターン面2が形成された表面S側には、レジスト3を塗布し表面保護テープ4を貼合するか、レジスト付き表面保護テープ6を貼合し、半導体ウェハ1の研削した裏面B側にはウェハ固定テープ5を貼合し、リングフレームFに支持固定する(図2(b)、図6(a)参照)。次に、表面S側から紫外線UVを照射する(図6(b)参照)。そして、タック層4bを硬化させた後、基材フィルム4aを取り除いて(図6(c)参照)タック層4bを剥き出しにする。次いでレーザーLによりストリートに相当する部分のタック層4bとレジスト3を切除する工程に移る。
第1、2実施形態では、半導体ウェハ1から表面保護テープ4またはレジスト付き表面保護テープ6の基材フィルム4aを剥離した後、CO2レーザーLを照射して、タック層4bとレジスト3を除去してストリート部分を開口するが、本実施形態では、基材フィルム4aを剥離しないで、基材フィルム4a、タック層4bおよびレジスト3を除去してトリート部分を開口する。このため、基材フィルム4aは、開口後に剥離する。
その後の工程は第1実施形態と同様である。
また、基材フィルム4aを剥離する工程前に紫外線照射してタック層4bを硬化させることが好ましい。基材フィルム4aを剥離する工程前としては、基材フィルム4aを剥離する工程前であれば、いずれの時期でも構わないが、半導体ウェハ1の裏面Bを研削した後が好ましく、半導体ウェハ1の裏面Bを研削した後であってウェハ固定テープ5の貼合前か、基材フィルム4aを剥離する直前(ストリート部分をCO2レーザーLで切断し、半導体ウェハ1のパターン面側からストリートを開口した後)がより好ましい。タック層4bを紫外線等で硬化させることにより、基材フィルム4aとの剥離を容易にし、また、プラズマダイシング時のプラズマ耐性を向上させることができる。
紫外線照射が半導体ウェハ1の裏面Bを研削した後であってウェハ固定テープ5の貼合前である場合を、図8に基づいて説明する。
下記表1に示す構成からなる試料1〜8のレジストおよび表面保護テープを準備して、それぞれのレジストおよび表面保護テープを用いて次に示す工程の処理を行った。
まず、直径8インチのシリコンウェハのパターン面側に、レジストを塗布し、その表面にウェハと略同径となるように表面保護テープを貼合し、バックグラインダー(DFD8540(株式会社ディスコ製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にUV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合し、リングフレームにて支持固定した。次いで表面保護テープから基材フィルムを引き剥がし、剥き出しになったタック層の上からシリコンウェハのストリート部分に沿って、CO2レーザーでタック層およびレジストを除去してストリート部分を開口した。
上記表1に示す構成からなる試料1〜8のレジストと表面保護テープを用いて例1の一部を変更する処理を行った。
即ち、レジストはあらかじめ表面保護テープのタック層側に塗布してレジスト付き表面保護テープを作製し、これをパターン面に貼合した。その他の処理は例1と同様にした。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープを用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。
上記表1に示す構成からなる試料1〜8のレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて例2の一部を変更する処理を行った。
まず、直径8インチのシリコンウェハのパターン面側に、ウェハと略同径となるように例2で作製した各レジスト付き表面保護テープを貼合し、バックグラインダー(DFD8540(株式会社ディスコ製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にUV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合し、リングフレームにて支持固定した。レジスト付き表面保護テープの上からシリコンウェハのストリート部分に沿って、CO2レーザーでレジスト付き表面保護テープを除去してストリート部分を開口した。次いで個片化したレジスト付き表面保護テープに紫外線を照射した後、レジスト付き表面保護テープの基材フィルムを引き剥がした。
その後のプラズマ処理以降は、例1と同様に行った。
例3の一部を変更する処理を行った。
即ち、例3では、個片化したレジスト付き表面保護テープに紫外線を照射したが、この紫外線照射を、ストリート部分を開口後の個片化したレジスト付き表面保護テープでなく、個片化前のウェハ研削後に行った以外は、例3と同様に行った。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。
例4の一部を変更する処理を行った。
即ち、例4で、半導体ウェハ表面に、レジスト付き表面保護テープを貼合する際、レジスト付き表面保護テープを加熱しながら貼合した以外は、例4と同様に行った。
ピックアップ後のチップをチェックしたところ、試料1〜8のいずれのレジストと表面保護テープ(レジスト付き表面保護テープ)を用いて実験した例でもチッピングは観測されなかった。また、良好にピックアップすることができた。
2 パターン面
3 レジスト
4 表面保護テープ
4a 基材フィルム
4b タック層
5 ウェハ固定テープ
6 レジスト付き表面保護テープ
7 チップ
S 表面
B 裏面
M1 ウェハ研削装置
M2 ピン
M3 コレット
F リングフレーム
L CO2レーザー
P1 SF6ガスのプラズマ
P2 O2ガスのプラズマ
Claims (8)
- 半導体ウェハの処理方法であって、
(a)半導体ウェハのパターン面側に、基材フィルム上に、順にタック層とレジスト層が積層されたレジスト付き表面保護テープを貼合する工程、
(b)上記の表面保護テープが貼合された状態で、半導体ウェハの裏面を研削し、研削した裏面にウェハ固定テープを貼合し、リングフレームで支持固定する工程、
(c)(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO2レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vi)個片化したレジスト付き表面保護テープを紫外線照射し、前記基材フィルムを剥離する工程、
(d)SF6プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
(e)O2プラズマにより前記タック層およびレジスト膜を除去するアッシング工程、
を含むことを特徴とする半導体ウェハの処理方法。 - 前記(b)工程において、半導体ウェハの裏面を研削した後に、貼合されている前記レジスト付き表面保護テープを紫外線照射し、かつ前記(c)工程が、(v)前記レジスト付き表面保護テープのうち、半導体ウェハのストリートに相当する部分をCO2レーザーで切断して半導体ウェハのストリートを開口する工程、および、(vii)個片化したレジスト付き表面保護テープから、前記基材フィルムを剥離する工程であることを特徴とする請求項1に記載の半導体ウェハの処理方法。
- 前記レジスト付き表面保護テープの貼合が、加熱しながら貼合することを特徴とする請求項2に記載の半導体ウェハの処理方法。
- 前記(b)工程のウェハ固定テープが、ダイシングテープまたはダイシングダイボンディングテープであることを特徴とする請求項1〜3のいずれか1項に記載の半導体ウェハの処理方法。
- 前記(e)工程の後、ウェハ固定テープからチップをピックアップする工程を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体ウェハの処理方法。
- ピックアップしたチップをダイボンディング工程に移行する工程を含むことを特徴とする請求項5に記載の半導体ウェハの処理方法。
- 請求項1〜6のいずれか1項に記載の半導体ウェハの処理方法によって製造されてなることを特徴とする半導体チップ。
- 基材フィルム上に、タック層を有し、かつ該タック層上にレジスト層を有する半導体ウェハ処理用表面保護テープであって、請求項1〜6のいずれか1項に記載の半導体ウェハの処理方法で用いるレジスト付き表面保護テープであることを特徴とする半導体ウェハ処理用表面保護テープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051483A JP6522998B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051483A JP6522998B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171263A JP2016171263A (ja) | 2016-09-23 |
JP6522998B2 true JP6522998B2 (ja) | 2019-05-29 |
Family
ID=56984094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051483A Active JP6522998B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6522998B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107210207A (zh) * | 2015-11-09 | 2017-09-26 | 古河电气工业株式会社 | 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带 |
CN108713240B (zh) | 2016-03-31 | 2023-08-11 | 古河电气工业株式会社 | 掩模一体型表面保护带 |
JP6870951B2 (ja) * | 2016-10-07 | 2021-05-12 | 積水化学工業株式会社 | 半導体製造方法 |
JP6820724B2 (ja) * | 2016-11-18 | 2021-01-27 | 積水化学工業株式会社 | 半導体デバイスの製造方法及び保護テープ |
CN109699189B (zh) * | 2017-02-24 | 2024-01-30 | 古河电气工业株式会社 | 掩模一体型表面保护带和使用其的半导体芯片的制造方法 |
JP6582013B2 (ja) * | 2017-03-31 | 2019-09-25 | 古河電気工業株式会社 | 剥離ライナー付マスク一体型表面保護テープ |
JP6647267B2 (ja) * | 2017-11-09 | 2020-02-14 | 古河電気工業株式会社 | 半導体チップの製造方法 |
JP6719489B2 (ja) * | 2018-01-31 | 2020-07-08 | 古河電気工業株式会社 | マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法 |
JP7191563B2 (ja) * | 2018-07-03 | 2022-12-19 | 株式会社ディスコ | ウエーハの加工方法 |
US11251769B2 (en) | 2018-10-18 | 2022-02-15 | Skyworks Solutions, Inc. | Bulk acoustic wave components |
JP7224138B2 (ja) * | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
JP7017648B2 (ja) * | 2018-11-15 | 2022-02-08 | 東京応化工業株式会社 | プラズマダイシング用保護膜形成剤、及び半導体チップの製造方法 |
CN112967953B (zh) * | 2020-12-31 | 2023-09-08 | 深圳中科飞测科技股份有限公司 | 半导体处理设备的使用方法、半导体处理设备、及存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006114825A (ja) * | 2004-10-18 | 2006-04-27 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
JP5064985B2 (ja) * | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | 半導体ウェハの処理方法 |
JP2010165963A (ja) * | 2009-01-19 | 2010-07-29 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
JP5591181B2 (ja) * | 2011-05-19 | 2014-09-17 | パナソニック株式会社 | 半導体チップの製造方法 |
US8883614B1 (en) * | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
-
2015
- 2015-03-13 JP JP2015051483A patent/JP6522998B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016171263A (ja) | 2016-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6522998B2 (ja) | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 | |
CN107210204B (zh) | 半导体晶片的处理方法、半导体芯片和表面保护带 | |
US10307866B2 (en) | Method of producing semiconductor chip, and mask-integrated surface protective tape used therein | |
US11707804B2 (en) | Mask-integrated surface protective tape | |
JP6667489B2 (ja) | 半導体チップの製造方法 | |
US11056388B2 (en) | Mask-integrated surface protective tape | |
KR20180020951A (ko) | 마스크 일체형 표면 보호 필름 | |
WO2019187478A1 (ja) | 半導体チップの製造方法、表面保護テープ | |
WO2019093338A1 (ja) | 半導体チップの製造方法 | |
JP6928850B2 (ja) | マスク一体型表面保護テープ | |
WO2004107423A1 (ja) | 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6522998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |