CN107210204B - 半导体晶片的处理方法、半导体芯片和表面保护带 - Google Patents

半导体晶片的处理方法、半导体芯片和表面保护带 Download PDF

Info

Publication number
CN107210204B
CN107210204B CN201680005367.XA CN201680005367A CN107210204B CN 107210204 B CN107210204 B CN 107210204B CN 201680005367 A CN201680005367 A CN 201680005367A CN 107210204 B CN107210204 B CN 107210204B
Authority
CN
China
Prior art keywords
semiconductor wafer
adhesive layer
tape
wafer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680005367.XA
Other languages
English (en)
Other versions
CN107210204A (zh
Inventor
冈祥文
青山真沙美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN107210204A publication Critical patent/CN107210204A/zh
Application granted granted Critical
Publication of CN107210204B publication Critical patent/CN107210204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)

Abstract

一种半导体晶片的处理方法、半导体芯片和表面保护带，该半导体晶片的处理方法中，利用CO2激光将对图案面进行保护的表面保护带的粘合剂中与切割道相当的部分切断，形成掩模，利用SF6等离子体进行切割，并进行利用O2等离子体将粘合剂层除去的灰化。

Description

半导体晶片的处理方法、半导体芯片和表面保护带
技术领域
本发明涉及将半导体晶片单片化为芯片的处理方法，更具体而言，涉及使用了等离子体切割的半导体晶片的处理方法和等离子体切割中使用的半导体晶片表面保护带、以及通过该处理方法得到的半导体芯片。
背景技术
近来，半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于存储卡、智能卡这样的内置有半导体IC芯片的IC卡要求薄膜化，并且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。
这些半导体芯片通过将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后、经切割工序分割成各个芯片而得到。在该切割工序中，使用了利用切割刀片进行切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加于半导体晶片，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎裂(chipping))。碎裂的产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损等，甚至连芯片上的电路图案也破损。另外，在这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为划片槽(scribe line)、切割道(street))的宽度为具有厚度的刀片宽度以下，无法提高可从一片晶片取得的芯片的收率。此外还存在晶片的加工时间长的问题。
除刀片切割方式以外，在切割工序中还利用了各种各样的方式。其中有DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的难度，先与规定的厚度相应地在晶片上形成槽，然后进行磨削加工，从而同时进行薄膜化和向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升、能够抑制芯片破损的优点。
另外，还有利用激光进行切割的激光切割方式。根据激光切割方式，也具有能够使切口宽度窄、且为干式工艺的优点，但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时要进行利用规定的液态保护材料进行保护的预处理。另外，虽说为干式工艺，但未能达到完全的干燥。而且，虽然与刀片方式相比在激光的情况下能够更快地处理，但在逐条线进行加工这一点上没有改变，因此在极小芯片的制造时相应地要花费时间。
在利用水压进行切割的喷水(water jet)方式等使用湿式工艺的情况下，在MEMS器件、CMOS传感器等担心表面污染的区域有可能会引起问题。还存在无法使切口宽度变窄、芯片收率无法提高等不良情况。
在晶片的厚度方向上利用激光形成改性层并扩张、截断而单片化的隐形切割(stealth dicing)方式具有能够使切口宽度为零、能够以干式进行加工的优点。但是，有时因改性层形成时的热历史而无法如预期那样提高芯片抗弯强度，另外，有时在扩张、截断时会产生硅屑。此外，与相邻芯片有碰撞，有可能导致抗弯强度不足。
此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先与规定的厚度相应地形成改性层，然后从背面进行磨削加工，从而同时进行薄膜化和向芯片的单片化。该技术改善了上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时观察到芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。
另外还有等离子体切割方式(例如，参见专利文献1)。等离子体切割是通过利用等离子体选择性地蚀刻未被掩模覆盖的部位而对半导体晶片进行分割的方法。使用该切割方法时，能够选择性地进行芯片的截断，即使划片槽弯曲也能没有问题地截断。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片截断的工艺之一。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，使用六氟化硫(SF6)、四氟化碳(CF4)等与晶片的反应性非常高的氟系气体作为等离子体产生用气体，由于其蚀刻速率高，对于不蚀刻的面必须利用掩模进行保护，需要事先利用抗蚀剂或带形成掩模。
为了形成该掩模，如专利文献1中记载的那样，通常采用下述技术：在晶片的背面涂布抗蚀剂后，利用光刻工艺除去与切割道相当的部分而形成掩模。因此，为了进行等离子体切割，需要等离子体切割设备以外的光刻工序设备，存在芯片成本上升的问题。另外，在等离子体蚀刻后处于残留有抗蚀膜的状态，因而为了除去抗蚀剂而使用大量的溶剂，在无法除去抗蚀剂的情况下会形成残胶，还有可能产生不良芯片。此外，由于经过利用抗蚀剂的遮蔽工序，因而还存在整体的处理工艺变长的不良情况。
本发明是鉴于这样的问题而进行的，其目的在于提供一种新的半导体晶片的处理方法，该方法在使用了等离子体切割的半导体晶片的处理中抑制了碎裂的产生，并且消除了进行等离子体切割时的迄今为止的不良情况。
另外，本发明的目的在于提供通过该半导体晶片的处理方法得到的半导体芯片；以及提供为了进行该半导体晶片的处理方法所需要的表面保护带。
用于解决课题的手段
本发明的上述课题可通过以下的手段实现。
[1]一种半导体晶片的处理方法，其特征在于，包括下述工序：
(a)在图案面侧贴合有在基材膜上具有粘合剂层的表面保护带的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的背面，用环形框架进行支撑固定的工序；
(b)通过包括利用CO2激光将与所述半导体晶片的切割道相当的部分切断和所述基材膜的剥离的工序，从半导体晶片的图案面侧使切割道开口的工序；
(c)利用SF6等离子体按所述切割道将半导体晶片截断，单片化为半导体芯片的等离子体切割工序；和
(d)利用O2等离子体将所述粘合剂层除去的灰化工序。
[2]如[1]所述的半导体晶片的处理方法，其特征在于，所述(b)工序为下述工序：(i)从贴合于半导体晶片的图案面的所述表面保护带上剥离所述基材膜，使所述粘合剂层露出的工序；和(ii)利用CO2激光将该露出的粘合剂层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序。
[3]如[1]所述的半导体晶片的处理方法，其特征在于，所述(b)工序为下述工序：(iii)利用CO2激光将贴合于半导体晶片的图案面的所述表面保护带中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；和(iv)从该表面保护带上剥离所述基材膜，使所述粘合剂层露出的工序。
[4]如[1]～[3]中任一项所述的半导体晶片的处理方法，其特征在于，包括在剥离所述基材膜之前照射紫外线而使所述粘合剂层固化的工序。
[5]如[1]～[4]中任一项所述的半导体晶片的处理方法，其特征在于，所述(a)工序的晶片固定带为切割带或切割芯片接合带。
[6]如[1]～[5]中任一项所述的半导体晶片的处理方法，其特征在于，在所述(d)工序之后，包括从晶片固定带上拾取芯片的工序。
[7]如[6]所述的半导体晶片的处理方法，其特征在于，包括将拾取的芯片转移至芯片接合工序的工序。
[8]一种半导体芯片，其特征在于，利用上述[1]～[7]中任一项所述的半导体晶片的处理方法制造而成。
[9]一种表面保护带，其特征在于，在上述[1]～[7]中任一项所述的半导体晶片的处理方法中使用。
发明的效果
根据本发明，能够减少芯片切断面的碎裂。另外，能够简化制造设备，抑制工艺成本。
本发明的上述和其它特征及优点可适当参照附图由下述记载内容进一步明确。
附图说明
图1是对本发明的第1实施方式中的至半导体晶片上的表面保护带贴合为止的工序进行说明的示意性截面图，分图1(a)表示半导体晶片，分图1(b)表示贴合表面保护带的状况，分图1(c)表示贴合有表面保护带的半导体晶片。
图2是对本发明的第1实施方式中的至半导体晶片的薄膜化和固定为止的工序进行说明的示意性截面图。分图2(a)表示半导体晶片的薄膜化处理，分图2(b)表示贴合晶片固定带的状况，分图2(c)表示将半导体晶片固定于环形框架的状态。
图3是对本发明的第1实施方式中的至掩模形成为止的工序进行说明的示意性截面图，分图3(a)表示从表面保护带剥掉基材膜的状况，分图3(b)表示表面保护带的粘合剂层已露出的状态，分图3(c)表示利用激光切除与切割道相当的粘合剂层的工序。
图4是对本发明的第1实施方式中的等离子体切割和等离子体灰化的工序进行说明的示意性截面图，分图4(a)表示进行等离子体切割的状况，分图4(b)表示单片化为芯片的状态，分图4(c)表示进行等离子体灰化的状况。
图5是对本发明的第1实施方式中的至拾取芯片为止的工序进行说明的示意性截面图，分图5(a)表示除去了成为掩模的粘合剂层后的状态，分图5(b)表示拾取芯片的状况。
图6是对本发明的第2实施方式中的进行紫外线照射处理前后的状态进行说明的示意性截面图，分图6(a)表示将半导体晶片的表面和背面两面分别用表面保护带和晶片固定带被覆并固定的状态，分图6(b)表示照射紫外线的状况，分图6(c)表示从表面保护带上剥掉基材膜的状况。
图7是对本发明的第3实施方式中的利用激光进行掩模形成前后的状态进行说明的示意性截面图，分图7(a)表示将半导体晶片的表面和背面两面分别用表面保护带和晶片固定带被覆并固定的状态，分图7(b)表示利用激光切除与切割道部分相当的粘合剂层的工序，分图7(c)表示从表面保护带上剥掉基材膜的状况。
图8是对本发明的第4实施方式中的至剥掉基材膜为止的工序进行说明的示意性截面图，分图8(a)表示将半导体晶片的表面和背面两面分别用表面保护带和晶片固定带被覆并固定的状态，分图8(b)表示照射紫外线的状况，分图8(c)表示利用激光切除与切割道部分相当的表面保护带的工序，分图8(d)表示剥掉基材膜的状况。
具体实施方式
如下文中说明的那样，本发明的半导体晶片的处理方法中，利用CO2激光将对图案面进行保护的表面保护带或表面保护带的粘合剂中与切割道相当的部分切断而形成掩模，使用该掩模，利用SF6等离子体进行切割，由此不需要光刻工序，能够抑制制造成本。
本发明的半导体晶片的处理方法至少包括下述(a)～(d)的工序。
(a)在图案面侧贴合有在基材膜上具有粘合剂层的表面保护带的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的背面，用环形框架进行支撑固定的工序；
(b)通过包括利用CO2激光将与半导体晶片的切割道相当的部分切断和基材膜的剥离的工序，从半导体晶片的图案面侧使切割道开口的工序；
(c)利用SF6等离子体按切割道将半导体晶片截断，单片化为半导体芯片的等离子体切割工序；和
(d)利用O2等离子体将粘合剂层除去的灰化工序。
本发明中，优选在(d)工序之后包括下述工序。
(e)从晶片固定带上拾取芯片的工序
(f)将拾取的芯片转移至芯片接合工序的工序
此处，在上述(b)工序中，关于从表面保护带上剥离基材膜的工序，或者在利用CO2激光进行切断的工序之前进行，或者在之后进行。
具体而言，优选为以下的工序。
上述(b)工序的第一优选工序
第一优选工序为如下工序：在利用CO2激光进行切断的工序之前进行从表面保护带上剥离基材膜的工序，具体而言，为下述的(i)和(ii)的工序。
包括：(i)从贴合于半导体晶片的图案面的表面保护带上剥离基材膜，使粘合剂层露出的工序；和(ii)利用CO2激光将露出的粘合剂层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序。
上述(b)工序的第二优选工序
第二优选工序为如下工序：在利用CO2激光进行切断的工序之后进行从表面保护带上剥离基材膜的工序，具体而言，为下述的(iii)和(iv)的工序。
包括：(iii)利用CO2激光将贴合于半导体晶片的图案面的表面保护带中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；和(iv)从表面保护带上剥离基材膜，使粘合剂层露出的工序。
另外，上述(b)工序还优选进一步包括下述工序：在剥离基材膜之前照射紫外线，使粘合剂层固化的工序。
此处，上述(c)工序的利用SF6等离子体的等离子体处理从半导体晶片的图案面侧使与切割道相当的部分开口，从粘合剂层侧对该开口部分进行等离子体处理，由此将芯片单片化。
下面，参照附图对本发明的半导体晶片的处理方法的优选实施方式进行说明，但本发明不限定于此。
如下所示，本发明的半导体晶片的处理方法分类为第1～4实施方式。
需要说明的是，关于以下所示的工序中使用的装置和材料，只要没有特别声明，则可以使用以往用于半导体晶片加工的装置等，其使用条件可以根据常规方法设定适当的条件。另外，关于在各实施方式中共通的材质、结构、方法、效果等，省略重复记载。
<第1实施方式[图1～图5]>
参照图1～图5，对作为本发明的优选第1实施方式的半导体晶片的单片化方法进行说明。
半导体晶片1在其表面S上具有形成有半导体元件的电路等的图案面2(参照图1(a))。在该图案面2上贴合在基材膜3a上设有粘合剂层3b的表面保护带3(参照图1(b))，得到图案面2被表面保护带3被覆的半导体晶片1(参照图1(c))。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度(参照图2(a))。在该磨削后的背面B上贴合晶片固定带4(参照图2(b))，支撑固定于环形框架F上(参照图2(c))。
从半导体晶片1上剥离表面保护带3的基材膜3a，并且其粘合剂层3b残留于半导体晶片1上(参照图3(a))，使粘合剂层3b露出(参照图3(b))。然后，从表面S侧对在图案面2上以格子状等适当形成的多个切割道(未图示)照射CO2激光L，将粘合剂层3b除去而进行开口(参照图3(c))。
接着，从表面S侧利用SF6气体的等离子体P1进行处理，对在切割道部分露出的半导体晶片1进行蚀刻(参照图4(a))，分割为各个芯片7而进行单片化(参照图4(b))，接着利用O2气体的等离子体P2进行灰化(参照图4(c))，除去残留于表面S的粘合剂层3b(参照图5(a))。然后，最后利用销M2将单片化的芯片7顶起，利用夹头(collet)M3吸附而拾取(参照图5(b))。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化而生成的F原子反应，以四氟化硅(SiF4)的形式除去，也称为反应性离子蚀刻(RIE)。另一方面，利用O2等离子体进行的除去在半导体制造工艺中在也用作等离子体清洗机的方法中也被称为灰化(ashing)，是除去有机物的方法之一。其是为了清洗残留于半导体器件表面的有机物残渣而进行的。
接着，对上述方法中使用的材料进行说明。
半导体晶片1是在单面具有形成有半导体元件的电路等的图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道。
表面保护带3由在基材膜3a上设有粘合剂层3b的构成形成，具有对形成于图案面2上的半导体元件进行保护的功能。即，由于在后续工序的晶片薄膜化工序中以图案面2支撑半导体晶片1而对晶片的背面进行磨削，因而需要承受该磨削时的负荷。因此，与单纯的抗蚀膜等不同，表面保护带3具有被覆形成于图案面的元件的程度的厚度，其按压阻力低，并且具有能够将元件密合以使磨削时的灰尘或磨削水等不发生渗入的程度的高密合性。
在表面保护带3中，基材膜3a由塑料或橡胶等构成，作为其材质可以举出例如：聚乙烯、聚丙烯、乙烯-丙烯共聚物、聚-1-丁烯、聚-4-甲基-1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物或者它们的混合物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚甲基丙烯酸甲酯、聚氨酯、苯乙烯-乙烯-丁烯或戊烯系共聚物等的单一物质或者2种以上的混合物、进一步在这些中混配除这些以外的树脂或填充材料、添加剂等而成的树脂组合物，可以根据要求特性而任意选择。低密度聚乙烯与乙烯乙酸乙烯酯共聚物的层叠体、聚丙烯与聚对苯二甲酸乙二醇酯的层叠体、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯为优选的材质之一。
这些基材膜3a可以使用一般的挤出法来制造，在将各种树脂层叠而获得基材膜3a的情况下，利用共挤出法、层压法等来制造，此时如在通常的层压膜的制法中通常所进行的那样，可以在树脂与树脂之间设置粘接层。关于这种基材膜3a的厚度，从强度、伸长率特性、放射线透过性的观点考虑，优选20μm～200μm、更优选25μm～150μm、其中25μm是优选方式之一。
粘合剂层3b在贴合于图案面2时不损伤半导体元件等，另外，在其除去时不发生半导体元件等的破损和粘合剂在表面的残留，并且需要在等离子体切割时作为掩模发挥功能的耐等离子体性。
因此，粘合剂层3b中可以使用具有这种性质的非固化性的粘合剂、或者下述紫外线固化型或电子射线之类的电离性辐射固化型等辐射聚合型的粘合剂，该辐射聚合型的粘合剂优选通过放射线、更优选通过紫外线固化而使粘合剂呈现三维网状化，粘合力降低，并且剥离后的表面不易产生粘合剂等的残留物。
需要说明的是，放射线是指包括紫外线之类的光线、或电子射线之类的电离性放射线的概念。
作为这样的粘合剂，可以举出丙烯酸系粘合剂、或以该丙烯酸系粘合剂和辐射聚合性化合物为主要成分而成的粘合剂。
丙烯酸系粘合剂以(甲基)丙烯酸系共聚物和固化剂为成分。(甲基)丙烯酸系共聚物可以举出例如以(甲基)丙烯酸酯为聚合物构成单元成分的聚合物、和(甲基)丙烯酸酯系共聚物的(甲基)丙烯酸系聚合物、或者与(甲基)丙烯酸或(甲基)丙烯酸的羟基取代烷基酯等之类的官能性单体的共聚物、以及这些聚合物的混合物等。关于这些聚合物的质量平均分子量，通常应用50万～100万左右的高分子量的聚合物。
固化剂用于与(甲基)丙烯酸系共聚物所具有的官能团(例如，羟基、羧基、环氧基等)反应而调节粘合力和内聚力。可以举出例如：1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺等分子中具有2个以上环氧基的环氧化合物；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯等分子中具有2个以上异氰酸酯基的异氰酸酯系化合物；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶)丙酸酯等分子中具有2个以上氮丙啶基的氮丙啶系化合物等。固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸系共聚物100质量份为0.1质量份～5.0质量份是适当的。
另外，通过放射线而固化的粘合剂被称为辐射固化型粘合剂，通过放射线不固化的粘合剂被称为压敏型粘合剂。
辐射固化型粘合剂通常以上述丙烯酸系粘合剂和辐射聚合性化合物为主要成分而成。辐射聚合性化合物例如广泛使用分子内具有至少2个以上可通过紫外线照射而进行三维网状化的光聚合性碳-碳双键的低分子量化合物。具体而言，可以广泛应用：三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯等。
另外，除了上述的丙烯酸酯系化合物以外，也可以使用氨基甲酸酯丙烯酸酯系低聚物。氨基甲酸酯丙烯酸酯系低聚物通过使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟基乙酯、甲基丙烯酸-2-羟基乙酯、丙烯酸-2-羟基丙酯、甲基丙烯酸-2-羟基丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷-4,4-二异氰酸酯等)反应而得到的。
作为辐射固化型粘合剂中的丙烯酸系粘合剂与辐射聚合性化合物的混配比，优选的是，相对于丙烯酸系粘合剂100质量份，在50质量份～200质量份、优选50质量份～150质量份的范围内混配辐射聚合性化合物。在为该混配比的范围的情况下，放射线照射后粘合剂层的粘合力大幅降低。
此外，关于辐射固化型粘合剂，也可以代替上述那样在丙烯酸系粘合剂中混配辐射聚合性化合物，而使丙烯酸系粘合剂本身为辐射聚合性丙烯酸酯共聚物。
辐射聚合性丙烯酸酯共聚物是在共聚物的分子中具有能够利用放射线、特别是利用紫外线照射而进行聚合反应的反应性基团的共聚物。作为这样的反应性基团，优选烯键式不饱和基团、即具有碳-碳双键的基团，例如可以举出乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰氧基、(甲基)丙烯酰基氨基等。
这样的反应性基团例如可以通过使在共聚聚合物的侧链中具有羟基的共聚物、和具有与羟基反应的基团(例如异氰酸酯基等)且具有可利用紫外线照射进行聚合反应的上述反应性基团的化合物[(代表性地为2-(甲基)丙烯酰氧基乙基异氰酸酯)反应而得到。
另外，在利用放射线使粘合剂层聚合的情况下，可以合用光聚合性引发剂、例如异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基酮、2-羟基甲基苯基丙烷等。通过将这些中的至少一种添加至粘合剂层，能够高效地进行聚合反应。
对于由丙烯酸-2-乙基己酯与丙烯酸正丁酯的共聚物构成的丙烯酸系粘合剂，含有紫外线固化性的具有碳-碳双键的(甲基)丙烯酸酯化合物并混配光引发剂和光敏剂、其它现有公知的赋粘剂、软化剂、抗氧化剂等而成的粘合剂为优选方式之一。
辐射固化型粘合剂或由辐射固化型粘合剂构成的粘合剂层优选为记载于日本特开2014-192204号公报的0036～0055段中的粘合剂或粘合剂层。
粘合剂层3b的厚度优选为5μm～100μm、更优选为5μm～30μm。若薄于5μm，则形成于图案面2的元件等的保护有可能不充分，另外，在与图案表面的凹凸的密合不足的情况下，会由于SF6气体的侵入而导致器件发生损伤。另一方面，若超过100μm，则利用O2等离子体的灰化处理变得困难。需要说明的是，虽然也取决于器件的种类，但图案表面的凹凸大致为几μm～15μm左右，因而上述厚度更优选为5μm～30μm。
在粘合剂层3b中，除了由上述材质形成的粘合剂外，还可以在基材膜3a侧包含设置锚固层。该锚固层通常由以(甲基)丙烯酸系共聚物和固化剂为必要成分的丙烯酸系粘合剂构成，使用压敏型粘合剂。
为了仅使基材膜3a容易剥掉，优选不在基材膜3a与粘合剂层3b的层间进行作为密合性提高处理的电晕处理、或易粘接底层涂料涂布等。
另外，出于同样的宗旨，优选在基材膜3a的平滑面上层叠粘合剂层3b，优选不在基材膜3a的凹凸面(褶皱面)上层叠粘合剂层3b。这是因为，若层叠于凹凸面，则粘合剂层3b对基材膜3a的密合性提高。另外，作为基材膜3a，也优选使用易于与粘合剂层3b之间剥离的隔膜。
晶片固定带4对半导体晶片1进行保持，需要即使暴露于等离子体切割工序也能承受的等离子体耐性。另外，在拾取工序中要求良好的拾取性，根据情况还要求扩张性等。这样的晶片固定带4可以使用与上述表面保护带3同样的带。另外，可以使用通常被称为切割带的现有的等离子体切割方式中所利用的公知的切割带。另外，为了使拾取后易于向芯片接合工序转移，也可以使用在粘合剂层与基材膜之间层叠有芯片接合用粘接剂的芯片接合带。
在将粘合剂层3b切断的激光照射中，可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置以能够沿着半导体晶片1的切割道自如移动的方式配设激光照射部，能够照射为了除去粘合剂层3b而适当控制了输出功率的激光。若使用CO2激光作为激光，则能够得到几W～几十W的大输出功率，在激光中可以优选利用CO2激光。
为了进行等离子体切割和等离子体灰化，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极上，从与该高频侧电极相向设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而可利用这些等离子体。使制冷剂在发热的高频电极内循环，防止因等离子体的热导致的半导体晶片1的升温。
根据上述半导体晶片的处理方法，通过使对图案面进行保护的表面保护带具有等离子体切割中的掩模功能，不需要用于设置现有的等离子体切割工艺中使用的抗蚀剂的光刻工序等。特别是，由于使用了表面保护带，因而在掩模的形成中不需要印刷、转印等要求高度对位的技术，能够简单地贴合于半导体晶片表面，只要有激光装置就能简单地形成掩模。
另外，由于可利用O2等离子体将粘合剂层3b除去，因而能够利用与进行等离子体切割的装置相同的装置除去掩模部分。此外，由于从图案面2侧(表面S侧)进行等离子体切割，因而在拾取作业前无需使芯片上下反转。由于这些理由，能够使设备简化，能够大幅抑制工艺成本。
<第2实施方式[图6]>
本实施方式中，与第1实施方式的不同点在于，在第1实施方式中的剥离基材膜3a的工序之前，包括对表面保护带3照射紫外线等放射线而使粘合剂层固化的工序。其它工序与第1实施方式相同。
即，在半导体晶片1的表面S侧贴合表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，支撑固定于环形框架F上(参照图2(c)、图6(a))，之后从表面S侧向表面保护带3照射紫外线UV(参照图6(b))。然后，使表面保护带3的粘合剂层3b固化后，去除基材膜3a(参照图6(c))而使粘合剂层3b露出。然后，转移至利用激光L将与切割道相当的部分的粘合剂层3b切除的工序。
本实施方式中使用的表面保护带是在第1实施方式中所示的表面保护带3中将可利用紫外线等放射线进行固化的材质用于粘合剂层3b而成的表面保护带。
通过利用紫外线等使粘合剂层3b固化，使其与基材膜3a的剥离变得容易，并且能够提高等离子体切割时的等离子体耐性。
<第3实施方式[图7]>
在第1实施方式中，将表面保护带3的基材膜3a剥离后，利用CO2激光将粘合剂层3b切断，使切割道部分开口，但本实施方式中的不同点在于，在带有基材膜3a的状态下利用CO2激光将该基材膜3a和粘合剂层3b这两层切断而使切割道部分开口。
换言之，将利用CO2激光将表面保护带3中与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序、和从表面保护带3上剥离该基材膜3a而使表面保护带3的粘合剂层3b露出的工序替代成第1实施方式的从表面保护带3上剥离该基材膜3a而使表面保护带3的粘合剂层3b露出的工序、和利用CO2激光将露出的粘合剂层3b中与半导体晶片的切割道相当的部分切断而使切割道开口的工序来实施。
即，在半导体晶片1的表面S侧贴合表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，支撑固定于环形框架F上(参照图2(c)、图7(a))，之后从表面S侧对以格子状等适当形成的多个切割道(未图示)照射CO2激光L，将表面保护带3除去，使切割道部分开口(参照图7(b))。接着，除去残留的掩模部分的基材膜3a，使粘合剂层3b露出(图7(c))。然后，转移至等离子体切割工序。
关于残留于掩模部分的基材膜3a的除去，若采用将另行准备的胶带贴附于所要除去的基材膜3a上、将基材膜3a与该胶带一同除去的方法，则能够简单地去除基材膜3a，因而优选。
本实施方式中，由于利用激光连同基材膜3a一起切断，因而能够简化事先将基材膜部分剥离的工序。
<第4实施方式[图8]>
本实施方式中，与第3实施方式的不同点在于，在第3实施方式中的剥离基材膜3a的工序之前，包括对表面保护带3照射紫外线等放射线而使粘合剂层3b固化的工序。其它工序与第3实施方式相同。
即，在半导体晶片1的表面S侧贴合表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，支撑固定于环形框架F上(参照图2(c)、图8(a))，之后从表面S侧向表面保护带3照射紫外线UV(参照图8(b))。然后，在使表面保护带3的粘合剂层3b固化后，从表面S侧对以格子状等适当形成的多个切割道(未图示)照射CO2激光L，将表面保护带3除去，使切割道部分开口(参照图8(c))。接着，去除残留的掩模部分的基材膜3a，使粘合剂层3b露出(图8(d))。然后，转移至等离子体切割工序。
本实施方式中使用的表面保护带3是在第1实施方式中所示的表面保护带3中将能够利用紫外线等放射线进行固化的材质用于粘合剂层3b而成的表面保护带。
通过利用紫外线等使粘合剂层3b固化，使其与基材膜3a的剥离变得容易，并且能够提高等离子体切割时的等离子体耐性。
作为本实施方式的变形例，可以先于紫外线照射工序而进行利用激光形成切割道部分的开口的工序。这样也可以使掩模部分的粘合剂层3b固化。
上述实施方式为本发明的一例，本发明并不限定于这种方式，在不违反本发明宗旨的限度内可以进行各工艺中的公知工艺的添加、删除、变更等。
实施例
下面，基于实施例进一步详细地说明本发明，但本发明不限定于此。
实施例1
准备由下述表1所示的构成形成的试样1～8的表面保护带，使用各表面保护带进行了以下所示的工序的处理。
首先，在直径8英寸的硅晶片的图案面侧，按照与晶片直径大致相同的方式贴合表面保护带，利用背面研磨机[DFD8540(株式会社迪斯科制造)]磨削至晶片厚为50μm为止。接着，在磨削后的晶片背面侧贴合UV固化型切割带[UC-353EP-110(古河电工制造)]，利用环形框架进行支撑固定。接着，从表面保护带上剥掉基材膜，从露出的粘合剂层上沿着硅晶片的切割道部分利用CO2激光除去粘合剂层，使切割道部分开口。
之后，使用SF6气体作为等离子体产生用气体，以0.5μm/分钟的蚀刻速度从露出的粘合剂层面侧照射等离子体，进行等离子体切割，将晶片切断，分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，以1.0μm/分钟的蚀刻速度进行灰化，除去粘合剂层。之后，从切割带侧照射紫外线，使切割带的粘合力降低，通过拾取工序拾取芯片。
【表1】
Figure BDA0001345653260000151
此处，表1中的隔膜为东洋纺制造的E7006。反应性P为以在聚合物的分子中具有碳-碳双键的丙烯酸系粘合剂为主要成分的紫外线固化型粘合剂，粘合剂层A为以丙烯酸系粘合剂和辐射聚合性化合物为主要成分的紫外线固化型粘合剂的层。另外，锚固层的压敏型粘合剂为以丙烯酸系共聚物和固化剂为主要成分的压敏型的粘合剂。
检查拾取后的芯片，结果在使用试样1～8中的任一种表面保护带进行实验的示例中均未观测到碎裂。并且，能够良好地拾取。
实施例2
使用由上述表1所示的构成形成的试样1～8的表面保护带，进行了对实施例1的一部分进行变更的处理。
即，进行了在剥掉基材膜之前照射紫外线而使粘合剂层固化的处理。其它处理与实施例1相同。
检查拾取后的芯片，结果在使用试样1～8中的任一种表面保护带进行实验的示例中均未观测到碎裂。并且，能够良好地拾取。
实施例3
使用由上述表1所示的构成形成的试样1～8的表面保护带，进行了对实施例1的一部分进行变更的处理。
即，在剥掉基材膜之前利用CO2激光除去基材膜和粘合剂层而使切割道部分开口后，除去基材膜，之后进行等离子体切割处理。其它处理与实施例1相同。
检查拾取后的芯片，结果在使用试样1～8中的任一种表面保护带进行实验的示例中均未观测到碎裂。并且，能够良好地拾取。
实施例4
使用由上述表1所示的构成形成的试样1～8的表面保护带，进行了对实施例3的一部分进行变更的处理。
即，进行了在照射CO2激光之前照射紫外线而使粘合剂层固化的处理。其它处理与实施例3相同。
检查拾取后的芯片，结果在使用试样1～8中的任一种表面保护带进行实验的示例中均未观测到碎裂。并且，能够良好地拾取。
上述实施例1～4中表明，不需要光刻工序，能够简化制造设备，抑制工艺成本，减少芯片切断面的碎裂。
结合其实施方式对本发明进行了说明，但本申请人认为，只要没有特别指定，则本发明不受说明的任何细节的限定，应当在不违反所附权利要求书所示的发明精神和范围的情况下进行宽泛的解释。
本申请要求基于2015年3月13日在日本进行了专利申请的日本特愿2015-051482的优先权，将其参照于此并将其内容作为本说明书的记载内容的一部分并入本文中。
符号说明
1 半导体晶片
2 图案面
3 表面保护带
3a 基材膜
3b 粘合剂层
4 晶片固定带
4a 粘合剂层或粘接剂层
4b 基材膜
7 芯片
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 夹头
F 环形框架
L CO2激光
P1 SF6气体的等离子体
P2 O2气体的等离子体

Claims (7)

1.一种半导体晶片的处理方法，其特征在于，包括下述工序：
(a)在图案面侧贴合有在基材膜上具有粘合剂层的表面保护带的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的背面，用环形框架进行支撑固定的工序；
(b1)在剥离所述基材膜之前照射紫外线而使所述粘合剂层固化的工序；
(b)通过包括利用CO2激光从图案面侧的表面将与所述半导体晶片的切割道相当的部分切断和所述基材膜的剥离的工序，从半导体晶片的图案面侧使切割道开口的工序；
(c)利用SF6等离子体从图案面侧的表面按所述切割道将半导体晶片截断，单片化为半导体芯片的等离子体切割工序；和
(d)利用O2等离子体从图案面侧的表面将所述粘合剂层除去的灰化工序，
所述基材膜的厚度为25μm～150μm，所述粘合剂层的厚度为5μm～30μm。
2.如权利要求1所述的半导体晶片的处理方法，其特征在于，所述(b)工序为下述工序：(i)从贴合于半导体晶片的图案面的所述表面保护带上剥离所述基材膜，使所述粘合剂层露出的工序；和(ii)利用CO2激光将该露出的粘合剂层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序。
3.如权利要求1所述的半导体晶片的处理方法，其特征在于，所述(b)工序为下述工序：(iii)利用CO2激光将贴合于半导体晶片的图案面的所述表面保护带中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；和(iv)从该表面保护带上剥离所述基材膜，使所述粘合剂层露出的工序。
4.如权利要求1～3中任一项所述的半导体晶片的处理方法，其特征在于，所述(a)工序的晶片固定带为切割带或切割芯片接合带。
5.如权利要求1～3中任一项所述的半导体晶片的处理方法，其特征在于，在所述(d)工序之后，包括从晶片固定带上拾取芯片的工序。
6.如权利要求5所述的半导体晶片的处理方法，其特征在于，包括将拾取的芯片转移至芯片接合工序的工序。
7.一种半导体芯片，其特征在于，利用权利要求1～6中任一项所述的半导体晶片的处理方法制造而成。
CN201680005367.XA 2015-03-13 2016-03-10 半导体晶片的处理方法、半导体芯片和表面保护带 Expired - Fee Related CN107210204B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-051482 2015-03-13
JP2015051482A JP6738591B2 (ja) 2015-03-13 2015-03-13 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
PCT/JP2016/057615 WO2016148025A1 (ja) 2015-03-13 2016-03-10 半導体ウェハの処理方法、半導体チップおよび表面保護テープ

Publications (2)

Publication Number Publication Date
CN107210204A CN107210204A (zh) 2017-09-26
CN107210204B true CN107210204B (zh) 2021-08-03

Family

ID=56918690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680005367.XA Expired - Fee Related CN107210204B (zh) 2015-03-13 2016-03-10 半导体晶片的处理方法、半导体芯片和表面保护带

Country Status (5)

Country Link
US (1) US10418267B2 (zh)
JP (1) JP6738591B2 (zh)
KR (1) KR102070031B1 (zh)
CN (1) CN107210204B (zh)
WO (1) WO2016148025A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) * 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
JP7042437B2 (ja) 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6990577B2 (ja) * 2017-12-22 2022-01-12 東レエンジニアリング株式会社 実装方法および実装装置
US10727219B2 (en) * 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
JP7042667B2 (ja) * 2018-03-28 2022-03-28 古河電気工業株式会社 半導体チップの製造方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
CN111112808A (zh) * 2018-10-30 2020-05-08 三星钻石工业股份有限公司 基板分断装置及基板分断方法
CN113039628A (zh) * 2018-11-15 2021-06-25 东京应化工业株式会社 等离子体切割用保护膜形成剂及半导体芯片的制造方法
KR102552270B1 (ko) 2018-11-22 2023-07-07 삼성디스플레이 주식회사 원장보호필름의 박리방법 및 유기발광 표시장치의 제조방법
KR102677473B1 (ko) 2018-11-22 2024-06-24 삼성디스플레이 주식회사 원장보호필름의 박리방법, 유기발광 표시장치의 제조방법, 및 유기발광 표시장치
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
CN111916359B (zh) * 2019-05-09 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
CN111050258A (zh) * 2019-12-31 2020-04-21 歌尔股份有限公司 防尘结构、麦克风封装结构以及电子设备
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
CN114586175B (zh) * 2020-09-30 2023-04-18 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
KR102617333B1 (ko) 2023-02-10 2023-12-21 변영기 웨이퍼 테이프 분리 방지시스템

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818818A1 (en) * 1996-07-10 1998-01-14 Nec Corporation Method of separating wafers into individual die
CN1329974C (zh) * 2002-11-20 2007-08-01 松下电器产业株式会社 半导体器件制造方法、等离子处理设备及等离子处理方法
US20090042368A1 (en) * 2007-08-09 2009-02-12 Disco Corporation Wafer processing method
US20100022071A1 (en) * 2007-03-09 2010-01-28 Panasonic Corporation Method of manufacturing semiconductor chip
CN101978478A (zh) * 2008-03-25 2011-02-16 松下电器产业株式会社 基板的加工方法及半导体芯片的制造方法及带树脂粘接层的半导体芯片的制造方法
CN102130047A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 半导体管芯切单方法
CN103426743A (zh) * 2012-05-15 2013-12-04 古河电气工业株式会社 半导体晶片的切割方法以及用于该方法的半导体加工用切割带
CN103460348A (zh) * 2012-01-06 2013-12-18 古河电气工业株式会社 晶片加工用胶带及使用其的半导体装置的制造方法
US20130344683A1 (en) * 2011-03-14 2013-12-26 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
CN103681297A (zh) * 2012-09-10 2014-03-26 株式会社迪思科 晶片加工方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198542A (ja) * 1991-09-02 1993-08-06 Mitsui Toatsu Chem Inc 半導体ウエハの裏面研削方法および該方法に用いる粘着テープ
JP3481307B2 (ja) * 1994-07-05 2003-12-22 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
JP2002151440A (ja) * 2000-11-14 2002-05-24 Sekisui Chem Co Ltd ウェーハダイシング方法及びその装置
US6703244B2 (en) * 2001-07-20 2004-03-09 William A. Croft Method for confirming presence of mycotoxicosis
JP3910843B2 (ja) * 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7655539B2 (en) * 2008-04-16 2010-02-02 Fairchild Semiconductor Corporation Dice by grind for back surface metallized dies
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5591181B2 (ja) * 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9349648B2 (en) * 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
US9355907B1 (en) * 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9941132B2 (en) * 2015-03-31 2018-04-10 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
JP6524553B2 (ja) * 2016-05-30 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0818818A1 (en) * 1996-07-10 1998-01-14 Nec Corporation Method of separating wafers into individual die
CN1329974C (zh) * 2002-11-20 2007-08-01 松下电器产业株式会社 半导体器件制造方法、等离子处理设备及等离子处理方法
US20100022071A1 (en) * 2007-03-09 2010-01-28 Panasonic Corporation Method of manufacturing semiconductor chip
US20090042368A1 (en) * 2007-08-09 2009-02-12 Disco Corporation Wafer processing method
CN101978478A (zh) * 2008-03-25 2011-02-16 松下电器产业株式会社 基板的加工方法及半导体芯片的制造方法及带树脂粘接层的半导体芯片的制造方法
CN102130047A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 半导体管芯切单方法
US20130344683A1 (en) * 2011-03-14 2013-12-26 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
CN103460348A (zh) * 2012-01-06 2013-12-18 古河电气工业株式会社 晶片加工用胶带及使用其的半导体装置的制造方法
CN103426743A (zh) * 2012-05-15 2013-12-04 古河电气工业株式会社 半导体晶片的切割方法以及用于该方法的半导体加工用切割带
CN103681297A (zh) * 2012-09-10 2014-03-26 株式会社迪思科 晶片加工方法

Also Published As

Publication number Publication date
WO2016148025A1 (ja) 2016-09-22
CN107210204A (zh) 2017-09-26
KR102070031B1 (ko) 2020-01-29
JP2016171262A (ja) 2016-09-23
US20180012787A1 (en) 2018-01-11
JP6738591B2 (ja) 2020-08-12
US10418267B2 (en) 2019-09-17
KR20170094301A (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
US10307866B2 (en) Method of producing semiconductor chip, and mask-integrated surface protective tape used therein
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN107533964B (zh) 掩模一体型表面保护膜
CN107431004B (zh) 掩模一体型表面保护带
CN110024086B (zh) 半导体芯片的制造方法
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
US11056388B2 (en) Mask-integrated surface protective tape
CN110073469B (zh) 半导体芯片的制造方法
CN109716502B (zh) 掩模一体型表面保护带

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210803

CF01 Termination of patent right due to non-payment of annual fee