CN1329974C - 半导体器件制造方法、等离子处理设备及等离子处理方法 - Google Patents

半导体器件制造方法、等离子处理设备及等离子处理方法 Download PDF

Info

Publication number
CN1329974C
CN1329974C CNB2003801004419A CN200380100441A CN1329974C CN 1329974 C CN1329974 C CN 1329974C CN B2003801004419 A CNB2003801004419 A CN B2003801004419A CN 200380100441 A CN200380100441 A CN 200380100441A CN 1329974 C CN1329974 C CN 1329974C
Authority
CN
China
Prior art keywords
plasma
electrode
semiconductor wafer
gas
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003801004419A
Other languages
English (en)
Other versions
CN1692492A (zh
Inventor
有田洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1692492A publication Critical patent/CN1692492A/zh
Application granted granted Critical
Publication of CN1329974C publication Critical patent/CN1329974C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种半导体器件的制造方法,该方法将其上形成有多个半导体元件的半导体晶片6划分为单片半导体元件。在电路形成面6a的相反面的厚度通过机械加工减小后,通过抗蚀剂薄膜31a形成用于确定切割线31b的掩模,并且当等离子从掩模一侧暴露时,通过在切割线部分31b上进行等离子蚀刻将半导体晶片6分割为单片半导体元件6c,然后通过等离子去除抗蚀剂薄膜31a,再通过等离子蚀刻去除机械加工面上产生的微缝层6b。以上一系列等离子处理通过同一等离子处理设备执行。

Description

半导体器件制造方法、等离子处理设备及等离子处理方法
技术领域
本发明涉及一种按如下方式制造半导体器件的方法:其上形成有多个半导体元件的半导体晶片被划分为单片半导体元件,半导体器件的厚度不超过100μm。本发明还涉及一种等离子处理设备及适用于所述制造方法的等离子处理方法。
背景技术
安装到电子设备的电路板上的半导体器件的常规制造方法是将引线框架(lead frame)的引脚及金属凸起与半导体元件相连,在半导体元件上,电路图案在晶片状态已经形成,半导体元件要经过封装工艺被树脂密封。由于电子设备的尺寸减小,半导体器件的尺寸也要减小。特别地,对于减小半导体元件厚度做了很多积极的研究,并使用了厚度不超过100μm的半导体晶片。
厚度减薄的半导体元件的机械强度是如此小,以至于半导体元件在将晶片状态下的半导体元件切割为单片的划片步骤(dicing step)的切割工艺中易碎,加工的成品率将不可避免地降低。关于对厚度减小的半导体元件的切割方法,取代机械切割方法的等离子划片方法被提出,其中半导体晶片在通过等离子蚀刻形成切槽时被切割。这一方法的例子可参考日本专利特开2002-93752。
这一方法将按以下所述实施。首先,对与电路形成面相反的表面进行机械加工以减小半导体晶片的厚度。当半导体晶片的机械加工面经受等离子处理时,进行应力消除使得在机械加工面上产生的微缝层(micro-cracklayer)被除去。之后,半导体晶片上除去切割线(cutting line)之外的区域被涂上抗蚀剂,即形成抗蚀剂薄膜掩模。然后,从掩模形成面一侧再次进行等离子处理。由于等离子处理,切割线部分中的硅通过等离子蚀刻被除去,并且半导体晶片被划分为单片半导体元件。之后,除去掩模。这样,完成了单独的半导体器件。
然而,在上述现有技术的切割半导体晶片的工艺中,应力消除、掩模形成和等离子划片的步骤是连续执行的。因此,每个步骤需要使用专用的处理设备。也就是,在完成等离子处理以用于应力消除之后,半导体晶片必须从等离子处理设备中取出。在掩模形成后,半导体晶片又要再次送入等离子处理设备。这样就产生了以下问题:制造工艺变得复杂,这增加了生产线的设备成本,降低了生产效率。进一步地,当通过机械加工减小了厚度的非常薄的半导体晶片在工艺间运输、处理时,半导体晶片容易被损坏,这就不可避免地降低了制造成品率。
发明内容
因此,本发明的一个目的是提供一种制造半导体器件的方法,其中:通过简化制造工艺降低了设备成本并提高了生产效率;避免半导体晶片在运输和处理时被损坏,从而提高制造成品率。
本发明的另一个目的是提供一种最适用于半导体器件制造方法的等离子处理设备并提供一种等离子处理方法。
为了达到第一个目的,本发明提供了一种制造半导体器件的方法,其中在其第一表面上形成有多个半导体元件的半导体晶片被分割为单片半导体元件以获得厚度不超过100μm的半导体器件,所述方法包含:贴片步骤,向第一表面贴上可以剥除的保护片(protective sheet);减小厚度步骤,对与第一表面相反的第二表面通过机械方式进行刮削以使得半导体晶片的厚度不大于100μm;掩模形成步骤,在第二表面上形成用于确定切割线从而将半导体晶片分割为单片的掩模;等离子划片步骤,当半导体晶片从掩模一侧暴露于等离子时,通过在切割线上进行等离子蚀刻把半导体晶片分割为单片;掩模去除步骤,利用等离子去除掩模;微缝去除步骤,通过在已经去除掩模的第二表面上进行等离子蚀刻来去除在减小厚度步骤中于第二表面上产生的微缝;以及剥片步骤,从已获得的作为单片的每个半导体器件上剥除保护片。
依照本发明,半导体晶片经受以下每一步骤,在该半导体晶片上形成用于确定将半导体晶片分割为单片半导体元件的切割线的掩模。半导体晶片经过等离子划片步骤,在该步骤中当半导体晶片从掩模一侧暴露于等离子时,通过在切割线上进行等离子蚀刻把半导体晶片分割为单片;半导体晶片还经过掩模去除步骤,该步骤利用等离子去除掩模;半导体晶片经过微缝去除步骤,该步骤去除掉在减小厚度步骤中产生的微缝。当这些步骤按上述顺序连续进行时,制造半导体器件的工艺可被简化,从而使设备成本降低,生产效率提高。进一步地,可避免半导体晶片在运输和处理时被损坏,从而提高制造成品率。
为了达到第二个目的,本发明提供一种通过在半导体晶片上进行等离子处理来执行等离子划片、去除掩模和去除微缝步骤的等离子处理设备,在该半导体晶片中,在其上形成半导体元件的第一表面上贴上保护片,而在与第一表面相反的第二表面上形成掩模以用于确定使半导体晶片被划分为单片半导体元件的切割线,所述等离子设备包含:处理室;处理室中的具有一个与保护片紧密接触的平面的第一电极;处理室中的与第一电极相对的第二电极;支撑装置,其用于在保护片与所述平面紧密接触的情况下通过第一电极支撑半导体晶片;减压装置,其用来将处理室中的压力减至预设值;等离子产生气体供应装置,其用于向处理室中选择性地提供多种类型的等离子产生气体;压力控制装置,其用于在提供等离子产生气体时控制处理室中的压力;高频电源部分,其用于向第一电极供应高频电压以将供应到处理室中的等离子产生气体转化为等离子态;电极距离改变装置,其用来改变第一电极和第二电极之间的距离。
为了实现第二个目的,本发明提供了一种等离子处理方法,其中通过在半导体晶片上进行等离子处理来执行等离子划片、去除掩模和去除微缝的步骤,在该半导体晶片中,在具有半导体元件的第一表面上贴上保护片,而在与第一表面相反的第二表面上形成掩模以用于确定使半导体晶片被划分为单片半导体元件的切割线,该等离子处理方法包括:晶片支撑步骤,其中在保护片与处理室中第一电极的平面紧密接触的情况下利用第一电极支撑半导体晶片;第一条件设定步骤,其中第一电极和布置为与其相对的第二电极之间的距离以及处理室中的压力被设定为第一条件;等离子划片步骤,其中当第一等离子产生气体被供应到处理室中并在第一电极和第二电极之间加上高频电压以使第一等离子产生气体转化为等离子态时等离子蚀刻切割线的部分;第二条件设定步骤,其中电极之间的距离与处理室中的压力被设定为第二条件;去除掩模步骤,其中当第二等离子产生气体被供应到处理室中并在第一电极和第二电极之间加上高频电压以使第二等离子产生气体转化为等离子态时,通过灰化去除掩模;第三条件设定步骤,其中电极之间的距离与处理室中的压力被设定为第三条件;以及微缝去除步骤,其中当第三等离子产生气体被供应到处理室中并在第一电极和第二电极之间加上高频电压以使第三等离子产生气体转化为等离子态时,通过等离子蚀刻去除掩模被去除的第二表面上留下的微缝。
根据本发明,所述等离子处理设备包括:压力控制装置,其用于控制处理室中的压力;等离子产生气体供应部分,其用于向处理室中选择性地供应多种类型的等离子产生气体;以及电极距离改变装置,其用于改变第一电极和第二电极之间的电极距离。等离子划片步骤通过等离子蚀刻把半导体晶片划分为单片半导体元件;掩模去除步骤利用等离子去除掩模;微缝去除步骤去除掉在减小厚度步骤中产生的微缝,以上步骤可以通过相同的等离子处理设备连续地,高效地执行。
附图说明
图1是本发明一实施例的等离子处理设备的剖面侧视图;
图2是本发明实施例的等离子处理设备的下电极的部分剖面图;
图3(a)和图3(b)是本发明实施例的等离子处理设备的剖面图;
图4是本发明实施例的等离子处理设备控制系统构造的方框图;
图5(a)至图5(h)是解释本发明实施例的半导体器件制造方法工艺的示意图;
图6是本发明实施例的等离子处理方法的流程图;
图7是本发明实施例的等离子处理设备的剖面侧视图;
图8是本发明实施例的等离子处理设备的剖面侧视图;
图9是本发明实施例的等离子处理设备的剖面侧视图;
图10是本发明实施例的等离子处理设备的剖面侧视图;以及
图11是表示本发明实施例的等离子处理中等离子处理条件的数据表格。
具体实施方式
接下来,将参照附图描述本发明的实施例。图1是本发明一实施例的等离子处理设备的剖面侧视图,图2是本发明实施例的等离子处理设备的下电极的部分剖面图,图3是本发明实施例的等离子处理设备的剖面图,图4是本发明实施例的等离子处理设备控制系统构造的方框图,图5是解释本发明实施例的半导体器件制造方法工艺的示意图,图6是本发明实施例的等离子处理方法的流程图,图7,8,9和10是本发明实施例的等离子处理设备的剖面侧视图,图11是表示本发明实施例的等离子处理中等离子处理条件的数据表格。
首先,参照图1至4,下面将介绍等离子处理设备。该等离子处理设备用于半导体器件的制造工艺中,该半导体器件是这样得到的:其电路形成面(第一表面)上形成有多个半导体元件的半导体晶片被划分为单片半导体元件以获得厚度不超过100μm的半导体器件。
在该半导体器件的制造工艺中,首先在半导体晶片的电路形成面贴上保护片,该保护片是由与作为半导体主要材料的硅相比很难被等离子蚀刻的材料组成。在与半导体晶片的电路形成表面相反一侧的表面上,形成用于确定将半导体晶片划分成单片半导体元件的切割线的掩模。通过该等离子处理设备,在上述半导体晶片上进行等离子划片、去除掩模和去除微缝的步骤。
图1中,在真空室1内部,设置用于在半导体晶片上实施等离子处理的处理室2。通过这个处理室2,可以在降低压力的状态下,形成用于产生等离子的紧密的密封空间。在处理室2内部的较低部分中,布置下电极3(第一电极)。在下电极3的上部布置与下电极3相对的上电极4(第二电极)。下电极3和上电极4分别形成为圆柱形状,并在处理室2中彼此同心的布置。
下电极3以这样的方式布置,即下电极3被附着的两层绝缘体5A,5B所包围从而使处理室2的底部被绝缘体5A和5B填充,并且暴露和固定用来支撑物体使其在处理室2底部的中心位置被处理的下电极3的上表面。下电极3由导电材料例如铝制成。下电极3的外形是通过将支撑部分3b从圆盘形电极部分3a向下延伸形成的。当支撑部分3b通过绝缘材料5C由真空室1握住时,下电极3被附着并被电绝缘。
上电极4由例如铝的导电材料并由与下电极3相同的方式制成。支撑部分4b从圆盘形电极部分4a向上延伸。支撑部分4b与真空室1电连接,并且可以被图7所示的电极提升机件24升高。在上电极4被降低的情况下,用于产生等离子处理所需的等离子放电的放电空间形成于上电极4和下电极3之间。电极提升机件24用作电极距离改变装置。当上电极4被电极提升机件24升高时,能够改变图2所示的下电极3和上电极4之间的电极距离D。
接下来将要对下电极3的结构以及将要处理的半导体晶片进行介绍。下电极3的电极部分3a的上表面是平面状支撑面(平面),其上放置了半导体晶片。在支撑面的外围部分设置绝缘涂层3f。绝缘涂层3f由陶瓷材料例如铝制成。在下电极3附着于真空室1的情况下,如图1所示,绝缘涂层3f的外围部分被绝缘体5A部分地覆盖。由于上述结构,下电极3的外围部分与放电空间2b中产生的等离子绝缘,从而能够避免异常放电的发生。
图2表示的是在等离子划片开始之前半导体晶片6被放置在下电极3上的状态。半导体晶片6是半导体衬底,其主要成分是硅。保护片30被附着在半导体晶片6的表面(图2中的下表面)的电路形成面(第一表面)上。在半导体晶片6被放置在下电极3上的情况下,保护片30与电极部分3a的支撑面3g紧密接触。
保护片30由厚度约为100μm、由例如聚酰亚胺的绝缘树脂制成的绝缘层构成。保护片30通过粘合剂可拆卸的连接到半导体晶片6的电路形成面上。当其上附着保护片30的半导体晶片6被下电极3所支撑时,所述绝缘层用作后面描述的将半导体晶片6静电吸引到支撑面3g的情况下的电介质。
关于保护片30的材料,选用的是与作为等离子划片工艺中半导体晶片的主要组成材料的硅相比很难被蚀刻的材料。根据前面所述,即使半导体晶片的蚀刻速率由于在等离子划片工艺中的等离子蚀刻速率分布不均匀而局部波动时,保护片30也可充当蚀刻停止层。
在与电路形成面相对一侧(图2中的上侧)的相反面(第二表面)上,形成用于确定后面将要介绍的等离子划片工艺中切割线的掩模。该掩模是在所述相反面经过后面所介绍的机械加工之后使用抗蚀剂薄膜进行构图时形成的。根据前面所述,除了作为等离子蚀刻目标的切割线部分31b之外的区域被树脂薄膜31a所覆盖。
如图2所示,在下电极3上,设置多个向支撑面3g敞开的吸气孔3e,这些吸气孔3e与设置在下电极3中的抽气孔3c相通。如图1所示,抽气孔3c通过气体管线活页阀11与真空抽气泵12相连。气体管线活页阀11与提供氮气的氮气供应部分13相连。当气体管线活页阀11转换时,抽气孔3c可以选择性的在真空抽气泵12和氮气供应部分13之间转换连接。
在抽气孔3c与真空抽气泵12相通的条件下,当真空泵12启动时,从吸气孔3e进行真空抽气,并且放置在下电极3上的半导体晶片6被真空吸引并支撑。相应地,吸气孔3e,抽气孔3c和真空抽气泵12组成了吸引和支撑装置,其用于在保护片30与电极部分3a的支撑面3g紧密接触的条件下,当从朝向下电极3的支撑面3g敞开的吸气孔3e实施真空抽气时,支撑半导体晶片6。
当抽气孔3c与氮气供应部分13相连时,氮气从吸气孔3e吹向保护片30的下表面。如后面将要叙述的那样,由吸气孔3e吹向保护片30的下表面的氮气是为了将保护片30从支撑面3g上强行拆卸。
在下电极3中,设置冷却剂流道3d,其中冷却剂用于冷却气流。冷却剂流道3d与冷却机件10相连。当冷却机件10被驱动的时候,例如冷却水的冷却剂在冷却剂流道3d中循环。因此,由于等离子处理工艺中产生的热量而温度上升的下电极3和下电极3上的保护片30,被循环冷却剂冷却。冷却剂流道3d和冷却机件10组成了用于冷却下电极3的冷却装置。
与处理室相通的排气口1a通过排气活页阀7与真空泵8相连。当排气活页阀7发生转换且真空泵8被驱动时,真空室1的处理室2的内部通过真空排气,从而处理室2中的压力可被降低。处理室2还设置有压力传感器28,该传感器在图1中被忽略而在图4中显示。当图4所示的控制部分33按照后面将要介绍的那样根据压力传感器28的压力测量结果控制真空泵8时,处理室2中的压力可以降低到预期值。真空泵8组成了减压装置来将处理室2中的压力降低到预期值。当排气活页阀7转换到空气一侧时,空气被引入处理室2中,处理室2中的压力恢复到大气压力。
接下来,将详细介绍上电极4。上电极4包括:中心电极4a;和由绝缘材料制成的延伸部分4f,该延伸部分包围电极部分4a并且延伸到中心电极4a的外部周围部分。延伸部分4f的轮廓大于下电极3的轮廓,并且被布置为延伸到下电极3的外部。在上电极4的下表面的中心部分上,设置吹气部分4e。
吹气部分4e提供用于产生等离子的气体,其中等离子用于在上电极4和下电极3之间形成的放电空间中产生等离子放电。吹气部分4e是由具有大量微孔的多孔材料制成的圆形板。用于产生等离子的气体通过微孔被均匀地从气体滞留空间4g吹入到放电空间,从而使气体可以被均匀的供给。
在支撑部分4b中设置有与气体滞留空间4g相通的供气孔4c。供气孔4c通过气体流速调节部分19和气体活页阀20与第一等离子产生气体供应部分21、第二等离子产生气体供应部分22和第三等离子产生气体供应部分23相连。第一等离子产生气体供应部分21和第三等离子产生气体供应部分23提供包含氟气体的混合气体,例如六氟化硫(SF6)或者四氟化碳(CF4)与氦气的混合气体。第二等离子产生气体供应部分22提供包含氧气(O2)的气体。
当气体活页阀20进行切换时,第一等离子产生气体供应部分21,第二等离子产生气体供应部分22或者第三等离子产生气体供应部分23可以从吹气部分4e向放电空间提供等离子产生气体。因此,第一等离子产生气体供应部分21,第二等离子产生气体供应部分22,第三等离子产生气体供应部分23和气体活页阀20组成了用于将多种类型的气体选择性提供到处理室2中的等离子产生气体供应装置。
在上述等离子产生气体供应系统中,当根据从控制部分33发出的指令来控制气体流速调节部分19时,供应到放电空间中的气体流速可以被任意的调节。根据前面所述,其中充入等离子产生气体的处理室2中的压力根据预先设定的等离子处理条件进行控制,并且处理室2中的压力由压力传感器28检测。因此,气体流速调节部分19组成了用于控制处理室2中压力的压力控制装置。
在这种连接中,关于用于控制处理室2中压力的压力控制装置,除了调整供应到处理室2中的气体流速的上述方法之外的现有技术,可以利用例如以下方法,在该方法中,控制从真空室2排放到外部的排气量。在这种方法中,使用的真空泵8可以是容量可变型,并且真空泵8的排气容量可由控制部分33控制。可选择地,可在排气孔1a中布置其开放度可被自由调节的开放度调节阀,并且这个开放度调节阀由控制部分33控制。
下电极3通过匹配电路16与高频电源部分17电连接。当高频电源部分17被驱动时,高频电压施加在上电极4和下电极3之间,其中上电极4电连接到接地于接地部分19的真空室1。根据前面所述,等离子放电发生在上电极4和下电极3之间的放电空间中。因此,供给到处理室2中的等离子产生气体转换成等离子态。在产生等离子的情况下,匹配电路16在处理室2中的等离子放电电路和高频电源部分17之间进行阻抗匹配。
下电极3通过RF滤波器15连接到静电吸引DC电源部分18上。如图3(a)所示,当静电吸引DC电源部分18被驱动时,在下电极3的表面上积累负电荷。如图3(b)中的点状部分31所示,当通过驱动高频电源部分17在处理室2中产生等离子时,在处理室2中通过等离子形成用于将经由保护片30放置在支撑面3g上的半导体晶片6连接到接地部分9的DC电流供应电路32。根据前面所述,形成闭合电路,其中下电极3、RF滤波器15,静电吸引DC电源部分18、接地部分9、等离子和半导体晶片6按照这个顺序相继连接,在半导体晶片6上积累正电荷。
在由导电材料制成的下电极3的支撑面3g上积累的负电荷和在半导体晶片6上积累的正电荷之间产生库仑力。通过这种库仑力,半导体晶片6被下电极3所支撑。此时,RF滤波器15防止高频电源部分17的高频电压被直接给予静电吸引DC电源部分18。在这种连接中,静电吸引DC电源部分18的极性可以颠倒。
在上述结构中,静电吸引DC电源部分18组成了DC电压供应装置,其在DC电压被提供到下电极3上时,利用通过保护片30彼此分开的半导体晶片6和下电极3的支撑面3g之间的库仑力,对半导体晶片6进行静电吸引。也就是说,关于用于在下电极3上支撑半导体晶片6的支撑装置,提供了通过真空经由开向支撑面3g的多个吸气孔3e来吸引保护片30的真空吸引装置以及上述DC电压供应装置,这两种类型的装置被适当地使用。
在上电极4中,设置冷却剂流道4d。冷却剂流道4d与冷却机件10相连。当冷却机件10被驱动的时候,例如冷却水的冷却剂在冷却剂流道4d中循环。根据以上所述,由于等离子处理中产生的热量而温度上升的上电极4被冷却。
如图7所示,在处理室2的侧面设置用于取放待处理物体的开口部分1b。在开口部分1b的外部,设置由门开关机件26升降的门25。当门25被升降时,开口部分1b可以被打开和关闭。图7所示的是门25被降低、开口部分1b被打开、半导体晶片6被取放的状态。
在取放半导体晶片6的情况下,电极提升机件24升高上电极4,确保了下电极3上的传输空间。在这种条件下,通过操作臂27a将吸引和支撑半导体晶片6的吸头27经由开口部分1b送到处理室2中。通过这种方法,半导体晶片6被运送到下电极3上,并且处理完的半导体晶片6(半导体器件)从下电极3上被取走。
接下来,参照图4对等离子处理设备的控制系统的构成进行说明。图4中,控制部分33和用于存储不同数据和处理程序的存储部分34相连。存储部分34用来储存等离子处理条件34a和等离子处理操作程序34b。操作输入部分35是例如键盘的输入装置并输入例如等离子处理条件或操作指令的数据。显示部分36是在输入操作时,用来显示指导画面的显示器。
参照图11所示的数据表格,下面将介绍等离子处理条件34a。等离子处理条件34a包括分别对应于等离子划片工艺、用于去除掩模的灰化工艺和用于去除微缝的等离子应力消除工艺的第一、第二和第三条件。如图11所示,等离子处理条件包含表示高频电源输出的RF功率[W],压力[Pa]和电极距离[mm]。对于每个工艺的最适合的条件数据相对于上述每项在存储部分34中被存储。
关于等离子划片工艺中条件数据的允许范围,RF功率的允许范围是500-3000[W],处理压力的允许范围是5-300[Pa],而电极距离的允许范围是5-50[mm]。上述范围中被认为是最合适的数值作为第一条件存储在存储部分34中。
关于灰化工艺中条件数据的允许范围,RF功率的允许范围是100-1000[W],处理压力的允许范围是5-100[Pa],而电极距离的允许范围是50-100[mm]。上述范围中被认为是最合适的数值作为第二条件存储在存储部分34中。
关于等离子应力消除工艺中条件数据的允许范围,RF功率的允许范围是500-3000[W],处理压力的允许范围是300-2000[Pa],而电极距离的允许范围是50-20[mm]。上述范围中被认为是最合适的数值作为第三条件存储在存储部分34中。
在这种连接中,当RF功率在等离子划片、灰化和等离子应力消除工艺中不发生变化时,作为第一至第三条件的RF功率条件可以不分别设置。
在根据操作程序34b进行的等离子处理操作中,控制部分33控制气体活页阀20,气体流速调节部分19,气体管线活页阀11,高频电源部分17,静电吸引DC电源部分18,排气活页阀7,真空泵8,真空抽气泵12,门开关机件26和电极提升机件24。
此时,当控制部分33根据压力传感器28的压力探测结果和上述等离子处理条件34a来控制气体流速调节部分19时,压力被设定。同样地,当控制部分33控制高频电源部分17和电极提升机件24时,电极距离D和高频电源输出被设定至等离子处理条件。
等离子处理设备如上面所述构成。参照图5和其他附图,将解释使用以上等离子处理设备的半导体器件制造方法,以及在所述半导体器件制造方法的工艺过程中进行的等离子处理方法。
首先,在图5(a)中,附图标记6代表在减小厚度工艺之前的半导体晶片,其上形成多个半导体元件。这种状态下,半导体晶片的厚度超过100μm。在进行减小厚度工艺之前,通过使用粘合剂在半导体晶片6的电路形成面(第一表面)上附着能够剥落的保护片30(贴片工艺)。这里,保护片30的轮廓与半导体晶片6一样大,从而覆盖整个电路形成面6a而不伸出到半导体晶片6的外部。根据前面所述,在后面进行的等离子处理过程中保护片30并不暴露于等离子中。因此可以防止保护片30被等离子损坏。
接下来,如图5(b)所示,通过机械加工刮削与电路形成面相反一侧的背面(第二表面)。半导体晶片的厚度减小到不超过100μm(减小厚度工艺)。在减小厚度工艺中,微缝层6b形成于相反一侧的机械加工面上。由于微缝层6b降低了半导体晶片6的机械强度,它将在后续的工艺过程中被去除。
接下来,在完成减小厚度工艺之后的背面上,形成掩模以确定将半导体晶片6划分成单片半导体元件的切割线(掩模形成工艺)。首先,如图5(c)所示,在背面上形成树脂制成的抗蚀剂薄膜31以覆盖半导体晶片6的整个表面。接下来,如图5(d)所示,通过光刻的方法在抗蚀剂薄膜31上进行构图从而去除抗蚀剂31中对应于切割线31b的部分。根据前面所述,在半导体晶片的背面上形成掩模,在除了半导体晶片6的切割线部分31b之外的区域覆盖抗蚀剂薄膜31a。处于这个状态的具有掩模的半导体晶片6成为通过等离子处理方法进行处理的对象。
参照图6所示的流程图和每张附图,下面将介绍等离子处理方法,其处理对象是具有掩模的半导体晶片6。首先,如图7所示,具有掩模的半导体晶片6被输送到处理室2内(ST1)。在输送操作的情况下,当上电极4被电极提升机件24提升、操作臂27a进行操作时,其掩模形成面一侧被吸头27所把持的半导体晶片6从开口部分1b被输送到处理室2中,并且半导体晶片6被放置在下电极3上。
接下来,真空抽气泵12被驱动,从而利用真空从吸气孔3e吸气,半导体晶片6的真空吸引被打开并且静电吸引DC电源部分18被打开(ST2)。通过这种真空吸引,半导体晶片6被下电极3所支撑,而保护片30与下电极3的支撑面3g紧密接触(晶片支撑工艺)。
之后,如图8所示,门25关闭,上电极4降低(ST3)。根据前面叙述,上电极4和下电极3之间的电极距离设置成等离子处理条件的第一条件所示的电极距离D1。然后,真空泵8启动,从而开始使处理室2减压(ST4)。当处理室2中的真空度达到预定值时,提供由包含六氟化硫和氦气的混合气体构成的等离子划片气体(第一等离子产生气体)(ST5)。
在气体供应过程中,处理室2中的气体压力被检测并与等离子处理条件相比较,并确保所述压力达到第一条件所示的值(ST6)。也就是说,在步骤(ST3)和(ST6)中,下电极3和与下电极3相对的上电极4之间的电极距离D以及处理室2中的压力被设置到等离子处理条件的第一条件(第一条件设置步骤)。
在条件设置完成后,高频电源部分18被启动,高频电压施加在上电极4和下电极3之间从而开始等离子放电(ST7)。根据前面所述,包含氟气体的第一等离子产生气体在上电极4和下电极3之间的放电空间中被转换成等离子态。通过产生等离子,例如六氟化硫的等离子氟化气体从掩模一侧(抗蚀剂薄膜31a一侧)暴露于半导体晶片6。通过这种等离子辐射,只有未被抗蚀剂薄膜31a覆盖的其主要材料为硅的半导体晶片6的切割线部分31b,被氟化等离子气体等离子蚀刻。
同时,如图3所示,在上电极4和下电极3之间的放电空间中形成DC电流供应电路。根据前面所述,在下电极3和半导体晶片6之间产生静电吸引力,从而使半导体晶片6通过静电吸引力被下电极3支撑。因此,保护片30与下电极3的支撑面3g紧密接触。因而使半导体晶片6在整个等离子处理过程中被稳定的支撑。同时,保护片30可以被下电极3提供的冷却功能冷却,从而防止由等离子放电产生的热损坏的发生。
当进行这种等离子蚀刻时,如图5(e)所示,切槽6d仅形成于切割线31b的部分中。如图5(e)所示,当切槽6d的深度到达半导体晶片6的总厚度时,半导体晶片6被划分成单片半导体元件6c(等离子划片步骤)。根据设定在500-3000[W]范围内的第一条件来确定高频电源的电功率。当经过预定的等离子处理时间并且完成等离子划片操作后,停止等离子放电(ST8)。
然后,电极之间的距离被改变从而使得处理工艺转换到等离子灰化步骤(ST9)。如图9所示,上电极4升高,上电极4和下电极3之间的距离被设置为等离子处理条件的第二条件所示的电极距离D2。去除掩模情况下的电极距离D2设置成大于上述等离子划片情况下的电极距离D1和后面将要介绍的去除微缝情况下的电极距离D3。
接下来,从第二等离子产生气体供应部分22供应等离子灰化气体(第二等离子产生气体)(ST10)。在气体供应过程中,处理室2中的气体压力被检测并与等离子处理条件相比较,从而确保压力达到第二条件所示的压力(ST11)。也就是说,在步骤(ST9)和(ST11)中,电极距离和处理室2中的压力被设置为等离子处理的第二条件(第二条件设置步骤)。
在条件设置完成后,高频电源部分18被驱动,高频电压施加在上电极4和下电极3之间,从而开始等离子放电(ST12)。根据前面所述,包含氧气的第二等离子产生气体在上电极4和下电极3之间的放电空间中被转换成等离子态。当这些产生的等离子作用在半导体晶片6的掩模形成面一侧(第二表面一侧)时,有机物构成的树脂薄膜31a被氧气等离子灰化。
在进行灰化工艺时,抗蚀剂薄膜31a逐渐消失。最终,如图5(f)所示,掩模被从半导体晶片6的第二表面一侧完全去除(掩模去除步骤)。这一掩模去除步骤中的高频电源的电功率为设置在100-1000[W]范围内的第二条件。在掩模被完全去除后,停止等离子放电(ST13)。
此后,改变电极之间的距离从而使工艺转换到微缝去除步骤(ST14)。如图10所示,上电极4被再次降低,上电极4和下电极3之间的电极距离被设置为等离子处理条件的第三条件所示的电极距离D3。
接下来,从第三等离子产生气体供应部分23提供用于去除微缝的等离子蚀刻气体(第三等离子产生气体)(ST15)。在这种情况下,使用与等离子划片步骤中的等离子产生气体(第一等离子产生气体)相同类型的气体,也就是,包含作为氟化物气体的六氟化硫以及氦气的混合气体以同样的方式用于微缝去除步骤中。在这种连接中,在与第一等离子产生气体相同类型的气体总是被用做第三等离子产生气体的情况下,可以不设置第三等离子产生气体供应部分23,而第一等离子产生气体供应部分21也可以用作第三等离子产生气体供应部分23。
然后,在供应气体过程中处理室2中的气体压力被检测并与等离子处理条件相比较,从而确保所述压力达到第一条件所示的压力(ST16)。也就是说,在步骤(ST14)和(ST16)中,电极距离和处理室2中的压力被设置为等离子处理的第三条件(第三条件设置步骤)。
在条件设置完成后,高频电源部分18被驱动,高频电压施加在上电极4和下电极3之间,从而开始等离子放电(ST17)。
根据前面所述,包含氟气体的第三等离子产生气体在上电极4和下电极3之间的放电空间中被转换成等离子态。
如图5(g)所示,当这些产生的等离子作用在半导体晶片6上时,残留在被分成单片的半导体元件6c的去除掩模一侧表面(第二表面)上的微缝层6b通过等离子蚀刻被去除(微缝去除步骤)。去除微缝步骤中高频电源的电功率为设置在50-3000[W]范围内的第三条件。当经过预定时间,停止等离子放电(ST18)。
之后,真空泵8停止操作(ST19),排气活页阀7切换从而向大气开放(ST20)。根据前面所述,处理室中的压力恢复到大气压力。然后,真空吸引状态关闭,静电吸引DC电源关闭(ST21)。根据前面所述,被分成单片半导体元件并且被吸引和支撑在保护带30上的半导体晶片6被释放。
之后,完成等离子处理的半导体晶片6被送出(ST22)。在氮气从吸气孔3e吹入的同时,半导体晶片6被吸头27吸引并把持,送至处理室2外部。这样,就完成了等离子处理,其中等离子划片、灰化和等离子蚀刻步骤在同一等离子处理设备中连续地进行。
在这一系列的等离子处理中,如上所述,保护片30全部被半导体晶片6覆盖。因此,保护片30没有暴露在等离子中。从而在保护片30上没有造成损坏,即,在保护片30上未造成热变形。因此,保护片30始终与支撑面3g和半导体晶片6紧密接触并完成保护片的功能。
然后,半导体晶片6连同保护片30被送出至剥片步骤,当半导体晶片6被分割成单片半导体元件6c时,保护片30从已获得的半导体器件的电路形成面层剥除(剥片步骤)。如图5(h)所示,在用于支撑的粘合剂片37被贴到半导体元件6c的第二面上并且每个半导体元件6c保持在粘合剂片37上之后,保护片30被剥除。
如上面解释的那样,在本实施例的半导体器件的制造方法中,首先形成用于确定将半导体晶片划分为单片半导体元件的切割线的掩模。然后,在其上形成掩模的半导体晶片上,进行彼此具有不同目标的等离子处理的三种工艺。
等离子从掩模一侧暴露从而在切割线部分上进行等离子蚀刻并将半导体晶片分割为单片半导体元件的等离子划片步骤,利用等离子去除掩模的掩模去除步骤,以及除去在减小厚度步骤中产生的微缝的微缝去除步骤按照以上顺序连续执行。
用于执行上述一系列等离子处理的等离子处理设备包括:控制处理室压力的压力控制装置;向处理室中选择性提供多种类型的等离子产生气体的等离子产生气体供应装置;以及用于改变下电极与上电极之距离的电极距离改变装置。
如前所述,可以根据处理对象而在同一设备中转换等离子处理条件。因此,通过等离子蚀刻将半导体晶片分割为单片半导体元件的等离子划片步骤、利用等离子去除掩模的掩模去除步骤、以及除去在减小厚度步骤中产生的微缝的微缝去除步骤可以连续地、有效地在同一等离子处理设备上执行。
因此,能够有效解决其中应力消除步骤、掩模形成步骤和等离子划片步骤相继进行的现有技术所引起的多种问题。
可以不需要复杂的制造工艺并在不增加生产线的设备成本和不降低生产效率的情况下来制造半导体器件,在所述制造工艺中,在用于应力消除的等离子处理完成后从等离子处理设备中取出半导体晶片,然后在其上形成掩模,并且该半导体晶片再次被送入等离子处理设备中。进一步地,可以抑止其厚度经过机械加工而减小的非常薄的半导体晶片在处理过程之间其输运和处理时发生损坏。因此可以提高工艺的成品率。
在本实施例中,提供了一个实例,其中利用含有氟气体的某种混合气体来执行等离子划片步骤。然而,等离子划片步骤可以在多种类型的混合气体逐步改变的情况下进行。例如,等离子产生气体供应装置的构造及工艺可按如下方式改变:半导体晶片的二氧化硅层由等离子氟化氢气体蚀刻,而保护膜(钝化膜)由氧气等离子蚀刻。
工业适用性
根据本发明的半导体器件的制造方法,其上形成有用于确定将半导体晶片分割为单片半导体元件的切割线的掩模的半导体晶片,将经过以下步骤:当半导体晶片暴露于来自掩模一侧的等离子时,通过在切割线上进行等离子蚀刻将半导体晶片分割为单片的等离子划片步骤;利用等离子去除掩模的掩模去除步骤;除去在减小厚度步骤中产生的微缝的微缝去除步骤。当这些步骤按以上顺序连续执行时,半导体器件的制造工艺被简化,从而降低了设备成本并提高了生产效率。进一步地,能够在半导体晶片被输运和处理时避免其损坏,提高了机械加工的成品率。
根据本发明的等离子处理设备和等离子处理方法,等离子处理设备包括:控制处理室压力的压力控制装置;向处理室中选择性提供多种类型的等离子产生气体的等离子产生气体供应装置;以及改变第一电极和第二电极之间的电极距离的电极距离改变装置,进一步地,通过等离子蚀刻将半导体晶片分割为单片半导体元件的等离子划片步骤、利用等离子去除掩模的掩模去除步骤、以及除去在减小厚度步骤中产生的微缝的微缝去除步骤可以连续地、有效地通过同一等离子处理设备来执行。

Claims (26)

1.一种制造半导体器件的方法,其中在其第一表面上形成有多个半导体元件的半导体晶片被分割为单片半导体元件以获得厚度不超过100μm的半导体器件,该方法包括:
贴片步骤,向所述第一表面贴上可以剥除的保护片;
减小厚度步骤,对与所述第一表面相反的第二表面通过机械加工进行刮削使得所述半导体晶片的厚度减小到不大于100μm;
掩模形成步骤,在所述第二表面上形成用于确定将所述半导体晶片分割为单片的切割线的掩模;
等离子划片步骤,当所述半导体晶片从所述掩模一侧暴露于等离子时,通过在所述切割线上进行等离子蚀刻将所述半导体晶片分割为单片;
掩模去除步骤,利用等离子去除所述掩模;
微缝去除步骤,通过在已经去除所述掩模的所述第二表面上进行等离子蚀刻来去除在所述减小厚度步骤中在所述第二表面上产生的微缝;以及
剥片步骤,从已获得的作为单片的每个半导体器件上剥除所述保护片。
2.权利要求1的半导体器件制造方法,其中所述等离子划片步骤、所述掩模去除步骤和所述微缝去除步骤通过同一等离子处理设备执行。
3.权利要求1的半导体器件制造方法,其中在完成所述微缝去除步骤之后将一粘合剂片附着在所述第二表面上,然后剥除所述保护片。
4.权利要求1或2的半导体器件制造方法,其中至少含有氟气体的混合气体用作等离子产生气体以用于所述等离子划片步骤中。
5.权利要求1或2的半导体器件制造方法,其中含有氧的气体用作等离子产生气体以用于所述掩模去除步骤中。
6.权利要求1或2的半导体器件制造方法,其中与用于所述等离子划片步骤中的等离子产生气体相同类型的气体用作用于所述微缝去除步骤中的等离子产生气体。
7.权利要求1或2的半导体器件制造方法,其中至少含有氟气体的混合气体用作等离子产生气体以用于所述微缝去除步骤中。
8.权利要求7的半导体器件制造方法,其中与用于所述等离子划片步骤中的等离子产生气体相同类型的气体用作用于所述微缝去除步骤中的等离子产生气体。
9.一种通过在半导体晶片上进行等离子处理来执行等离子划片、去除掩模和去除微缝的等离子处理设备,在该半导体晶片中,在其上形成有半导体元件的第一表面上贴上保护片,而在与所述第一表面相反的第二表面上形成用于确定将所述半导体晶片划分为单片半导体元件的切割线的掩模,所述等离子设备包括:
一处理室;
一在所述处理室中的具有与所述保护片紧密接触的一平面的第一电极;
一在所述处理室中的与所述第一电极相对的第二电极;
一支撑装置,其用于在所述保护片与所述平面紧密接触的情况下通过所述第一电极支撑所述半导体晶片;
一减压装置,其用来将所述处理室中的压力减小至一预设值;
一等离子产生气体供应装置,其用于向所述处理室中选择性地提供多种类型的等离子产生气体;
一压力控制装置,其用于在提供等离子产生气体时控制所述处理室中的压力;
一高频电源部分,其用于向所述第一电极施加高频电压以将供应到所述处理室中的所述等离子产生气体转化为等离子态;以及
一电极距离改变装置,其用来改变所述第一电极和所述第二电极之间的距离;
其中所述电极距离改变装置使得在去除所述掩模情况下的所述第一电极和第二电极之间的电极距离大于在等离子划片和去除微缝情况下的电极距离。
10.权利要求9的等离子处理设备,其中所述支撑装置包括一真空吸引装置,其经由开向所述平面的多个抽气孔通过真空吸引所述保护片。
11.权利要求9的等离子处理设备,其中所述保护片包括一绝缘层,所述平面由与所述第一电极的材料相同的导电材料制成,以及
所述支撑装置包括一DC电压供应装置,其在DC电压施加到所述电极时利用所述半导体晶片和所述平面之间的库仑力来静电吸引所述半导体晶片,所述半导体晶片与所述平面通过所述保护片彼此分隔。
12.权利要求9的等离子处理设备,其中在所述等离子划片步骤和所述微缝去除步骤中,所述等离子产生气体供应装置向所述处理室中提供包含氟气体的混合气体。
13.权利要求9的等离子处理设备,其中在所述等离子划片步骤和所述微缝去除步骤中,所述等离子产生气体供应装置向所述处理室中提供相同的包含氟气体的混合气体。
14.权利要求9的等离子处理设备,其中在所述掩模去除步骤中,所述等离子产生气体供应装置向所述处理室中提供至少包含氧的气体。
15.权利要求9的等离子处理设备,还包括一用于冷却所述第一电极的冷却装置。
16.一种等离子处理方法,其中通过在半导体晶片上进行等离子处理来执行等离子划片、去除掩模和去除微缝的步骤,在该半导体晶片中,在具有半导体元件的其第一表面上附着保护片,在与所述第一表面相反一侧的第二表面上形成一用于确定将所述半导体晶片划分为单片半导体元件的切割线的掩模,该等离子处理方法包括:
晶片支撑步骤,其中在所述保护片与处理室中所述第一电极的一平面紧密接触的情况下利用第一电极支撑所述半导体晶片;
第一条件设定步骤,其中第一电极和布置为与该第一电极相对的第二电极之间的距离以及所述处理室中的压力被设定为第一条件;
等离子划片步骤,其中当第一等离子产生气体被供应到所述处理室中并在所述第一电极和所述第二电极之间施加高频电压以使所述第一等离子产生气体转化为等离子态时,等离子蚀刻所述切割线的部分;
第二条件设定步骤,其中所述电极之间的所述距离与所述处理室中的所述压力被设定为第二条件;
掩模去除步骤,其中当第二等离子产生气体被供应到所述处理室中并在所述第一电极和所述第二电极之间施加高频电压以使所述第二等离子产生气体转化为等离子态时,通过灰化去除所述掩模;
第三条件设定步骤,其中所述电极之间的所述距离与所述处理室中的所述压力被设定为第三条件;以及
微缝去除步骤,其中当第三等离子产生气体被供应到所述处理室中并在所述第一电极和所述第二电极之间施加高频电压以使所述第三等离子产生气体转化为等离子态时,通过等离子蚀刻去除在所述掩模已被去除的所述第二表面上留下的微缝。
17.权利要求16的等离子处理方法,其中所述第一等离子产生气体为包含氟气体的混合气体。
18.权利要求16的等离子处理方法,其中所述第二等离子产生气体包含氧。
19.权利要求16的等离子处理方法,其中所述第三等离子产生气体为包含氟气体的混合气体。
20.权利要求16的等离子处理方法,其中所述第一等离子产生气体和所述第三等离子产生气体是相同类型的混合气体。
21.权利要求16的等离子处理方法,其中在所述第一条件下所述处理室中的所述压力设置在5至300Pa的范围内,所述电极距离设置在5至50mm的范围内。
22.权利要求16的等离子处理方法,其中在所述第二条件下所述处理室中的所述压力设置在5至100Pa的范围内,所述电极距离设置在50至100mm的范围内。
23.权利要求16的等离子处理方法,其中在所述第三条件下所述处理室中的所述压力设置在300至2000Pa的范围内,所述电极距离设置在5至20mm的范围内。
24.权利要求21的等离子处理方法,其中在所述等离子划片步骤中所述高频电源的电功率为500至3000W。
25.权利要求22的等离子处理方法,其中在所述掩模去除步骤中所述高频电源的电功率为100至1000W。
26.权利要求23的等离子处理方法,其中在所述微缝去除步骤中所述高频电源的电功率为50至3000W。
CNB2003801004419A 2002-11-20 2003-11-20 半导体器件制造方法、等离子处理设备及等离子处理方法 Expired - Lifetime CN1329974C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP336416/2002 2002-11-20
JP336415/2002 2002-11-20
JP2002336415A JP4013745B2 (ja) 2002-11-20 2002-11-20 プラズマ処理方法

Publications (2)

Publication Number Publication Date
CN1692492A CN1692492A (zh) 2005-11-02
CN1329974C true CN1329974C (zh) 2007-08-01

Family

ID=32700261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801004419A Expired - Lifetime CN1329974C (zh) 2002-11-20 2003-11-20 半导体器件制造方法、等离子处理设备及等离子处理方法

Country Status (2)

Country Link
JP (1) JP4013745B2 (zh)
CN (1) CN1329974C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
GB2417251A (en) * 2004-08-18 2006-02-22 Nanofilm Technologies Int Removing material from a substrate surface using plasma
CN100517645C (zh) * 2005-01-24 2009-07-22 松下电器产业株式会社 半导体芯片的制造方法及半导体芯片
JP4554419B2 (ja) * 2005-04-06 2010-09-29 株式会社ディスコ ウェーハの分割方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4972908B2 (ja) * 2005-10-25 2012-07-11 富士電機株式会社 半導体素子の製造方法
DE102007022431A1 (de) * 2007-05-09 2008-11-13 Leybold Optics Gmbh Behandlungssystem für flache Substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5246001B2 (ja) 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5212346B2 (ja) * 2009-12-11 2013-06-19 株式会社デンソー プラズマ発生装置
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5591181B2 (ja) 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US9673037B2 (en) * 2011-05-31 2017-06-06 Law Research Corporation Substrate freeze dry apparatus and method
US9356092B2 (en) * 2013-09-12 2016-05-31 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
US9559007B1 (en) * 2015-09-30 2017-01-31 Semicondudtor Components Industries, Llc Plasma etch singulated semiconductor packages and related methods
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックIpマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6469854B2 (ja) * 2015-11-09 2019-02-13 古河電気工業株式会社 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
JP7229631B2 (ja) * 2018-09-06 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP2020102588A (ja) * 2018-12-25 2020-07-02 株式会社ディスコ ウェーハの加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888882A (en) * 1996-04-04 1999-03-30 Deutsche Itt Industries Gmbh Process for separating electronic devices
US6239036B1 (en) * 1998-12-03 2001-05-29 Matsushita Electric Industrial Co., Ltd. Apparatus and method for plasma etching
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888882A (en) * 1996-04-04 1999-03-30 Deutsche Itt Industries Gmbh Process for separating electronic devices
US6239036B1 (en) * 1998-12-03 2001-05-29 Matsushita Electric Industrial Co., Ltd. Apparatus and method for plasma etching
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210204A (zh) * 2015-03-13 2017-09-26 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带
CN107210204B (zh) * 2015-03-13 2021-08-03 古河电气工业株式会社 半导体晶片的处理方法、半导体芯片和表面保护带

Also Published As

Publication number Publication date
JP4013745B2 (ja) 2007-11-28
CN1692492A (zh) 2005-11-02
JP2004172364A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
CN1329974C (zh) 半导体器件制造方法、等离子处理设备及等离子处理方法
EP1659624B1 (en) Method of manufacturing a semiconductor device
CN100356549C (zh) 半导体晶片的切割方法和切割方法中使用的保护片
CN100517646C (zh) 半导体芯片的制造方法
JP3966168B2 (ja) 半導体装置の製造方法
KR100949953B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US6969669B2 (en) Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer
CN101160652A (zh) 半导体芯片的制造方法和半导体芯片
US20050279459A1 (en) Plasma treating apparatus and plasma treating method
CN101504927B (zh) 等离子体处理装置用基板放置台、等离子体处理装置
CN106024566A (zh) 等离子处理装置以及等离子处理方法
JPH06188305A (ja) 被吸着体の離脱装置および被吸着体の離脱方法およびプラズマ処理装置
JPS62120931A (ja) 静電チヤツク装置
US5986873A (en) Creating surface topography on an electrostatic chuck with a mandrel
JP3829639B2 (ja) 水晶板の製造方法
JP2002308648A (ja) 水晶板のプラズマエッチング装置およびプラズマエッチング方法
JPH07335628A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070801