JP4013745B2 - プラズマ処理方法 - Google Patents
プラズマ処理方法 Download PDFInfo
- Publication number
- JP4013745B2 JP4013745B2 JP2002336415A JP2002336415A JP4013745B2 JP 4013745 B2 JP4013745 B2 JP 4013745B2 JP 2002336415 A JP2002336415 A JP 2002336415A JP 2002336415 A JP2002336415 A JP 2002336415A JP 4013745 B2 JP4013745 B2 JP 4013745B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- electrode
- gas
- processing method
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェハを分割するための切断線を定めるマスクが形成された半導体ウェハを対象として、プラズマダイシング、マスク除去およびマイクロクラック除去の各工程を行うプラズマ処理方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われており、厚みが１００μｍ以下の半導体ウェハが用いられるようになっている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に換えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
この方法では、まず機械加工によって回路形成面の反対面を除去してある程度薄化した状態の半導体ウェハの機械加工面をプラズマ処理することにより、機械加工によって生成したマイクロクラック層を除去するストレスリリーフが行われる。この後半導体ウェハの切断線の部分を除く領域をレジスト膜で覆うマスク形成を行った後、マスク形成面側からプラズマ処理を行うことにより、切断線の部分のシリコンをプラズマエッチングによって除去して切断溝を形成する。そしてこの後マスクを除去することにより、個片の半導体装置が完成する。
【０００５】
【特許文献１】
特開２００２−９３７５２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示す半導体ウェハの切断においては、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態となっていることから、各工程毎に専用の処理装置を用いる必要がある。すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入しなければならない。このため、製造工程が複雑となって製造ラインの設備コスト上昇や生産効率の低下を招くとともに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージが発生しやすく、加工歩留まりの低下が避けられない。
【０００７】
そこで本発明は、半導体ウェハを分割するための切断線を定めるマスクが形成された半導体ウェハを対象として、プラズマダイシング、マスク除去およびマイクロクラック除去の各工程を同一処理室内で連続的に行うことができるプラズマ処理方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載のプラズマ処理方法は、半導体素子が形成された第１の面に保護シートが貼り付けられ、前記第１の面の反対側の第２の面に前記半導体素子の個片毎に分割するための切断線を定めるマスクが形成された半導体ウェハを対象としてプラズマ処理を行うことにより、プラズマダイシング、マスク除去、マイクロクラック除去の各工程を行うプラズマ処理方法であって、処理室内において前記保護シートを第１の電極の平面に密着させた状態で前記半導体ウェハを第１の電極に保持するウェハ保持工程と、ウェハ保持工程の後、前記第１の電極とこの第１の電極に対して対向配置された第２の電極との電極間距離ならびに処理室内の圧力を第１の条件に設定したうえで、前記処理室内に第１のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第１のプラズマ発生用ガスをプラズマ状態に移行させることにより前記切断線の部分をプラズマエッチングするプラズマダイシング工程と、プラズマダイシング工程の後、前記電極間距離ならびに処理室内の圧力を第２の条件に設定したうえで、前記処理室内に第２のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第２のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクをアッシングによって除去するマスク除去工程と、マスク除去工程の後、前記電極間距離ならびに処理室内の圧力を第３の条件に設定したうえで、前記処理室内に第３のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第３のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクが除去された第２の面に残存するマイクロクラックをプラズマエッチングによって除去するマイクロクラック除去工程とを含み、プラズマダイシング工程、マスク除去工程及びマイクロクラック除去工程を前記処理室内で連続して行う。
【００１７】
請求項２記載のプラズマ処理方法は、請求項１記載のプラズマ処理方法であって、前記第１のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスである。
【００１８】
請求項３記載のプラズマ処理方法は、請求項１又は２に記載のプラズマ処理方法であって、前記第２のプラズマ発生用ガスが、酸素を含む。
【００１９】
請求項４記載のプラズマ処理方法は、請求項１乃至３のいずれかに記載のプラズマ処理方法であって、前記第３のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスである。
【００２０】
請求項５記載のプラズマ処理方法は、請求項１乃至４のいずれかに記載のプラズマ処理方法であって、前記第１のプラズマ発生用ガスと第３のプラズマ発生用ガスが同一種類の混合ガスである。
【００２１】
請求項６記載のプラズマ処理方法は、請求項１乃至５のいずれかに記載のプラズマ処理方法であって、前記第１の条件における処理室の圧力が５〜３００［Ｐａ］の範囲で設定され、前記電極間距離が５〜５０［ｍｍ］の範囲で設定される。
【００２２】
請求項７記載のプラズマ処理方法は、請求項１乃至６のいずれかに記載のプラズマ処理方法であって、前記第２の条件における処理室の圧力が５〜１００［Ｐａ］の範囲で設定され、前記電極間距離が５０〜１００［ｍｍ］の範囲で設定される。
【００２３】
請求項８記載のプラズマ処理方法は、請求項１乃至７のいずれかに記載のプラズマ処理方法であって、前記第３の条件における処理室の圧力が３００〜２０００［Ｐａ］の範囲で設定され、前記電極間距離が５〜２０［ｍｍ］の範囲で設定される。
【００２４】
請求項９記載のプラズマ処理方法は、請求項６記載のプラズマ処理方法であって、前記プラズマダイシング工程における高周波電源のパワーが５００〜３０００［Ｗ］である。
【００２５】
請求項１０記載のプラズマ処理方法は、請求項７記載のプラズマ処理方法であって、前記マスク除去工程における高周波電源のパワーが１００〜１０００［Ｗ］である。
【００２６】
請求項１１記載のプラズマ処理方法は、請求項８記載のプラズマ処理方法であって、前記マイクロクラック除去工程における高周波電源のパワーが５０〜３０００［Ｗ］である。
【００２７】
本発明によれば、プラズマ処理条件を処理目的に応じて切り換えることにより、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをアッシングによって除去するマスク除去工程と、マイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理室内で連続して効率よく行うことができる。
【００２８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の側断面図、図２は本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図、図３は本発明の一実施の形態のプラズマ処理装置の断面図、図４は本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図、図５は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図６は本発明の一実施の形態のプラズマ処理方法のフロー図、図７、図８，図９，図１０は本発明の一実施の形態のプラズマ処理装置の側断面図、図１１は本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルである。
【００２９】
まず図１〜図４を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、厚みが１００μｍ以下の半導体装置を得る半導体装置の製造過程において使用されるものである。
【００３０】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシング、マスク除去、マイクロクラック除去の各工程が行われる。
【００３１】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３（第１の電極）が配置されており、下部電極３の上方には上部電極４（第２の電極）が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００３２】
下部電極３は、処理室２の底部を埋める形で装着された２層の絶縁体５Ａ，５Ｂに周囲を取り囲まれ、処理室２の底の中央部に処理対象物を保持する上面を露呈させて固定された状態で配設されている。下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５Ｃを介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。
【００３３】
上部電極４は、下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構２４（図７）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構２４は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離Ｄ（図２参照）を変更することができる。
【００３４】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面（平面）となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、下部電極３が真空チャンバ１内に装着された状態では、図１に示すように、絶縁被覆層３ｆの外縁部は部分的に絶縁体５Ａによって覆われる。これにより、下部電極３の外縁部は放電空間２ｂ内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００３５】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面（図２において下面側）の回路形成面（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。
【００３６】
保護シート３０は、ポリイミドなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した絶縁層を含んだ構成となっており、粘着材により半導体ウェハ６の回路形成面に剥離可能に貼り付けられる。保護シート３０が貼り付けられた半導体ウェハ６を下部電極３に保持させる際には、後述するようにこの絶縁層が半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００３７】
また保護シート３０の材質としては、後述のプラズマダイシングにおいて半導体ウェハ６の主材質であるシリコンよりもエッチングされにくい材質が選定されている。これにより、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でないことによって、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合にあっても、保護シート３０がエッチングストップ層として機能するようになっている。
【００３８】
回路形成面の反対側（図２において上側）の裏面（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。
【００３９】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ２ガス供給部１３に選択的に接続させることができる。
【００４０】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００４１】
また吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００４２】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００４３】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ２８（図１において図示省略、図５参照）を備えており、この圧力センサ２８の圧力計測結果に基づいて、後述する制御部３３（図５）が真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００４４】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００４５】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。
【００４６】
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９およびガス切換バルブ２０を介して第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３に接続されている。第１のプラズマ発生用ガス供給部２１、第３のプラズマガス供給部２３は、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスを供給する。また第２のプラズマ発生用ガス供給部２２は、酸素ガス（Ｏ２）を含むガスを供給する。
【００４７】
ガス切換バルブ２０を切換えることにより、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３のいずれかから、プラズマ発生用ガスをガス吹出部４ｅより放電空間内に供給することができる。したがって、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２、第３のプラズマ発生用ガス供給部２３およびガス切換バルブ２０は、処理室２内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段となっている。
【００４８】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を制御部３３からの指令に従って制御することにより、放電空間内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサ２８によって検出された処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００４９】
なお、処理室２内の圧力を制御する圧力制御手段としては、処理室２内に供給されるガス流量を調整する上述方法以外の周知技術、例えば真空室２から外部へ排出される気体の排気量を制御する方法など用いてもよい。この方法としては、真空ポンプ８として可変容量型のものを用い、制御部３３によって真空ポンプ８の排気容量を制御するようにしてもよく、また排気孔１ａに開度を調整自在に変更可能な開度調整弁を設け、この開度調整弁を制御部３３によって制御するようにしてもよい。
【００５０】
下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００５１】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図３（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部３１参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００５２】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００５３】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００５４】
上部電極４には冷却用の冷媒流路４ｄが設けられており、冷媒流路４ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路４ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した上部電極４が冷却される。
【００５５】
処理室２の側面には、処理対象物の出し入れ用の開口部１ｂが設けられている（図７参照）。開口部１ｂの外側には扉開閉機構２６によって昇降する扉２５が設けられており、扉２５を昇降させることにより開口部１ｂが開閉される。図７は、扉２５を下降させて開口部１ｂを開放した状態で半導体ウェハ６を出し入れする状態を示している。
【００５６】
半導体ウェハ６の出し入れ時には、電極昇降機構２４により上部電極４を上昇させて、下部電極３上に搬送用のスペースを確保する。そしてこの状態で、半導体ウェハ６を吸着保持した吸着ヘッド２７を、アーム２７ａを操作することによって開口部１ｂを介して処理室２内に進入させる。これにより、下部電極３上への半導体ウェハ６の搬入および処理済みの半導体ウェハ６（半導体装置）の搬出が行われる。
【００５７】
次に図４を参照して、プラズマ処理装置の制御系の構成について説明する。図４において、制御部３３には各種のデータや処理プログラムを記憶する記憶部３４が接続されており、記憶部３４はプラズマ処理条件３４ａや、プラズマ処理の動作プログラム３４ｂを記憶する。操作・入力部３５はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部３６はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。
【００５８】
ここでプラズマ処理条件３４ａについて、図１１のデータテーブルを参照して説明する。プラズマ処理条件３４ａには、後述するようにプラズマダイシング工程、マスク除去のためのアッシング工程、マイクロクラック除去を行うプラズマストレスリリーフ工程の各プロセスにそれぞれ対応する第１の条件、第２の条件、第３の条件が含まれている。図１１に示すように、プラズマ処理条件は、高周波電源出力を示すＲＦパワー［Ｗ］、圧力［Ｐａ］、電極間距離［ｍｍ］の各項目より成り、これらの各項目について、各プロセス毎に最適な条件データが記憶部３４に記憶されている。
【００５９】
プラズマダイシングにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が５〜３００［Ｐａ］、電極間距離が５〜５０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第１の条件として記憶部３４に記憶されている。
【００６０】
またアッシングにおける条件データとして許容できる範囲は、ＲＦパワーが１００〜１０００［Ｗ］、処理圧力が５〜１００［Ｐａ］、電極間距離が５０〜１００［ｍｍ］となっており、この範囲内で最適と考えられる数値が第２の条件として記憶部３４に記憶されている。
【００６１】
そしてプラズマストレスリリーフにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が３００〜２０００［Ｐａ］、電極間距離が５〜２０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第３の条件として記憶部３４に記憶されている。
【００６２】
なお、プラズマダイシング工程、アッシング工程、プラズマストレスリリーフ工程でＲＦパワーを変更しないような場合には、第１〜第３の条件としてＲＦパワーの条件を個別に設定しなくてもよい。
【００６３】
動作プログラム３４ｂに基づいて実行されるプラズマ処理動作においては、制御部３３が、ガス切換バルブ２０，ガス流量調整部１９，ガスライン切換バルブ１１、高周波電源部１７，静電吸着用ＤＣ電源部１８，排気切換バルブ１７，真空ポンプ８．真空吸着ポンプ１２，扉開閉機構２６，電極昇降機構２４の各部を制御する。
【００６４】
このとき、圧力センサ２８の圧力検出結果および上述のプラズマ処理条件３４ａに基づいて、制御部３３がガス切換バルブ２０，ガス流量調整部１９を制御することにより圧力が設定される。同様に、制御部３３が高周波電源部１７，電極昇降機構２４を制御することにより、電極間距離Ｄおよび高周波電源出力がプラズマ処理条件に設定される。
【００６５】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの半導体装置の製造方法の過程において実行されるプラズマ処理方法について、図５に沿って各図を参照しながら説明する。
【００６６】
まず図５（ａ）において、６は複数の半導体素子が形成された薄化処理前の半導体ウェハであり、この状態では１００μｍを超える厚みとなっている。薄化処理に先立って、半導体ウェハ６の回路形成面（第１の面）６ａには、粘着材によって剥離可能な保護シート３０が貼り付けられる（シート貼付け工程）。このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００６７】
次いで図５（ｂ）に示すように、回路形成面の反対側の裏面（第２の面）を機械加工によって削り取ることにより、半導体ウェハの厚みｔを１００μｍ以下にする（薄化工程）。この薄化工程においては、裏面の機械加工面にマイクロクラック層６ｂが生成する。このマイクロクラック層６ｂは半導体ウェハ６の抗折強度を低下させるため、後工程において除去される。
【００６８】
次に、薄化工程後の裏面に、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を定めるマスクを形成する（マスク形成工程）。まず図５（ｃ）に示すように、裏面に樹脂より成るレジスト膜３１を半導体ウェハ６の全面を覆って形成する。次いで、図５（ｄ）に示すように、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
【００６９】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図６のフローに沿って各図を参照して説明する。まず図７に示すように、マスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。この搬入動作に際しては、上部電極４を電極昇降機構２４によって上昇させた状態で、アーム２７ａを操作して、吸着ヘッド２７にマスク形成面側を保持された半導体ウェハ６を開口部１ｂから処理室２内に搬入し、半導体ウェハ６を下部電極３上に載置する。
【００７０】
次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する（ウェハ保持工程）。
【００７１】
この後、図８に示すように扉２５が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件の第１の条件に示す電極間距離Ｄ１に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、第１のプラズマ発生用ガス供給部２１から６フッ化硫黄とヘリウムの混合ガスより成るプラズマダイシング用ガス（第１のプラズマ発生用ガス）を供給する（ＳＴ５）。
【００７２】
そしてガス供給過程において、処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ６）。すなわち、（ＳＴ３）、（ＳＴ６）においては、下部電極３とこの下部電極３に対して対向配置された上部電極４との電極間距離Ｄならびに処理室２内の圧力を、プラズマ処理条件の第１の条件に設定する（第１の条件設定工程）。
【００７３】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ７）。これにより、上部電極４と下部電極３との間の放電空間において、フッ素系のガスを含む第１のプラズマ発生用ガスをプラズマ状態に移行させる。このプラズマ発生により、６フッ化硫黄などのフッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、フッ素系ガスのプラズマによってプラズマエッチングされる。
【００７４】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００７５】
そしてこのプラズマエッチングが進行することにより、図５（ｅ）に示すように半導体ウェハ６には切断線３１ｂの部分のみに切断溝６ｄが形成され、この切断溝６ｄの深さが半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は図５（ｅ）に示すように、半導体素子６ｃの個片毎に分割される（プラズマダイシング工程）。このプラズマダイシング工程における高周波電源のパワーは、５００〜３０００［Ｗ］の範囲で設定された第１の条件である。そして所定のプラズマ処理時間が経過してプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ８）。
【００７６】
この後、プラズマアッシング工程に移行するための電極間距離変更をおこなう（ＳＴ９）。すなわち、図９に示すように上部電極４を上昇させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第２の条件に示す電極間距離Ｄ２に設定する。マスク除去を行う際の電極間距離Ｄ２は、前述のプラズマダイシングにおける電極間距離Ｄ１および次に述べるマイクロクラック除去時の電極間距離Ｄ３よりも広く設定するようにしている。
【００７７】
次いで第２のプラズマ発生用ガス供給部２２からプラズマアッシング用ガス（第２のプラズマ発生用ガス）を供給する（ＳＴ１０）。そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第２の条件に示す圧力に到達したことを確認する（ＳＴ１１）。すなわち、（ＳＴ９）、（ＳＴ１１）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第２の条件に設定する（第２の条件設定工程）。
【００７８】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１２）。これにより、上部電極４と下部電極３との間の放電空間において、酸素ガスを含む第２のプラズマ発生用ガスをプラズマ状態に移行させる。このようにして発生したプラズマが、半導体ウェハ６のマスク形成面側（第２の面側）に作用することにより、有機物よりなるレジスト膜３１ａは酸素ガスのプラズマによってアッシング（灰化）される。
【００７９】
そしてこのアッシングが進行することにより、レジスト膜３１ａが徐々に消滅し、ついには図５（ｆ）に示すように半導体ウェハ６の第２の面側からマスクが完全に除去される（マスク除去工程）。このマスク除去工程における高周波電源のパワーは１００〜１０００［Ｗ］の範囲で設定された第２の条件である。そしてマスクが完全に除去された後、プラズマ放電を停止する（ＳＴ１３）。
【００８０】
この後、マイクロクラック除去工程に移行するための電極間距離変更をおこなう（ＳＴ１４）。すなわち、図１０に示すように上部電極４を再度下降させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第３の条件に示す電極間距離Ｄ３に設定する。
【００８１】
次いで第３のプラズマ発生用ガス供給部２３からマイクロクラック除去のためのプラズマエッチング用ガス（第３のプラズマ発生用ガス）を供給する（ＳＴ１５）。ここでは、プラズマダイシング工程で使用するプラズマ発生用ガス（第１のプラズマ発生用ガス）と同一種類のガス、すなわちフッ素系ガスである６フッ化硫黄とヘリウムの混合ガスをマイクロクラック除去工程においても同様に使用するようにしている。なお第３のプラズマ発生用ガスとして、常に第１のプラズマ発生用ガスと同一種類のガスを用いる場合には、第３のプラズマ発生用ガス供給部２３を設けずに、第１のプラズマ発生用ガス供給部２１を共用するようにしてもよい。
【００８２】
そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ１６）。すなわち、（ＳＴ１４）、（ＳＴ１６）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第３の条件に設定する（第３の条件設定工程）。
【００８３】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１７）。
【００８４】
これにより、上部電極４と下部電極３との間の放電空間において、フッ素系ガスを含む第３のプラズマ発生用ガスをプラズマ状態に移行させる。
【００８５】
このようにして発生したプラズマを、半導体ウェハ６に作用させることにより、図５（ｇ）に示すように、個片に分割された半導体素子６ｃのマスク除去側の面（第２の面）に残留したマイクロクラック層６ｂが、プラズマエッチングによって除去される（マイクロクラック除去工程）。このマイクロクラック除去工程における高周波電源のパワーは、５０〜３０００［Ｗ］の範囲で設定された第３の条件である。そして所定のプラズマ処理時間が経過したならば、プラズマ放電を停止する（ＳＴ１８）。
【００８６】
この後、真空ポンプ８の作動を停止し（ＳＴ１９）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ２０）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ＳＴ２１）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００８７】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ２２）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。これにより、プラズマダイシング、アッシングおよびプラズマエッチングの各工程を同一のプラズマ処理装置で連続して行うプラズマ処理が終了する。
【００８８】
この一連のプラズマ処理においては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００８９】
そして、保護シート３０とともに搬出された半導体ウェハ６は、シート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面から、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図５（ｈ）に示すように、保持用の粘着シート３７を半導体素子６ｃの第２の面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００９０】
上記説明したように、本実施の形態に示す半導体装置の製造方法においては、半導体ウェハを機械加工して薄化した後の半導体ウェハに、まず半導体素子の個片毎に分割するための切断線を定めるマスクを形成する。そしてこのマスクが形成された半導体ウェハを対象として、目的が異なる３つのプラズマ処理のプロセスを実行するようにしている。
【００９１】
すなわち、マスク側からプラズマを照射して切断線の部分をプラズマエッチングして半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを、同一のプラズマ処理装置によって上述順序で連続して行うようにしている。
【００９２】
そして上記一連のプラズマ処理を行うためのプラズマ処理装置を、処理室内の圧力を制御する圧力制御手段と、前記処理室内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段と、下部電極および上部電極との間の電極間距離を変更する電極間距離変更手段とを備えた構成としている。
【００９３】
これにより、同一装置においてプラズマ処理条件を処理目的に応じて切り換えることが可能となり、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理装置で連続して効率よく行うことができる。
【００９４】
したがって、従来技術において示されているように、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態における種々の課題を有効に解決することができる。
【００９５】
すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入することによる製造工程の複雑化、およびこれに伴う製造ラインの設備コスト上昇や生産効率の低下を招くことなく、半導体装置の製造を行うことができる。さらに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージを最小限に抑えることができ、加工歩留まりを向上させることが可能となっている。
【００９６】
なお本実施の形態では、プラズマダイシング工程をフッ素系のガスを含んだ１種類の混合ガスのプラズマを利用して行う例を示したが、プラズマダイシング工程を複数種類のガスを段階的に切り換えながら行ってもよい。例えば半導体ウェハのＳｉＯ２層のエッチングを水素結合を有するフッ素系のガスのプラズマで行い、保護膜（パッシべーション膜）のエッチングを酸素ガスのプラズマで行うように、プラズマ発生用ガス供給手段の構成やプロセスを変更してもよい。
【００９７】
【発明の効果】
本発明によれば、プラズマ処理条件を処理目的に応じて切り換えることにより、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをアッシングによって除去するマスク除去工程と、マイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理室内で連続して効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の側断面図
【図２】本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の一実施の形態のプラズマ処理装置の断面図
【図４】本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図
【図５】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図６】本発明の一実施の形態のプラズマ処理方法のフロー図
【図７】本発明の一実施の形態のプラズマ処理装置の側断面図
【図８】本発明の一実施の形態のプラズマ処理装置の側断面図
【図９】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１０】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１１】本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルを示す図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
３ｇ 保持面
４ 上部電極
６ 半導体ウェハ
６ａ 回路形成面
６ｃ 半導体素子
８ 真空ポンプ
１２ 真空吸着ポンプ
１７ 高周波電源部
１８ 静電吸着用ＤＣ電源部
２１ 第１のプラズマ発生用ガス供給部
２２ 第２のプラズマ発生用ガス供給部
２３ 第３のプラズマ発生用ガス供給部
３０ 保護シート
３１、３１ａ レジスト膜
３１ｂ 切断線
３７ 粘着シート
【発明の属する技術分野】
本発明は、半導体ウェハを分割するための切断線を定めるマスクが形成された半導体ウェハを対象として、プラズマダイシング、マスク除去およびマイクロクラック除去の各工程を行うプラズマ処理方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われており、厚みが１００μｍ以下の半導体ウェハが用いられるようになっている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に換えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
この方法では、まず機械加工によって回路形成面の反対面を除去してある程度薄化した状態の半導体ウェハの機械加工面をプラズマ処理することにより、機械加工によって生成したマイクロクラック層を除去するストレスリリーフが行われる。この後半導体ウェハの切断線の部分を除く領域をレジスト膜で覆うマスク形成を行った後、マスク形成面側からプラズマ処理を行うことにより、切断線の部分のシリコンをプラズマエッチングによって除去して切断溝を形成する。そしてこの後マスクを除去することにより、個片の半導体装置が完成する。
【０００５】
【特許文献１】
特開２００２−９３７５２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示す半導体ウェハの切断においては、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態となっていることから、各工程毎に専用の処理装置を用いる必要がある。すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入しなければならない。このため、製造工程が複雑となって製造ラインの設備コスト上昇や生産効率の低下を招くとともに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージが発生しやすく、加工歩留まりの低下が避けられない。
【０００７】
そこで本発明は、半導体ウェハを分割するための切断線を定めるマスクが形成された半導体ウェハを対象として、プラズマダイシング、マスク除去およびマイクロクラック除去の各工程を同一処理室内で連続的に行うことができるプラズマ処理方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載のプラズマ処理方法は、半導体素子が形成された第１の面に保護シートが貼り付けられ、前記第１の面の反対側の第２の面に前記半導体素子の個片毎に分割するための切断線を定めるマスクが形成された半導体ウェハを対象としてプラズマ処理を行うことにより、プラズマダイシング、マスク除去、マイクロクラック除去の各工程を行うプラズマ処理方法であって、処理室内において前記保護シートを第１の電極の平面に密着させた状態で前記半導体ウェハを第１の電極に保持するウェハ保持工程と、ウェハ保持工程の後、前記第１の電極とこの第１の電極に対して対向配置された第２の電極との電極間距離ならびに処理室内の圧力を第１の条件に設定したうえで、前記処理室内に第１のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第１のプラズマ発生用ガスをプラズマ状態に移行させることにより前記切断線の部分をプラズマエッチングするプラズマダイシング工程と、プラズマダイシング工程の後、前記電極間距離ならびに処理室内の圧力を第２の条件に設定したうえで、前記処理室内に第２のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第２のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクをアッシングによって除去するマスク除去工程と、マスク除去工程の後、前記電極間距離ならびに処理室内の圧力を第３の条件に設定したうえで、前記処理室内に第３のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第３のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクが除去された第２の面に残存するマイクロクラックをプラズマエッチングによって除去するマイクロクラック除去工程とを含み、プラズマダイシング工程、マスク除去工程及びマイクロクラック除去工程を前記処理室内で連続して行う。
【００１７】
請求項２記載のプラズマ処理方法は、請求項１記載のプラズマ処理方法であって、前記第１のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスである。
【００１８】
請求項３記載のプラズマ処理方法は、請求項１又は２に記載のプラズマ処理方法であって、前記第２のプラズマ発生用ガスが、酸素を含む。
【００１９】
請求項４記載のプラズマ処理方法は、請求項１乃至３のいずれかに記載のプラズマ処理方法であって、前記第３のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスである。
【００２０】
請求項５記載のプラズマ処理方法は、請求項１乃至４のいずれかに記載のプラズマ処理方法であって、前記第１のプラズマ発生用ガスと第３のプラズマ発生用ガスが同一種類の混合ガスである。
【００２１】
請求項６記載のプラズマ処理方法は、請求項１乃至５のいずれかに記載のプラズマ処理方法であって、前記第１の条件における処理室の圧力が５〜３００［Ｐａ］の範囲で設定され、前記電極間距離が５〜５０［ｍｍ］の範囲で設定される。
【００２２】
請求項７記載のプラズマ処理方法は、請求項１乃至６のいずれかに記載のプラズマ処理方法であって、前記第２の条件における処理室の圧力が５〜１００［Ｐａ］の範囲で設定され、前記電極間距離が５０〜１００［ｍｍ］の範囲で設定される。
【００２３】
請求項８記載のプラズマ処理方法は、請求項１乃至７のいずれかに記載のプラズマ処理方法であって、前記第３の条件における処理室の圧力が３００〜２０００［Ｐａ］の範囲で設定され、前記電極間距離が５〜２０［ｍｍ］の範囲で設定される。
【００２４】
請求項９記載のプラズマ処理方法は、請求項６記載のプラズマ処理方法であって、前記プラズマダイシング工程における高周波電源のパワーが５００〜３０００［Ｗ］である。
【００２５】
請求項１０記載のプラズマ処理方法は、請求項７記載のプラズマ処理方法であって、前記マスク除去工程における高周波電源のパワーが１００〜１０００［Ｗ］である。
【００２６】
請求項１１記載のプラズマ処理方法は、請求項８記載のプラズマ処理方法であって、前記マイクロクラック除去工程における高周波電源のパワーが５０〜３０００［Ｗ］である。
【００２７】
本発明によれば、プラズマ処理条件を処理目的に応じて切り換えることにより、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをアッシングによって除去するマスク除去工程と、マイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理室内で連続して効率よく行うことができる。
【００２８】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の側断面図、図２は本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図、図３は本発明の一実施の形態のプラズマ処理装置の断面図、図４は本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図、図５は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図６は本発明の一実施の形態のプラズマ処理方法のフロー図、図７、図８，図９，図１０は本発明の一実施の形態のプラズマ処理装置の側断面図、図１１は本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルである。
【００２９】
まず図１〜図４を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、厚みが１００μｍ以下の半導体装置を得る半導体装置の製造過程において使用されるものである。
【００３０】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシング、マスク除去、マイクロクラック除去の各工程が行われる。
【００３１】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３（第１の電極）が配置されており、下部電極３の上方には上部電極４（第２の電極）が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００３２】
下部電極３は、処理室２の底部を埋める形で装着された２層の絶縁体５Ａ，５Ｂに周囲を取り囲まれ、処理室２の底の中央部に処理対象物を保持する上面を露呈させて固定された状態で配設されている。下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５Ｃを介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。
【００３３】
上部電極４は、下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構２４（図７）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構２４は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離Ｄ（図２参照）を変更することができる。
【００３４】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面（平面）となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、下部電極３が真空チャンバ１内に装着された状態では、図１に示すように、絶縁被覆層３ｆの外縁部は部分的に絶縁体５Ａによって覆われる。これにより、下部電極３の外縁部は放電空間２ｂ内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００３５】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面（図２において下面側）の回路形成面（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。
【００３６】
保護シート３０は、ポリイミドなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した絶縁層を含んだ構成となっており、粘着材により半導体ウェハ６の回路形成面に剥離可能に貼り付けられる。保護シート３０が貼り付けられた半導体ウェハ６を下部電極３に保持させる際には、後述するようにこの絶縁層が半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００３７】
また保護シート３０の材質としては、後述のプラズマダイシングにおいて半導体ウェハ６の主材質であるシリコンよりもエッチングされにくい材質が選定されている。これにより、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でないことによって、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合にあっても、保護シート３０がエッチングストップ層として機能するようになっている。
【００３８】
回路形成面の反対側（図２において上側）の裏面（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。
【００３９】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ２ガス供給部１３に選択的に接続させることができる。
【００４０】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００４１】
また吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００４２】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００４３】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ２８（図１において図示省略、図５参照）を備えており、この圧力センサ２８の圧力計測結果に基づいて、後述する制御部３３（図５）が真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００４４】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００４５】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。
【００４６】
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９およびガス切換バルブ２０を介して第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３に接続されている。第１のプラズマ発生用ガス供給部２１、第３のプラズマガス供給部２３は、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスを供給する。また第２のプラズマ発生用ガス供給部２２は、酸素ガス（Ｏ２）を含むガスを供給する。
【００４７】
ガス切換バルブ２０を切換えることにより、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３のいずれかから、プラズマ発生用ガスをガス吹出部４ｅより放電空間内に供給することができる。したがって、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２、第３のプラズマ発生用ガス供給部２３およびガス切換バルブ２０は、処理室２内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段となっている。
【００４８】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を制御部３３からの指令に従って制御することにより、放電空間内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサ２８によって検出された処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００４９】
なお、処理室２内の圧力を制御する圧力制御手段としては、処理室２内に供給されるガス流量を調整する上述方法以外の周知技術、例えば真空室２から外部へ排出される気体の排気量を制御する方法など用いてもよい。この方法としては、真空ポンプ８として可変容量型のものを用い、制御部３３によって真空ポンプ８の排気容量を制御するようにしてもよく、また排気孔１ａに開度を調整自在に変更可能な開度調整弁を設け、この開度調整弁を制御部３３によって制御するようにしてもよい。
【００５０】
下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００５１】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図３（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部３１参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００５２】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００５３】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００５４】
上部電極４には冷却用の冷媒流路４ｄが設けられており、冷媒流路４ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路４ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した上部電極４が冷却される。
【００５５】
処理室２の側面には、処理対象物の出し入れ用の開口部１ｂが設けられている（図７参照）。開口部１ｂの外側には扉開閉機構２６によって昇降する扉２５が設けられており、扉２５を昇降させることにより開口部１ｂが開閉される。図７は、扉２５を下降させて開口部１ｂを開放した状態で半導体ウェハ６を出し入れする状態を示している。
【００５６】
半導体ウェハ６の出し入れ時には、電極昇降機構２４により上部電極４を上昇させて、下部電極３上に搬送用のスペースを確保する。そしてこの状態で、半導体ウェハ６を吸着保持した吸着ヘッド２７を、アーム２７ａを操作することによって開口部１ｂを介して処理室２内に進入させる。これにより、下部電極３上への半導体ウェハ６の搬入および処理済みの半導体ウェハ６（半導体装置）の搬出が行われる。
【００５７】
次に図４を参照して、プラズマ処理装置の制御系の構成について説明する。図４において、制御部３３には各種のデータや処理プログラムを記憶する記憶部３４が接続されており、記憶部３４はプラズマ処理条件３４ａや、プラズマ処理の動作プログラム３４ｂを記憶する。操作・入力部３５はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部３６はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。
【００５８】
ここでプラズマ処理条件３４ａについて、図１１のデータテーブルを参照して説明する。プラズマ処理条件３４ａには、後述するようにプラズマダイシング工程、マスク除去のためのアッシング工程、マイクロクラック除去を行うプラズマストレスリリーフ工程の各プロセスにそれぞれ対応する第１の条件、第２の条件、第３の条件が含まれている。図１１に示すように、プラズマ処理条件は、高周波電源出力を示すＲＦパワー［Ｗ］、圧力［Ｐａ］、電極間距離［ｍｍ］の各項目より成り、これらの各項目について、各プロセス毎に最適な条件データが記憶部３４に記憶されている。
【００５９】
プラズマダイシングにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が５〜３００［Ｐａ］、電極間距離が５〜５０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第１の条件として記憶部３４に記憶されている。
【００６０】
またアッシングにおける条件データとして許容できる範囲は、ＲＦパワーが１００〜１０００［Ｗ］、処理圧力が５〜１００［Ｐａ］、電極間距離が５０〜１００［ｍｍ］となっており、この範囲内で最適と考えられる数値が第２の条件として記憶部３４に記憶されている。
【００６１】
そしてプラズマストレスリリーフにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が３００〜２０００［Ｐａ］、電極間距離が５〜２０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第３の条件として記憶部３４に記憶されている。
【００６２】
なお、プラズマダイシング工程、アッシング工程、プラズマストレスリリーフ工程でＲＦパワーを変更しないような場合には、第１〜第３の条件としてＲＦパワーの条件を個別に設定しなくてもよい。
【００６３】
動作プログラム３４ｂに基づいて実行されるプラズマ処理動作においては、制御部３３が、ガス切換バルブ２０，ガス流量調整部１９，ガスライン切換バルブ１１、高周波電源部１７，静電吸着用ＤＣ電源部１８，排気切換バルブ１７，真空ポンプ８．真空吸着ポンプ１２，扉開閉機構２６，電極昇降機構２４の各部を制御する。
【００６４】
このとき、圧力センサ２８の圧力検出結果および上述のプラズマ処理条件３４ａに基づいて、制御部３３がガス切換バルブ２０，ガス流量調整部１９を制御することにより圧力が設定される。同様に、制御部３３が高周波電源部１７，電極昇降機構２４を制御することにより、電極間距離Ｄおよび高周波電源出力がプラズマ処理条件に設定される。
【００６５】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの半導体装置の製造方法の過程において実行されるプラズマ処理方法について、図５に沿って各図を参照しながら説明する。
【００６６】
まず図５（ａ）において、６は複数の半導体素子が形成された薄化処理前の半導体ウェハであり、この状態では１００μｍを超える厚みとなっている。薄化処理に先立って、半導体ウェハ６の回路形成面（第１の面）６ａには、粘着材によって剥離可能な保護シート３０が貼り付けられる（シート貼付け工程）。このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００６７】
次いで図５（ｂ）に示すように、回路形成面の反対側の裏面（第２の面）を機械加工によって削り取ることにより、半導体ウェハの厚みｔを１００μｍ以下にする（薄化工程）。この薄化工程においては、裏面の機械加工面にマイクロクラック層６ｂが生成する。このマイクロクラック層６ｂは半導体ウェハ６の抗折強度を低下させるため、後工程において除去される。
【００６８】
次に、薄化工程後の裏面に、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を定めるマスクを形成する（マスク形成工程）。まず図５（ｃ）に示すように、裏面に樹脂より成るレジスト膜３１を半導体ウェハ６の全面を覆って形成する。次いで、図５（ｄ）に示すように、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
【００６９】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図６のフローに沿って各図を参照して説明する。まず図７に示すように、マスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。この搬入動作に際しては、上部電極４を電極昇降機構２４によって上昇させた状態で、アーム２７ａを操作して、吸着ヘッド２７にマスク形成面側を保持された半導体ウェハ６を開口部１ｂから処理室２内に搬入し、半導体ウェハ６を下部電極３上に載置する。
【００７０】
次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する（ウェハ保持工程）。
【００７１】
この後、図８に示すように扉２５が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件の第１の条件に示す電極間距離Ｄ１に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、第１のプラズマ発生用ガス供給部２１から６フッ化硫黄とヘリウムの混合ガスより成るプラズマダイシング用ガス（第１のプラズマ発生用ガス）を供給する（ＳＴ５）。
【００７２】
そしてガス供給過程において、処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ６）。すなわち、（ＳＴ３）、（ＳＴ６）においては、下部電極３とこの下部電極３に対して対向配置された上部電極４との電極間距離Ｄならびに処理室２内の圧力を、プラズマ処理条件の第１の条件に設定する（第１の条件設定工程）。
【００７３】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ７）。これにより、上部電極４と下部電極３との間の放電空間において、フッ素系のガスを含む第１のプラズマ発生用ガスをプラズマ状態に移行させる。このプラズマ発生により、６フッ化硫黄などのフッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、フッ素系ガスのプラズマによってプラズマエッチングされる。
【００７４】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００７５】
そしてこのプラズマエッチングが進行することにより、図５（ｅ）に示すように半導体ウェハ６には切断線３１ｂの部分のみに切断溝６ｄが形成され、この切断溝６ｄの深さが半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は図５（ｅ）に示すように、半導体素子６ｃの個片毎に分割される（プラズマダイシング工程）。このプラズマダイシング工程における高周波電源のパワーは、５００〜３０００［Ｗ］の範囲で設定された第１の条件である。そして所定のプラズマ処理時間が経過してプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ８）。
【００７６】
この後、プラズマアッシング工程に移行するための電極間距離変更をおこなう（ＳＴ９）。すなわち、図９に示すように上部電極４を上昇させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第２の条件に示す電極間距離Ｄ２に設定する。マスク除去を行う際の電極間距離Ｄ２は、前述のプラズマダイシングにおける電極間距離Ｄ１および次に述べるマイクロクラック除去時の電極間距離Ｄ３よりも広く設定するようにしている。
【００７７】
次いで第２のプラズマ発生用ガス供給部２２からプラズマアッシング用ガス（第２のプラズマ発生用ガス）を供給する（ＳＴ１０）。そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第２の条件に示す圧力に到達したことを確認する（ＳＴ１１）。すなわち、（ＳＴ９）、（ＳＴ１１）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第２の条件に設定する（第２の条件設定工程）。
【００７８】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１２）。これにより、上部電極４と下部電極３との間の放電空間において、酸素ガスを含む第２のプラズマ発生用ガスをプラズマ状態に移行させる。このようにして発生したプラズマが、半導体ウェハ６のマスク形成面側（第２の面側）に作用することにより、有機物よりなるレジスト膜３１ａは酸素ガスのプラズマによってアッシング（灰化）される。
【００７９】
そしてこのアッシングが進行することにより、レジスト膜３１ａが徐々に消滅し、ついには図５（ｆ）に示すように半導体ウェハ６の第２の面側からマスクが完全に除去される（マスク除去工程）。このマスク除去工程における高周波電源のパワーは１００〜１０００［Ｗ］の範囲で設定された第２の条件である。そしてマスクが完全に除去された後、プラズマ放電を停止する（ＳＴ１３）。
【００８０】
この後、マイクロクラック除去工程に移行するための電極間距離変更をおこなう（ＳＴ１４）。すなわち、図１０に示すように上部電極４を再度下降させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第３の条件に示す電極間距離Ｄ３に設定する。
【００８１】
次いで第３のプラズマ発生用ガス供給部２３からマイクロクラック除去のためのプラズマエッチング用ガス（第３のプラズマ発生用ガス）を供給する（ＳＴ１５）。ここでは、プラズマダイシング工程で使用するプラズマ発生用ガス（第１のプラズマ発生用ガス）と同一種類のガス、すなわちフッ素系ガスである６フッ化硫黄とヘリウムの混合ガスをマイクロクラック除去工程においても同様に使用するようにしている。なお第３のプラズマ発生用ガスとして、常に第１のプラズマ発生用ガスと同一種類のガスを用いる場合には、第３のプラズマ発生用ガス供給部２３を設けずに、第１のプラズマ発生用ガス供給部２１を共用するようにしてもよい。
【００８２】
そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ１６）。すなわち、（ＳＴ１４）、（ＳＴ１６）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第３の条件に設定する（第３の条件設定工程）。
【００８３】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１７）。
【００８４】
これにより、上部電極４と下部電極３との間の放電空間において、フッ素系ガスを含む第３のプラズマ発生用ガスをプラズマ状態に移行させる。
【００８５】
このようにして発生したプラズマを、半導体ウェハ６に作用させることにより、図５（ｇ）に示すように、個片に分割された半導体素子６ｃのマスク除去側の面（第２の面）に残留したマイクロクラック層６ｂが、プラズマエッチングによって除去される（マイクロクラック除去工程）。このマイクロクラック除去工程における高周波電源のパワーは、５０〜３０００［Ｗ］の範囲で設定された第３の条件である。そして所定のプラズマ処理時間が経過したならば、プラズマ放電を停止する（ＳＴ１８）。
【００８６】
この後、真空ポンプ８の作動を停止し（ＳＴ１９）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ２０）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ＳＴ２１）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００８７】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ２２）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。これにより、プラズマダイシング、アッシングおよびプラズマエッチングの各工程を同一のプラズマ処理装置で連続して行うプラズマ処理が終了する。
【００８８】
この一連のプラズマ処理においては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００８９】
そして、保護シート３０とともに搬出された半導体ウェハ６は、シート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面から、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図５（ｈ）に示すように、保持用の粘着シート３７を半導体素子６ｃの第２の面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００９０】
上記説明したように、本実施の形態に示す半導体装置の製造方法においては、半導体ウェハを機械加工して薄化した後の半導体ウェハに、まず半導体素子の個片毎に分割するための切断線を定めるマスクを形成する。そしてこのマスクが形成された半導体ウェハを対象として、目的が異なる３つのプラズマ処理のプロセスを実行するようにしている。
【００９１】
すなわち、マスク側からプラズマを照射して切断線の部分をプラズマエッチングして半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを、同一のプラズマ処理装置によって上述順序で連続して行うようにしている。
【００９２】
そして上記一連のプラズマ処理を行うためのプラズマ処理装置を、処理室内の圧力を制御する圧力制御手段と、前記処理室内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段と、下部電極および上部電極との間の電極間距離を変更する電極間距離変更手段とを備えた構成としている。
【００９３】
これにより、同一装置においてプラズマ処理条件を処理目的に応じて切り換えることが可能となり、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理装置で連続して効率よく行うことができる。
【００９４】
したがって、従来技術において示されているように、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態における種々の課題を有効に解決することができる。
【００９５】
すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入することによる製造工程の複雑化、およびこれに伴う製造ラインの設備コスト上昇や生産効率の低下を招くことなく、半導体装置の製造を行うことができる。さらに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージを最小限に抑えることができ、加工歩留まりを向上させることが可能となっている。
【００９６】
なお本実施の形態では、プラズマダイシング工程をフッ素系のガスを含んだ１種類の混合ガスのプラズマを利用して行う例を示したが、プラズマダイシング工程を複数種類のガスを段階的に切り換えながら行ってもよい。例えば半導体ウェハのＳｉＯ２層のエッチングを水素結合を有するフッ素系のガスのプラズマで行い、保護膜（パッシべーション膜）のエッチングを酸素ガスのプラズマで行うように、プラズマ発生用ガス供給手段の構成やプロセスを変更してもよい。
【００９７】
【発明の効果】
本発明によれば、プラズマ処理条件を処理目的に応じて切り換えることにより、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをアッシングによって除去するマスク除去工程と、マイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理室内で連続して効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の側断面図
【図２】本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の一実施の形態のプラズマ処理装置の断面図
【図４】本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図
【図５】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図６】本発明の一実施の形態のプラズマ処理方法のフロー図
【図７】本発明の一実施の形態のプラズマ処理装置の側断面図
【図８】本発明の一実施の形態のプラズマ処理装置の側断面図
【図９】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１０】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１１】本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルを示す図
【符号の説明】
１ 真空チャンバ
２ 処理室
３ 下部電極
３ｇ 保持面
４ 上部電極
６ 半導体ウェハ
６ａ 回路形成面
６ｃ 半導体素子
８ 真空ポンプ
１２ 真空吸着ポンプ
１７ 高周波電源部
１８ 静電吸着用ＤＣ電源部
２１ 第１のプラズマ発生用ガス供給部
２２ 第２のプラズマ発生用ガス供給部
２３ 第３のプラズマ発生用ガス供給部
３０ 保護シート
３１、３１ａ レジスト膜
３１ｂ 切断線
３７ 粘着シート
Claims (11)
- 半導体素子が形成された第１の面に保護シートが貼り付けられ、前記第１の面の反対側の第２の面に前記半導体素子の個片毎に分割するための切断線を定めるマスクが形成された半導体ウェハを対象としてプラズマ処理を行うことにより、プラズマダイシング、マスク除去、マイクロクラック除去の各工程を行うプラズマ処理方法であって、
処理室内において前記保護シートを第１の電極の平面に密着させた状態で前記半導体ウェハを第１の電極に保持するウェハ保持工程と、ウェハ保持工程の後、前記第１の電極とこの第１の電極に対して対向配置された第２の電極との電極間距離ならびに処理室内の圧力を第１の条件に設定したうえで、前記処理室内に第１のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第１のプラズマ発生用ガスをプラズマ状態に移行させることにより前記切断線の部分をプラズマエッチングするプラズマダイシング工程と、プラズマダイシング工程の後、前記電極間距離ならびに処理室内の圧力を第２の条件に設定したうえで、前記処理室内に第２のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第２のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクをアッシングによって除去するマスク除去工程と、マスク除去工程の後、前記電極間距離ならびに処理室内の圧力を第３の条件に設定したうえで、前記処理室内に第３のプラズマ発生用ガスを供給し、前記第１の電極と第２の電極の間に高周波電圧を印加して前記第３のプラズマ発生用ガスをプラズマ状態に移行させることにより前記マスクが除去された第２の面に残存するマイクロクラックをプラズマエッチングによって除去するマイクロクラック除去工程とを含み、プラズマダイシング工程、マスク除去工程及びマイクロクラック除去工程を前記処理室内で連続して行うことを特徴とするプラズマ処理方法。 - 前記第１のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスであることを特徴とする請求項１記載のプラズマ処理方法。
- 前記第２のプラズマ発生用ガスが、酸素を含むことを特徴とする請求項１又は２に記載のプラズマ処理方法。
- 前記第３のプラズマ発生用ガスが、フッ素系のガスを含んだ混合ガスであることを特徴とする請求項１乃至３のいずれかに記載のプラズマ処理方法。
- 前記第１のプラズマ発生用ガスと第３のプラズマ発生用ガスが同一種類の混合ガスであることを特徴とする請求項１乃至４のいずれかに記載のプラズマ処理方法。
- 前記第１の条件における処理室の圧力が５〜３００［Ｐａ］の範囲で設定され、前記電極間距離が５〜５０［ｍｍ］の範囲で設定されることを特徴とする請求項１乃至５のいずれかに記載のプラズマ処理方法。
- 前記第２の条件における処理室の圧力が５〜１００［Ｐａ］の範囲で設定され、前記電極間距離が５０〜１００［ｍｍ］の範囲で設定されることを特徴とする請求項１乃至６のいずれかに記載のプラズマ処理方法。
- 前記第３の条件における処理室の圧力が３００〜２０００［Ｐａ］の範囲で設定され、前記電極間距離が５〜２０［ｍｍ］の範囲で設定されることを特徴とする請求項１乃至７のいずれかに記載のプラズマ処理方法。
- 前記プラズマダイシング工程における高周波電源のパワーが５００〜３０００［Ｗ］であることを特徴とする請求項６記載のプラズマ処理方法。
- 前記マスク除去工程における高周波電源のパワーが１００〜１０００［Ｗ］であることを特徴とする請求項７記載のプラズマ処理方法。
- 前記マイクロクラック除去工程における高周波電源のパワーが５０〜３０００［Ｗ］であることを特徴とする請求項８記載のプラズマ処理方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336415A JP4013745B2 (ja) | 2002-11-20 | 2002-11-20 | プラズマ処理方法 |
| US10/716,965 US6897128B2 (en) | 2002-11-20 | 2003-11-19 | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| EP06002977A EP1659624B1 (en) | 2002-11-20 | 2003-11-20 | Method of manufacturing a semiconductor device |
| DE60316717T DE60316717T2 (de) | 2002-11-20 | 2003-11-20 | Verfahren zum herstellen einer halbleiter anordnung durch ein plasmaätzverfahren |
| TW092132534A TWI233153B (en) | 2002-11-20 | 2003-11-20 | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| PCT/JP2003/014845 WO2004047165A1 (en) | 2002-11-20 | 2003-11-20 | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| AU2003282389A AU2003282389A1 (en) | 2002-11-20 | 2003-11-20 | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| CNB2003801004419A CN1329974C (zh) | 2002-11-20 | 2003-11-20 | 半导体器件制造方法、等离子处理设备及等离子处理方法 |
| KR1020047017484A KR100967384B1 (ko) | 2002-11-20 | 2003-11-20 | 반도체 장치의 제조 방법, 플라즈마 처리 장치 및플라즈마 처리 방법 |
| EP03774103A EP1563535B1 (en) | 2002-11-20 | 2003-11-20 | Method of manufacturing semiconductor device by a plasma processing method |
| AT03774103T ATE375005T1 (de) | 2002-11-20 | 2003-11-20 | Verfahren zum herstellen einer halbleiter anordnung durch ein plasmaätzverfahren |
| US11/101,757 US20050173065A1 (en) | 2002-11-20 | 2005-04-08 | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336415A JP4013745B2 (ja) | 2002-11-20 | 2002-11-20 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172364A JP2004172364A (ja) | 2004-06-17 |
| JP4013745B2 true JP4013745B2 (ja) | 2007-11-28 |
Family
ID=32700261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336415A Expired - Fee Related JP4013745B2 (ja) | 2002-11-20 | 2002-11-20 | プラズマ処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4013745B2 (ja) |
| CN (1) | CN1329974C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7507638B2 (en) * | 2004-06-30 | 2009-03-24 | Freescale Semiconductor, Inc. | Ultra-thin die and method of fabricating same |
| GB2417251A (en) * | 2004-08-18 | 2006-02-22 | Nanofilm Technologies Int | Removing material from a substrate surface using plasma |
| EP1844495B1 (en) * | 2005-01-24 | 2011-07-27 | Panasonic Corporation | Manufacturing method for semiconductor chips |
| JP4554419B2 (ja) * | 2005-04-06 | 2010-09-29 | 株式会社ディスコ | ウェーハの分割方法 |
| JP4285455B2 (ja) | 2005-07-11 | 2009-06-24 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4972908B2 (ja) * | 2005-10-25 | 2012-07-11 | 富士電機株式会社 | 半導体素子の製造方法 |
| DE102007022431A1 (de) * | 2007-05-09 | 2008-11-13 | Leybold Optics Gmbh | Behandlungssystem für flache Substrate |
| JP2009260272A (ja) | 2008-03-25 | 2009-11-05 | Panasonic Corp | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| JP5218238B2 (ja) | 2009-04-10 | 2013-06-26 | パナソニック株式会社 | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| JP5246001B2 (ja) | 2009-04-10 | 2013-07-24 | パナソニック株式会社 | 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 |
| JP5212346B2 (ja) * | 2009-12-11 | 2013-06-19 | 株式会社デンソー | プラズマ発生装置 |
| US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| JP5591181B2 (ja) | 2011-05-19 | 2014-09-17 | パナソニック株式会社 | 半導体チップの製造方法 |
| US9673037B2 (en) * | 2011-05-31 | 2017-06-06 | Law Research Corporation | Substrate freeze dry apparatus and method |
| US9356092B2 (en) * | 2013-09-12 | 2016-05-31 | Infineon Technologies Ag | Semiconductor device and method for manufacturing a semiconductor device |
| JP6738591B2 (ja) * | 2015-03-13 | 2020-08-12 | 古河電気工業株式会社 | 半導体ウェハの処理方法、半導体チップおよび表面保護テープ |
| JP6490459B2 (ja) * | 2015-03-13 | 2019-03-27 | 古河電気工業株式会社 | ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ |
| US9559007B1 (en) * | 2015-09-30 | 2017-01-31 | Semicondudtor Components Industries, Llc | Plasma etch singulated semiconductor packages and related methods |
| JP6492287B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
| EP3376526B1 (en) * | 2015-11-09 | 2022-06-22 | Furukawa Electric Co., Ltd. | Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein |
| JP7229631B2 (ja) * | 2018-09-06 | 2023-02-28 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020102588A (ja) * | 2018-12-25 | 2020-07-02 | 株式会社ディスコ | ウェーハの加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19613561C2 (de) * | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
| JP3695184B2 (ja) * | 1998-12-03 | 2005-09-14 | 松下電器産業株式会社 | プラズマエッチング装置およびプラズマエッチング方法 |
| JP2002093752A (ja) * | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
-
2002
- 2002-11-20 JP JP2002336415A patent/JP4013745B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-20 CN CNB2003801004419A patent/CN1329974C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1692492A (zh) | 2005-11-02 |
| JP2004172364A (ja) | 2004-06-17 |
| CN1329974C (zh) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3966168B2 (ja) | 半導体装置の製造方法 | |
| JP4013745B2 (ja) | プラズマ処理方法 | |
| EP1659624B1 (en) | Method of manufacturing a semiconductor device | |
| JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
| JP3991872B2 (ja) | 半導体装置の製造方法 | |
| JP4186536B2 (ja) | プラズマ処理装置 | |
| JP4546483B2 (ja) | 半導体チップの製造方法 | |
| JP4288252B2 (ja) | 半導体チップの製造方法 | |
| US8664117B2 (en) | Method for manufacturing semiconductor device using anisotropic etching | |
| JP7454976B2 (ja) | 基板支持台、プラズマ処理システム及びエッジリングの交換方法 | |
| JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 | |
| JPH07183280A (ja) | プラズマ処理装置 | |
| JP3695429B2 (ja) | プラズマ処理装置 | |
| JP2006066663A (ja) | 半導体パッケージ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4013745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |