CN109699189B - 掩模一体型表面保护带和使用其的半导体芯片的制造方法 - Google Patents

掩模一体型表面保护带和使用其的半导体芯片的制造方法 Download PDF

Info

Publication number
CN109699189B
CN109699189B CN201880002974.XA CN201880002974A CN109699189B CN 109699189 B CN109699189 B CN 109699189B CN 201880002974 A CN201880002974 A CN 201880002974A CN 109699189 B CN109699189 B CN 109699189B
Authority
CN
China
Prior art keywords
mask
material layer
mask material
protective tape
surface protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002974.XA
Other languages
English (en)
Other versions
CN109699189A (zh
Inventor
阿久津晃
内山具朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN109699189A publication Critical patent/CN109699189A/zh
Application granted granted Critical
Publication of CN109699189B publication Critical patent/CN109699189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[课题]提供一种掩模一体型表面保护带和半导体芯片的制造方法，该掩模一体型表面保护带在使用等离子体切割方式的半导体芯片的制造中，不需要利用光刻工艺形成掩模，在半导体芯片制造的各工序中显示出优异的性能，操作性、作业性也优异。[解决手段]一种掩模一体型表面保护带和半导体芯片的制造方法，该掩模一体型表面保护带至少具有基材膜和掩模材料层，该掩模一体型表面保护带的特征在于，上述掩模材料层与基材膜相接触地设置、或使粘合剂层介于掩模材料层与基材膜之间而设置，上述掩模材料层在355nm的波长区域中的平行光线透射率为30％以下。

Description

掩模一体型表面保护带和使用其的半导体芯片的制造方法
技术领域
本发明涉及掩模一体型表面保护带和使用其的半导体芯片的制造方法。
背景技术
近来半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于存储卡或智能卡这样的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。
这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。
以往，在切割工序中，使用通过切割刀片而切断的刀片切割方式。但是，在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，在利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribe line)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。
因此，除刀片切割方式以外，在切割工序中还利用各种方式。例如，代表性地有：1)先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化的DBG(先切割)方式；2)利用激光进行的激光切割方式；3)利用水压进行切割的喷水方式等使用湿式工艺的方式；4)在晶片的厚度方向上利用激光形成改性层，并扩张、分割而单片化的隐形切割(stealth dicing)方式；5)将隐形切割和先切割合并的方式；等等。
但是，这些方式虽然各自具有优点，但通过这些方式会有芯片破损、极小芯片的制造耗费时间、表面污染、限制切口宽度窄小化、所得到的芯片的收率下降、芯片抗弯强度下降、芯片端面与相邻芯片碰撞而发生芯片缺角等问题。
除此之外，还有6)等离子体切割方式(例如参见专利文献1)。
等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方法，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。
在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体，由于其蚀刻速率高，因而对于不进行蚀刻的面必须利用掩模进行保护，需要事先形成掩模。
为了形成该掩模，如专利文献1中记载的那样，通常采用下述技术：在晶片的表面涂布抗蚀剂后，利用光刻工艺去除与切割道相当的部分而形成掩模。因此，为了进行等离子体切割，需要等离子体切割设备以外的光刻工序设备，存在芯片成本升高的问题。另外，在等离子体蚀刻后处于残留有掩模(抗蚀膜)的状态，因而为了去除掩模需要使用大量的溶剂，即便如此有时也无法完全去除掩模，有时还会产生不良芯片。此外，由于经过利用抗蚀剂的遮蔽工序，因而还存在整体的处理工艺变长的不良情况。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，如上所述，利用光刻工艺去除与切割道相当的部分而形成掩模抗蚀剂，因而会产生上述问题。为此，本发明人在所使用的表面保护带设置具有掩模功能的掩模材料层，对不需要如上述那样利用抗蚀剂形成掩模的掩模一体型的表面保护带进行了研究。
掩模一体型表面保护带至少能够在下述工序中制造半导体芯片。
[工序]
(A)在图案面贴附有表面保护带的半导体晶片的背面磨削后，将其支持固定到环形框的工序；
(B)对因剥离而露出于表面的掩模材料层，利用激光切断而进行的半导体晶片的切割道部的开口工序；
(C)等离子体切割工序；和
(D)残留的掩模材料层的灰化工序。
在工序(A)中要求下述性能：良好地密合于半导体晶片的图案面，有效地保护图案面；在工序(B)中要求：晶片薄膜加工后的掩模材料层与和该掩模材料层接触的层(具有粘合剂层的情况下为粘合剂层，不具有粘合剂层的情况下为基材膜等)的简单且良好的剥离性、和利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断的半导体晶片的切割道的高精度的可开口性；在工序(C)中要求：保护晶片不受到SF6等离子体等照射等离子体的伤害的性能；在工序(D)中要求：利用O2等离子体等照射等离子体的掩模材料层的去除性。
因此，本发明的课题在于提供一种掩模一体型表面保护带和使用该掩模一体型表面保护带的半导体芯片的制造方法，该掩模一体型表面保护带在使用等离子体切割方式的半导体芯片的制造中不需要利用光刻工艺形成掩模，在半导体芯片的制造工序的各工序中显示出优异的性能，操作性、作业性也优异。
特别是，本发明中，通过设置掩模材料层而产生的所要解决的课题在于，用于使掩模材料层露出于表面的剥离性、用于利用激光进行开口的切断性、利用O2等等离子体灰化的去除性均优异，课题在于提供一种至少这些性能优异的掩模一体型表面保护带和使用该掩模一体型表面保护带的半导体芯片的制造方法。
用于解决课题的手段
本发明的上述课题可通过以下的手段解决。
[1]一种掩模一体型表面保护带，其为至少具有基材膜和掩模材料层的掩模一体型表面保护带，其特征在于，
上述掩模材料层与基材膜相接触地设置、或使粘合剂层介于掩模材料层与基材膜之间而设置，
上述掩模材料层在355nm的波长区域中的平行光线透射率为30％以下。
[2]如[1]所述的掩模一体型表面保护带，其特征在于，上述掩模材料层相对于(甲基)丙烯酸共聚物100质量份含有0.1质量份～5.0质量份的紫外线吸收剂，或相对于(甲基)丙烯酸共聚物100质量份含有5.0质量份～50.0质量份的紫外线吸收性聚合物。
[3]如[1]或[2]所述的掩模一体型表面保护带，其特征在于，上述掩模材料层含有至少一种紫外线吸收剂，该紫外线吸收剂为具有三嗪骨架、二苯甲酮骨架、苯并三唑骨架或苯甲酸酯骨架中的任一种骨架的化合物。
[4]如[1]或[2]所述的掩模一体表面保护带，其特征在于，上述掩模材料层含有至少一种紫外线吸收性聚合物，该紫外线吸收性聚合物为侧链具有苯并三唑骨架、二苯甲酮骨架或三嗪骨架中的任一种紫外线吸收骨架的(甲基)丙烯酸聚合物。
[5]如[1]～[4]中任一项所述的掩模一体型表面保护带，其特征在于，构成上述掩模材料层的掩模材料为辐射固化型。
[6]如[1]～[5]中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模一体型表面保护带中，上述基材膜和上述掩模材料层藉由上述粘合剂层而设置，构成该粘合剂层的粘合剂为压敏型粘合剂。
[7]如[1]～[6]中任一项所述的掩模一体型表面保护带，其特征在于，上述基材膜具有聚烯烃树脂层。
[8]如[1]～[7]中任一项所述的掩模一体型表面保护带，其在等离子体切割中使用。
[9]如[1]～[8]中任一项所述的掩模一体型表面保护带，其在包括下述工序(a)～(d)的半导体芯片的制造中使用。
[工序]
(a)在将上述掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从上述掩模一体型表面保护带将上述基材膜剥离，或将上述基材膜与上述粘合剂层一体地剥离而使上述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体于上述切割道分割上述半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除上述掩模材料层的灰化工序。
[10]一种半导体芯片的制造方法，其特征在于，其使用上述[1]～[9]中任一项所述的掩模一体型表面保护带。
发明的效果
根据本发明，能够提供一种在使用等离子体切割方式的半导体芯片的制造中不需要利用光刻工艺形成掩模的掩模一体型表面保护带。
由此，能够提供在半导体芯片的制造工序的各工序中显示出优异的性能，操作性、作业性也优异的掩模一体型表面保护带；以及使用该掩模一体型表面保护带的半导体芯片的制造方法。
特别是，通过设置掩模材料层而产生的所要解决的课题中的用于使掩模材料层露出于表面的剥离性、用于利用激光进行开口的切断性、利用O2等等离子体灰化的去除性均优异。
其结果，本发明的掩模一体型表面保护带尤其在利用激光将与半导体晶片的切割道相当的部分的掩模材料切断而使半导体晶片的切割道开口的工序中，能够防止因掩模材料层的激光吸收性不足所导致的激光加工效率下降造成的加工长时间化，或因过量激光的能量投入所导致的掩模材料层的熔融造成的晶片加工品质恶化。
本发明的上述和其他特征及优点可适当参照附图由下述记载内容进一步明确。
附图说明
图1的(a)～图1的(c)是本发明的掩模一体型表面保护带的代表性示意性截面图、以及在第一实施方式中对至掩模一体型表面保护带贴合于半导体晶片为止的半导体芯片的制造工序进行说明的示意性截面图。图1的(a)示出半导体晶片，图1的(b)示出贴合掩模一体型表面保护带的情况，图1的(c)示出贴合有掩模一体型表面保护带的半导体晶片。
图2的(a)～图2的(c)是在使用本发明的掩模一体表面保护带的第一实施方式中，对至半导体晶片的薄膜化和固定为止的半导体芯片的制造工序进行说明的示意性截面图。图2的(a)示出半导体晶片的薄膜化处理，图2的(b)示出贴合晶片固定带的情况，图2的(c)示出将半导体晶片固定于环形框的状态。
图3的(a)～图3的(c)是在使用本发明的掩模一体型表面保护带的第一实施方式中，对至掩模形成为止的半导体芯片的制造工序进行说明的示意性截面图。图3的(a)示出留下掩模材料层而从掩模一体型表面保护带剥下表面保护带的情况，图3的(b)示出掩模一体型表面保护带的掩模材料层剥出的状态，图3的(c)示出利用激光切除与切割道相当的掩模材料层的工序。
图4的(a)～图4的(c)是在使用本发明的掩模一体型表面保护带的第一实施方式中，对等离子体切割和等离子体灰化的工序进行说明的示意性截面图。图4的(a)示出进行等离子体切割的情况，图4的(b)示出单片化为芯片的状态，图4的(c)示出进行等离子体灰化的情况。
图5的(a)～图5的(b)是在使用本发明的掩模一体型表面保护带的第一实施方式中，对至拾取芯片为止的半导体芯片的制造工序进行说明的示意性截面图。图5的(a)示出去除了掩模材料层的状态，图5的(b)示出拾取芯片的情况。
图6的(a)～图6的(c)是对在使用本发明的掩模一体型表面保护带的第二实施方式中进行紫外线照射处理前后的状态进行说明的示意性截面图。图6的(a)示出将半导体晶片的表里两面分别用掩模一体型表面保护带与晶片固定带被覆固定后的状态，图6的(b)示出照射紫外线的情况，图6的(c)示出留下掩模材料层而从掩模一体型表面保护带剥下表面保护带的情况。
具体实施方式
本发明的掩模一体型表面保护带用于通过等离子体切割将半导体晶片分割、单片化而得到半导体芯片的方法。如以下所说明的那样，通过使用本发明的掩模一体型表面保护带，不需要在等离子体切割工序之前的光刻工艺，能够大幅抑制半导体芯片或半导体制品的制造成本。
<<掩模一体型表面保护带>>
本发明的掩模一体型表面保护带至少具有基材膜和掩模材料层。
掩模材料层可以与基材膜相接触地设置，也可以使粘合剂层介于掩模材料层与基材膜之间而设置。
需要说明的是，在本发明和本说明书中，将不具有掩模材料层而在基材膜上设有粘合剂层的带简称为表面保护带；将具有掩模材料层的带称为掩模一体型表面保护带。
本发明的掩模一体型表面保护带在半导体晶片的背面磨削时，为了对半导体晶片的图案面(表面)进行保护而贴合于该图案面来使用。
因此，要求包括与通常的半导体晶片加工用表面保护带同样的粘合性的性能。
具体而言，具有保护形成于半导体晶片的图案面的半导体元件的功能。即，在后续工序的晶片薄膜化工序(背面磨削工序)中，以半导体晶片的图案面支持半导体晶片而对晶片的背面进行磨削，因而掩模一体型表面保护带需要承受该磨削时的负荷。因此，与单纯的抗蚀膜等不同，掩模一体型表面保护带具有仅被覆形成于图案面的元件的厚度，其按压阻力低，而且以不引起磨削时的灰尘或磨削水等渗入的方式而尽可能使元件密合，密合性高。
除此以外，适合于等离子体切割方式，在使用等离子体切割方式的半导体芯片的制造中不需要利用光刻工艺形成掩模。
因此，本发明的掩模一体型表面保护带在半导体芯片的制造工序中能够进行至少包括下述工序(a)～(d)的半导体芯片的制造，并且优选适用于该制造工序。
[工序]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从掩模一体型表面保护带将上述基材膜剥离，或将基材膜与粘合剂层一体地剥离而使掩模材料层露出于表面，之后利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体于切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除掩模材料层的灰化工序。
下面，依次说明基材膜、掩模材料层和粘合剂层。
<基材膜>
基材膜可以为单层构成，也可以为2个以上的层层积而成的层积体。
构成基材膜的树脂或聚合物成分使用现有的半导体晶片加工用表面保护带所使用的树脂或聚合物成分。
例如，除了聚烯烃树脂或聚酯树脂、以及(甲基)丙烯酸类树脂以外，可以举出聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚氨酯、橡胶类，可以将这些单独或混合2种以上来使用。
作为聚烯烃树脂，可以举出选自聚乙烯、聚丙烯、乙烯-丙烯的均聚物或共聚物的聚乙烯或聚丙烯中的聚烯烃树脂，在本发明中是优选的。
需要说明的是，除了均聚乙烯、均聚丙烯以外，通常为了调整密度，聚乙烯、聚丙烯还包含α-烯烃作为共聚成分。特别是，对聚乙烯而言，该α-烯烃通常为5摩尔％以下。
根据聚乙烯的密度(比重)等，分类成高密度聚乙烯(HDPE)、低密度聚乙烯(LDPE)、超低密度聚乙烯(VLDPE)、线性低密度聚乙烯(LLDPE)、超高分子量聚乙烯(UHMW-PE)。
聚丙烯可以举出均聚丙烯、无规聚丙烯、嵌段聚丙烯。
作为聚乙烯树脂，除了上述以外，还可以举出聚苯乙烯或其共聚物、聚-1-丁烯、聚-4-甲基1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-(甲基)丙烯酸或(甲基)丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物、或者这些的混合物等。
作为聚酯树脂，可以举出聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丙二醇酯(PTT)、聚对苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二醇酯(PEN)、聚萘二甲酸丁二醇酯(PBN)。
本发明中，基材膜优选至少具有聚烯烃树脂层，更优选为聚烯烃，进一步优选为低密度聚烯烃。
另外，在2个以上的层层积而成的层积体的情况下，低密度聚乙烯与乙烯-乙酸乙烯酯共聚物的层积体、聚丙烯与聚对苯二甲酸乙二醇酯的层积体、聚烯烃树脂层与聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯的层积体为合适的材质之一。
这些基材膜可以使用一般的挤出法来制造。在将各种树脂层积而获得基材膜的情况下，利用共挤出法、层压法等来制造。此时，如在通常的层压膜的制法中通常所进行的那样，也可以在树脂与树脂之间设置粘接剂层。
本发明中，从强度/伸长率特性、辐射透过性的方面出发，基材膜的厚度优选为20μm～200μm。
<掩模材料层>
掩模材料层为下述层：保护半导体晶片表面不受到等离子体切割工序中利用SF6等等离子体照射进行的蚀刻(切割)的伤害，仅选择性地蚀刻(切割)在开口工序中去除的半导体晶片的切割道部分，能够进行半导体晶片的高精确分割。
本发明中，掩模材料层由于贴合于半导体晶片表面的图案面而使用，因此与通常的半导体晶片加工用表面保护带中的粘合剂层同样地具有包括粘合性的性能。
在本发明的上述工序(b)中，在利用激光将露出于表面的掩模材料层中与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序中，照射激光。
所照射的激光为CO2激光(二氧化碳的气体激光)、YAG激光(使用钇/铝/石榴石的固体激光)、半导体激光等，没有特别限定。本发明中，尤其是YAG激光的三次谐波即355nm的紫外线区域的激光对于各种材质的吸收率非常高，不会施加热负荷，因此被用于要求高品质的微细加工中，并且光束直径与长波长激光相比更集中，因此可进行更加微细的加工，能够适合用于本发明。
因此，本发明中，掩模材料层在355nm的波长区域中的平行光线透射率为30％以下。若平行光线透射率高于30％，则掩模材料层的激光吸收性不足，在掩模材料层的半导体晶片的切割道部的开口工序中，为了进行开口而需要多次激光照射，因此加工时间变长，或由于过量的激光能量投入而使掩模材料层熔融、成为残渣，其结果，有可能残留于半导体晶片的表面而使加工品质恶化。
[[树脂]]
构成掩模材料层的树脂可以为任意的树脂，优选为通常的半导体晶片加工用表面保护带中构成粘合剂层的粘合剂。
粘合剂所使用的树脂优选为(甲基)丙烯酸共聚物。
需要说明的是，本发明和本说明书中，“(甲基)丙烯酸”是对“丙烯酸”和“甲基丙烯酸”的统称，可以为“丙烯酸”、“甲基丙烯酸”中的任一者，也可以为这些的混合物。例如，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯。
因此，本发明中，掩模材料层优选含有(甲基)丙烯酸共聚物。需要说明的是，含有(甲基)丙烯酸共聚物是指包括(甲基)丙烯酸共聚物以与固化剂进行了反应的状态存在的形态。
(甲基)丙烯酸共聚物可以为2种以上不同的(甲基)丙烯酸酯的共聚物，也可以为包含(甲基)丙烯酸酯与(甲基)丙烯酸、(甲基)丙烯酰胺的具有烯键式不饱和基团的单体的共聚物。
此处，作为具有烯键式不饱和基团的单体，除了上述以外，可以举出(甲基)丙烯腈、苯乙烯、乙烯、丙烯、丁烯、丁二烯、乙烯醇、乙酸乙烯酯、氯乙烯、马来酸(还包括酯、酸酐)等。
本发明中，更优选为选自(甲基)丙烯酸酯和(甲基)丙烯酸中的单体的共聚物。另外，可以为一种共聚物，也可以为两种以上共聚物的混合物。
(甲基)丙烯酸酯可以为(甲基)丙烯酸烷基酯、(甲基)丙烯酸芳基酯，优选为(甲基)丙烯酸烷基酯。
另外，(甲基)丙烯酸酯的醇部(形成酯的醇)的碳原子数优选为1～20，更优选为1～15，进一步优选为1～12。
需要说明的是，(甲基)丙烯酸酯的醇部可以带有取代基。
(甲基)丙烯酸酯可以举出例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸正丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸正己酯、(甲基)丙烯酸环己酯、(甲基)丙烯酸正辛酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸-2-羟基乙酯。
在上述(甲基)丙烯酸共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例优选为70摩尔％以上、更优选为80摩尔％以上、进一步优选为90摩尔％以上。另外，在(甲基)丙烯酸共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例不为100摩尔％的情况下，剩余部分的单体成分优选为以将(甲基)丙烯酰基作为聚合性基团进行聚合的形态所存在的单体成分((甲基)丙烯酸等)。
此外，在(甲基)丙烯酸共聚物的全部单体成分中，具有与后述固化剂反应的官能团(例如羟基)的(甲基)丙烯酸酯成分的比例优选为1摩尔％以上、更优选为2摩尔％以上、更优选为5摩尔％以上、更优选为10摩尔％以上。需要说明的是，具有与固化剂反应的官能团的(甲基)丙烯酸酯成分的比例优选为35摩尔％以下，更优选为25摩尔％以下。
这些共聚物的重均分子量通常为30万～100万左右。
此处，重均分子量可以通过GPC作为聚苯乙烯换算的分子量而计测。
掩模材料层中的(甲基)丙烯酸共聚物的含量(换算成与固化剂反应前的状态的含量)优选为80质量％以上、更优选为90质量％以上、更优选为95质量％～99.9质量％。
[[固化剂]]
掩模材料层中的(甲基)丙烯酸共聚物优选进行了固化，优选在掩模材料层形成用组合物中含有固化剂。
固化剂与(甲基)丙烯酸共聚物所具有的官能团反应而用于调节粘合力和内聚力。
作为固化剂，可以举出例如1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺、乙二醇二缩水甘油醚、对苯二甲酸二缩水甘油酯丙烯酸酯等分子中具有2个以上环氧基的环氧化合物(下文中也称为“环氧固化剂”)；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-二甲苯二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯、六亚甲基二异氰酸酯、异佛尔酮二异氰酸酯和它们的加成型等分子中具有2个以上异氰酸酯基的异氰酸酯系化合物(下文中也称为“异氰酸酯固化剂”)；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯、三-2,4,6-(1-氮丙啶基)-1,3,5-三嗪、三[1-(2-甲基)-氮丙啶基]氧化膦、六[1-(2-甲基)-氮丙啶基]三膦三嗪等分子中具有2个以上氮丙啶基的氮杂环丙烷化合物(下文中也称为“氮杂环丙烷固化剂”)等。固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明的掩模一体型表面保护带的掩模材料层中，固化剂处于与(甲基)丙烯酸共聚物反应的状态。
<辐射固化型掩模材料层>
掩模材料层可以为通过放射线的照射而固化的辐射固化型和非辐射固化型中的任一种。本发明中，通过使掩模材料层为辐射固化型，无论是基材膜或基材膜上的粘合剂层中的哪种情况，均可仅使掩模材料层残留于半导体晶片的图案面，能够容易地剥离，因此优选为辐射固化型。
此处，非辐射固化型与粘合剂同样地也称为压敏型，由上述说明的树脂和利用固化剂所固化的树脂构成，不含有因照射放射线而固化的包含烯键式不饱和基团的成分。
掩模材料层为辐射固化型的情况下，在上述工序(b)中，从掩模一体型表面保护带仅使掩模材料层留在半导体晶片面上会变得容易。
具体而言，从掩模一体型表面保护带的基材膜侧照射放射线，由此使掩模材料层固化，掩模材料层与和该掩模材料层接触的层(为基材膜，或者在表面保护带的情况下为表面保护带的粘合剂层)的层间剥离性提高，容易从掩模一体型表面保护带将表面保护带剥离。
这是由于，掩模材料层因放射线照射而三维网状化，粘合力下降，因此与和掩模材料层接触的层例如粘合剂层的牢固密合性解除，从而能够从与掩模一体型表面保护带的掩模材料层接触的层例如粘合剂层简单地剥离。
其中，优选通过放射线照射使掩模材料层与和该掩模材料层接触的基材膜或粘合剂层的密合力低于掩模材料层与半导体晶片图案面之间的密合力。
本发明和本说明书中，“放射线”以包括紫外线之类的光线或电子射线之类的电离性放射线两者的含义使用。本发明中，放射线优选为紫外线。
为了使掩模材料层为辐射固化型，与通常的半导体晶片加工用表面保护带中的辐射固化型粘合剂同样，具有因放射线而固化并三维网状化的性质即可。
为了形成辐射固化型，大致分为(1)含有侧链具有烯键式不饱和基团(辐射聚合性碳-碳双键，也称为烯键式双键)的树脂(聚合物)，或(2)含有上述压敏型中使用的树脂(聚合物)和分子中具有至少2个烯键式不饱和基团的低分子量化合物(包括低聚物，以下也称为辐射聚合性低分子量化合物)。
本发明中，可以为上述(1)、(2)中的任一者，优选为(1)。
作为烯键式不饱和基团，可以举出乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰基、(甲基)丙烯酰氧基、(甲基)丙烯酰胺基等。
[(1)侧链具有烯键式不饱和基团的树脂]
侧链具有烯键式不饱和基团的树脂通过使侧链具有反应性官能团(α)例如羟基的共聚物、与具有与该反应性官能团(α)反应的官能团(β)例如异氰酸酯基且具有烯键式不饱和基团的化合物反应而得到。作为具有反应性官能团(β)和烯键式不饱和基团的化合物，代表性地可以举出2-(甲基)丙烯酰氧基乙基异氰酸酯。
作为上述官能团(α)、(β)，可以举出羧基、羟基、氨基、巯基、环状酸酐基、环氧基、异氰酸酯基(-N＝C＝O)等。此处，环状酸酐基为具有环状酸酐结构的基团。
关于上述官能团(α)与(β)的组合，例如，在亲核取代反应的情况下，一者为亲核剂、另一者为亲电子剂。
侧链具有烯键式不饱和基团的树脂优选为(甲基)丙烯酸共聚物。
(甲基)丙烯酸共聚物优选为下述聚合物：至少在由(甲基)丙烯酸酯得到的单元结构中，具有在该酯的醇部具有烯键式不饱和基团的单元结构。
另外，上述(甲基)丙烯酸共聚物优选除了上述单元结构外，还具有由在醇部不具有烯键式不饱和基团的(甲基)丙烯酸酯、(甲基)丙烯酸、其他具有烯键式不饱和基团的单体得到的重复单元。其中，优选具有由(甲基)丙烯酸酯和/或(甲基)丙烯酸得到的重复单元。
特别优选具有由醇部的碳原子数为8～12的(甲基)丙烯酸烷基酯得到的重复单元。
在构成侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物的单体成分中，碳原子数为8～12的(甲基)丙烯酸烷基酯成分的比例优选为45摩尔％～85摩尔％、更优选为50摩尔％～80摩尔％。
侧链具有烯键式不饱和基团的树脂优选为日本专利第6034522号公报的0020～0036段中记载的物质，本说明书中，优选引入该0020～0036段中记载的内容。
[(2)辐射聚合性低分子量化合物]
作为辐射聚合性低分子量化合物，可以广泛应用例如三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、或低聚酯丙烯酸酯等(甲基)丙烯酸酯化合物。
另外，除了上述(甲基)丙烯酸酯化合物以外，也可以使用氨基甲酸酯丙烯酸酯低聚物。氨基甲酸酯丙烯酸酯低聚物使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到的。
作为(甲基)丙烯酸共聚物与辐射聚合性低分子量化合物的混配比，理想的是，相对于(甲基)丙烯酸共聚物100质量份，以50质量份～200质量份、优选以50质量份～150质量份的范围混配辐射聚合性低分子量化合物。为该混配比的范围时，在放射线照射后能够大幅降低粘合力。
[光自由基聚合引发剂]
为了利用放射线使掩模材料层聚合固化，可以通过使用光自由基聚合引发剂而高效地进行聚合反应，是优选的。
光自由基聚合引发剂可以举出烷基苯酮型聚合引发剂、二芳基酮型聚合引发剂、二酰基型聚合引发剂、酰基氧化膦型聚合引发剂、肟酯型聚合引发剂、卤代烷基取代-1,3,5-三嗪型聚合引发剂、2,4,5-三芳基咪唑二聚物(洛粉碱二聚物)。
本发明中，优选α位具有羟基的烷基或环烷基苯酮。
光自由基聚合引发剂例如可以使用异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基甲酮、2-羟基甲基苯基丙烷等。通过将这些中的至少一种添加至掩模材料层，能够高效地进行聚合反应。
[固化剂]
在形成辐射固化型掩模材料层的树脂中，也优选树脂利用固化剂进行了固化。特别是，在侧链具有烯键式不饱和基团的树脂的情况下，优选使掩模材料层形成用组合物中含有固化剂而使树脂固化。
固化剂优选为在压敏型中所举出的固化剂，固化剂的添加量相对于所含有的固化前的树脂例如(甲基)丙烯酸共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明的掩模一体型表面保护带的掩模材料层中，固化剂处于与(甲基)丙烯酸共聚物进行了反应的状态。
[紫外线吸收成分]
本发明中，掩模材料层在355nm的波长区域中的平行光线透射率为30％以下。
为了使掩模材料层在355nm的波长区域中的平行光线透射率为30％以下，优选含有紫外线吸收成分。
作为紫外线吸收成分，更优选含有紫外线吸收剂或紫外线吸收性聚合物。
(紫外线吸收剂)
紫外线吸收剂由于对于树脂的相容性优异，透明性高，少量添加即对紫外区域的激光具有高吸收性能，因此可以适合用于本发明。
作为紫外线吸收剂，优选含有具有三嗪骨架、二苯甲酮骨架、苯并三唑骨架或苯甲酸酯骨架的紫外线吸收剂中的至少一种。
关于这些紫外线吸收剂，例如，作为具有三嗪骨架的化合物，可以举出例如2,4-双[2-羟基-4-丁氧基苯基]-6-(2,4-二丁氧基苯基)-1,3,5-三嗪、2,4-双(2,4-二甲基苯基)-6-(2-羟基-4-正辛氧基苯基)-1,3,5-三嗪、2-(2,4-二羟基苯基)-4,6-双(2,4-二甲基苯基)-1,3,5-三嗪、2-(2,4-二羟基苯基)-4,6-二苯基-1,3,5-三嗪、2-(2-羟基-4-甲氧基苯基)-4,6-二苯基-1,3,5-三嗪等。
作为具有二苯甲酮骨架的化合物，可以举出例如2,4-二羟基二苯甲酮、2,2’-二羟基-4,4’-二甲氧基二苯甲酮、2-羟基-4-甲氧基二苯甲酮、2-羟基-4-正辛氧基二苯甲酮、2,2’,4,4’-四羟基二苯甲酮等。
作为具有苯并三唑骨架的化合物，可以举出例如2-(2-羟基-5-叔丁基苯基)-2H-苯并三唑、2-(2H-苯并三唑-2-基)-4,6-双(1-甲基-1-苯基乙基)苯酚、2-(2H-苯并三唑-2-基)-6-(1-甲基-1-苯基乙基)-4-(1,1,3,3-四甲基丁基)苯酚等。
作为具有苯甲酸酯骨架的化合物，可以举出例如2,4-二叔丁基苯基-3,5-二叔丁基-4-羟基苯甲酸酯、2,4-二叔丁基苯基-4’-羟基-3’,5’-二叔丁基苯甲酸酯等。
紫外线吸收剂也可以使用市售的物质，可以举出例如株式会社ADEKA制造的ADKSTAB LA系列(LA-24、LA-29、LA-31、LA-32、LA-36、LA-F70、1413)(均为商品名)、BASF公司制造的TINUVIN P、TINUBIN 234、TINUVIN 326、TINUVIN 329、TINUVIN 213、TINUVIN 571、TINUVIN 1577ED、CHIMASSORB 81、TINUVIN 120(均为商品名)等。
紫外线吸收剂可以为一种，也可以将两种以上进行合用。
紫外线吸收剂的添加量根据所期望的激光吸收性能进行调整即可，相对于(甲基)丙烯酸共聚物100质量份为0.1质量份～5.0质量份是适当的。
(紫外线吸收性聚合物)
为了使掩模材料层具有高的激光吸收性，掩模材料层优选含有紫外线吸收性聚合物。紫外线吸收性的聚合物是指，通过使用具有紫外线吸收基团的聚合性单体作为由构成聚合物分子的共聚单体得到的重复单元(链段)之一，对聚合物本身赋予紫外线吸收性能。相较于在通用聚合物中混入紫外线吸收剂并进行了混配的构成，不存在紫外线吸收剂成分的溶出或渗出等问题。
作为紫外线吸收性聚合物，优选侧链具有紫外线吸收骨架的物质。
紫外线吸收骨架可以举出具有在紫外线吸收剂中所举出的骨架的物质。本发明中，优选为苯并三唑骨架、二苯甲酮骨架或三嗪骨架。
侧链具有紫外线吸收骨架的紫外线吸收性聚合物通过使具有这些骨架的单体例如选自在(甲基)丙烯酸酯化合物的醇部具有这些骨架的化合物中的至少一种(甲基)丙烯酸单体聚合而得到。
因此，本发明中，紫外线吸收性聚合物优选为侧链具有苯并三唑骨架、二苯甲酮骨架或三嗪骨架中的任一种紫外线吸收骨架的(甲基)丙烯酸聚合物。
紫外线吸收性聚合物通过使在(甲基)丙烯酸酯化合物的醇部具有紫外线吸收骨架的(甲基)丙烯酸酯化合物(单体)聚合而得到，这样的紫外线吸收性单体可以使用一种或将两种以上进行合用。
作为紫外线吸收性单体，优选由下述通式(I)～(VII)中的任一者表示。
[化1]
式中，R表示氢原子或甲基，R1～R4各自独立地表示取代基。m1表示0～3的整数，m2表示0～4的整数，n1表示0～4的整数，n2表示0～3的整数，n3表示0～5的整数。L1表示单键或2价连接基团，L2表示亚烷基。
此处，氨基包含-NH2、烷基氨基、芳基氨基、杂环氨基。
R1～R4中的取代基可以举出例如卤原子、烷基、环烷基、芳基、杂环基、烷氧基、芳氧基、杂环氧基、烷硫基、芳硫基、杂环硫基、羟基、巯基、氨基、酰基、酰胺基、磺酰胺基、氨基甲酰基、氨磺酰基、酰氧基、烷氧羰基、芳氧基羰基、磺酰基、羧基、磺基、硝基。
R3和R4优选为烷基、芳基、烷氧基、芳氧基、氨基。
L1的2价连接基团表示-O-、-S-、-SO2-、-N(Ra)-、-C(＝O)-、亚烷基、亚芳基、2价杂环基、或这些基团组合而成的基团。此处，Ra表示氢原子或取代基。
作为这些组合而成的基团，可以举出例如-C(＝O)-O-、-O-C(＝O)-、-N(Ra)-C(＝O)-、-C(＝O)-N(Ra)-、-亚烷基-O-、-O-亚烷基-O-、-亚烷基-S-、-亚烷基-N(Ra)-、-亚芳基-O-、-O-亚芳基-O-、-亚芳基-S-、-亚芳基-N(Ra)-等。
L2的亚烷基的碳原子数优选为1～20、更优选为2～18、进一步优选为2～8。可以举出例如亚甲基、亚乙基、亚丙基、三亚甲基、亚丁基、亚己基、亚辛基。
需要说明的是，紫外线吸收剂的优选化合物可以用上述通式(I)～(VII)中删除了-L1-L2-O-C(＝O)-C(R)＝CH2后的通式表示。
这些紫外线吸收性单体可以举出例如2-[3-(2H-1,2,3-苯并三唑-2-基)-4-羟基苯基]甲基丙烯酸乙酯或2-[2-(2-羟基-4-辛氧基苯基)-2H-1,2,3-苯并三唑-5-基氧基]甲基丙烯酸乙酯、2-[2-羟基-5-(甲基丙烯酰氧基甲基)苯基]-2H-苯并三唑、2-(4,6-二苯基-1,3,5-三嗪-2-基)-5-[2-(丙烯酰氧基)乙氧基]苯酚、2-(4,6-二苯基-1,3,5-三嗪-2-基)-5-[2-(甲基丙烯酰氧基)乙氧基]苯酚等。
作为能够与上述紫外线吸收性单体共聚的其他单体成分，没有特别限制，可以适当地选择使用。
可以举出例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸月桂酯、(甲基)丙烯酸硬脂酯等(甲基)丙烯酸烷基酯类。
另外，可以举出(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙基乙酯、(甲基)丙烯酸羟丁酯等含羟基的不饱和单体。
在紫外线吸收性聚合物成分中，紫外线吸收性单体成分所占的比例优选为50质量％以上。
紫外线吸收聚合物的重均分子量优选为1万～20万左右。
紫外线吸收聚合物也可以使用市售的物质，可以举出例如新中村化学工业株式会社制造的VANARESIN UVA-5080、VANARESIN UVA-5080(OHV20)、VANARESIN UVA-7075、VANARESIN UVA-7075(OHV20)、VANARESIN UVA-55T、VANARESIN UVA-55MHB、VANARESINUVA-73T、NEWCOAT UVA-101、NEWCOAT UVA-102、NEWCOAT UVA-103、NEWCOAT UVA-104(均为商品名)等。
本发明中，也可以不使用作为基础的树脂，而将紫外线吸收性聚合物作为基础树脂。即，也可以单独使用紫外线吸收性聚合物作为构成掩模材料层的树脂。
需要说明的是，本发明中，侧链具有烯键式不饱和基团的树脂本身也可以在侧链具有紫外线吸收骨架。
此处，添加到作为基础的树脂例如(甲基)丙烯酸共聚物中使用的情况下，紫外线吸收性聚合物的含量根据所期望的激光吸收性能进行调整即可，相对于作为基础的树脂例如(甲基)丙烯酸共聚物100质量份为5.0质量份～50.0质量份是适当的。
从通过等离子体灰化的去除速度的方面出发，掩模材料层的厚度优选为5μm～100μm、更优选为5μm～40μm。
<粘合剂层>
本发明的掩模一体型表面保护带至少具有基材膜和掩模材料层，掩模材料层与基材膜相接触地设置、或使粘合剂层介于掩模材料层与基材膜之间而设置。
本发明中，掩模材料层优选藉由粘合剂层设置于基材膜上。即，在表面保护带的粘合剂层上具有掩模材料层。
粘合剂层与掩模材料层一同起到下述作用：吸收形成于半导体晶片图案面的元件的凹凸，提高与图案面的密合性，保护图案面。为了使掩模一体型表面保护带能够承受晶片薄膜化工序的负荷，粘合剂层优选在晶片薄膜化工序中与掩模材料层或基材膜的密合性高。另一方面，在晶片薄膜化工序后，为了与基材膜一体地与掩模材料层剥离，优选与掩模材料层的密合性低(优选剥离性高)。
构成粘合剂层的粘合剂可以使用现有的半导体晶片加工用表面保护带所使用的粘合剂。
粘合剂可以为辐射固化型粘合剂和压敏型粘合剂中的任一种，在掩模材料层为辐射固化型的情况下，优选压敏型粘合剂；在掩模材料层为压敏型的情况下，优选辐射固化型粘合剂。
因此，本发明中，由于掩模材料层优选为辐射固化型，所以优选压敏型粘合剂。
关于粘合剂，除了掩模材料层中的355nm的波长区域中的平行光线透射率为30％以下、以及使用为此所用的紫外线吸收成分以外，直接应用在掩模材料层中所说明的内容。
但是，本发明中，粘合剂层也可以包含紫外线吸收成分，此时的紫外线吸收成分的含量优选粘合剂层在355nm的波长区域中的平行光线透射率超过30％，特别优选不包含紫外线吸收成分。
关于粘合剂层的厚度，从进一步提高形成于图案面的元件等的保护能力、并且进一步提高与半导体晶片图案面的密合性的方面出发，优选为5μm～100μm。需要说明的是，虽然也取决于器件的种类，但半导体晶片的图案表面的凹凸大体为几μm～15μm左右，因此粘合剂层的厚度更优选为5μm～30μm。
另外，虽然也取决于器件的种类，但粘合剂层的厚度优选为掩模材料层的厚度以上，更优选厚于掩模材料层的厚度的情况。
本发明的掩模一体型表面保护带为具有粘合剂层的掩模一体型表面保护带由图1的(b)、(c)所表示的构成。
在图1的(b)、(c)中，掩模一体型表面保护带3在基材膜3aa上具有粘合剂层3ab，在该粘合剂层3ab上具有掩模材料层3b。
此处，基材膜3aa和粘合剂层3ab为表面保护带3a。
需要说明的是，在图1的(b)、(c)中，掩模一体型表面保护带3不具有粘合剂层3ab的情况下，表面保护带3a的部分成为基材膜3a。
本发明中，掩模材料层、粘合剂层也可以含有现有的半导体晶片加工用表面保护带所使用的树脂、固化剂、光自由基聚合引发剂以外的成分。
<<半导体晶片的制造方法>>
本发明中，特别优选以包括下述工序(a)～(d)的工序来制造半导体晶片。
[工序]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从掩模一体型表面保护带将基材膜剥离，或将基材膜与上述粘合剂层一体地剥离而使掩模材料层露出于表面，之后利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体于切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除掩模材料层的灰化工序。
在半导体晶片的制造方法中，通过使用本发明的掩模一体型表面保护带，能够以包括上述工序(a)～(d)的工序来制造半导体晶片。
应用了本发明的掩模一体型表面保护带的上述半导体芯片的制造方法优选在上述工序(d)之后包括下述工序(e)。另外在包括下述工序(e)的情况下，优选在该工序(e)之后进一步包括下述工序(f)。
(e)由晶片固定带拾取半导体芯片的工序
(f)将拾取的半导体芯片转移到粘晶工序的工序
下面，参照附图对使用本发明的掩模一体型表面保护带的半导体芯片的制造方法(下文中也简称为“应用本发明的制造方法”)的优选实施方式进行说明，但除本发明中的规定的事项外，本发明并不限于下述实施方式。另外，各附图所示的方式为用于容易理解本发明的示意图，关于各部件的尺寸、厚度或相对大小关系等，为了便于说明而有时会改变大小，并非直接显示实际的关系。另外，除本发明中规定的事项外，并不限于这些附图所示的外形、形状。
应用了本发明的制造方法的优选实施方式可以分类为下述所示的第一和第二实施方式。
需要说明的是，关于下述实施方式中所用的装置和掩模一体型表面保护带以外的材料，只要没有特别声明，则可以使用以往用于半导体晶片加工的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的而适当地设定、优化。另外，关于各实施方式中共通的材质、结构、方法、效果等则省略重复记载。
<第一实施方式[图1～图5]>
参照图1～图5，对应用了本发明的制造方法的第一实施方式进行说明。
需要说明的是，这些图如上所述为示出层构成的示意图，并非根据实际状态反映基材膜、粘合剂层、掩模材料层的各厚度。基材膜或各层的厚度应用在已记载的掩模一体型表面保护带中所说明的内容。
半导体晶片1在其表面S具有形成有半导体元件的电路等的图案面2(参照图1的(a))。在该图案面2贴合本发明的掩模一体型表面保护带3，该本发明的掩模一体型表面保护带3在基材膜3aa上设有粘合剂层3ab的表面保护带3a的粘合剂层3ab上进一步设有掩模材料层3b(参照图1的(b))，从而得到图案面2被本发明的掩模一体型表面保护带3所被覆的半导体晶片1(参照图1的(c))。
此处，在图1的(b)和(c)中，示出了在基材膜上具有粘合剂层的表面保护带3a，该情况下，由基材膜3aa和粘合剂层3ab构成。
本发明中，与基材膜接触地具有掩模材料层的情况下，由于不是与基材膜接触地具有粘合剂层，因而在图1的(b)和(c)中3a为基材膜。因此，在之后的说明中，与基材膜接触地具有掩模材料层的情况下，将“表面保护带3a”、“表面保护带”替换称为“基材膜3a”、“表面保护带”。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度(参照图2的(a))。在该磨削后的背面B贴合晶片固定带4(参照图2的(b))，并支持固定于环形框F(参照图2的(c))。
从半导体晶片1剥离掩模一体型表面保护带3的表面保护带3a，并且其掩模材料层3b残留于半导体晶片1(参照图3的(a))，使掩模材料层3b剥出(参照图3的(b))。并且，从表面S侧对在图案面2以格子状等适当形成的多个切割道(未图示)照射激光L，将掩模材料层3b的与切割道相当的部分去除，使半导体晶片的切割道开口(参照图3的(c))。
在切断掩模材料层3b的激光照射中，可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置以沿着半导体晶片1的切割道自如移动的方式配设激光照射部，能够照射为了去除掩模材料层3b而适当控制了输出功率的激光。
需要说明的是，激光为CO2或YAG等，没有特别限定，其中YAG激光的三次谐波即355nm的紫外线区域的激光对于各种材质的吸收率非常高，不会施加热负荷，因此被用于要求高品质的微细加工中，并且光束直径与长波长激光相比更集中，因此可进行更加微细的加工，能够适合用于本发明。
接着，从表面S侧利用SF6气体的等离子体P1进行处理，蚀刻在切割道部分剥出的半导体晶片1(参照图4的(a))，将其分割而单片化为各个芯片7(参照图4的(b))，其次通过O2气体的等离子体P2而进行灰化(参照图4的(c))，去除残留于表面S的掩模材料层3b(参照图5的(a))。并且，最后将单片化的芯片7通过销M2顶出，通过弹性夹头(collet)M3吸附而拾取(参照图5的(b))。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化所生成的F原子反应而作为四氟化硅(SiF4)去除，也称为反应离子蚀刻(RIE)。另一方面，利用O2等离子体进行的去除在半导体制造工艺中为也用作等离子体清洗机的方法，其也被称为灰化(ashing)，其为去除有机物的方法之一。是为了清洗残留于半导体器件表面的有机物残渣而进行的。
接着，对上述方法中使用的材料进行说明。需要说明的是，下述说明的材料是能够应用于本发明的所有掩模一体型表面保护带的材料，并不是限定应用于将掩模一体型表面保护带用于上述方法时的材料。
半导体晶片1是在单面具有形成了半导体元件的电路等的图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道。
晶片固定带4保持半导体晶片1，需要具有即便暴露于等离子体切割工序也能承受的等离子体耐性。另外，在拾取工序中需要具有良好的拾取性，并且根据情况的不同也需要具有扩张性等。这样的晶片固定带4可以使用与上述表面保护带3a同样的带。另外，可以使用通常被称为切晶带的现有的等离子体切割方式中所利用的公知的切晶带。另外，为了使拾取后向粘晶工序的转移容易，也可以使用在粘合剂层与基材膜之间层积有粘晶用粘接剂的切晶-粘晶带。
为了进行等离子体切割和等离子体灰化，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极，从与该高频侧电极相对设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而利用该离子体。在发热的高频电极内循环制冷剂，防止因等离子体的热所导致的半导体晶片1的升温。
根据上述半导体芯片的制造方法(半导体晶片的处理方法)，通过使保护图案面的表面保护带具有等离子体切割中的掩模功能，从而不需要用于设置现有的等离子体切割工艺中所用的抗蚀剂的光刻工序等。特别是，由于使用了表面保护带，因而在掩模的形成中无需印刷或转印等要求高度的位置对准的技术，能够简单地贴合于半导体晶片表面，能够通过激光装置简单地形成掩模。
另外，由于可利用O2等离子体去除掩模材料层3b，因而能够利用与进行等离子体切割的装置相同的装置去除掩模部分。此外，由于从图案面2侧(表面S侧)进行等离子体切割，因而在拾取作业前无需使芯片的上下反转。由于这些理由，能够使设备简化，能够大幅抑制工艺成本。
<第二实施方式[图6]>
本实施方式中，与第一实施方式的不同点在于，在第一实施方式中的剥离表面保护带3a的工序之前，包括对掩模一体型表面保护带3照射紫外线等放射线而使掩模材料层或粘合剂层固化的工序。其他工序与第一实施方式相同。
需要说明的是，本发明中，优选使掩模材料层固化，而不是粘合剂层。
即，在半导体晶片1的表面S侧贴合掩模一体型表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，并支持固定于环形框F(参照图2的(c)、图6的(a))，之后从表面S侧向掩模一体型表面保护带3照射紫外线UV(参照图6的(b))。并且，使掩模一体型表面保护带3的粘合剂层3ab固化后，去除表面保护带3a(参照图6的(c))而将掩模材料层3b剥出。之后，转移至利用激光L切除与切割道相当的部分的掩模材料层3b的工序。
需要说明的是，紫外线的照射例如按照累积照射量为500mJ/cm2的方式，对掩模一体型表面保护带整体从基材膜侧照射紫外线。在紫外线照射中优选使用高压汞灯。
本实施方式中使用的掩模一体型表面保护带是将第一实施方式所示的掩模一体型表面保护带3中能够利用紫外线等放射线而固化的材质用于掩模材料层3b的掩模一体型表面保护带。
通过利用紫外线等使掩模材料层3b固化，从而使表面保护带3a与掩模材料层3b的剥离变得容易。
上述各实施方式为本发明的一例，本发明并不限于这种方式，在不违反本发明的主旨的范围内可以进行各工艺中的公知的工艺的附加或删除、变更等。
实施例
下面，基于实施例来更详细地说明本发明，但本发明不限定于此。
实施例1
<掩模一体型表面保护带的制作>
混合丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％，在乙酸乙酯溶液中进行聚合，由此合成(甲基)丙烯酸共聚物(重均分子量：40万、羟值：0mgKOH/g、酸值：48.8mgKOH/g、Tg：-23℃)。
在该(甲基)丙烯酸共聚物的溶液中，相对于该共聚物100质量份，混配作为固化剂的TETRAD-X[三菱瓦斯化学株式会社制造、环氧系固化剂]2.0质量份，得到粘合剂组合物A。
混合甲基丙烯酸1mol％、丙烯酸-2-乙基己酯78mol％、丙烯酸-2-羟乙酯21mol％，在乙酸乙酯溶液中进行聚合，由此得到重均分子量为70万的(甲基)丙烯酸共聚物的溶液。
对所得到的共聚物加成异氰酸2-甲基丙烯酰氧基乙酯[商品名：karenz MOI、昭和电工株式会社制造]，由此得到含烯键式不饱和基团的(甲基)丙烯酸共聚物(重均分子量：70万、双键量：0.90meq/g、羟值：33.5mgKOH/g、酸值：5.5mgKOH/g、Tg：-68℃)。
相对于该含烯键式不饱和基团的(甲基)丙烯酸共聚物100质量份，混配作为固化剂的Coronate L[日本聚氨酯工业株式会社制造、异氰酸酯系固化剂]1.0质量份、作为光自由基聚合引发剂的Irgacure 184(BASF公司制造)2.0质量份，混配作为紫外线吸收剂的LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)0.75质量份，得到掩模材料层形成用组合物B。
按照干燥后的厚度为30μm的方式将上述粘合剂组合物A涂布到剥离衬垫上，将所形成的粘合剂层3ab贴合于厚度100μm的低密度聚乙烯(LDPE)膜的基材膜3aa上，得到厚度130μm的表面保护带3a。
此外，按照干燥后的厚度为10μm的方式将掩模材料层形成用组合物B涂布到剥离衬垫上，将所形成的掩模材料层3b贴合于上述表面保护带3a的剥下剥离衬垫而露出的粘合剂层表面，制作出总厚140μm的紫外线固化型的掩模材料一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社制造]，在带切割线(切割道)的硅晶片(直径8英寸)表面贴合上述得到的紫外线固化型的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社制造]，将磨削后的晶片从晶片背面侧装配至切晶带(晶片固定带)上，并用环形框支持固定(工序(a))。
固定后，使用高压汞灯从紫外线固化型的掩模一体型带侧照射500mJ/cm2的紫外线，由此使掩模材料层3b与表面保护带3a之间的密合力降低，仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b。
接着，利用355nm波长区域的YAG激光去除切割线上的掩模材料层，使切割线开口(工序(b))。
之后，使用SF6气体作为等离子体产生用气体，以15μm/分钟的蚀刻速度从掩模材料层侧对硅晶片进行5分钟等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片(工序(c))。
接着，使用O2气体作为等离子体产生用气体，以1.5μm/分钟的蚀刻速度进行10分钟灰化，将掩模材料层3b去除(工序(d))。
之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
实施例2
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)的混配量由0.75质量份变更为1.5质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例3
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为紫外线吸收剂LA-31(株式会社ADEKA制造、三唑骨架的紫外线吸收剂)，并且将混配量由0.75质量份变更为1.0质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例4
不设置实施例1中形成的粘合剂层3ab，按照干燥后的厚度为10μm的方式将实施例1中使用的掩模材料层形成用组合物B涂布到剥离衬垫上，将所形成的掩模材料层3b直接贴合到实施例1中使用的基材膜(厚度100μm的LDPE膜)上，由此制作出总厚110μm的紫外线固化型的掩模材料一体型表面保护带，与实施例1同样地制造半导体芯片。
比较例1
在实施例1中使用的掩模材料层形成用组合物B中，不添加紫外线吸收剂而制作掩模材料层形成用组合物，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
比较例2
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为紫外线吸收剂LA-31(株式会社ADEKA制造、三唑骨架的紫外线吸收剂)，并且将混配量由0.75质量份变更为0.25质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
此处，在比较例2、3、4和5中，紫外线吸收材料的平行光线透射率(％)过高，为本发明的范围外。关于这点，紫外线吸收材料(例如，紫外线吸收性聚合物)的含量变少是由于，通过该含量少，从而成为“平行光线透射率(％)过高(或平行光线吸收率(100％－透射率)过低)”的值。
比较例3
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)的混配量由0.75质量份变更为0.5质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例5
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为侧链具有三唑骨架的紫外线吸收性聚合物VANARESIN UVA-5080[新中村化学工业株式会社制造、重均分子量：40,000～60,000、Tg：80℃]，并且将混配量由0.75质量份变更为5.0质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例6
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为侧链具有三唑骨架的紫外线吸收性聚合物VANARESIN UVA-5080[新中村化学工业株式会社制造、重均分子量：40,000～60,000、Tg：80℃]，并且将混配量由0.75质量份变更为10.0质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例7
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为侧链具有三唑骨架的紫外线吸收性聚合物VANARESIN UVA-7075[新中村化学工业株式会社制造、重均分子量：30,000～50,000、Tg：75℃]，并且将混配量由0.75质量份变更为7.5质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例8
不设置实施例1中形成的粘合剂层3ab，按照干燥后的厚度为10μm的方式将实施例5中使用的掩模材料层形成用组合物涂布到剥离衬垫上，将所形成的掩模材料层3b直接贴合到实施例1中使用的基材膜(厚度100μm的LDPE膜)上，由此制作总厚110μm的紫外线固化型的掩模材料一体型表面保护带，与实施例1同样地制造半导体芯片。
比较例4
将实施例7中使用的侧链具有三唑骨架的紫外线吸收性聚合物VANARESINUVA-7075[新中村化学工业株式会社制造、重均分子量：30,000～50,000、Tg：75℃]的混配量由7.5质量份变更为3.0质量份，除此以外与实施例7同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
比较例5
将实施例5中使用的侧链具有三唑骨架的紫外线吸收性聚合物VANARESIN UVA-5080[新中村化学工业株式会社制造、重均分子量：40,000～60,000、Tg：80℃]的混配量由5.0质量份变更为2.5质量份，除此以外与实施例5同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
此处，紫外线吸收剂LA-F70、LA-31(株式会社ADEKA制)和紫外线吸收性聚合物VANARESIN UVA-5080、VANARESIN UVA-7075[新中村化学工业株式会社制造]为下述的化学结构。
[化2]
<特性和性能评价>
以下述试验例1的方式测定如上所述得到的各掩模材料层3b的平行光线透射率。
另外，在实施例1～3、实施例5～7、比较例1～5中，以下述试验例2的方式进行所剥离的表面保护带3a的剥离性评价，在实施例4、8中，以下述试验例2的方式进行所剥离的基材膜3a的剥离性评价。
此外，以下述试验例3和4的方式进行实施例1～8和比较例1～5中制作的各掩模一体型表面保护带的晶片切割道部的切断性与掩模材料层的去除性的评价。
[试验例1]掩模材料层的平行光线透射率评价
掩模材料层在波长区域355nm中的平行光线透射率利用下述方法进行测定。对于由实施例和比较例得到的形成于剥离衬垫上的掩模材料层，使用紫外可见分光光度计UV-1800(株式会社岛津制作所制造)，从未形成掩模材料层的剥离衬垫的背面侧测定在波长区域355nm的平行光线透射率。该装置虽为具有积分球方式的受光部的可测定全光线透射率的装置，但通过使样品的固定位置从积分球入射窗离开70mm，能够测定平行光线透射率。
需要说明的是，掩模材料层的平行光线透射率以所制成的掩模材料层的厚度进行测定。
[试验例2]表面保护带或基材膜的剥离性评价
根据下述评价基准，评价上述半导体芯片的制造工序的工序(b)中在实施例1～3、5～7和比较例1～5中将各表面保护带剥离时所需的力(剥离力)，以及在实施例4和6中将各基材膜剥离时所需的力(剥离力)。需要说明的是，上述表面保护带或基材膜的剥离性的评价使用RAD-2700F[商品名：Lintec株式会社制造]进行。
-表面保护带的剥离性的评价基准-
◎：能够以弱的力(1.5kgf以下)简单地仅将表面保护带或基材膜剥离。
○：剥离需要稍强的力(2.5kgf以下)，但能够仅将表面保护带或基材膜剥离。
×：无法剥离，或掩模材料层一起被剥离。
[试验例3]利用激光照射的晶片切割道部的切断性
在上述半导体芯片的制造工序的工序(c)中，在各实施例和比较例中对掩模材料层照射355nm的YAG激光，将掩模材料层的与切割道相当的部分去除，使半导体晶片的切割道开口，根据下述评价基准对此时的切断性进行评价。
此处，利用fθ透镜，将平均输出功率2.5W、重复频率1kHz的YAG激光的第三高频(355nm)在硅晶片表面聚光成直径25μm，通过振镜扫描器(galvanoscanner)照射激光。
激光的照射以2.5mm/秒的速度进行扫描，每1条线重复进行1次激光照射，由此将掩模材料层的与切割道相当的部分去除，使半导体晶片的切割道开口，评价此时的切断性。
-利用激光照射的晶片切割道部的切断性-
◎：切割道能够开口，未产生掩模材料层的残渣物。
○：切割道能够开口，但产生了掩模材料层的残渣物。
Δ：半数以上的切割道能够开口，但产生了无法去除掩模材料层的部分。
×：无法去除掩模材料层，切割道无法开口。
[试验例4]利用O2等离子体灰化的掩模材料层的去除性评价
在上述半导体芯片的制造工序的工序(d)中，使用激光显微镜[商品名：VK-X100、KEYENCE株式会社制造]，以表面的横640μm×纵480μm的范围中的三维信息(放大率400倍)调查各实施例和比较例中的O2等离子体灰化(以1.5μm/分钟的蚀刻速度进行10分钟灰化)后有无掩模材料层的掩模材料的残留。
-掩模材料层的去除性的评价基准-
○：未观测到掩模材料层的残留(无残留)。
×：明显观察到掩模材料层的残留(有残留)。
将试验例1～4中得到的结果示于下述表1和2。
需要说明的是，表2中的比较例1与表1的比较例1相同。
此处，“-”是指未使用。
[表1]
实施例1 实施例2 实施例3 实施例4 比较例1 比较例2 比较例3
层构成：有无粘合剂层 有 有 有 无 有 有 有
紫外线吸收材料 LA-F70 LA-F70 LA-31 LA-F70 - LA-31 LA-F70
平行光线透射率(％)在355nm 27％ 10％ 21％ 27％ 95％ 65％ 35％
表面保护带或基材膜的剥离性 ○ ○ ○ ◎ ○ ○ ○
利用激光照射的晶片切割道部的切断性 ○ ◎ ○ ○ × × △
是否利用等离子体去除了掩模材料 ○ ○ ○ ○ ○ ○ ○
[表2]
由上述实施例1～8和比较例1～5中的各试验例的结果可知，在对半导体晶片进行加工而制造半导体芯片时，通过使用本发明的掩模一体型表面保护带，将掩模一体型表面保护带3贴附于半导体晶片的图案面，从所贴附的掩模一体型表面保护带3将表面保护带3a剥离、或者在与基材膜接触地具有掩模材料层3b的情况下将基材膜3a剥离，仅此就能够不产生残胶而简单地形成掩模。
而且可知：通过使用本发明的掩模一体型表面保护带，通过激光照射能够没有问题地使半导体晶片的切割道开口，进而，掩模材料层3b可通过O2等离子体更可靠地去除，能够高度地抑制不良芯片的产生。
与此相对，掩模材料层在355nm的波长区域中的平行光线透射率超过30％的比较例1～5中，随着超过30％，利用激光照射使半导体晶片的切割道部开口时的切断性变差。
结合其实施方式对本发明进行了说明，但本申请人认为，只要没有特别指定，则本发明在说明的任何细节均不被限定，应当在不违反所附权利要求书所示的发明精神和范围的情况下进行宽泛的解释。
本申请要求基于2017年2月24日在日本进行专利提交的日本特愿2017-034164的优先权，将其参照于此并将其内容作为本说明书记载内容的一部分引入。
符号说明
1 半导体晶片
2 图案面
3 掩模材料一体型表面保护带
3a 表面保护带(基材膜与粘合剂层)或基材膜
3aa 表面保护带的基材膜
3ab 表面保护带的粘合剂层
3b 掩模材料层
4 晶片固定带
4a 粘合剂层或粘接剂层
4b 基材膜
7 芯片
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 弹性夹头
F 环形框
L 激光
P1 SF6气体的等离子体
P2 O2气体的等离子体

Claims (10)

1.一种掩模一体型表面保护带，其为至少具有基材膜和掩模材料层的掩模一体型表面保护带，其特征在于，
所述掩模材料层与基材膜相接触地设置、或使粘合剂层介于掩模材料层与基材膜之间而设置，
所述掩模材料层在355nm的波长区域中的平行光线透射率为30％以下。
2.如权利要求1所述的掩模一体型表面保护带，其特征在于，所述掩模材料层相对于(甲基)丙烯酸共聚物100质量份含有0.1质量份～5.0质量份的紫外线吸收剂，或相对于(甲基)丙烯酸共聚物100质量份含有5.0质量份～50.0质量份的紫外线吸收性聚合物。
3.如权利要求1或2所述的掩模一体型表面保护带，其特征在于，所述掩模材料层含有至少一种紫外线吸收剂，该紫外线吸收剂为具有三嗪骨架、二苯甲酮骨架、苯并三唑骨架或苯甲酸酯骨架中的任一种骨架的化合物。
4.如权利要求1或2所述的掩模一体型表面保护带，其特征在于，所述掩模材料层含有至少一种紫外线吸收性聚合物，该紫外线吸收性聚合物为侧链具有苯并三唑骨架、二苯甲酮骨架或三嗪骨架中的任一种紫外线吸收骨架的(甲基)丙烯酸聚合物。
5.如权利要求1～4中任一项所述的掩模一体型表面保护带，其特征在于，构成所述掩模材料层的掩模材料为辐射固化型。
6.如权利要求1～5中任一项所述的掩模一体型表面保护带，其特征在于，所述掩模一体型表面保护带中，所述基材膜和所述掩模材料层藉由所述粘合剂层而设置，构成该粘合剂层的粘合剂为压敏型粘合剂。
7.如权利要求1～6中任一项所述的掩模一体型表面保护带，其特征在于，所述基材膜具有聚烯烃树脂层。
8.如权利要求1～7中任一项所述的掩模一体型表面保护带，其在等离子体切割中使用。
9.如权利要求1～8中任一项所述的掩模一体型表面保护带，其在包括下述工序(a)～(d)的半导体芯片的制造中使用，
[工序]
(a)在将所述掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从所述掩模一体型表面保护带将所述基材膜剥离，或将所述基材膜与所述粘合剂层一体地剥离而使所述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体于所述切割道分割所述半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除所述掩模材料层的灰化工序。
10.一种半导体芯片的制造方法，其特征在于，其使用权利要求1～9中任一项所述的掩模一体型表面保护带。
CN201880002974.XA 2017-02-24 2018-02-22 掩模一体型表面保护带和使用其的半导体芯片的制造方法 Active CN109699189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-034164 2017-02-24
JP2017034164 2017-02-24
PCT/JP2018/006503 WO2018155569A1 (ja) 2017-02-24 2018-02-22 マスク一体型表面保護テープおよびそれを用いる半導体チップの製造方法

Publications (2)

Publication Number Publication Date
CN109699189A CN109699189A (zh) 2019-04-30
CN109699189B true CN109699189B (zh) 2024-01-30

Family

ID=63252798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002974.XA Active CN109699189B (zh) 2017-02-24 2018-02-22 掩模一体型表面保护带和使用其的半导体芯片的制造方法

Country Status (8)

Country Link
US (1) US11862504B2 (zh)
JP (1) JP7084306B2 (zh)
KR (2) KR102244291B1 (zh)
CN (1) CN109699189B (zh)
MY (1) MY195939A (zh)
SG (1) SG11201906797WA (zh)
TW (1) TWI680879B (zh)
WO (1) WO2018155569A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7166718B2 (ja) * 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
TWI797532B (zh) * 2020-12-31 2023-04-01 創技工業股份有限公司 半導體加工的方法及裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033156A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2015052836A (ja) * 2013-09-05 2015-03-19 凸版印刷株式会社 透明導電性積層体の製造方法
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114124A (ja) * 1986-10-31 1988-05-19 Res Dev Corp Of Japan Ｘ線マスク用メンブレンおよび製造法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP6045773B2 (ja) * 2009-11-26 2016-12-14 日立化成株式会社 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP6395586B2 (ja) 2014-12-15 2018-09-26 株式会社ディスコ 被加工物の分割方法
JP6034522B1 (ja) 2016-03-17 2016-11-30 古河電気工業株式会社 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033156A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2015052836A (ja) * 2013-09-05 2015-03-19 凸版印刷株式会社 透明導電性積層体の製造方法
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Also Published As

Publication number Publication date
WO2018155569A1 (ja) 2018-08-30
KR102191706B1 (ko) 2020-12-16
CN109699189A (zh) 2019-04-30
TW201840408A (zh) 2018-11-16
JPWO2018155569A1 (ja) 2019-12-12
KR102244291B1 (ko) 2021-04-26
TWI680879B (zh) 2020-01-01
SG11201906797WA (en) 2019-08-27
MY195939A (en) 2023-02-27
US20190378747A1 (en) 2019-12-12
JP7084306B2 (ja) 2022-06-14
KR20200108508A (ko) 2020-09-18
KR20190021447A (ko) 2019-03-05
US11862504B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN109699189B (zh) 掩模一体型表面保护带和使用其的半导体芯片的制造方法
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
CN109937469B (zh) 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法
KR102149775B1 (ko) 마스크 일체형 표면 보호 필름
CN107431004B (zh) 掩模一体型表面保护带
CN110024086B (zh) 半导体芯片的制造方法
CN108713240B (zh) 掩模一体型表面保护带
CN110073469B (zh) 半导体芯片的制造方法
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
JP6719489B2 (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant