JP6667489B2 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP6667489B2
JP6667489B2 JP2017216084A JP2017216084A JP6667489B2 JP 6667489 B2 JP6667489 B2 JP 6667489B2 JP 2017216084 A JP2017216084 A JP 2017216084A JP 2017216084 A JP2017216084 A JP 2017216084A JP 6667489 B2 JP6667489 B2 JP 6667489B2
Authority
JP
Japan
Prior art keywords
material layer
mask material
tape
mask
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017216084A
Other languages
English (en)
Other versions
JP2019087681A (ja
Inventor
俊光 中村
俊光 中村
具朗 内山
具朗 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2017216084A priority Critical patent/JP6667489B2/ja
Priority to KR1020197010133A priority patent/KR102282587B1/ko
Priority to PCT/JP2018/028236 priority patent/WO2019092935A1/ja
Priority to CN201880002965.0A priority patent/CN110024086B/zh
Priority to TW107127024A priority patent/TWI684212B/zh
Publication of JP2019087681A publication Critical patent/JP2019087681A/ja
Application granted granted Critical
Publication of JP6667489B2 publication Critical patent/JP6667489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

本発明は、半導体チップの製造方法に関する。
最近の半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ＩＣチップが内蔵されたＩＣカードでは薄膜化が要求され、また、ＬＥＤ・ＬＣＤ駆動用デバイスなどでは小チップ化が要求されている。今後これらの需要が増えるにつれ半導体チップの薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られる。このダイシング工程においては、ダイシングブレードにより切断されるブレードダイシング方式が用いられてきた。ブレードダイシング方式では、切断時にブレードによる切削抵抗が半導体ウェハに直接かかる。そのため、この切削抵抗によって半導体チップに微小な欠け（チッピング）が発生することがある。チッピング発生は半導体チップの外観を損なうだけでなく、場合によっては抗折強度不足によるピックアップ時のチップ破損を招き、チップ上の回路パターンまで破損する可能性がある。また、ブレードによる物理的なダイシング工程では、チップ同士の間隔であるカーフ（スクライブライン、ストリートともいう）の幅を厚みのあるブレード幅よりも狭小化することができない。この結果、一枚のウェハから取ることができるチップの数（収率）は少なくなる。さらにウェハの加工時間が長いことも問題であった。
ブレードダイシング方式以外にもダイシング工程には様々な方式が利用されている。例えば、ウェハを薄膜化した後にダイシングを行う難しさに鑑みて、先に所定の厚み分だけウェハに溝を形成しておき、その後に研削加工を行って薄膜化とチップへの個片化を同時に行うＤＢＧ（先ダイシング）方式がある。この方式によれば、カーフ幅はブレードダイシング工程と同様だが、チップの抗折強度がアップしチップの破損を抑えることができるというメリットがある。
また、ダイシングをレーザーで行うレーザーダイシング方式がある。レーザーダイシング方式によればカーフ幅を狭くでき、またドライプロセスとなるメリットもある。しかし、レーザーによる切断時の昇華物でウェハ表面が汚れるという不都合があり、所定の液状保護材でウェハ表面を保護する前処理を要する場合がある。また、ドライプロセスといっても完全なドライプロセスを実現するには至っていない。さらに、レーザーダイシング方式はブレードダイシング方式よりも処理速度を高速化できる。しかし、１ラインずつ加工することには変わりはなく、極小チップの製造にはそれなりに時間がかかる。
また、ダイシングを水圧で行うウオータージェット方式などのウェットプロセスを用いる方式もある。この方式では、ＭＥＭＳデバイスやＣＭＯＳセンサーなど表面汚染を高度に抑えることが必要な材料において問題が起きる可能性がある。またカーフ幅の狭小化には制約があり、得られるチップの収率も低いものとなる。
また、ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し個片化するステルスダイシング方式も知られている。この方式は、カーフ幅をゼロにでき、ドライで加工できるというメリットがある。しかしながら、改質層形成時の熱履歴によりチップ抗折強度が低下する傾向があり、また、エキスパンドして分断する際にシリコン屑が発生する場合がある。さらに、隣接チップとのぶつかりが抗折強度不足を引き起こす可能性がある。
さらにステルスダイシングと先ダイシングを併せた方式として、薄膜化の前に先に所定の厚み分だけ改質層を形成しておき、その後に裏面から研削加工を行って薄膜化とチップへの個片化を同時に行う狭スクライブ幅対応チップ個片化方式がある。この技術は、上記プロセスのデメリットを改善したものであり、ウェハ裏面研削加工中に応力でシリコンの改質層が劈開し個片化するため、カーフ幅がゼロでありチップ収率は高く、抗折強度もアップするというメリットがある。しかし、裏面研削加工中に個片化されるため、チップ端面が隣接チップとぶつかってチップコーナーが欠ける現象が見られる場合がある。
また、プラズマダイシング方式によるダイシング技術も提案されている（例えば、特許文献１参照）。プラズマダイシング方式は、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方法を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、エッチングレートが非常に高いことから近年ではチップの分断に最適なプロセスの１つとされてきた。
特開２００７−１９３８５号公報
プラズマダイシング方式では、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）など、ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いている。そのためエッチングレートが高く、エッチングしない面に対してはマスクによる保護が必須となる。
このマスク形成には、特許文献１にも記載があるように、ウェハの表面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的に用いられる。そのため、プラズマダイシングを行うためには、プラズマダイシング設備以外のフォトリソ工程設備が必要で、チップコストが上昇するという問題がある。また、レジストによるマスキング工程を経るため、全体の処理プロセスが長くなるという不都合もあった。
本発明は、ここのような問題に鑑みてなされたもので、フォトリソグラフィプロセスを必要とせず、また、プラズマ照射によってウェハをチップへとより確実に分割（個別化）することができ、不良チップの発生を高度に抑えることが可能な半導体チップの製造方法を提供することを目的とする。
前述した目的を達するために本発明は、半導体チップの製造方法であって、表面保護テープと、前記表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、前記半導体ウェハの裏面を研削し、研削した前記半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程ａと、前記マスク一体型表面保護テープから前記表面保護テープを剥離して、前記マスク材層を表面に露出させた後、前記マスク材層のうち、前記半導体ウェハのストリートに相当する部分をレーザーにより切断して前記半導体ウェハのストリートを開口する工程ｂと、プラズマ照射により前記半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程ｃと、前記マスク材層に剥離テープを貼り合せ、前記剥離テープを前記マスク材層とともに剥離して前記マスク材層を除去する工程ｄと、を具備し、前記剥離テープは、放射線硬化型の樹脂からなり、前記工程ｄにおいて、前記マスク材層に前記剥離テープを貼り合せた後、放射線を照射して前記剥離テープを硬化させた後に、前記剥離テープを前記マスク材層とともに剥離することを特徴とする半導体チップ製造方法である。
前記工程ｄにおける前記剥離テープと前記マスク材層との接着力は、前記工程ｂにおける前記表面保護テープと前記マスク材層との接着力よりも強いことが望ましい。
また、前記マスク材層は、非放射線硬化型の粘着剤からなることが望ましい。
本発明によれば、プラズマ照射によってウェハをチップへと分割することができるため、不良チップの発生を抑えることができる。この際、表面保護テープ上にマスク材層を有するマスク一体型表面保護テープを用いて、マスクを形成するため、フォトリソグラフィプロセスが不要である。このため、フォトリソ工程設備が不要であり、チップコストを抑制することができる。また、レジストによるマスキング工程が不要であるため、全体の処理プロセスを短くすることができる。
また、マスク材層を剥離テープによって剥離するため、例えば、マスク材層をアッシングで除去する場合と比較して、半導体ウェハの回路面に対するダメージを回避することができる。
また、剥離テープとして、放射線硬化型の樹脂を適用することで、剥離テープを貼り合せた後、放射線を照射して剥離テープを硬化させた際に、剥離テープを収縮させることができる。このため、剥離テープをマスク材層とともに剥離する際に、剥離テープの収縮による変形がマスク材層と噛み合い、剥離テープとマスク材層の接着力を高めることができる。この結果、マスク材層を確実に剥離することができる。
また、マスク材層を剥離する際の剥離テープとマスク材層との接着力が、表面保護テープを剥離する際の表面保護テープとマスク材層との接着力よりも強いことで、このような効果を確実に得ることができる。
本発明によれば、フォトリソグラフィプロセスを必要とせず、また、プラズマ照射によってウェハをチップへとより確実に分割（個別化）することができ、不良チップの発生を高度に抑えることが可能な半導体チップの製造方法を提供することができる。
半導体ウェハ１へのマスク一体型表面保護テープ３の貼合までの工程を説明する概略断面図であり、（ａ）は半導体ウェハ１を示し、（ｂ）はマスク一体型表面保護テープ３を貼合する様子を示し、（ｃ）はマスク一体型表面保護テープ３を貼合した半導体ウェハ１を示す。 半導体ウェハ１の薄膜化と固定までの工程を説明する概略断面図であり、（ａ）は半導体ウェハ１の薄膜化処理を示し、（ｂ）はウェハ固定テープ４を貼合する様子を示し、（ｃ）は半導体ウェハ１をリングフレーム１３に固定した状態を示す。 マスク形成までの工程を説明する概略断面図であり、（ａ）はマスク一体型表面保護テープ３からマスク材層３ｂを残して表面保護テープ３ａを引き剥がす様子を示し、（ｂ）はマスク一体型表面保護テープ３のマスク材層３ｂが剥き出しになった状態を示し、（ｃ）はレーザーＬでストリートに相当するマスク材層３ｂを切除する工程を示す。 プラズマダイシング工程を説明する概略断面図であり、（ａ）はプラズマダイシングを行う様子を示し、（ｂ）はチップ７に個片化された状態を示す。 マスク材層３ｂを剥離する工程を説明する概略断面図であり、（ａ）は剥離テープ１６を貼り付ける様子を示す図を示し、（ｂ）は、紫外線が照射される様子を示し、（ｃ）は、剥離テープ１６とともにマスク材層３ｂを引き剥がす様子を示す。 チップをピックアップするまでの工程を説明する概略断面図であり、（ａ）はマスク材層３ｂが除去された状態を示し、（ｂ）はチップ７をピックアップする様子を示す。
［本発明の半導体チップの製造方法］
以下に、本発明の半導体チップの製造方法（以下、単に「本発明の製造方法」という。）について説明する。本発明の製造方法は、半導体ウェハをプラズマダイシングして半導体チップを得る方法である。以下に説明するように、本発明の製造方法はフォトリソグラフィプロセスが不要であり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
本発明の製造方法は、少なくとも下記の（ａ）〜（ｄ）の工程を含む。
（ａ）表面保護テープと、表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）マスク一体型表面保護テープから表面保護テープを剥離して、マスク材層を表面に露出させた後、マスク材層のうち、半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）プラズマ照射により半導体ウェハをストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
（ｄ）マスク材層に剥離テープを貼り合せ、剥離テープをマスク材層とともに剥離してマスク材層を除去する工程。
剥離テープは、放射線硬化型の樹脂からなり、工程ｄにおいて、マスク材層に剥離テープを貼り合せた後、放射線を照射して剥離テープを硬化させた後に、剥離テープをマスク材層とともに剥離することが望ましい。
工程ｄにおける剥離テープとマスク材層との接着力は、工程ｂにおける表面保護テープとマスク材層との接着力よりも強いことが好ましい。
以下、図面を参照しながら、本発明の実施形態について説明するが、本発明は、本発明で規定されること以外は下記実施形態に限定されるものではない。また、各図面に示される形態は、本発明の理解を容易にするための模式図であり、各部材のサイズ、厚み、ないしは相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
なお、下記の実施形態に用いる装置及び材料等は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置及び材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
本発明の製造方法の実施形態を図１〜図６を参照して説明する。半導体ウェハ１は、その表面Ｓに半導体素子の回路などが形成されたパターン面２を有している（図１(ａ)参照）。半導体ウェハ１のパターン面２側には、マスク一体型表面保護テープ３が貼合される（図１(ｂ)参照）。以上により、パターン面２がマスク一体型表面保護テープ３で被覆された半導体ウェハ１が得られる（図１(ｃ)参照）。
なお、マスク一体型表面保護テープ３は、基材フィルム３ａａに粘着剤層３ａｂを設けた表面保護テープ３ａの粘着剤層３ａｂ上に、さらにマスク材層３ｂが設けられて構成される。すなわち、マスク一体型表面保護テープ３は、表面保護テープ３ａと、表面保護テープ３ａ上に設けられたマスク材層３ｂとを有する。なお、マスク一体型表面保護テープ３において、基材フィルム３ａａ、粘着剤層３ａｂ、マスク材層３ｂは、それぞれ単層構造でも２層以上の複層構造でもよい。粘着剤層３ａｂ及びマスク材層３ｂは好ましくは単層構造である。また、マスク材層３ｂ自体の粘着力を利用可能であれば、粘着剤層３ａｂは、必ずしも必要ではない。
次に、半導体ウェハ１の裏面Ｂをウェハ研削装置１２で研削し、半導体ウェハ１の厚みを薄くする（図２(ａ)参照）。その研削した裏面Ｂにはウェハ固定テープ４を貼り合わせて（図２(ｂ)参照）、半導体ウェハ１をリングフレーム１３に支持固定する（図２(ｃ)参照）。
次に、半導体ウェハ１からマスク一体型表面保護テープ３の表面保護テープ３ａを剥離するとともに、そのマスク材層３ｂは半導体ウェハ１に残して（図３(ａ)参照）、マスク材層３ｂを露出させる（図３(ｂ)参照）。そして、表面Ｓの側からパターン面２に格子状等に適宜形成された複数のストリート（図示せず）に対してＣＯ２レーザーＬを照射して、マスク材層３ｂの、半導体ウェハ１のストリートに相当する部分を除去し、半導体ウェハ１のストリートを開口する（図３(ｃ)参照）。
次に、表面Ｓ側から、ＳＦ６ガスプラズマ１５を照射することにより、ストリート部分で剥き出しになった半導体ウェハ１をエッチングし（図４(ａ)参照）、個々の半導体のチップ７に分割して個片化する（プラズマダイシング工程）（図４(ｂ)参照）。
ここで、ＳＦ６ガスを用いた半導体ウェハのＳｉのエッチングプロセスはＢＯＳＣＨプロセスとも呼ばれ、露出したＳｉと、ＳＦ６をプラズマ化して生成したＦ原子とを反応させ、四フッ化ケイ素（ＳｉＦ４）として除去するものであり、リアクティブイオンエッチング（ＲＩＥ）とも呼ばれる。
次いで、マスク材層３ｂの表面Ｓ側から、剥離テープ１６を貼り合せる（図５(ａ)参照）。剥離テープ１６は、基材フィルム１６ａに粘着剤層１６ｂを設けられて構成される。なお、剥離テープ１６において、基材フィルム１６ａ、粘着剤層１６ｂは、それぞれ単層構造でも２層以上の複層構造でもよい。粘着剤層１６ｂは好ましくは単層構造である。
剥離テープ１６は、放射線硬化型の樹脂からなることが望ましい。この場合には、剥離テープ１６をマスク材層３ｂに貼り合せた後、紫外線（ＵＶ１９）を照射して剥離テープ１６を硬化させる（図５(ｂ)参照）。
なお、本発明において、剥離テープ１６が放射線硬化型の樹脂からなるとは、剥離テープ１６の少なくとも一部の構成が放射線硬化型の樹脂からなることを含み、例えば、剥離テープ１６の粘着剤層１６ｂのみが放射線硬化型の樹脂からなることも含む。この場合には、剥離テープ１６を硬化させるとは、剥離テープ１６の粘着剤層１６ｂを硬化させることを意味する。なお、本明細書において「放射線」とは紫外線のような光線や電子線のような電離性放射線の双方を含む意味に用いる、本発明に用いる放射線は紫外線が好ましい。また、剥離テープ１６が放射線硬化型の樹脂ではない場合には、剥離テープ１６へのＵＶ１９照射工程は不要である。
剥離テープ１６を貼り合せて硬化させた後、剥離テープ１６をマスク材層３ｂとともに剥離する（図５(ｃ)参照）。すなわち、マスク材層３ｂを剥離テープ１６に接着させて、マスク材層３ｂをパターン面２から剥離・除去する。この際、剥離テープ１６（粘着剤層１６ｂ）へＵＶ１９を照射して硬化させることで、剥離前に剥離テープ１６が硬化収縮し、この収縮によって、剥離テープ１６とマスク材層３ｂとの界面の凹凸形状が噛み合い、マスク材層３ｂと剥離テープ１６との接着力（剥離強度）を高め、マスク材層３ｂを確実に剥離・除去することができる。
なお、このようにマスク材層３ｂを確実に剥離するためには、マスク材層３ｂと剥離テープ１６（粘着剤層１６ｂ）との接着力（剥離強度）が十分に高い必要がある。一方で、表面保護テープ３ａを剥離する際には、マスク材層３ｂは、半導体ウェハ１に残る必要がある。したがって、剥離テープ１６を剥離する際の、マスク材層３ｂと剥離テープ１６との接着力（剥離強度）は、マスク材層３ｂと半導体ウェハ１との接着力よりも高く、マスク材層３ｂと半導体ウェハ１との接着力は、表面保護テープ３ａを剥離する際のマスク材層３ｂと表面保護テープ３ａとの接着力よりも高い必要がある。
ここで、各部の接着力は、例えば、剥離力試験（ＪＩＳ Ｚ０２３７）などで評価することができる。また、マスク材層３ｂと剥離テープ１６との接着力や、マスク材層３ｂと表面保護テープ３ａとの接着力は、例えば、粘着剤層３ａｂと粘着剤層１６ｂのそれぞれの構成するポリマーの官能基や鎖長を変えることによって調整することができる。
剥離テープ１６が放射線硬化型粘着剤で構成される場合、アクリル系粘着剤と放射線重合性化合物とを含有してなる粘着剤を好適に用いることができる。アクリル系粘着剤は、（メタ）アクリル系共重合体、あるいは（メタ）アクリル系共重合体と硬化剤との混合物である。（メタ）アクリル系共重合体は、例えば（メタ）アクリル酸エステルを構成成分として有する共重合体、あるいは（メタ）アクリル酸エステルを構成成分として有する２種以上の共重合体の混合物等が挙げられる。これらの共重合体の重量平均分子量は、通常は３０万〜１００万程度である。（メタ）アクリル系共重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合は７０モル％以上が好ましく、８０モル％以上がより好ましく、９０モル％以上がさらに好ましい。
また、（メタ）アクリル系共重合体のモノマー成分中、（メタ）アクリル酸エステル成分の割合が１００モル％でない場合、残部のモノマー成分は（メタ）アクリロイル基を重合性基として重合した形態で存在するモノマー成分（（メタ）アクリル酸由来の構成成分等）であることが好ましい。また、（メタ）アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基（例えばヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、１モル％以上が好ましく、２モル％以上がより好ましく、５モル％以上がより好ましく、１０モル％以上がより好ましい。また当該（メタ）アクリル酸エステル成分の割合は３５モル％以下が好ましく、２５モル％以下がより好ましい。また、（メタ）アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基（例えばヒドロキシ基）を有する構成成分（モノマー成分）の割合は、５モル％以上が好ましく、１０モル％以上がより好ましい。当該割合の上限値は３５モル％以下が好ましく、２５モル％以下がより好ましい。
上記（メタ）アクリル酸エステル成分は、（メタ）アクリル酸アルキルエステル（アルキル（メタ）アクリレートともいう）であることが好ましい。この（メタ）アクリル酸アルキルエステルを構成するアルキル基の炭素数は、１〜２０が好ましく、１〜１５がより好ましく、１〜１２がさらに好ましい。
硬化剤は、（メタ）アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）シクロヘキサン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）トルエン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）ベンゼン、Ｎ，Ｎ，Ｎ，Ｎ’−テトラグリシジル−ｍ−キシレンジアミンなどの分子中に２個以上のエポキシ基を有するエポキシ化合物、２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、１，３−キシリレンジイソシアネート、１，４−キシレンジイソシアネート、ジフェニルメタン−４，４’−ジイソシアネートなどの分子中に２個以上のイソシアネート基を有するイソシアネート系化合物、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−（２−メチルアジリジン）プロピオネートなどの分子中に２個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、所望の粘着力に応じて調整すればよく、（メタ）アクリル系共重合体１００質量部に対して０．１〜５．０質量部が適当である。本発明に用いる剥離テープ１６において、硬化剤は（メタ）アクリル系共重合体と反応した状態にある。
上記放射線重合性化合物としては、放射線の照射によって三次元網状化しうる、分子内に光重合性炭素−炭素二重結合を少なくとも２個以上有する低分量化合物が広く用いられる。具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等のアクリレート系化合物を広く適用可能である。
また、上記アクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いる事も出来る。ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物（例えば、２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシリレンジイソシアナート、ジフェニルメタン４，４−ジイソシアナートなど）を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシ基を有するアクリレートあるいはメタクリレート（例えば、２−ヒドロキシエチルアクリレート、２−ヒドロキシエチルメタクリレート、２−ヒドロキシプロピルアクリレート、２−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど）を反応させて得られる。
放射線硬化型粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤１００質量部に対して放射線重合性化合物を５０〜２００質量部、好ましくは５０〜１５０質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、剥離テープ１６の粘着力を大きく低下させることが可能となる。
また、剥離テープ１６に用いる放射線硬化型粘着剤として、上記（メタ）アクリル系共重合体自体を放射線重合性とした、放射線重合性（メタ）アクリル系共重合体を用いることも好ましい。この場合において、放射線硬化型粘着剤は硬化剤を含んでいてもよい。
放射線重合性（メタ）アクリル系共重合体は、共重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する共重合体である。このような反応性の基としては、エチレン性不飽和基、すなわち、炭素−炭素二重結合を有する基が好ましい。かかる基の例として、ビニル基、アリル基、スチリル基、（メタ）アクリロイルオキシ基、（メタ）アクリロイルアミノ基などが挙げられる。
上記反応性基の共重合体中への導入は、例えば、ヒドロキシ基を有する共重合体と、ヒドロキシ基と反応する基（例えば、イソシアネート基）を有し、かつ上記反応性基を有する化合物（代表的には、２−（メタ）アクリロイルオキシエチルイソシアネート）とを反応させることにより行うことができる。
また、上記放射線重合性（メタ）アクリル系共重合体を構成する全モノマー成分中、上記の反応性の基を有するモノマー成分の割合は２〜４０モル％が好ましく、５〜３０モル％がより好ましく、１０〜３０モル％がさらに好ましい。
また、放射線により剥離テープ１６を重合硬化させる場合には、光重合開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、２−ヒドロキシメチルフェニルプロパン等を用いることが出来る。これらのうち少なくとも１種類を剥離テープ１６に添加することにより、効率よく重合反応を進行させることが出来る。
上記剥離テープ１６は、さらに光増感剤、従来公知の粘着付与剤、軟化剤、酸化防止剤等を含有していてもよい。
以上により、表面Ｓに残ったマスク材層３ｂが取り除かれる（図６(ａ)参照）。そして最後に個片化されたチップ７をピン１７により突き上げコレット１８により吸着してピックアップする（図６(ｂ)参照）。以上により、半導体チップを製造することができる。
次に、本発明の製造方法で用いる材料について説明する。半導体ウェハ１は、片面に半導体素子の回路などが形成されたパターン面２を有するシリコンウェハなどであり、パターン面２は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
（マスク一体型表面保護テープ３）
マスク一体型表面保護テープ３は、基材フィルム３ａａ上に粘着剤層３ａｂが設けられ、さらに粘着剤層３ａｂ上にマスク材層３ｂが設けられた構成を有し、パターン面２に形成された半導体素子を保護する機能を有する。即ち、後工程のウェハ薄膜化工程ではパターン面２で半導体ウェハ１を支持してウェハの裏面が研削されるために、この研削時の負荷に耐える必要がある。そのため、マスク一体型表面保護テープ３は単なるレジスト膜等とは異なり、パターン面２に形成される素子を被覆するだけの厚みがあって、その押圧抵抗は低く、また研削時のダストや研削水などの浸入が起こらないように素子を密着できるだけの密着性が高いものである。
（基材フィルム３ａａ）
マスク一体型表面保護テープ３のうち基材フィルム３ａａはプラスチックやゴム等からなり、例えばポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−１、ポリ−４−メチルペンテン−１、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、アイオノマー等のα−オレフィンの単独重合体または共重合体、あるいはこれらの混合物、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリメチルメタクリレート、ポリウレタン、スチレン−エチレン−ブテン−もしくはペンテン系共重合体等の単体もしくは２種以上を混合させたもの、さらにこれらにこれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物をその材質として挙げることができ、要求特性に応じて適宜に選ぶことができる。低密度ポリエチレンとエチレン酢酸ビニル共重合体の積層体や、ポリプロピレンとポリエチレンテレフタレートの積層体、ポリエチレンテレフタレート、ポリエチレンナフタレートは好適な材質の一つである。
これらの基材フィルム３ａａは、一般的な押出し法を用いて製造できる。基材フィルム３ａａを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などで製造される。この際、通常のラミネートフィルムの製法に於いて普通に行われている様に、樹脂と樹脂の間に接着層を設けても良い。この様な基材フィルム３ａａの厚さは、強度、伸度等の特性、放射線透過性の観点から２０〜２００μｍが好ましい。
（粘着剤層３ａｂ）
粘着剤層３ａｂは、マスク材層３ｂと共に、パターン面２に形成される素子の凹凸を吸収してパターン面２との密着性を高め、パターン面２を保護する役割を担う。マスク一体型表面保護テープ３をウェハ薄膜化工程（裏面研削工程）の負荷に耐えるものとするために、ウェハ薄膜化工程においては、粘着剤層３ａｂと、マスク材層３ｂないし基材フィルム３ａａとの密着性が高いことが好ましい。一方、ウェハ薄膜化工程後においては、基材フィルム３ａａと一体となってマスク材層３ｂと剥離されるために、粘着剤層３ａｂとマスク材層３ｂとの密着性は低いことが好ましい（剥離性が高いことが好ましい）。
なお、本発明において粘着剤層３ａｂは、所望の特性を有する範囲で非放射線硬化型の粘着剤（感圧型粘着剤）を適用可能である。
粘着剤層３ａｂの厚さは、パターン面２に形成された素子等の保護能をより高め、またパターン面２への密着性をより高める観点から、５〜１００μｍが好ましく、１０〜１００μｍがより好ましく、２〜５０μｍがさらに好ましい。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μｍ〜１５μｍ程度であるため、粘着剤層３ａｂの厚さは５〜３０μｍがより好ましい。
（マスク材層３ｂ）
マスク材層３ｂは、パターン面２への貼着に際し半導体素子等を傷つけにくく、また、その除去の際に半導体素子等の破損や表面への粘着剤残留を生じにくいものである。マスク材層３ｂとしては、好ましくは放射線、より好ましくは紫外線照射によりマスク材層３ｂが三次元網状化を呈し、紫外線硬化型、あるいは電子線のような電離性放射線硬化型等の放射線重合型のマスク材層３ｂを用いることができる。
また、非放射線硬化型である、いわゆる感圧型の粘着剤も好適に用いられる。この感圧型の粘着剤としては、上述した、（メタ）アクリル系共重合体と硬化剤との混合物を好適に用いることができる。
こうしたマスク材層３ｂとしては、アクリル系粘着剤や、このアクリル系粘着剤と放射線重合性化合物とを含有してなるマスク材を好適に用いることができる。上記アクリル系粘着剤は、（メタ）アクリル系共重合体、あるいは（メタ）アクリル系共重合体と硬化剤との混合物であり、前述の剥離テープ１６で記載するアクリル系粘着剤を好適に用いることができる。なお、密着性の観点から、（メタ）アクリル系共重合体の全モノマー成分中、硬化剤と反応する官能基（例えば、ヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、０．１モル％以上が好ましく、０．５モル％以上がより好ましい。上限値は、２０モル％以下であることが好ましく、１５モル％以下であることがより好ましい。（メタ）アクリル系共重合体の質量平均分子量は、１０万〜１００万程度が好ましい。
前述したように、マスク材層３ｂとしては、放射線で硬化する放射線硬化型粘着剤や、放射線で硬化しない感圧型粘着剤を好適に用いることができる。上記放射線硬化型粘着剤としては、上記アクリル系粘着剤と、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物とを含有してなる粘着剤が好適である。上記放射線硬化型粘着剤中、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物の含有量は１５質量％以上が好ましく、１５〜７０質量％がより好ましく、１５〜６５質量％がさらに好ましい。また、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、分子内に１個の光重合性炭素−炭素二重結合を有するアクリレート化合物であることが好ましい。
上記分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、具体的には、２−ヒドロキシ−３−フェノキシプロピルアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート等を広く適用可能である。また、分子内に１または２個の光重合性炭素−炭素二重結合を有する、ウレタンアクリレートオリゴマーを好適に用いる事ができ、前述の剥離テープ１６に記載する方法で得られるウレタンアクリレートオリゴマーを好ましく用いることができる。
上記放射線硬化型粘着剤中のアクリル系粘着剤と、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物との配合比としては、アクリル系粘着剤１００質量部に対して、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物を１０〜２５０質量部、好ましくは１５〜２００質量部の範囲で配合されるのが好ましい。上記上限値以下であると、裏面研削時にマスク材層３ｂが過度に変形することなく、半導体ウェハ１の破損をより効果的に防止することができる。
また、マスク材層３ｂには、前述の剥離テープ１６における放射線重合性（メタ）アクリル酸エステル共重合体、光重合開始剤、その他の含有成分（光増感剤、従来公知の粘着付与剤、軟化剤、酸化防止剤等）を好ましく適用することができる。
本発明のマスク一体型表面保護テープ３において、マスク材層３ｂの厚さは、パターン面２に形成された素子等の保護能をより高め、またパターン面２への密着性をより高めることでＳＦ６ガスの侵入を防止し、マスク材層３ｂの除去性をより高める観点から、１〜１００μｍが好ましく、５〜３０μｍがより好ましい。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μｍ〜１５μｍ程度であるため、マスク材層３ｂの厚さは５〜３０μｍがより好ましく、さらに５〜２０μｍがより好ましい。
さらに、本発明のマスク一体型表面保護テープ３において、マスク材層３ｂは、波長１０μｍでの光線透過率（以下、光線透過率１０μｍとも称す。）が８０％以下であり、波長３５０〜７００ｎｍでの可視光線透過率（以下、可視光線透過率３５０−７００μｍとも称す。）が５０％以上であることが好ましい。光線透過率１０μｍは、７９％以下であることがより好ましく、７５％以下であることがさらに好ましい。下限値の制限は特にないが、３０％以上であることが現実的である。可視光線透過率３５０−７００μｍは、７０％以上であることがより好ましく、９０％以上であることがさらに好ましい。上限値の制限は特にないが、１００％以下であることが好ましい。
光線透過率１０μｍが上記好ましい範囲内にあることで、マスク材層３ｂのうち、半導体ウェハ１のストリートに相当する部分を、ＣＯ２レーザーにより効率的に切断することができる。また、可視光線透過率３５０−７００μｍが上記好ましい範囲内にあることで、半導体ウェハ１のパターン面２を適切に認識することができ、ストリート開口する際の誤認識を防止することができる。
なお、光線透過率は、以下のように測定される。まず、マスク一体型表面保護テープ３を、易接着処理したＰＥＴフィルムに貼合し表面保護テープ３ａのみを剥離する。得られたＰＥＴフィルムとマスク材層３ｂからなる積層体の透過率を、分光光度計（商品名：ＵＶ−１８００、島津製作所製）で測定し、得られた透過率から、ＰＥＴフィルム単体の透過率を差し引くことで、マスク材層３ｂの透過率が算出される。
（剥離テープ１６）
剥離テープ１６は、マスク材層３ｂを剥離可能であれば、その材質および構成は問わないが、例えば、基材フィルム１６ａは、前述した表面保護テープ３ａの基材フィルム３ａａと同様の物を適用可能である。また、粘着剤層１６ｂは、前述した表面保護テープ３ａの粘着剤層３ａｂと同様の物を適用可能である。なお、前述した様に、粘着剤層１６ｂと粘着剤層３ａｂとは、例えば、ポリマー構成成分、モノマー種が異なる。
（ウェハ固定テープ４）
ウェハ固定テープ４は、半導体ウェハ１を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。こうしたウェハ固定テープ４には、上記表面保護テープ３ａと同様のテープを用いることができる。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される公知のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、粘着剤層３ａｂ上にダイボンディング用接着剤を積層したダイシングダイボンディングテープを用いることもできる。
マスク材層３ｂを切断するレーザーには、紫外線または赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー照射装置は、半導体ウェハ１のストリートに沿って移動可能にレーザー照射部が配設されており、マスク材層３ｂを除去するために適切に制御された出力のレーザーＬを照射できる。なかでもＣＯ２レーザーは数Ｗ〜数十Ｗの大出力を得ることが可能であり、本発明に好適に利用できる。
プラズマダイシングを行うにはプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ１に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ１が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものである。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ１の昇温を防止している。
上記半導体チップの製造方法（半導体ウェハの処理方法）によれば、パターン面２を保護する表面保護テープ３ａにプラズマダイシングにおけるマスク機能を持たせたことで、従来のプラズマダイシングプロセスで用いられていたレジストを設けるためのフォトリソ工程等が不要となる。特に表面保護テープ３ａを用いたため、マスクの形成に印刷や転写等の高度な位置合わせが要求される技術が不要で簡単に半導体ウェハ１の表面Ｓに貼合でき、レーザー装置により簡単にマスクを形成できる。
また、マスク材層３ｂを剥離テープ１６で除去できるため、特殊な装置を使用せずにマスク材層３ｂを除去することができる。加えてパターン面２側（表面Ｓ側）からプラズマダイシングを行うため、ピッキング作業前にチップ７の上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
上記各実施形態は本発明の一例であり、こうした形態に限定されるものではなく、本発明の趣旨に反しない限度において、各プロセスにおける公知のプロセスの付加や削除、変更等を行い得るものである。
以下、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
（表面保護テープ３ａ）
構成単位として、ラウリルアクリレート：７４ｍｏｌ％、アクリル酸メチル：６ｍｏｌ％、２-ヒドロキシエチルアクリレート：２０ｍｏｌ％由来の構成単位を各モル比で有するアクリルポリマーＡ（Ｍｗ：３５万、酸価：７ｍｇＫＯＨ／ｇ、水酸基価：６０ｍｇＫＯＨ／ｇ）１００質量部に対し、イソシアネート硬化剤（商品名：Ｌ‐４５、東ソー株式会社製）を１．０質量部配合して粘着剤組成物Ａを得た。
別途、低密度ポリエチレン（ＬＤＰＥ）樹脂（商品名：ニポロンハード２０５、東ソー株式会社製）とエチレン−酢酸ビニル共重合体（ＥＶＡ）樹脂（商品名：ウルトラセン５４０、東ソー株式会社製）からなる基材フィルム３ａａを押出法により厚さが１１０μｍとなるように製膜した。
前記粘着剤組成物Ａを、乾燥後の厚さが２０μｍとなるように前記基材フィルム３ａａのＥＶＡ樹脂層上に塗布、乾燥して粘着剤層３ａｂを形成し、表面保護テープ３ａを得た。
（マスク材層３ｂ）
構成単位として、２−エチルヘキシルアクリレート：８０ｍｏｌ％、アクリル酸メチル：１ｍｏｌ％、２-ヒドロキシエチルアクリレート：１９ｍｏｌ％由来の構成単位を各モル比で有するアクリルポリマー１００質量部に対し、分子中に光重合性の炭素−炭素二重結合とイソシアネート基を有する２−イソシアナトエチルメタクリレート（商品名：ＭＯＩ、昭和電工社製）を反応させ、分子中に光重合性の炭素−炭素二重結合を有するアクリルポリマーＢ（Ｍｗ：７５万、酸価：６ｍｇＫＯＨ／ｇ、水酸基価：３０ｍｇＫＯＨ／ｇ）を得た。
前記アクリルポリマーＢに、イソシアネート硬化剤（商品名：Ｌ‐４５、東ソー株式会社製）を２．０質量部、光重合開始剤（商品名：エザキュア ＫＩＰ １００Ｆ、Ｌａｍｂｅｒｔｉ社製）を５．０質量部配合し、マスク材組成物Ａを得た。
前記マスク材組成物Ａを、乾燥後の厚さが１０μｍとなるように前記表面保護テープ３ａの粘着剤層３ａｂ上に積層して、マスク一体型表面保護テープ３を得た。
（剥離テープ１６）
構成単位として、ブチルアクリレート：６０ｍｏｌ％、エチルアクリレート：１０ｍｏｌ％、アクリル酸メチル：１ｍｏｌ％、２-ヒドロキシエチルアクリレート：２９ｍｏｌ％由来の構成単位を各モル比で有するアクリルポリマー１００質量部に対し、分子中に光重合性の炭素−炭素二重結合とイソシアネート基を有する２−イソシアナトエチルメタクリレート（商品名：ＭＯＩ、昭和電工社製）を反応させ、分子中に光重合性の炭素−炭素二重結合を有するアクリルポリマーＣ（Ｍｗ：６５万、酸価：７ｍｇＫＯＨ／ｇ、水酸基価：４０ｍｇＫＯＨ／ｇ）を得た。
前記アクリルポリマーＣに、イソシアネート硬化剤（商品名：Ｌ‐４５、東ソー株式会社製）を１．０質量部、光重合開始剤（商品名：エザキュア ＫＩＰ １００Ｆ、Ｌａｍｂｅｒｔｉ社製）を５．０質量部配合し、粘着剤組成物Ｂを得た。
別途、低密度ポリエチレン（ＬＤＰＥ）樹脂（商品名：ニポロンハード２０５、東ソー株式会社製）とエチレン−酢酸ビニル共重合体（ＥＶＡ）樹脂（商品名：ウルトラセン５４０、東ソー株式会社製）からなる基材フィルム１６ａを押出法により厚さが１１０μｍとなるように製膜した。
前記粘着剤組成物Ｂを、乾燥後の厚さが２０μｍとなるように前記基材フィルム１６ａのＥＶＡ樹脂層上に塗布、乾燥して粘着剤層１６ｂを形成し、剥離テープ１６を得た。
（実施例１）
上記で得られたマスク一体型表面保護テープ３を用いて半導体ウェハ１を加工した。マスク材層３ｂに剥離テープ１６を貼り付け、剥離テープ１６を貼り付けた後、剥離テープ１６を剥離する前に紫外線を照射して、マスク材層３ｂと剥離テープ１６とともに剥離した。
（比較例１）
除去方法として、酸素ガスをプラズマ化したアッシング工程を適用した以外は実施例１と同様の方法でマスク除去を行った。
（除去性評価）
各除去方法を使用したのち、半導体ウェハ１の表面を顕微鏡で観察した。ウェハ上にマスク材層３ｂが残っているものを「Ａ」、それ以外のものを「Ｃ」として評価した。
（ウェハダメージ評価）
マスク除去後のウェハについて、表面状態を光学顕微鏡で観察した。加工前と変化無いものをＡ、表面に荒れが見られたものをＣとした。
Figure 0006667489
結果より、マスク材層３ｂを剥離テープ１６によって除去した実施例１は、マスク材層３ｂ除去後の半導体ウェハ１の表面Ｓにはダメージが見られなかった。一方、マスク材層３ｂをアッシングによって除去した比較例１では、アッシングによって半導体ウェハ１の表面Ｓに荒れが見られた。
以上、添付図を参照しながら、本発明の実施の形態を説明したが、本発明の技術的範囲は、前述した実施の形態に左右されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
１………半導体ウェハ
２………パターン面
３………マスク一体型表面保護テープ
３ａ………表面保護テープ
３ａａ………基材フィルム
３ａｂ………粘着剤層
３ｂ………マスク材層
４………ウェハ固定テープ
７………チップ
１２………ウェハ研削装置
１３………リングフレーム
１５………ＳＦ６ガスプラズマ
１６………剥離テープ
１６ａ………基材フィルム
１６ｂ………粘着剤層
１７………ピン
１８………コレット
Ｓ………表面
Ｂ………裏面
Ｌ………レーザー

Claims (3)

  1. 半導体チップの製造方法であって、
    表面保護テープと、前記表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、前記半導体ウェハの裏面を研削し、研削した前記半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程ａと、
    前記マスク一体型表面保護テープから前記表面保護テープを剥離して、前記マスク材層を表面に露出させた後、前記マスク材層のうち、前記半導体ウェハのストリートに相当する部分をレーザーにより切断して前記半導体ウェハの前記ストリートを開口する工程ｂと、
    プラズマ照射により前記半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程ｃと、
    前記マスク材層に剥離テープを貼り合せ、前記剥離テープを前記マスク材層とともに剥離して前記マスク材層を除去する工程ｄと、
    を具備し、
    前記剥離テープは、放射線硬化型の樹脂からなり、前記工程ｄにおいて、前記マスク材層に前記剥離テープを貼り合せた後、放射線を照射して前記剥離テープを硬化させた後に、前記剥離テープを前記マスク材層とともに剥離することを特徴とする半導体チップ製造方法。
  2. 前記工程ｄにおける前記剥離テープと前記マスク材層との接着力は、前記工程ｂにおける前記表面保護テープと前記マスク材層との接着力よりも強いことを特徴とする請求項１に記載の半導体チップ製造方法。
  3. 前記マスク材層は、非放射線硬化型の粘着剤からなることを特徴とする請求項１又は請求項２のいずれかに記載の半導体チップ製造方法。
JP2017216084A 2017-11-09 2017-11-09 半導体チップの製造方法 Active JP6667489B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017216084A JP6667489B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法
KR1020197010133A KR102282587B1 (ko) 2017-11-09 2018-07-27 반도체 칩의 제조 방법
PCT/JP2018/028236 WO2019092935A1 (ja) 2017-11-09 2018-07-27 半導体チップの製造方法
CN201880002965.0A CN110024086B (zh) 2017-11-09 2018-07-27 半导体芯片的制造方法
TW107127024A TWI684212B (zh) 2017-11-09 2018-08-03 半導體晶片之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216084A JP6667489B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019087681A JP2019087681A (ja) 2019-06-06
JP6667489B2 true JP6667489B2 (ja) 2020-03-18

Family

ID=66437705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216084A Active JP6667489B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法

Country Status (5)

Country Link
JP (1) JP6667489B2 (ja)
KR (1) KR102282587B1 (ja)
CN (1) CN110024086B (ja)
TW (1) TWI684212B (ja)
WO (1) WO2019092935A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6985630B2 (ja) * 2019-09-25 2021-12-22 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
KR20210050143A (ko) 2019-10-28 2021-05-07 삼성전자주식회사 반도체 소자 및 제조방법
KR102440741B1 (ko) * 2020-05-25 2022-09-07 (주) 엔지온 반도체 칩 디라미네이션 장치 제어 방법
KR102440739B1 (ko) * 2020-05-25 2022-09-07 (주) 엔지온 반도체 칩 디라미네이션 장치
WO2023188521A1 (ja) * 2022-03-31 2023-10-05 三井化学東セロ株式会社 ピールテープ及び粘接着材を用いたウエハの製造方法、並びにその方法に用いるピールテープ及び粘接着材

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188129A (ja) * 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd デバイスウエハのデバイス面保護構造
JP3753421B2 (ja) * 2002-01-17 2006-03-08 リンテック株式会社 半導体ウエハの加工方法
JP4360077B2 (ja) * 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP2007080968A (ja) * 2005-09-12 2007-03-29 Toshiba Corp 半導体装置の製造方法
JP2010129607A (ja) * 2008-11-25 2010-06-10 Nitto Denko Corp ダイシング用表面保護テープ及びダイシング用表面保護テープの剥離除去方法
JP2014007351A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
JP2014135424A (ja) * 2013-01-11 2014-07-24 Disco Abrasive Syst Ltd ウエーハ切断方法
KR102149775B1 (ko) * 2015-11-09 2020-08-31 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 필름
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带

Also Published As

Publication number Publication date
CN110024086B (zh) 2023-04-28
WO2019092935A1 (ja) 2019-05-16
KR20190057326A (ko) 2019-05-28
TWI684212B (zh) 2020-02-01
KR102282587B1 (ko) 2021-07-27
CN110024086A (zh) 2019-07-16
JP2019087681A (ja) 2019-06-06
TW201933452A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
JP6469854B2 (ja) 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
JP6667489B2 (ja) 半導体チップの製造方法
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
WO2017082211A1 (ja) マスク一体型表面保護フィルム
US11171032B2 (en) Semiconductor chip production method and surface protection tape
US11707804B2 (en) Mask-integrated surface protective tape
WO2017170438A1 (ja) マスク一体型表面保護テープ
US10916441B2 (en) Method for producing semiconductor chips
JP6928850B2 (ja) マスク一体型表面保護テープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R151 Written notification of patent or utility model registration

Ref document number: 6667489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350