JP2014007351A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】更なるチップの薄膜化の要請により、ダイシング先行ペレタイズ処理またはＤＢＧ処理によるプロセス方式と、プラズマエッチングによるダイシング溝内ストレスリリーフ処理を組み合わせるウエハの薄膜化＆ペレタイズ処理が検討されている。しかし、本願発明者等が、これらの技術を検討したところによると、量産への適用に関しては、種々の問題が有ることが明らかとなった。
【解決手段】本願の一実施の形態の概要は、半導体装置の製造方法に於いて、ダイシング先行ペレタイズ処理に当たり、表面を保護膜で被覆した状態でハーフカット溝を形成後、同溝側面のストレスリリーフを実行し、表面にＢＧテープを貼って裏面研削後に裏面をチップ保持テープに固定した状態で、ＢＧテープを除去するものである。
【選択図】図１

Description

本願は、半導体装置（または半導体集積回路装置）の製造方法に関し、特にウエハ薄膜化（Ｗａｆｅｒ Ｔｈｉｎｎｉｎｇ）およびペレタイズ（Ｐｅｌｌｅｔｉｚｅ）技術に適用して有効な技術に関する。

国際公開第２００３／９２０４０号パンフレット（特許文献１）は、いわゆるダイシング先行ペレタイズ処理に関するものである。そこには、シリコン等の半導体ウエハ上に感光性の塗布膜を形成し、その上から回転ブレード等による溝形成およびプラズマエッチングを実施し、その後、塗布膜を除去して、裏面側から薄膜化処理して、半導体ウエハを個々のチップに分離する技術が開示されている。

Ｊｏａｃｈｉｍ Ｎ．Ｂｕｒｇｈａｒｔｚ，”Ｕｌｔｒａ−ｔｈｉｎ Ｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ”，Ｓｐｒｉｎｇｅｒ，ｐｐ．３３−５１（非特許文献１）は、同様に、いわゆるダイシング先行ペレタイズ処理に関するものである。そこには、基本的なダイシング先行ペレタイズ処理として、ハーフカット工程を回転ブレード等による溝形成、ウエットエッチングによる溝形成およびプラズマエッチングによる溝形成が開示されている。また、ダイシング領域に金属膜が形成されている場合等の対策として、ハーフカット工程を回転ブレード等による機械的溝形成とプラズマエッチングによる化学的溝形成を組み合わせる技術が開示されている。更に、ダイシング先行ペレタイズ処理における量産上の基本的な処理の流れが開示されている。

国際公開第２００３／９２０４０号パンフレット

Ｊｏａｃｈｉｍ Ｎ．Ｂｕｒｇｈａｒｔｚ，"Ｕｌｔｒａ−ｔｈｉｎ Ｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ"，Ｓｐｒｉｎｇｅｒ，ｐｐ．３３−５１

更なるチップの薄膜化の要請により、ダイシング先行ペレタイズ処理またはＤＢＧ（Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）処理によるプロセス方式と、プラズマエッチングによるダイシング溝内ストレスリリーフ処理を組み合わせるウエハの薄膜化およびペレタイズ処理が検討されている。しかし、本願発明者等が、これらの技術を検討したところによると、量産への適用に関しては、種々の問題が有ることが明らかとなった。

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願の一実施の形態の概要は、半導体装置の製造方法に於いて、ダイシング先行ペレタイズ処理に当たり、表面を保護膜で被覆した状態でハーフカット溝を形成後、同溝側面のストレスリリーフを実行し、表面にＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）テープを貼って裏面研削後に裏面をチップ保持テープに固定した状態で、ＢＧテープを除去するものである。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、前記本願の一実施の形態によれば、量産への適用に関する種々の問題を解決することができる。

本願の一実施の形態の半導体装置の製造方法における主要プロセスブロックフロー図である。 図１におけるウエハ表面側へのデバイス形成工程１０１が完了した時点のウエハの全体表面図である。 図２のＸ−Ｘ’断面の模式的ウエハ全体断面図である。 図３のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１の表面保護膜塗布工程１０２における図３に対応する模式的ウエハ全体断面図である。 図５のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である（ただし、ウエハと一体となっていない部材等は表示を省略している。以下、図６，１０，１２，１４，１６，１８，２３，２５，２８，３５，３６についても同じ）。 図１の表面保護膜紫外線硬化工程１０３における図３に対応する模式的ウエハ全体断面図である。 図１のハーフカット溝形成工程１０４における図２に対応するウエハの全体表面図である。 図８のＸ−Ｘ’断面の模式的ウエハ全体断面図であり、図１のハーフカット溝形成工程１０４における図３に対応する模式的ウエハ全体断面図である。 図９のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１のハーフカット溝ストレスリリーフ工程１０５における図３に対応する模式的ウエハ全体断面図である。 図１１のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１の表面保護膜上への剥離テープ貼り付け工程１０６および表面保護膜除去工程１０７における図３に対応する模式的ウエハ全体断面図である。 図１３のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１の表面へのバックグラインディングテープ貼り付け工程１１１およびバックグラインディング処理工程１１２における図３に対応する模式的ウエハ全体断面図である。 図１５のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１の裏面ストレスリリーフ工程１１５における図３に対応する模式的ウエハ全体断面図である。 図１７のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１のＢＧ後ウエハハンドリング工程１１７における図３に対応する模式的ウエハ全体断面図である。 図１９に続く工程の図１のＢＧ後ウエハハンドリング工程１１７における図３に対応する模式的ウエハ全体断面図である。 図１の裏面へのチップ保持テープ＆ＤＡＦ貼り付け工程１２１におけるウエハが固定された環状フレーム（真空吸着ステージ上）の全体上面図である。 図２１のＸ−Ｘ’断面の模式的ウエハ全体断面図である。 図２２のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１の表面への剥離テープ貼り付け工程１２２における図３に対応する模式的ウエハ全体断面図である。 図２４のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１のバックグラインディングテープ剥離工程１２３の途中における図３に対応する模式的ウエハ全体断面図である。 図１のバックグラインディングテープ剥離工程１２３の完了時点における図３に対応する模式的ウエハ全体断面図である。 図２８のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図１のレーザＤＡＦフルカット工程１３１における図３に対応する模式的ウエハ全体断面図である。 図１のダイボンディング＆ワイヤボンディング工程１３２における図３に対応する模式的ウエハ全体断面図である。 図３０に続く工程の図１のダイボンディング＆ワイヤボンディング工程１３２における有機多層配線基板１６およびその周辺の模式的断面図である。 図３１に続く工程の図１のダイボンディング＆ワイヤボンディング工程１３２における有機多層配線基板１６およびその周辺の模式的断面図である。 図１の封止工程１３３における有機多層配線基板１６およびその周辺の模式的断面図である。 図１のバンプ取り付け工程１３４における有機多層配線基板１６およびその周辺の模式的断面図である。 本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例１（２段カット方式）を説明するための図１０に対応する図９のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 図３５に続く工程のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。 本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例２（ドレス＆カット方式）を説明するための図９に対応する図１のハーフカット溝形成工程１０４における模式的ウエハ全体断面図である。 本願の前記一実施の形態のプロセスのアウトラインを説明するための図１に対応する主要プロセスブロックフロー図である。

〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有し、前記第１の主面上に、複数のチップ領域および、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に設けられたダイシング領域を有する半導体ウエハを準備する工程；
（ｂ）前記（ａ）工程の後、前記半導体ウエハの前記第１の主面上であって、前記複数のチップ領域および前記ダイシング領域のそれぞれを覆う表面保護膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記ダイシング領域にハーフカット溝を形成する工程；
（ｄ）前記工程（ｃ）の後、前記ハーフカット溝の側面に形成された破砕層をエッチングによって除去する工程；
（ｅ）前記工程（ｄ）の後、前記表面保護膜を除去する工程；
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面に表面保護テープを貼り付ける工程；
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面を研削することで、前記複数のチップ領域を互いに分離する工程；
（ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面をチップ保持テープに貼り付ける工程；
（ｉ）前記半導体ウエハの前記第２の主面を前記チップ保持テープに貼り付けた状態で、前記表面保護テープを除去する工程。

２．前記項１の半導体装置の製造方法において、前記工程（ｅ）は、以下の下位工程を含む：
（ｅ１）前記表面保護膜上に第１の剥離テープを貼り付ける工程；
（ｅ２）前記工程（ｅ１）の後、前記第１の剥離テープとともに、前記表面保護膜を前記半導体ウエハから剥離する工程。

３．前記項１または２の半導体装置の製造方法において、更に、以下の工程を含む：
（ｊ）前記工程（ｇ）の後であって、前記工程（ｈ）の前に、前記半導体ウエハの前記第２の主面に形成された破砕層を除去する工程。

４．前記項１から３のいずれか一つの半導体装置の製造方法において、前記半導体ウエハは、以下を有する：
（ｘ１）シリコン系半導体基板；
（ｘ２）前記シリコン系半導体基板の前記第１の主面側の表面上であって、前記複数のチップ領域および前記ダイシング領域に設けられたＬｏｗ−ｋ膜を含む多層配線層。

５．前記項１から４のいずれか一つの半導体装置の製造方法において、前記半導体ウエハは、以下を有する：
（ｘ３）前記ダイシング領域に設けられたメタルパターンを含むＴＥＧパターン。

６．前記項１から５のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）第１の幅および第１の深さを有し、前記ハーフカット溝の一部をなす第１のハーフカット溝を形成する工程；
（ｃ２）前記工程（ｃ１）の後、前記第１の幅よりも狭い第２の幅および前記第１の深さよりも深い第２の深さを有し、前記ハーフカット溝の一部をなす第２のハーフカット溝を形成する工程。

７．前記項１から６のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）における前記ハーフカット溝の形成は、回転ブレードにより実行する。

８．前記項６または７の半導体装置の製造方法において、前記第１のハーフカット溝の底部は、前記シリコン系半導体基板に達する。

９．前記項１から８のいずれか一つの半導体装置の製造方法において、前記表面保護膜は、有機系塗布膜またはエラストマ系塗布膜である。

１０．前記項１から９のいずれか一つの半導体装置の製造方法において、前記表面保護膜は、アクリル系塗布膜である。

１１．前記項１から１０のいずれか一つの半導体装置の製造方法において、前記工程（ｉ）は、以下の下位工程を含む：
（ｉ１）前記表面保護テープ上に第２の剥離テープを貼り付ける工程；
（ｉ２）前記工程（ｉ１）の後、前記第２の剥離テープとともに、前記表面保護テープを前記半導体ウエハから剥離する工程。

〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。

今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む）も酸化シリコン膜または酸化シリコン系絶縁膜である。

また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。

なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多いが、エッチストップ膜とする場合は、ＳｉＣ，ＳｉＮ等に近い。

窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」ということができる。このことは、「全周」、「全長」等についても同じである。

なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．本願に於いては、主に「薄膜化ダイシング（Ｄｉｃｉｎｇ −ｂｙ−Ｔｈｉｎｎｉｎｇ）技術」を説明する。この方法は、先に裏面研削を実行し、その後のダイシングによりウエハをチップに分離する通常の「ＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）後ＤＣ（Ｄｉｃｉｎｇ）技術」と反対に、先にダイシング（レーザグルービングを含む）してハーフカット溝を形成し、後の裏面研削等のウエハ薄膜化によってウエハをチップに分離するものである。また、薄膜化ダイシング技術は、「ＤＢＧ処理」や「ダイシング先行ペレタイズ処理」とも呼ばれる。

一方、「プラズマダイシング法」は、一般に、ウエハの表面にＢＧテープを張った状態でＢＧ処理した後、ＢＧテープを張ったまま、ウエハの裏面にフォトレジストを塗り、リソグラフィにより、ダイシング領域を開口して、プラズマエッチング（たとえばボッシュプロセス等）によって、ウエハをチップに分離する技術である。プラズマダイシング法は、機械的ダイシングを用いないので、チップの側面に、破砕層が形成されず、高い抗折強度が得られるメリットがある。しかし、ダイシング領域に金属パターン（ＴＥＧ等）があると、適用が困難になるデメリットがあり、現在のＣＭＯＳプロセスとの整合性に問題がある。これに対応して、機械的ダイシング（またはレーザによるダイシング、グルービング等）とプラズマエッチング等のエッチングを組み合わせた「複合型薄膜化ダイシング方式」が提案されている。本願の以下の実施の形態は、この複合型薄膜化ダイシング方式に属する。

本願に於いて、ウエハを分割した後のチップ集合体についても、それらの相対的な位置関係が本質的に変わっていない場合は、集合的に「ウエハ」と呼ぶ。「それらの相対的な位置関係が本質的に変わっていない場合」とは、たとえば、分離直後のダイシングテープ（またはチップ保持テープ、以下の同じ）上のチップの集合体、その後、テープを聞き伸ばした状態のチップの集合体、これらからチップの一部をピックアップ（除去を含む）した残り等である。このようにするのは、ダイシング先行ペレタイズ処理においては、単位工程の途中でウエハがチップの集合体に徐々に、または短い時間で変化するからである。

また、本願に於いて、ハーフカット溝形成および、その後の溝側面ストレスリリーフに関して、「表面保護膜」とは、表面を保護する半導体基板等と比較して、比較的軟らかい部材膜であって、少なくとも、溝側面ストレスリリーフの際のエッチング作用に対して、それが覆う部分を保護する性質の膜を言う。一般に、有機系膜が使用されるが、エラストマ系のシリコーン（Ｓｉｌｉｃｏｎｅ）樹脂膜等のシリコーン系膜は、基本的に無機ポリマーであるが、有機系膜と同様の性質を有するので、適用可能である。有機系膜とは、有機系骨格からなるポリマー膜、有機系骨格を一要素とする共重合体膜等を言う。具体的には、アクリル系樹脂膜、エポキシ系樹脂膜、ポリイミド系樹脂膜、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）系樹脂膜等である。なお、全てが無機骨格であって、側鎖にのみ有機官能基を有するシリコーンゴム（シリコーン系エラストマ）等から構成された有機シロキサン（Ｏｒｇａｎｏｓｉｌｏｘａｎｅ）膜等は、ここでいう有機系膜ではない。この有機系膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）や塗布により形成されるが、塗布によるものを特に「有機系塗布膜」という。同様に、「塗布膜」とは、塗布により形成された膜を言う。

また、「ハーフカット溝」とは、半導体基板に表面から形成された溝であって、その基板の裏面に達していないものを言う。なお、ハーフカット溝の深さは、いずれも、表面保護膜の下端から（表面保護膜を除いて）測ったものである。

更に、「破砕層の除去」とは、破砕層全部を除去することを含むが、一般には、破砕層を完全に除去すると、ゲッタリング硬化が消失するので、完全除去する場合は限定的である。従って、ここでいう「除去」は、部分的除去を含む概念である。

なお、本願に於いては、各種のテープ（可撓性のシートを含む）を使用するので、簡単に説明する。すなわち、「表面保護テープ」とは、いわゆるバックグラインディングテープ（片面粘着テープ）または、これと類似した性質を有するテープのことで、ウエハの裏面研削時にウエハの表面を保護するものである。「チップ保持テープ」とは、バックグラインディングによって、ウエハが個々のチップに分離した後に、チップがばらばらにならないように、それらの裏面を保持するための片面粘着テープであって、通常、ダイシングテープ又は、これに類似したテープが使用される。「剥離テープ」は、ウエハの表面等に形成された有機系膜や粘着テープ（下地膜）の上に貼り付けて、強力な粘着力によって、下地膜ともども剥離するための強粘着型片面粘着テープを指す。

更に、「ウエハの厚さ」、「チップの厚さ」等というときは、多層配線層の厚さは、品種により、大きく異なるので、半導体基板部分の厚さで表示している。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。

なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。

なお、チップ分割時に生じるチップ側面の破砕層に関する課題および、その解決方法について開示した先行特許出願としては、たとえば日本特願第２０１１−５５４６号（日本出願日２０１１年１月１４日）がある。

１．本願の一実施の形態の半導体装置の製造方法における主要プロセスフロー（ハーフカット溝形成に関しては「シングルステップ方式」）等の説明（主に図１から図３４）
このセクションで説明する具体的プロセスは、一例であり、種々変形可能であることはいうまでもない。また、セクション２および３で説明する変形例１，２についても、図１のハーフカット溝形成工程１０４（図８から図１０）の部分（一部又は全部）を変更するのみであり、その他の部分は、そのまま適用できるので、それらの説明は原則として繰り返さない。

なお、このセクションでは、回転ブレード、すなわち、機械的切削によって、ハーフカット溝を形成する方法を具体的に説明したが、レーザグルービングによって、ハーフカット溝を形成しても良い。レーザグルービングにおいては、スループットを向上させることができるほか、回転ブレードの損耗等の問題を回避することができる。一方、ここで説明するように、機械的切削による場合は、レーザ特有の破片（Ｄｅｂｒｉｓ）等の問題を回避することができる。

なお、以下では、対象デバイスとして、主に、有機多層配線基板等にチップを搭載したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の基板品を例に取り具体的に説明する。しかし、以下の例は、リードフレーム等を用いたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等のリードフレーム品にも適用できることは言うまでもない。

図１は本願の一実施の形態の半導体装置の製造方法における主要プロセスブロックフロー図である。図２は図１におけるウエハ表面側へのデバイス形成工程１０１が完了した時点のウエハの全体表面図である。図３は図２のＸ−Ｘ’断面の模式的ウエハ全体断面図である。図４は図３のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図５は図１の表面保護膜塗布工程１０２における図３に対応する模式的ウエハ全体断面図である。図６は図５のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である（ただし、ウエハと一体となっていない部材等は表示を省略している。以下、図６，１０，１２，１４，１６，１８，２３，２５，２８，３５，３６についても同じ）。図７は図１の表面保護膜紫外線硬化工程１０３における図３に対応する模式的ウエハ全体断面図である。図８は図１のハーフカット溝形成工程１０４における図２に対応するウエハの全体表面図である。図９は図８のＸ−Ｘ’断面の模式的ウエハ全体断面図であり、図１のハーフカット溝形成工程１０４における図３に対応する模式的ウエハ全体断面図である。図１０は図９のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図１１は図１のハーフカット溝ストレスリリーフ工程１０５における図３に対応する模式的ウエハ全体断面図である。図１２は図１１のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図１３は図１の表面保護膜上への剥離テープ貼り付け工程１０６および表面保護膜除去工程１０７における図３に対応する模式的ウエハ全体断面図である。図１４は図１３のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図１５は図１の表面へのバックグラインディングテープ貼り付け工程１１１およびバックグラインディング処理工程１１２における図３に対応する模式的ウエハ全体断面図である。図１６は図１５のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図１７は図１の裏面ストレスリリーフ工程１１５における図３に対応する模式的ウエハ全体断面図である。図１８は図１７のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図１９は図１のＢＧ後ウエハハンドリング工程１１７における図３に対応する模式的ウエハ全体断面図である。図２０は図１９に続く工程の図１のＢＧ後ウエハハンドリング工程１１７における図３に対応する模式的ウエハ全体断面図である。図２１は図１の裏面へのチップ保持テープ＆ＤＡＦ貼り付け工程１２１におけるウエハが固定された環状フレーム（真空吸着ステージ上）の全体上面図である。図２２は図２１のＸ−Ｘ’断面の模式的ウエハ全体断面図である。図２３は図２２のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図２４は図１の表面への剥離テープ貼り付け工程１２２における図３に対応する模式的ウエハ全体断面図である。図２５は図２４のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図２６は図１のバックグラインディングテープ剥離工程１２３の途中における図３に対応する模式的ウエハ全体断面図である。図２７は図１のバックグラインディングテープ剥離工程１２３の完了時点における図３に対応する模式的ウエハ全体断面図である。図２８は図２７のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図２９は図１のレーザＤＡＦフルカット工程１３１における図３に対応する模式的ウエハ全体断面図である。図３０は図１のダイボンディング＆ワイヤボンディング工程１３２における図３に対応する模式的ウエハ全体断面図である。図３１は図３０に続く工程の図１のダイボンディング＆ワイヤボンディング工程１３２における有機多層配線基板１６およびその周辺の模式的断面図である。図３２は図３１に続く工程の図１のダイボンディング＆ワイヤボンディング工程１３２における有機多層配線基板１６およびその周辺の模式的断面図である。図３３は図１の封止工程１３３における有機多層配線基板１６およびその周辺の模式的断面図である。図３４は図１のバンプ取り付け工程１３４における有機多層配線基板１６およびその周辺の模式的断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における主要プロセスフロー等を説明する。

図１に示すように、狭義のウエハ工程、すなわち、ウエハ表面側へのデバイス形成工程１０１が完了（通常ＢＥＯＬ工程の完了を意味する）したウエハ１の表面１ａ（第１の主面）側は、通常、周辺のデバイス非形成領域１ｙと内部のデバイス形成領域１ｘに分けられる。また、ウエハ１の表面１ａには、マトリクス状にチップ領域２が形成され、その間にＸ方向、およびＹ方向に延びる複数のダイシング領域４（ダイシングライン）が形成されている。これらのＹ方向に延びる複数のダイシング領域４の端部のほぼ中央部にノッチ３（ノッチ、オリエンテーションフラット等の結晶方位指標）が設けられている。なお、「ほぼ中央部」とは、ウエハの中心線の近傍であるが、隣接する一対のダイシングライン間の距離程度のずれは許容するという程度の意味である。

ここで、初期のウエハ１の厚さは、たとえば、７７５マイクロメートル程度である。なお、ウエハの初期厚さは、必要に応じて、任意であるが、通常、４５０マイクロメートル程度から１０００マイクロメートル程度である。

次に、図２のＸ−Ｘ’断面を図３に示す。図３に示すように、ウエハ表面側へのデバイス形成工程１０１が完了したウエハ１の表面１ａ（裏面１ｂの反対の面）側には、各チップ領域４に対応する表面領域のデバイス構造５が形成されている。

次に、図３のダイシング領域周辺切り出し領域Ｒ１の詳細断面を図４に示す。図４に示すように、ウエハ１の裏面１ｂ側の大半は、この例では、たとえば、シリコン系半導体基板１ｓとなっている。シリコン系半導体基板１ｓは、たとえば、３００ΦのＰ型単結晶シリコン基板（ウエハ）である。なお、ウエハ径は、３００ミリメートル程度のほか、４５０ミリメートル程度、２００ミリメートル程度、１５０ミリメートル程度、１００ミリメートル程度等であっても良い。

シリコン系半導体基板１ｓの表面１ａには、多層配線層６が設けられており、この例においては、多層配線層６の絶縁膜の構成は、下層の下層非Ｌｏｗ−ｋ絶縁膜６ｐ、中層の中層Ｌｏｗ−ｋ絶縁膜６ｋ、上層の上層非Ｌｏｗ−ｋ絶縁膜６ｓ等から構成されている。チップ領域２ａ，２ｂ内のこれらの各層（下層非Ｌｏｗ−ｋ絶縁膜６ｐ、中層Ｌｏｗ−ｋ絶縁膜６ｋ、上層非Ｌｏｗ−ｋ絶縁膜６ｓ）内には、複数のメタルパターン７（デバイスパターン、配線パターン、プラグパターン、パッドパターン等）が形成されている。また、ダイシング領域４のこれらの各層（下層非Ｌｏｗ−ｋ絶縁膜６ｐ、中層Ｌｏｗ−ｋ絶縁膜６ｋ、上層非Ｌｏｗ−ｋ絶縁膜６ｓ）内には、メタルパターンの一部であるテスト用（又は測定用）のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）パターン８が設けられている（通常複数設けられている）。ここで、中層の中層Ｌｏｗ−ｋ絶縁膜６ｋとしては、たとえば、シリカ系非ポーラスＬｏｗ−ｋ膜（たとえば非ポーラスＳｉＯＣ膜）、シリカ系ポーラスＬｏｗ−ｋ膜（たとえばポーラスＳｉＯＣ膜）等を例示することができる。

次に、図１の表面保護膜塗布工程１０２に移る。図５および図６に示すように、たとえば、ウエハ１をその表面１ａを上に向けた状態で、スピン塗布テーブル５３上に吸着し、塗布液ノズル５４から液状樹脂５５を滴下して、回転塗布することにより、ウエハのほぼ全面に、表面保護膜９（厚さは、たとえば、０．５から１０マイクロメートル程度）を形成する。なお、「ほぼ全面」とは、通常、塗布膜は、ウエハの端部の数ミリ程度の幅の円環部分には、プロセス上の都合により形成されないからである。この塗布膜が形成されない部分の面積は、通常、ウエハの表面側の面積の２０％未満である。従って、ここで「ウエハのほぼ全面」とは、原則として、対応する主面の８０％程度以上に、表面保護膜９が形成されることを言う。

ここで、表面保護膜９としては、有機系膜が好適であり、たとえば、アクリル系樹脂膜（たとえば、ＰＭＭＡ，ポリアクリレート、アクリル系ＵＶ硬化接着剤等）を好適なものとして例示することができる。アクリル系樹脂膜は、一般的な無機酸（氷酢酸等を除く）に耐薬品性を有する。その他の有機系膜としては、エポキシ系樹脂膜、ポリイミド系樹脂膜（たとえば、可溶性ポリイミド樹脂、その他のポリイミド樹脂、ポリイミド系接着剤など）、ＢＣＢ系樹脂膜、エラストマ系接着剤等を例示することができる。ポリイミド系樹脂膜およびＢＣＢ系樹脂膜は、一般的な無機酸（濃硝酸、濃硫酸等を除く）に耐薬品性を有するほか、耐熱性に優れている。また、表面保護膜９としては、有機系膜のほか、シリコーン系樹脂（エラストマ系樹脂）、シリコーン系接着剤（エラストマ系接着剤）等の鎖状ポリマー系の無機系ポリマーも、適用可能である。シリコーン系樹脂は、一般的な無機酸（濃硝酸、濃硫酸等を除く）に耐薬品性を有するほか、耐熱性に優れている。すなわち、無機系エラストマおよび有機系エラストマ等から構成されたエラストマ系樹脂、エラストマ系接着剤等（具体的には、たとえば、エラストマ系塗布膜など）も適用可能である。更に、表面保護膜９としては、以上に説明した非フォトレジスト膜、非電子線レジスト膜のほか、フォトレジスト膜、電子線レジスト膜等であってもよい。フォトレジスト膜、電子線レジスト膜等としては、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）系レジスト膜、ノボラック系レジスト膜、ＫｒＦ用化学増幅型レジスト膜、ＡｒＦ用化学増幅型レジスト膜等を例示することができる。なお、これらのレジスト膜のうち、ＡｒＦ用化学増幅型レジスト膜以外は、比較的プラズマ耐性が高いメリットがある。また、言うまでもないことであるが、ここに挙げたレジスト以外の材料は、一般に比較的プラズマ耐性が高いとされている。レジスト材料を用いた場合は、必須ではないが、ＵＶ照射後に、ベーク等の熱処理をすることが望ましい。また、ポジ型レジストを用いた場合は、ＵＶ照射（この場合は、ＵＶ硬化ではなく、感光等である）をスキップすることができるメリットがある。また、ここに挙げた各材料は、比較的薬品耐性（特に、酸等に対する耐性）が高いメリットがある。更に、接着剤を使用するメリットは、ベーク等が必要でないか、又は、短時間で済むメリットを有する。非フォトレジスト膜、非電子線レジスト膜等も、フォトレジスト膜、電子線レジスト膜等と比較して、感光やベークに関して、接着剤と同様の利点を有する。

なお、表面保護膜として、有機系塗布膜を用いることは、プロセスの簡素化（塗布や硬化が簡単）の観点から有利である。また、表面保護膜として、アクリル系塗布膜を使用することは、その耐薬品性の強さ、塗布容易性の良好さ、比較的良好な剥離性（剥離テープ等による）等から特に好適である。

次に、図１の表面保護膜紫外線硬化工程１０３に移る。図７に示すように、ウエハ１の表面１ａ側から紫外線ＵＶを照射することによって、表面保護膜９を硬化させる。なお、硬化の方法は、任意であり、ＵＶ硬化のほか、電子線硬化、粒子線効果、熱処理による硬化等が利用可能である。これに関して、ＵＶ硬化は非常に簡便であるメリットを有する。また、実質的に効果の必要がない場合は、このステップは、スキップ可能であることはいうまでもない。

次に、図１のハーフカット溝形成工程１０４に移る。図８、図９および図１０に示すように、ウエハ１の裏面１ｂが、たとえば、ダイシング装置の真空チャック６２（多孔質チャック）に真空吸着された状態で処理される。すなわち、ウエハ１の表面１ａ側から、たとえば、ダイシングブレード５７（刃の厚さ、たとえば、４０マイクロメートル程度）により、Ｘ方向のダイシングライン４ｘおよびＹ方向のダイシングライン４ｙに沿って、ダイシングを実行することにより、ウエハ１の表面１ａ側に、半導体基板１ｓ内に到達するハーフカット溝１１を形成する。ここで、ハーフカット溝１１の深さは、たとえば、多層配線層６の厚さ（通常、５から２０マイクロメートル程度）＋６０マイクロメートル程度である。すなわち、目標ウエハ厚さ＋３０マイクロメートル程度を好適なものとして例示することができる（この例の目標ウエハ厚さは、たとえば、３０マイクロメートル程度とする）。通常、ダイシングを実行する際には、ダイシングブレード５７（回転ブレード）は、ブレードホルダ５８に保持された状態で、ブレード回転軸５９の周りを高速で回転しながら、Ｘ方向のダイシングライン４ｘおよびＹ方向のダイシングライン４ｙに沿って、ウエハ１との平面的な相対位置を移動させながら切削する。この際、通常、ウエハ１の表面側およびブレード５７には、洗浄液または洗浄水６１が供給されている。この切削の際には、図１０に示すように、ハーフカット溝１１の内面（側面および底面）に、破砕層１２ｇが形成される。このように、ダイシングブレードで、表面保護膜ごとカットするので、通常のプラズマダイシングと異なり、リソグラフィでレジスト膜（表面保護膜）等をパターニングする必要がない。そのため、光学マスク等のレジスト膜をパターニングするための部材を準備する必要がない。また、ダイシングライン上に金属膜を含むＴＥＧ等があっても、問題なく処理することができる。これは、通常のプラズマダイシングにおいては、金属とシリコン酸化膜等（シリコン部材を含む）が混在すると、エッチング速度の相違により、金属の除去が困難となるからである。更に、通常のプラズマダイシングのように、ＢＧテープを貼った状態で、ウエハの裏面から長時間のプラズマエッチング処理をすることがないので、耐熱性ＢＧテープが不要となるメリットがある。すなわち、耐熱性に乏しいＢＧテープを採用することが可能となる。

次に、図１のハーフカット溝ストレスリリーフ（Ｓｔｒｅｓｓ Ｒｅｌｉｅｆ）工程１０５に移る。図１１および図１２に示すように、たとえば、等方性ドライエッチング（たとえば、ＳＦ_６系ガス雰囲気）によって、ハーフカット溝１１内の溝内の破砕層１２ｇ（図１０参照）を除去する（少なくとも溝側面の破砕層を除去する）。除去量は、例えば、２マイクロメートル程度である。この等方性ドライエッチングは、たとえば、図１１に示すように、ドライエッチング装置の処理室６４内に設けられた静電チャックを有するウエハステージ６３上に、ウエハ１をその表面１ａを上に向けて吸着した状態で、ウエハ１の上方にプラズマ９１を発生させて実行される。なお、ハーフカット溝ストレスリリーフ工程１０５は、ドライエッチングのほか、ウエットエッチングによっても実行することができる。この場合のエッチング液としては、たとえば、弗硝酸系エッチング液（たとえば弗酸、硝酸、酢酸、水等の混合物）を好適なものとして例示することができる。ウエットエッチングでは、自然に等方性エッチングが行われ、角部がラウンド形状になるので、抗折郷土の面から有利である。一方、ドライエッチングで、比較的サイドエッチング量を制御しやすいので、ダイシング領域を狭隘にしたいときに有利である。また、エッチング液等を使用せずに、比較的簡単に処理できる点で、環境負担が軽いメリットがある。このように、ハーフカット溝ストレスリリーフ工程１０５を施すことで、通常のプラズマダイシングと同程度の抗折強度を確保することができる。このように、ハーフカット溝の側面のストレスリリーフを実行することにより、比較的機械的強度が弱いＬｏｗ−ｋ絶縁膜を含む多層配線層を有するデバイスのクラックによる信頼性の低下を防止することができるメリットがある。このような効果は、程度の差はなるものの、Ｌｏｗ−ｋ絶縁膜を含まない多層配線層を有するデバイスにも同様に有効である。

次に、図１の表面保護膜除去工程１０６に移る。図１３に示すように、表面保護膜９上のウエハ１の表面１ａ側に、剥離テープ６５（第１の剥離テープ）を貼り付ける（図１の表面保護膜上への剥離テープ貼り付け工程１０６ａ）。次に、図１３および図１４に示すように、剥離テープ６５を剥がすことによって、表面保護膜９も同時にウエハ１の表面１ａから剥離させる（図１の表面保護膜剥離工程１０６ｂ）。この要に、剥離テープを用いることで、溶剤等を使用する場合に比較して、環境負担を低減することができる。

なお、表面保護膜除去工程１０６は、剥離テープによるほか、溶剤による除去も可能である。溶剤としては、アクリル系樹脂であれば、たとえば、トルエン、酢酸ブチル、酢酸磯ブチル、メトアセテート、メチルイソブチルケトン等を、可溶性ポリイミド樹脂の場合は、たとえば、Ｎメチルピロリドン等を例示することができる。

次に、図１５に示すように、ウエハ１の表面１ａのほぼ全面に、ウエハ１を支持するための部材（支持部材）を貼り付ける（図１の表面へのバックグラインディングテープ貼り付け工程１１１）。本実施の形態の支持部材は、例えばＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）テープ６８であるが、薄くなったウエハの搬送性を考慮し、さらに、ガラス基板等を貼り付けてもよい。ここで、「ほぼ全面」とは、この時点のウエハには、凹凸（周辺および内部）があり、そのため、ＢＧテープ６８が字句どおりには貼り付いていない部分があることに対応している。従って、「ウエハ１の表面１ａのほぼ全面」とは、原則として、ウエハ１の表面１ａの面積の８０％以上に、貼り付けられていることを言う。

次に、図１５および図１６に示すように、この状態で、ウエハ１の表面１ａ側をバックグラインディング装置５２の真空チャック６９（多孔質チャック）に真空吸着された状態で、ウエハ１の裏面１ｂに対して、グラインディングホイール７１により、バックグラインディングを実行する（図１のバックグラインディング処理工程１１２）。バックグラインディング処理工程１１２は、通常、荒削り用グラインディングホイール７１ｒを用いて、目標研削厚さのほとんどの部分を研削する荒削りステップ（ファーストステップ）と、仕上げ用グラインディングホイール７１ｆを用いて、目標研削厚さの残りの部分を研削する仕上げステップ（セカンドステップ）等から構成されている。このような２段ステップは、量産性の確保とダメージの低減を両立できるメリットを有する。ここで、荒削り用グラインディングホイール７１ｒとしては、たとえば＃３００程度の砥粒径のダイヤモンド系砥粒を含有するグラインディングホイールを、仕上げ用グラインディングホイール７１ｆとしては、たとえば＃２０００程度の砥粒径のダイヤモンド系砥粒を含有するグラインディングホイールを好適なものとして例示することができる。また、荒削りステップにおいては、たとえば、元のウエハ厚さを７７５マイクロメートル程度とすると、処理後の厚さは、たとえば、８０マイクロメートル程度（中間厚さ）とし、仕上げステップにおいては、処理後の厚さは、たとえば、３０マイクロメートル程度（最終目標厚さが３０マイクロメートル程度の場合）とする。もちろん、中間厚さは、比較的任意に設定でき、通常、最終目標厚さ＋３０から１００マイクロメートル程度を好適なものとして例示することができる。もちろん、バックグラインディング処理は、シングルステップで実施しても良いし、３ステップ以上で実施しても良い。

このバックグラインディング処理工程１１２によって、ハーフカット溝１１は、実態的には、貫通溝２１となる。この例に於いては、この時点で、ウエハ１の厚さは、たとえば、３０マイクロメートル程度である。この時点のウエハの厚さの範囲は、たとえば、５マイクロメートル程度から２５０マイクロメートル程度が一般的である。しかし、積層品では、１００マイクロメートル以下、５マイクロメートル以上が多く、更に、超薄膜ウエハでは、５０マイクロメートル以下、５マイクロメートル以上が一般的である。

なお、バックグラインディング処理工程１１２が完了した時点で、図１６に示すように、ウエハ１の裏面１ｂには、数マイクロメータ程度の厚さの破砕層１２ｂが形成されている。

次に、図１７および図１８に示すように、たとえば、ウエハ１の表面１ａ側をバックグラインディング装置５２の真空チャック６９（多孔質チャック）に真空吸着された状態で、ウエハ１の裏面１ｂに対して、裏面ストレスリリーフ工程１１５（図１）が実行される。裏面ストレスリリーフ工程１１５は、たとえば、図１７に示すように、ウエハ１の裏面１ｂに、自転する研摩ヘッド７２によって、研摩パッド７３（ドライ研摩パッド）を押し付けるドライポリッシング等により実行される。これによって、図１８に示すように、破砕層１２ｂが除去される。裏面ストレスリリーフ工程１１５は、ドライポリッシングのほか、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、エッチング（ドライエチングまたはウエットエッチング）または、これらの組み合わせ等によっても実行することができる。このように、裏面の破砕層の除去を、ウエハをチップ保持テープへの貼り付け前に実行することにより、チップ保持テープへの貼り付け時や、チップのピックアップ時に裏面破砕層を基点としてチップクラックが発生することを防止することができる。また、抗折強度も確保することができる。

次に、図１９に示すように、ウエハ１は、その裏面１ｂ側を、たとえば、ベルヌーイチャック７４によって保持した状態で、洗浄部の真空チャック上に移送され、ウエハの表面１ａ側を真空吸着された状態で、ウエハ１の裏面１ｂ側に対して、洗浄および乾燥の処理が行われる。

次に、図２０に示すように、ウエハ１の裏面１ｂ側を、たとえば、ベルヌーイチャック７４によって保持した状態で、マウント部の加熱ステージ７５へ移送され、環状フレーム７６（通常、ダイシングフレームが使用される）とともに、加熱ステージ７５上にセットされる（通常、真空吸着される）。裏面ストレスリリーフ工程１１５完了後から、ここまでが、図１のＢＧ後ウエハハンドリング（洗浄）工程１１７である。

次に、図１の裏面へのチップ保持テープ＆ＤＡＦ貼り付け工程１２１に移る。図２１、図２２および図２３に示すように、加熱ステージ７５上（たとえば、真空吸着された状態で）において、ウエハ１の裏面１ｂおよび環状フレーム７６に対するチップ保持テープ７７等の貼り付けが、たとえば、回転ローラで押圧することにより、実行される。ここで、通常、チップ保持テープ７７としては、ダイシングテープ等が使用されるが、この例では、チップ保持テープ７７には、たとえば、予め、ウエハ１とほぼ同じ大きさで、ほぼ同じ形状の接着部材層１４が形成されている（又は、貼りつけられている）。ここで、「ほぼ同じ大きさで、ほぼ同じ形状」とは、ウエハと接着部材層１４は、必ずしも、厳密に同一の形状で、同一の大きさである必要はないことを意味する。これは、ウエハには、チップ領域を形成しない部分もあり、また、接着部材層１４がウエハを平面的に内包しても問題ないからである。従って、経済性を無視すれば、接着部材層１４の面積が十分に大きく、完全にウエハを平面的に内包する場合も許容できる。従って、ここでは、「ほぼ同じ大きさで、ほぼ同じ形状」とは、少なくとも、接着部材層１４がウエハの有効なチップ領域をカバーする程度の形状と大きさを有することを意味する。

このようなチップ保持テープ７７を「ＤＡＦ一体型チップ保持テープ」という。この接着部材層１４としては、たとえば、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等が使用される。すなわち、チップ保持テープ７７がウエハ１の裏面１ｂおよび環状フレーム７６を固定し、チップ保持テープ７７とウエハ１の間に、接着部材層１４が介在することになる。なお、これ以降のハンドリングは、たとえば、環状フレーム７６をロボットアームで保持して実行することができる。また、ＤＡＦをダイボンディング位置に個別に貼り付ける場合や、他の接着剤（液状接着剤）等を用いる場合は、接着部材層１４をここで準備する必要はない。しかし、この時点で、チップ保持テープ７７と一括して、接着部材層１４を貼り付ける方法（「ＤＡＦ同時貼り付け法」という）に於いては、工程が非常に簡単になるメリットがある。

また、プロセスの簡素化を優先する場合は、ほぼ同一幅のＤＡＦ（１４）およびチップ保持テープ７７を準備し、まず、チップ保持テープ７７と同様に、ＤＡＦ（１４）を貼り付け、重ねて、チップ保持テープ７７を貼り付ける方法が適用可能である。このような全幅ＤＡＦ貼り付け法は、ウエハとのアライメントが不要である点でプロセスの簡素化に有利である。

更に、もともと、ＤＡＦ層（たとえば熱硬化型）とチップ保持テープ層（ＵＶ感応型またはＵＶ非感応型）の２層からなる多機能型チップ保持テープ、すなわち、ＤＤＡＤＦＦ（Ｄｉｃｉｎｇ Ｄｉｅ Ａｔｔａｃｈ Ｄｕａｌ Ｆｕｎｃｔｉｏｎｉｎｇ Ｆｉｌｍ）等を用意して、１回の貼り付けで済ませるようにしてもよい。これもＤＡＦ同時貼り付け法の一種であり、多機能型チップ保持テープもＤＡＦ一体型チップ保持テープである。この方法は、プロセスステップの低減およびプロセスの簡素化（ウエハとの合わせ不要）の観点から非常に有効である。

次に、図１のＢＧテープ上への剥離テープ貼り付け工程１２２に移る。図２４および図２５に示すように、ウエハ１（正確には、ウエハ＆環状フレーム集合体）は、剥離ステージ７８（真空吸着ステージ）上に、ウエハ１の裏面１ｂ側を真空吸着された状態で、ウエハ１の表面１ａ側に、剥離テープ７９（第２の剥離テープ）が貼り付けられる。

次に、図１のバックグラインディングテープ除去工程１２３に移る。図２６に示すように、ウエハ１の裏面１ｂ側が、剥離ステージ７８（真空吸着ステージ）上に、真空吸着された状態で、ウエハ１の表面１ａ側において、剥離テープ７９を剥がすことにより、同時に、ウエハ１の表面１ａからＢＧテープ６８を剥離させると、図２７および図２８に示すようになる。このように、ＢＧテープ６８を剥離テープにより剥離させているので、溶剤等による場合に比較して、環境負担を低減することができる。

次に、図１のレーザＤＡＦフルカット工程１３１に移る。図２９に示すように、たとえば、ウエハ１の表面１ａ側から、レーザビームＬＢを照射しながら、貫通溝２１に沿ってウエハ１との平面的な関係で相対的に移動させることによって、接着部材層１４（ＤＡＦ）に、ＤＡＦフルカット溝３１を形成する。ここで、ＤＡＦの厚さは、通常、１０から２０マイクロメートル程度であり、チップ保持テープ７７の厚さは、通常、７０から１２０マイクロメートル程度であるので、ＤＡＦのみにフルカット溝を形成することは比較的容易である。ここで、レーザ照射条件としては、たとえば、レーザの種類：Ｎｄ：ＹＡＧのＱスイッチング・パルス動作固体レーザ、レーザビーム中心波長；３５５ｎｍ（第３高調波、紫外線領域）、Ｑスイッチング周波数（パルス繰り返し周波数）：２００ｋＨｚ程度、パルス長（パルス継続時間）：１００から３００ｎｍ程度、スキャン速度：２００ｍｍ/秒を例示することができる。

もちろん、ＤＡＦ同時貼り付け法を使用しないときは、このステップは、スキップすることができる。なお、バックグラインディング処理工程１１２からレーザＤＡＦフルカット工程１３１の工程は、任意であるが、たとえば、一貫バックグラインディング装置５２内で実行される。このようにすることでプロセスの信頼性を確保することができる。

次に、図１のダイボンディング＆ワイヤボンディング工程１３２に移る。図３０に示すように、ウエハ＆環状フレーム集合体から、たとえば、吸着コレット８１により、目的とする半導体チップ２ｃをピックアップする。なお、通常のダイシングテープからのピックアップ前には、ＵＶ照射によって、ダイシングテープ（チップ保持テープ）の接着力を低減するが、この場合は、単に一時的にチップを保持するだけであるから、予め通常のダイシングテープよりも弱い接着力に設定して、ＵＶ照射を省略している。このことにより、プロセスが簡素となる。なお、通常と同様に、ＵＶ感応型のチップ保持テープを使用して、ＵＶ照射してからピックアップするようにしてもよい。

次に、たとえば、図３１に示すように、目的とする部分に、接着部材層１４を介して、半導体チップ２ｃをダイボンディングする。なお、この例では、図３１に示すように、たとえば、有機多層配線基板１６の表面上には、同様の方法で、半導体チップ２ａ，２ｂが積層ダイボンディングされており、これらについては、メタルリード１７（たとえば、銅系メタルリード）との間に、金ワイヤ（金系ワイヤ）等のボンディングワイヤ１５が接続されている（たとえば、ボール＆ウエッジボンディング）。なお、配線基板は、単層配線基板でもよいし、無機配線基板でもよい。一方、有機多層配線基板１６の裏面側には、バンプ形成用メタルランド１８（たとえば、銅系メタルランド）が設けられている。なお、ボンディングワイヤ１５としては、金系ワイヤのほか、たとえば、銀系ワイヤ、銅系ワイヤ、パラジウム系ワイヤ、アルミニウム系ワイヤ等が適用可能である。なお、ここでは、ダイボンディングとワイヤボンディングの関係に関して、積層するチップごとにワイヤボンディングを実行することを前提に説明したが、積層されるチップの関係が全方向に関して図３１のようであれば、全チップのダイボンディング後にまとめてワイヤボンディングすることも可能である。しかし、一般的には、同一の形状の複数のチップを相互にずらせて配置することが多く、積層するチップごとにワイヤボンディングを実行するのが一般的である。

次に、たとえば、図３２に示すように、半導体チップ２ｃに対するワイヤボンディングを実行する。

次に、たとえば、図３３に示すように、モールド金型を用いたトランスファーモールド等により、樹脂封止処理（たとえば、エポキシ系封止樹脂等を使用）を実行することにより、有機多層配線基板１６の表面側に、半導体チップ２ａ，２ｂ、２ｃ、ボンディングワイヤ１５、メタルリード１７等を封止する樹脂封止体１９を形成する。なお、モールド方法としては、トランスファーモールドのほか、圧縮モールド等が適用可能である。

次に、たとえば、図３４に示すように、バンプ形成用メタルランド１８上に、半田バンプ２２を取り付ける。半田バンプ２２としては、たとえば、錫−銀系鉛フリー半田（たとえば、錫９７重量％、銀３重量％程度）を好適なものとして例示することができる。

２．本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例１（２段カット方式）の説明（主に図３５および図３６）
このセクションでは、セクション１の図１０（シングルステップカット方式）に関する変形例を説明する。従って、ハーフカット溝形成工程１０４に関する図のうち、図８および図９は、ほぼそのまま適用できる。なお、図１から図７、および、図１１から図３４については、ハーフカット溝の形状以外は全く同一であることはいうまでもない。

なお、このセクションでは、ダブルステップカット方式（２段カット方式）の第１ステップ（広くて浅い溝形成）および第２ステップに、回転ブレード、すなわち、機械的切削によって、ハーフカット溝を形成する方法を具体的に説明したが、レーザグルービングによって、ハーフカット溝（第１ステップおよび第２ステップに）を形成しても良い。レーザグルービングにおいては、スループットを向上させることができるほか、回転ブレードの損耗等の問題を回避することができる。一方、ここで説明するように、機械的切削による場合は、レーザ特有の破片（Ｄｅｂｒｉｓ）等の問題を回避することができる。

また、ダブルステップカット方式（２段カット方式）の第１ステップおよび第２ステップの一方にのみ、レーザグルービングを適用しても良い。この場合は、レーザ特有の破片等の問題は残るものの、第１ステップにレーザグルービングを適用した場合は、Ｌｏｗ−ｋ絶縁膜等を含む配線層の加工に有効であり、第２ステップにレーザグルービングを適用した場合は、回転ブレードの損耗を回避することができる。

図３５は本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例１（２段カット方式）を説明するための図１０に対応する図９のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。図３６は図３５に続く工程のダイシング領域周辺切り出し領域Ｒ１の拡大断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例１（２段カット方式）を説明する。

図１０で示した方法は、シングルステップカット方式であるが、ここでは、図３５および図３６に示すように、ダブルステップカット方式を採用している。図３５に示すように、最初に、幅広ダイシングブレード５７ｗ（回転ブレード）により、幅広ハーフカット溝深さＤ１（第１の深さ）および幅広ハーフカット溝幅Ｗ１（第１の幅）を有する幅広ハーフカット溝１１ｗ（第１のハーフカット溝）を形成する（ファーストステップ）。次に、図３６に示すように、薄いダイシングブレード５７ｔ（回転ブレード）により、幅狭ハーフカット溝深さＤ２（第２の深さ）および幅狭ハーフカット溝幅Ｗ２（第２の幅）を有する幅狭ハーフカット溝１１ｔ（第２のハーフカット溝）を形成する（セカンドステップ）。これにより、幅広ハーフカット溝１１ｗと幅狭ハーフカット溝１１ｔが融合したハーフカット溝側面１１が形成される。ここで、幅広ハーフカット溝幅Ｗ１は、図１０の場合とほぼ同じであるが、幅狭ハーフカット溝幅Ｗ２は、これよりも狭く設定されている。また、幅狭ハーフカット溝深さＤ２は、図１０の場合とほぼ同じであるが、幅広ハーフカット溝深さＤ１の方は、半導体基板１ｓに若干切り込む程度の比較的浅いものに設定されている。これは、ファーストステップでは、比較的軟らかい表面保護膜９も一緒に切るので、比較的硬い半導体基板１ｓを深く切ると、幅広ダイシングブレード５７ｗに負担がかかるからである。一方、セカンドステップにおける薄いダイシングブレード５７ｔは薄いので、比較的硬い半導体基板１ｓを深く切っても、表面保護膜９や中層Ｌｏｗ−ｋ絶縁膜６ｋとの干渉がなく、薄いダイシングブレード５７ｔにかかる負担が少ないからである。

ここで具体的寸法の一例を示すとすれば以下のごとくである。すなわち、幅広ダイシングブレード５７ｗの刃厚（幅広ハーフカット溝幅Ｗ１もほぼ同じ）は、たとえば、４０マイクロメートル程度、薄いダイシングブレード５７ｔの刃厚（幅狭ハーフカット溝幅Ｗ２もほぼ同じ）は、たとえば、２５マイクロメートル程度である。幅広ハーフカット溝深さＤ１は、たとえば、多層配線層６の厚さ（通常、５から２０マイクロメートル程度）＋５から２０マイクロメートル程度、幅狭ハーフカット溝深さＤ２は、たとえば、多層配線層６の厚さ（通常、５から２０マイクロメートル程度）＋６０マイクロメートル程度である。

このように、多段ステップとすることで、シングルステップ時のようなダイシングブレードへの損耗を低減することができる。また、ファーストステップで半導体基板に切り込むようにしている（すなわち、第１のハーフカット溝の底部は、半導体基板に達する）のは、その方が、比較的やもろい配線層に過度のストレスを付与しないためである。なお、このような懸念がない場合には、必ずしも、ファーストステップにおいて、半導体基板に切り込む必要はない。

３．本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例２（ドレス＆カット方式）の説明（主に図３７）
このセクションでは、セクション１の図９に関する変形例を説明する。従って、ハーフカット溝形成工程１０４に関する図のうち、図８および図１０は、ほぼそのまま適用できる。なお、図１から図７、および、図１１から図３４については、全く同一であることはいうまでもない。

なお、この例では、ドレッサをシングルステップカット方式（図１０の例）に適用した場合について具体的に説明したが、ダブルステップカット方式（２段カット方式）の第１ステップや第２ステップへも適用できることは言うまでもない。ここで、第１ステップおよび第２ステップの両方に適用しても良いが、第１ステップおよび第２ステップのいずれか一方のみに適用しても良い。

図３７は本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例２（ドレス＆カット方式）を説明するための図９に対応する図１のハーフカット溝形成工程１０４における模式的ウエハ全体断面図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるハーフカット溝形成に関する変形例２（ドレス＆カット方式）を説明する。

この方法は、図１０で説明したハーフカット溝形成工程１０４（図１）において、切削中のダイシングブレード５７（回転ブレード）に対して、ドレッサ８２、すなわち、目立て部材を作用させるものである。このことにより、比較的軟らかい表面保護膜９と比較的硬い半導体基板１ｓを同時に切ることから生じるダイシングブレード５７の目詰まりを防止することができる。このように目詰まりを防止することによって、ダイシングブレード５７の振動等による中層Ｌｏｗ−ｋ絶縁膜６ｋ等へのダメージを最小限にすることができる。なお、ダイシングブレード５７へのドレッサ８２の作用は、切削時常時付与（常時ドレス方式）しても良いが、間歇的に付与（簡潔ドレス方式）するようにしてもよい。また、一つのダイシングラインから次のダイシングラインに移動する際にのみ、ドレッサ８２の作用を付与（非切削時ドレス方式）するようにしても良い。常時ドレス方式は、ドレス作用が最も強力である。簡潔ドレス方式は、ドレスによる切削への悪影響を最小限にすることができる。一方、非切削時ドレス方式は、切削時には、ドレスしないので、ドレスによる切削への悪影響を回避することができる。

４．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図３８）
図３８は本願の前記一実施の形態のプロセスのアウトラインを説明するための図１に対応する主要プロセスブロックフロー図である。これに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。

（１）前記一実施の形態のプロセスのアウトライン（主に図３８）：
各種の文献に開示されているハーフカットとエッチングによる溝側面の破砕層除去によるダイシング先行ペレタイズ処理またはＤＢＧ処理によるプロセス方式においては、極薄膜化（たとえば、５０マイクロメートル以下）されたウエハの具体的な処理手順について、量産に適合した処理技術が示されていない。これに対して、前記一実施の形態の薄膜化ダイシング法（Ｄｉｃｉｎｇ−ｂｙ−Ｔｈｉｎｎｉｎｇ）においては、以下のように処理する。すなわち、図３８に示すように、溝破砕層を除去し、バックグラインディングテープをウエハの表面に貼った状態で、バックグラインディング処理をした後、表面がバックグラインディングテープに保持されたウエハの裏面にチップ保持テープを貼り付けて、分割されたチップの位置関係を保持している。このようにすることで、ダイボンディング工程の前までのプロセスを実質的に、ウエハプロセスとして取り扱うことができる。

（２）表面保護膜ごとハーフカットする場合の付加的な課題についての考察：
半導体装置の薄型化に伴い、この半導体装置内に搭載される半導体チップの厚さもより薄くなる傾向にある。これにより、半導体チップの抗折強度は低下するため、例えば５０マイクロメートル以下の厚さまで薄く加工された半導体ウエハを、ブレードを用いてダイシングすると、半導体チップの切断面に形成された破砕層を起点として、半導体チップにクラックが生じる虞がある。そこで、本願発明者はブレードのような物理的（機械的）な切断手段により半導体ウエハの一部を除去した後、この除去工程により露出した半導体ウエハの切断面に対してエッチングを施し、最後に、半導体ウエハの裏面側から半導体ウエハの一部（特に切断領域）を除去することで、半導体ウエハを分割することを検討したところ、以下の課題を発見した。

すなわち、半導体ウエハの表面（主面）には絶縁膜等の表面保護膜（有機樹脂膜等）が形成されているため、ダイシング工程において、ブレードが目詰まりし易い。

これに対して、セクション２で説明した変形例に於いては、ハーフカット溝の形成を多段ステップ（例えば、２段ステップ）で行うことにより、比較的硬い半導体基板と比較的軟らかい表面保護膜を同時に切ることから来る回転ブレードの損耗（目詰まり等を含む）を低減することができる。

一方、セクション３で説明した変形例に於いては、ハーフカット溝の形成の際に、回転ブレード（ダイシングブレード）にドレッサを作用しながら、切削を実行することにより、回転ブレードの損耗を低減することができる。

５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、シリコン系半導体を例に取り具体的に説明したが、本発明はそれに限定されるものではなく、ゲルマニウム系半導体、ＳｉＧｅ系半導体、ＧａＡｓ系半導体、ＧａＮ系半導体、ＩｎＰ系半導体等にも適用できることは言うまでもない。

１ 半導体ウエハ
１ａ ウエハまたはチップの表面（第１の主面）
１ｂ ウエハまたはチップの裏面（第２の主面）
１ｓ シリコン系半導体基板
１ｘ デバイス形成領域
１ｙ デバイス非形成領域
２，２ａ，２ｂ、２ｃ チップ又はチップ領域
３ ノッチ（結晶方位指標）
４ ダイシング領域（ダイシングライン）
４ｘ Ｘ方向のダイシングライン
４ｙ Ｙ方向のダイシングライン
５ 各チップ領域に対応する表面領域のデバイス構造
６ 多層配線層
６ｋ 中層Ｌｏｗ−ｋ絶縁膜
６ｐ 下層非Ｌｏｗ−ｋ絶縁膜
６ｓ 上層非Ｌｏｗ−ｋ絶縁膜
７ メタルパターン
８ ＴＥＧパターン
９ 表面保護膜（有機系塗布膜またはアクリル系塗布膜）
１１ ハーフカット溝
１１ｂ 幅広ハーフカット溝の底部
１１ｓ ハーフカット溝側面
１１ｔ 幅狭ハーフカット溝（第２のハーフカット溝）
１１ｗ 幅広ハーフカット溝（第１のハーフカット溝）
１２ｂ 裏面の破砕層
１２ｇ 溝内の破砕層
１４ 接着部材層
１５ ボンディングワイヤ
１６ 有機多層配線基板
１７ メタルリード
１８ バンプ形成用メタルランド
１９ 樹脂封止体
２１ 貫通溝
２１ｓ 貫通溝の側面
２２ 半田バンプ
３１ ＤＡＦフルカット溝
５１ ダイシング装置
５２ バックグラインディング装置
５３ スピン塗布テーブル
５４ 塗布液ノズル
５５ 液状樹脂
５６ ウエハテーブル
５７ ダイシングブレード（回転ブレード）
５７ｔ 薄いダイシングブレード（回転ブレード）
５７ｗ 幅広ダイシングブレード（回転ブレード）
５８ ブレードホルダ
５９ ブレード回転軸
６１ 洗浄水
６２ 真空チャック（多孔質チャック）
６３ 静電チャックを有するウエハステージ
６４ ドライエッチング室
６５ 剥離テープ（第１の剥離テープ）
６７ 真空吸着ステージ
６８ ＢＧテープ
６９ 真空チャック（多孔質チャック）
７１ グラインディングホイール
７１ｆ 仕上げ用グラインディングホイール
７１ｒ 荒削り用グラインディングホイール
７２ 研摩ヘッド
７３ 研摩パッド（ドライ研摩パッド）
７４ ベルヌーイチャック
７５ 加熱ステージ
７６ 環状フレーム
７７ チップ保持テープ
７８ 真空吸着ステージ
７９ 剥離テープ（第２の剥離テープ）
８１ 吸着コレット
８２ ドレッサ
９１ プラズマ
１０１ ウエハ表面側へのデバイス形成工程
１０２ 表面保護膜塗布工程
１０３ 表面保護膜紫外線硬化工程
１０４ ハーフカット溝形成工程
１０５ ハーフカット溝ストレスリリーフ工程
１０６ 表面保護膜除去工程
１０６ａ 表面保護膜上への剥離テープ貼り付け工程
１０６ｂ 表面保護膜剥離工程
１１１ 表面へのバックグラインディングテープ貼り付け工程
１１２ バックグラインディング処理工程
１１５ 裏面ストレスリリーフ工程
１１７ ＢＧ後ウエハハンドリング（洗浄）工程
１２１ 裏面へのチップ保持テープ＆ＤＡＦ貼り付け工程
１２２ ＢＧテープ上への剥離テープ貼り付け工程
１２３ バックグラインディングテープ除去工程
１３１ レーザＤＡＦフルカット工程
１３２ ダイボンディング＆ワイヤボンディング工程
１３３ 封止工程
１３４ バンプ取り付け工程
Ｄ１ 幅広ハーフカット溝深さ（第１の深さ）
Ｄ２ 幅狭ハーフカット溝深さ（第２の深さ）
ＬＢ レーザビーム
Ｒ１ ダイシング領域周辺切り出し領域
ＵＶ 紫外線
Ｗ１ 幅広ハーフカット溝幅（第１の幅）
Ｗ２ 幅狭ハーフカット溝幅（第２の幅）

Claims (11)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）第１の主面および第２の主面を有し、前記第１の主面上に、複数のチップ領域および、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に設けられたダイシング領域を有する半導体ウエハを準備する工程；
   （ｂ）前記（ａ）工程の後、前記半導体ウエハの前記第１の主面上であって、前記複数のチップ領域および前記ダイシング領域のそれぞれを覆う表面保護膜を形成する工程；
   （ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記ダイシング領域にハーフカット溝を形成する工程；
   （ｄ）前記工程（ｃ）の後、前記ハーフカット溝の側面に形成された破砕層をエッチングによって除去する工程；
   （ｅ）前記工程（ｄ）の後、前記表面保護膜を除去する工程；
   （ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面に表面保護テープを貼り付ける工程；
   （ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面を研削することで、前記複数のチップ領域を互いに分離する工程；
   （ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面をチップ保持テープに貼り付ける工程；
   （ｉ）前記半導体ウエハの前記第２の主面を前記チップ保持テープに貼り付けた状態で、前記表面保護テープを除去する工程。
2. 請求項１の半導体装置の製造方法において、前記工程（ｅ）は、以下の下位工程を含む：
   （ｅ１）前記表面保護膜上に第１の剥離テープを貼り付ける工程；
   （ｅ２）前記工程（ｅ１）の後、前記第１の剥離テープとともに、前記表面保護膜を前記半導体ウエハから剥離する工程。
3. 請求項２の半導体装置の製造方法において、更に、以下の工程を含む：
   （ｊ）前記工程（ｇ）の後であって、前記工程（ｈ）の前に、前記半導体ウエハの前記第２の主面に形成された破砕層を除去する工程。
4. 請求項３の半導体装置の製造方法において、前記半導体ウエハは、以下を有する：
   （ｘ１）シリコン系半導体基板；
   （ｘ２）前記シリコン系半導体基板の前記第１の主面側の表面上であって、前記複数のチップ領域および前記ダイシング領域に設けられたＬｏｗ−ｋ膜を含む多層配線層。
5. 請求項４の半導体装置の製造方法において、前記半導体ウエハは、以下を有する：
   （ｘ３）前記ダイシング領域に設けられたメタルパターンを含むＴＥＧパターン。
6. 請求項５の半導体装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
   （ｃ１）第１の幅および第１の深さを有し、前記ハーフカット溝の一部をなす第１のハーフカット溝を形成する工程；
   （ｃ２）前記工程（ｃ１）の後、前記第１の幅よりも狭い第２の幅および前記第１の深さよりも深い第２の深さを有し、前記ハーフカット溝の一部をなす第２のハーフカット溝を形成する工程。
7. 請求項６の半導体装置の製造方法において、前記工程（ｃ）における前記ハーフカット溝の形成は、回転ブレードにより実行する。
8. 請求項７の半導体装置の製造方法において、前記第１のハーフカット溝の底部は、前記シリコン系半導体基板に達する。
9. 請求項８の半導体装置の製造方法において、前記表面保護膜は、有機系塗布膜またはエラストマ系塗布膜である。
10. 請求項９の半導体装置の製造方法において、前記表面保護膜は、アクリル系塗布膜である。
11. 請求項１０の半導体装置の製造方法において、前記工程（ｉ）は、以下の下位工程を含む：
    （ｉ１）前記表面保護テープ上に第２の剥離テープを貼り付ける工程；
    （ｉ２）前記工程（ｉ１）の後、前記第２の剥離テープとともに、前記表面保護テープを前記半導体ウエハから剥離する工程。

Images