TW202306702A - 半導體裝置及使用多個cmp程序製造半導體裝置之方法 - Google Patents

半導體裝置及使用多個cmp程序製造半導體裝置之方法 Download PDF

Info

Publication number
TW202306702A
TW202306702A TW111124821A TW111124821A TW202306702A TW 202306702 A TW202306702 A TW 202306702A TW 111124821 A TW111124821 A TW 111124821A TW 111124821 A TW111124821 A TW 111124821A TW 202306702 A TW202306702 A TW 202306702A
Authority
TW
Taiwan
Prior art keywords
grinding
device wafer
wafer
thickness
cmp
Prior art date
Application number
TW111124821A
Other languages
English (en)
Inventor
克里希納 切特里
甘尼桑 拉達克里希南
Original Assignee
美商Ｑｏｒｖｏ美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ｑｏｒｖｏ美國公司 filed Critical 美商Ｑｏｒｖｏ美國公司
Publication of TW202306702A publication Critical patent/TW202306702A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明揭露一種製造半導體裝置之方法，其包括在一裝置晶圓的背面執行一或多個研磨程序，以將該裝置晶圓從一第一厚度薄化至一第二厚度。在該裝置晶圓之背面上執行一第一化學機械研磨(CMP)程序，以將該裝置晶圓從該第二厚度薄化至一第三厚度。在該裝置晶圓的背面上執行一第二CMP程序，以選擇性地移除設於該半導體裝置之主動裝置區上方的裝置晶圓材料，其中該裝置晶圓材料的移除率是一深度的函數。

Description

半導體裝置及使用多個CMP程序製造半導體裝置之方法
本發明之實施例大體上係關於一種半導體裝置及一種製造半導體裝置之方法。更特定言之，本發明之實施例係關於一種包括矽基板之半導體裝置，及一種包括使用多個化學機械研磨（chemical mechanical polishing，CMP）程序製造包含矽基板的半導體裝置之方法。
目前半導體製造方法使用絕緣體覆矽（silicon-on-insulator，SOI）基板或矽基板，其具有一蝕刻停止層，用以保護一磊晶層（例如：主動裝置區）。SOI基板及蝕刻停止層（例如：矽鍺蝕刻停止層）之可取得性及成本限制可限制支援使用這些特點之半導體裝置所需的產量。例如，在一半導體裝置中包括一蝕刻停止層可增加製造半導體裝置的成本和複雜性。
本發明係關於製造一半導體裝置之方法，其包括兩步驟的化學機械研磨(CMP)程序，以在半導體裝置的後側處理期間，選擇性地移除設於該半導體裝置之主動裝置區上的裝置晶圓材料（例如：矽材料）。該製造方法可與各種半導體裝置一起使用。在非限制性且無排他性的一實例中，該半導體裝置是一整合射頻(RF)電源開關。該CMP程序係被調整以在該背面處理之後保留該主動裝置區。本發明移除了覆蓋在該主動裝置區的裝置晶圓材料，而無任何特殊的停止薄膜層。本發明的製造方法消除了SOI或矽基板使用蝕刻停止層的需要，同時提供相同或更好的裝置及産品特性。除了降低製造成本之外，本發明的製程技術還移除了SOI及矽基板（其包含蝕刻停止層）的可取得性之限制。
在一態樣中，製造一半導體裝置之方法包括在一裝置晶圓之背面上進行一或多個研磨程序，以將該裝置晶圓從一第一厚度薄化至一第二厚度。一第一CMP程序係在該裝置晶圓的背面上進行，以將該裝置晶圓從該第二厚度薄化至一第三厚度。在該裝置晶圓的背面上執行一第二CMP程序，以選擇性地移除設於該半導體裝置之主動裝置區上方的裝置晶圓材料，其中該裝置晶圓材料的移除率是一深度的函數。
在某些實施例中，執行該一或多個研磨程序包括執行一第一研磨程序及一第二研磨程序。該第一研磨程序是一粗糙或粗略的研磨程序，而該第二研磨程序是一精細的研磨程序。在該第一研磨程序之前及/或期間，可決定及/或調整一或多個第一研磨參數。同樣地，在該第二研磨程序之前及/或期間，可決定及/或調整一或多個第二研磨參數。例示第一研磨參數及第二研磨參數包括（但不限於）一研磨工具的一轉軸的每分鐘轉數(rpm)、該研磨工具中所使用的輪子類型、該研磨工具之載台的rpm及該研磨工具之載台的傾斜度（例如：工作台的傾斜度）。
在某些實施例中，在進行該第一CMP程序之前及/或期間在選定的時間決定及/或調整一或多個CMP參數。例示CMP參數包括（但不限於）該裝置晶圓的厚度輪廓、漿液流動速率、研磨工具之研磨頭的rpm、研磨工具之平台的rpm及在該研磨工具中該研磨頭的一或多個區域性壓力。該厚度輪廓可在進行該CMP程序之前及/或期間被決定及/或調整。另外或替代地，可基於（例如：為了校正）該厚度輪廓來調整該研磨頭的一或多個區域性壓力。
在另一態樣中，如本文所述之任何單獨或共同的前述態樣中及/或各種分開的態樣及特徵可被結合以得到額外優點。除非本文指為相反，否則如本文所揭示之任何的各種特徵及元件可與一或多個其他揭示之特徵及元件結合。
本領域的技術人士將瞭解本發明之範疇，並在閱讀以下與附圖相關之較佳實施例的詳細描述之後，明白其額外的態樣。
本申請案主張2021年7月3日所提交之美國臨時專利申請案第63/218,290號及2022年6月10日所申請美國正式案第17/837,934號之權益，其全文內容以參考的方式併入本。
以下闡述之實施例提出使得本領域的技術人士能夠實踐該些實施例之必要資訊，並繪示實踐該些實施例之最佳模式。在閱讀以下描述並參酌隨附之圖式時，本領域的技術人士將會理解本發明之概念，且將會認可這些尚未在文中特別提及的概念之應用。應理解的是，這些概念及應用係屬於本發明及其所附之申請專利範圍的範疇。
將可理解的是，儘管本文可使用第一、第二等用語來描述各種的元件，但這些元件不應當受到這些用語之限制。這些用語僅係用來區分一個元件和另一個元件。舉例來說，一第一元件可被稱作一第二元件，且同樣地，一第二元件可被稱作一第一元件，而不會背離本發明的範疇。如本文中所用，用語「及/或」包括相關列出項目之一或多個的任何及所有的組合。
將可理解的是，當一元件（例如：層、區域或基板）被稱作是「上」或延伸「至」另一元件時，它可以是直接地位在或直接地延伸至其他元件上，或可能亦存在插入的元件。相反地，當一元件被稱作是「直接地位在」或「直接地延伸至」另一元件時，則不存在插入的元件。同樣地，將可理解的是，當一元件（例如：層、區域或基板）被稱作是在另一元件「上方」或延伸在其「上方」時，它亦可以是直接地在該另一元件上方，或直接地延伸至該另一元件的上方，或者可能亦存在插入的元件。相反地，當一元件被稱作是「直接地在（另一元件）上方」或延伸「直接地在（另一元件）上方」時，則不存在插入的元件。亦可理解的是，當一元件被稱作是「連接」或「結合」至另一元件時，它可以是直接地連接或結合至其他元件，或者可能存在插入的元件。相反地，當一元件被稱作是「直接連接」或「直接結合」至另一元件時，則不存在插入的元件。
相對用語（例如：「下」或「上」或「頂」或「底」或「水平」或「垂直」等）在本文中可用以描述一元件、層或區域與圖式中所示之另一元件、層或區域的關係。將可理解的是，這些用語及上文所討論者旨在涵蓋該裝置之不同方位，除了圖式中所示的方位之外。
本文中所用之用語僅係用於描述特定的實施例，而無意在限制本發明。如本文中所用，除非上下文另外明確指示，否則單數形式「一」及「該」亦意欲包括複數形式。更可理解的是，當用於本文時，用語「包括」及/或「包含」係明確指出所述特徵、整數、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
除非另有定義，否則本文所使用之全部用語（包括技術及科學用語）具有與本發明所屬之技術領域中的技藝人士所普遍理解者相同的含義。更可理解的是，本文所用之用語應被解釋為具有與本說明書及相關技術背景中的含義一致的含義，且除非本文明確定義，否則將不會以理想化或過於正式的方式來解釋。
實施例係參照本發明之實施例的示意圖來描述。如此，該些層及元件之實際尺寸可能會有所不同，且可預期圖示之形狀會因為製造技術及/或公差而有不同的變化。舉例來說，被繪示或描述為方形或矩形的一區域可能會具有圓形或彎曲的特徵，且顯示為直線的區域可能會具有一些不規則性。因此，圖式中所繪示之區域是示意性，且其形狀無意繪示裝置之區域的精確形狀，且無意限制本發明之範疇。此外，結構或區域之尺寸可能會為了說明的目的而相對於其他結構或區域被誇大，故是被拿來說明本實質的一般結構，且可能會（或可能不會）按比例繪製。圖示之間的共同元件可在本文中以共同元件編號顯示，且之後可能不會被重新描述。
圖1繪示一例示第一半導體裝置100。該第一半導體裝置100包括一裝置晶圓102，其具有形成於其中的一蝕刻停止層104及一磊晶層106。在非限制性且無排他性的一實例中，該裝置晶圓102是一p型矽基板，該蝕刻停止層104是一矽鍺(SiGe)蝕刻停止層，且該磊晶層106是一矽磊晶層。其他實施例係不受限於此實施。
該磊晶層106係該第一半導體裝置100之一主動裝置區。該磊晶層包括多個第一摻雜區108及設於該些第一摻雜區108之間的一第二摻雜區110。在所繪示之實施例中，該些第一摻雜區108是n型摻雜源極/汲極區域，且該第二摻雜區110是一p型摻雜閘極區域。多個隔離區112係形成於該裝置晶圓102中，且位於該裝置晶圓102之正面114。在非限制性且無排他性的一實例中，該些隔離區112是二氧化矽的淺槽隔離（shallow trench isolation，STI）區。
該些隔離區112及該磊晶層106上方形成有一絕緣層116。形成於該絕緣層116上方的是一第一導電接點118A、一第二導電接點118B、一第三導電接點118C、一第一導線120A及一第二導線120B。該第一導電接點118A及該第三導電接點118C係可操作地接觸（例如：電性接觸）該第一摻雜區108，且該第二導電接點118B係可操作地接觸該第二摻雜區110。該第一導線120A係可操作地接觸該第一導電接點118A，且該第二導線120B係可操作地接觸該第三導電接點118C。該第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一導線120A及該第二導線120B係由任何合適的導電材料所製成，例如：金屬或多晶矽。在所繪示之實施例中，該第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一摻雜區108及該第二摻雜區110共同形成一電晶體122，且該第一導線120A及第二導線120B係可操作地連接至該電晶體122之信號線。
該第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一導線120A及該第二導線120B係設置於一介電層124中，以使該第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一導線120A及該第二導線120B彼此電性分離。該介電層124中形成有一第一開口126A，以露出該第一導線120A的一部分。該介電層124中形成有一第二開口126B，以露出該第二導線120B的一部分。該第一開口126A及該第二開口126B使得電氣連接能夠分別達到該第一導線120A及該第二導線120B之露出的部分。
一般而言，該第一導電接點118A、該第二導電接點118B及該第三導電接點118C係藉由圖案化一第一導電層而形成，該第一導電層係形成於該絕緣層116上方。該第一導線120A及該第二導線120B係藉由圖案化一第二導電層而形成。雖然圖1描繪的是兩個導電層，但其他實施例不受限於此實施。一半導體裝置可包括超過兩個導電層，其中每個導電層係被一介電層包圍。因此，該些導電層及該些介電層形成一金屬間介電質（intermetal dielectric，IMD）結構。
作為該第一半導體裝置100之製造流程的一部分，該裝置晶圓102係使用研磨程序而被薄化。該裝置晶圓102係被薄化至一厚度，使得隨後所執行的電漿乾式蝕刻或選擇性濕式蝕刻能夠移除該剩餘的裝置晶圓102且終止於該蝕刻停止層104上。接著進行另一乾式蝕刻程序，以移除該蝕刻停止層104且終止於該磊晶層106上。該蝕刻停止層104、該電漿乾式蝕刻及/或該選擇性濕式蝕刻可能會增加該第一半導體裝置100的製造成本及/或複雜性。本發明之實施例提供一種能夠從該製造程序中省略該蝕刻停止層104及該電漿乾式蝕刻及/或該選擇性濕式蝕刻之製造技術。該些製造技術包括執行兩個CMP程序，其中該第一CMP程序係移除裝置晶圓塊材（例如：矽塊材)，而該第二CMP程序係選擇性地移除設於一主動裝置區上方的裝置晶圓塊材。
圖2根據本發明之實施例繪示製造一第二半導體裝置的例示方法。該方法係搭配圖3-10來描述。首先，如方塊200所示，一載具晶圓被附接至一裝置晶圓的正面。在某些實施例中，該裝置晶圓是一p型矽晶圓，其包括一或多個主動元件、一或多個被動組件或其組合。例如，該裝置晶圓可包括在至少一個主動裝置區中的一或多個電晶體、一或多個電阻器及/或一或多個電容器。
圖3根據本發明之實施例繪示將該載具晶圓附接至該裝置晶圓之例示方法。在這類實施例中，用來將該載具晶圓結合至該裝置晶圓的接著劑在該裝置晶圓上方具有大體上均勻的厚度。該接著劑材料之一或多個塗覆參數係在方塊300決定。該一或多個塗覆參數可以是在該載具晶圓被結合至該裝置晶圓時基於改善或最佳化該裝置晶圓上之接著劑材料的厚度均勻性及/或改善或最佳化待達成之結合強度。該一或多個塗覆參數之決定亦可以是基於維持從該裝置晶圓將該載具晶圓移除或脫離之能力。例示塗覆參數包括（但不限於）該接著劑材料的塗覆厚度、用來將該接著劑材料塗覆至該裝置晶圓上（或至該載具晶圓上）的旋轉速度、以及用來將該接著劑材料塗覆至該裝置晶圓（或該載具晶圓）上的接著劑材料之溫度及/或黏度。
接著，如方塊302中所示，該接著劑材料係被塗覆在該裝置晶圓（或該載具晶圓）上。該接著劑材料在整個裝置晶圓上可具有大體上均勻的厚度。在某些實施例中，該接著劑材料係被塗覆於該裝置晶圓之正面（或該載具晶圓的背面）上。在某些實施例中，該裝置晶圓的形狀是圓形，因此該厚度在該裝置晶圓之整個直徑上大體上一致。在非限制性且無排他性的一實例中，該厚度是大約三十(30)微米，且該接著劑材料之塗覆厚度均勻性是約十分之七(0.7)微米的總厚度變化（total thickness variation，TTV）。在其他實施例中，該接著劑材料可具有不同的厚度及/或TTV。
在方塊302中，在該接著劑材料被塗覆於該裝置晶圓（或該載具晶圓）的表面之後，該載具晶圓及該裝置晶圓彼此結合（方塊304)。在某些實施例中，一氣壓結合室被用來在整個裝置晶圓上產生具有高壓均勻性之接著劑材料，且TAZMO熱結合工具被用來結合該載具晶圓與該裝置晶圓。在非限制性且無排他性的一實例中，一萬二千(12,000)牛頓(N)之總壓力在兩百攝氏度下被用來結合該載具晶圓及該裝置晶圓。
圖4根據本發明之實施例繪示一例示第二半導體裝置400，其包括一裝置晶圓402及一載具晶圓404。該載具晶圓404係被結至該裝置晶圓402的正面406。在非限制性且無排他性的一實例中，該裝置晶圓402是一矽晶圓。一摻雜區408被形成於該裝置晶圓402中，且位在該裝置晶圓402的正面406。可在該摻雜區408中製造一或多個主動元件、一或多個被動組分或其組合物。例如，該摻雜區408可包括一或多個的源極/汲極區域，供電晶體之用。因此，該摻雜區408是該第二半導體裝置400之主動裝置區。
該例示裝置晶圓402更包括該些隔離區112，其係形成於該裝置晶圓402之正面406且鄰近該摻雜區408之側邊或垂直邊緣。該摻雜區408係設在該些隔離區112之間。該絕緣層116係形成於該裝置晶圓402之正面406上（例如：在該些隔離區112及該摻雜區408上)。形成於該絕緣層116上方的是該例示第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一導線120A及該第二導線120B。該第一導電接點118A、該第二導電接點118B、該第三導電接點118C、該第一導線120A及該第二導線120B係設於該介電層124中。該第一開口126A及該第二開口126B係形成於該介電層124中。
一接著層410係被用來將該載具晶圓404結合至該裝置晶圓402。圖4顯示該第二半導體裝置400被翻轉至該接著層410上，使得該第二半導體裝置400的正面412被附接至該接著層410的背面414。該載具晶圓404係被附接至該接著層410之正面416。任何合適的載具晶圓404及接著層410皆可被使用。在非限制性且無排他性的一實例中，該載具晶圓404係由玻璃、石英或矽製成，且該接著層410係一基於聚合物的接著層。該接著層410可沉積於該第二半導體裝置400的正面412上方，或該接著層410可以是一層壓膜，其被層壓在該第二半導體裝置400的正面412上方。
詳如後述，在該裝置晶圓402的背面418上進行多個程序，以將該裝置晶圓402從圖4所示之第一厚度T1薄化至一第二厚度T2（圖6），並從該第二厚度T2薄化至一第三厚度T3（圖7），且移除剩餘的裝置晶圓材料（圖8）。在該些程序的期間，該載具晶圓404係為該第二半導體裝置400提供支撐及穩定性。在非限制性且無排他性的一實例中，T1是約七百二十五(725)微米。
復參閱圖2，在該裝置晶圓的背面上進行一或多個研磨程序，以薄化該裝置晶圓（方塊202）。該裝置晶圓係從該第一厚度被薄化至該第二厚度。在非限制性且無排他性的一實例中，該第一厚度是約七百二十五(725)微米，且該第二厚度是大於或實質上等於五(5)微米。在其他實施例中，該第一厚度及/或該第二厚度可具有不同的值。例如，該第一厚度可以是約七百(700)微米，且/或該第二厚度可實質上等於或小於五(5)微米。
在某些實施例中，該一或多個研磨程序係作為一第一研磨程序及一第二研磨程序來進行。圖5係根據本發明之實施例繪示執行該第一研磨程序及該第二研磨程序之例示方法。該第一研磨程序係被執行，以薄化該裝置晶圓（方塊500）。該第一研磨程序是一粗糙或粗略的研磨程序，且可在進行該第一研磨程序之前及/或期間決定及/或調整一或多個第一研磨參數。例示第一研磨參數包括（但不限於）一研磨工具的轉軸之rpm、該研磨工具中所使用的輪子類型、該研磨工具之載台的rpm，以及該研磨工具之載台的傾斜度（例如：工作台傾斜度）。該載台傾斜度可被調整或調節，以操縱該裝置晶圓材料徑向越過該裝置晶圓之移除率。在某些實施例中，在該第一研磨程序的期間，該裝置晶圓之TTV係持續地或在選定的時間被監測及控制。在該第一研磨程序的期間，可基於該TTV調整一或多個第一研磨參數。例如，該載台傾斜度可於該第一研磨程序的期間被調整，以產出一特定的研磨均勻性（或大體上特定的研磨均勻性）。另外或替代地，可基於TTV調整該轉軸之rpm。
在方塊502中，進行該第二研磨程序以進一步薄化該裝置晶圓。該第二研磨程序是一精細的研磨程序。可在進行該第二研磨程序之前及/或期間在選定的時間決定及/或調整一或多個第二研磨參數。與該第一研磨參數一樣，例示第二研磨參數包括（但不限於）該研磨工具之轉軸的rpm、該研磨工具中所使用的輪子類型、該研磨工具之載台的rpm及該載台之傾斜度（例如：工作臺的傾斜度）。如前所述，可調整或調節該載台傾斜度，以操縱該裝置晶圓材料徑向越過該裝置晶圓的移除率。在某些實施例中，在進行該第二研磨程序的期間，該裝置晶圓的TTV係持續地或在選定的時間被監測及控制。在該第二研磨程序的期間，可基於TTV來調整一或多個第二研磨參數。例如，在該第二研磨程序的期間，該研磨工具所使用的輪子類型可以被改變，以產出一特定的研磨均勻性（或實質上特定的研磨均勻性）。
在某些實施例中，用於該第一研磨程序的TTV（第一TTV）係不同於用於該第二研磨程序的TTV（第二TTV）。在非限制性且無排他性的一實例中，該第一TTV是一又一半(1.5)微米且該第二TTV是一(1)微米。在其他實施例中，該第一TTV係相同於該第二TTV。
圖6係根據本發明之實施例繪示圖4中所示之第二半導體裝置400在將該裝置晶圓402薄化之後的樣貌。在所繪示之實施例中，該裝置晶圓402之背面418被薄化。該一或多個研磨程序移除約七百二十(720)微米的裝置晶圓402。因此，T2是約等於五(5)微米。在另一非限制性且非專用的一實例中，T2可大於五(5)微米或小於五(5)微米。
在進行一或多個研磨程序之後（圖2中之方塊202），在該裝置晶圓之背面上進行一第一CMP程序（方塊204），以進一步薄化該裝置晶圓。該第一CMP程序係將該裝置晶圓從該第二厚度薄化至一第三厚度。在非限制性且無排他性的一實例中，該裝置晶圓是一矽晶圓，且該第一CMP程序係使用一硬墊及一高選擇性的漿液，並以兩(2)磅每平方英吋(psi)的研磨頭壓力來移除矽塊材，以研磨該矽晶圓。
在某些實施例中，可在進行該第一CMP程序之前及/或期間在選定的時間決定及/或調整一或多個CMP參數。例示CMP參數包括（但不限於）該裝置晶圓的厚度輪廓、漿液流動速率、研磨工具之研磨頭的rpm、研磨工具之平台的rpm及在該研磨工具中該研磨頭的一或多個區域性壓力。該厚度輪廓可在進行該CMP程序之前及/或期間被決定及/或調整。調整一或多個CMP參數可以減少或消除該後研磨裝置晶圓之較薄區域在研磨期間由於打孔所造成的缺陷。例如，研磨頭的一或多個區域性壓力可基於（例如：為了校正）該厚度輪廓來調整。該第一CMP程序可以此受控方式繼續，直至該裝置晶圓上之一給定點（例如：該裝置晶圓之中心）之平均厚度達到該第三厚度。
圖7係根據本發明之實施例繪示圖6中所示之第二半導體裝置400在該裝置晶圓402進一步被薄化之後的樣貌。該第一CMP程序移除覆蓋於該隔離區112之背面700的裝置晶圓402，使得該裝置晶圓中之材料大體上位於該些隔離區112之間。該第一CMP程序將該裝置晶圓402從該厚度T2薄化至一厚度T3。在非限制性且無排他性的一實例中，T3是約二百五十(250)奈米，該些隔離區112之間的寬度(W1)是約二(2)至十(10)微米，且每個隔離區112之寬度(W2)是約二(2)至四(4)微米。
復參照圖2，在該裝置晶圓之背面上執行一第二CMP程序（方塊206），以移除位在該摻雜區上方及該些隔離區之間的裝置晶圓之剩餘部分。該第二CMP程序在該些隔離區之間形成一溝槽，其露出該摻雜區的背面。該第二CMP程序係被設計以移除該裝置晶圓塊材（例如：矽塊材)，並防止或最小化對該摻雜區（例如：主動裝置區）之損壞。
可操作該第二CMP程序以移除該裝置晶圓材料（例如：矽塊材）至一給定深度。因此，該第二CMP程序係至少基於深度被控制，其中該裝置晶圓材料（例如：該矽材料）的移除率是一深度的函數。隨著深度在該第二CMP程序之操作下增加，該裝置晶圓材料之移除速率降低。在非限制性且無排他性的一實例中，該裝置晶圓是一矽晶圓，且該第二CMP程序使用一軟墊及一高選擇性漿液，以一又十分之一(1.1) psi來移除矽塊材及該溝槽中之矽塊材，以研磨該矽晶圓。
圖8根據本發明之實施例繪示圖7所示之第二半導體裝置400在選擇性地移除部分的剩餘裝置晶圓402之後的樣貌。該第二個CMP程序移除位於該摻雜區408上方且在該些隔離區112之間的裝置晶圓402。該第二CMP程序在該些隔離區112之間形成該溝槽800。該溝槽800露出該摻雜區408之背面802。該溝槽800具有一深度D，且該摻雜區408具有一厚度T4。在非限制性且無排他性的一實例中，該溝槽800的寬度(W1)是約二(2)至十(10)微米，D是約一百(100)奈米，且T4是約一百五十(150)奈米。
在圖2中，在執行該第二CMP程序（方塊206）之後，以一模塑化合物填充該溝槽（方塊208）。在一實施例中，該模塑化合物是由不具導電性但具有熱傳導性的材料所製成。該模塑化合物可以是該第二半導體裝置之熱傳路徑的一部分，因為該第二半導體裝置在使用時溫度會增加。另外或替代地，該模塑化合物可提供機械支持（例如：結構上的支持）給該第二半導體裝置。
圖9根據本發明之實施例繪示圖8中所示之第二半導體裝置400在一模塑化合物900形成於該第二半導體裝置400的溝槽800之後的模樣。該模塑化合物900係填充該溝槽800，並被設置在該些隔離區112的背面700上方。該模塑化合物900從該摻雜區408的背面802延伸且涵蓋到該些隔離區112的背面700上方。
復參閱圖2，該載具晶圓係從該半導體裝置被移除（方塊210）。可使用任何合適的方法來移除該載具晶圓。在非限制性且無排他性的一實例中，該接著層是使用雷射或熱釋放程序來移除。該接著層之移除亦會移除掉該載具晶圓。
可在該第二半導體裝置上執行一或多個額外的程序（方塊212）。額外程序之一實例是將一連接器附接至顯露於該第一開口中之部分的該第一導線，及/或將一連接器附接至顯露於該第二開口中之部分的該第二導線。例示導體包括（但不限於）焊球、銅柱及引線接合。藉著，如方塊214中所示，該裝置晶圓可隨後被切割以產出單個的裝置晶粒。
在某些實施例中，在進行圖2中所示的操作之前或之後，可執行一或多個其他的程序。在非限制性且無排他性的一實例中，在執行方塊206的操作之後及在執行方塊208的操作之前，可在該第二半導體裝置上方形成一保護層。
圖10係根據本發明之實施例繪示圖9所示之第二半導體裝置400在移除掉該載具晶圓且導體1000A、1000B接觸到該第一導線120A及該第二導線120B之後的樣貌。在某些實施例中，該些導體1000A、1000B係用來將一裝置晶粒（例如：在圖2之方塊214中由該切割程序產出之單個的裝置晶粒）附接至另一晶粒或一電路板，例如：印刷電路板。
可預期的是，如本文所述之任何前述態樣及/或各種單獨態樣及特徵可被組合以提供額外的優點。除非本文指為相反，否則如本文所述之各種實施例中之任一者可與一或多種其他所揭示之實施例組合。
本領域的技術人士將瞭解對本發明之較佳實施例的改良及修飾。所有這類改良及修改係被視為是屬於本文所揭示之概念及隨後之申請專利範圍的範疇中。
100:第一半導體裝置 102:裝置晶圓 104:蝕刻停止層 106:磊晶層 108:第一摻雜區 110:第二摻雜區 112:隔離區 114、406、412、416:正面 116:絕緣層 118A:第一導電接點 118B:第二導電接點 118C:第三導電接點 120A:第一導線 120B:第二導線 122:電晶體 124:介電層 126A:第一開口 126B:第二開口 200、202、204、206、208、210、212、214、300、302、304、500、502:方塊 400:第二半導體裝置 402:裝置晶圓 404:載具晶圓 408:摻雜區 410:接著層 414、418、700、802:背面 800:溝槽 900:模塑化合物 1000A、1000B:導體 D:深度 T1:第一厚度 T2:第二厚度 T3:第三厚度 T4:厚度 W1、W2、W3:寬度
隨附之圖式（其被納入並成為本說明書之一部分）繪示本發明之若干態樣，並同說明文字用來解釋本發明之原理。 ［圖1］係繪示一例示第一半導體裝置； ［圖2］係根據本發明之實施例繪示製造一第二半導體裝置之例示方法； ［圖3］係根據本發明之實施例繪示將該載具晶圓附接至該裝置晶圓之例示方法； ［圖4］係根據本發明之實施例繪示一例示第二半導體裝置，其包括一裝置晶圓及一載具晶圓； ［圖5］係根據本發明之實施例繪示執行一第一研磨程序及一第二研磨程序之例示方法； ［圖6］係根據本發明之實施例繪示圖4中所示之第二半導體裝置在該裝置晶圓被薄化之後的樣貌； ［圖7］係根據本發明之實施例繪示圖6中所示之第二半導體裝置在該裝置晶圓進一步被薄化之後的樣貌； ［圖8］係根據本發明之實施例繪示圖7中所示之第二半導體裝置在選擇性地移除一部分的剩餘裝置晶圓之後的樣貌； ［圖9］係根據本發明之實施例繪示圖8中所示之第二半導體裝置在該第二半導體裝置的溝槽中形成一模塑化合物之後的樣貌；以及 ［圖10］係根據本發明之實施例繪示圖9中所示之第二半導體裝置在該載具晶圓被移除之後的樣貌。
100:第一半導體裝置
102:裝置晶圓
104:蝕刻停止層
106:磊晶層
108:第一摻雜區
110:第二摻雜區
112:隔離區
114:正面
116:絕緣層
118A:第一導電接點
118B:第二導電接點
118C:第三導電接點
120A:第一導線
120B:第二導線
122:電晶體
124:介電層
126A:第一開口
126B:第二開口

Claims (19)

  1. 一種製造一半導體裝置之方法，該方法包括： 在一裝置晶圓之背面上執行一或多個研磨程序，以將該裝置晶圓從一第一厚度薄化至一第二厚度； 在該裝置晶圓之背面上執行一第一化學機械研磨(CMP)程序，以將該裝置晶圓從該第二厚度薄化至一第三厚度；以及 在該裝置晶圓之背面上執行一第二CMP程序，以選擇性地移除設於該半導體裝置之一主動裝置區上的裝置晶圓材料，其中該裝置晶圓材料之移除率是一深度的函數。
  2. 如請求項1所述之方法，更包括在執行該一或多個研磨程序之前，將一載具晶圓結合至該裝置晶圓。
  3. 如請求項2所述之方法，其中該載具晶圓係由矽、石英或玻璃製成。
  4. 如請求項1所述之方法，其中該裝置晶圓包括： 該主動裝置區，設於該裝置晶圓之正面； 一第一隔離區，設於該裝置晶圓之正面且鄰近該主動裝置區之一第一邊緣；及 一第二隔離區，設於該裝置晶圓之正面且鄰近該主動裝置區之一第二邊緣。
  5. 如請求項4所述之方法，其中在該裝置晶圓之背面上執行該第二CMP程序，以選擇性地移除設於該半導體裝置之主動裝置區上方的裝置晶圓塊材，產生一溝槽於該第一隔離區與該第二隔離區之間，並露出該主動裝置區的背面，以選擇性地移除設於該半導體裝置之主動裝置區上方的裝置晶圓塊材。
  6. 如請求項5所述之方法，其中該溝槽具有約100奈米之深度。
  7. 如請求項5所述之方法，更包括在該溝槽中形成一模塑化合物。
  8. 如請求項7所述之方法，其中該模塑化合物是熱傳導的，且被包含在該半導體裝置的一熱傳路徑中。
  9. 如請求項1所述之方法，更包括： 在執行該一或多個研磨程序之前，將一載具晶圓結合至該裝置晶圓；及 在該溝槽中形成該模塑化合物之後，移除該載具晶圓。
  10. 如請求項1所述之方法，其中該裝置晶圓是一矽晶圓。
  11. 如請求項1所述之方法，其中該第一厚度是約七百二十五微米，且該第二厚度是約五微米。
  12. 如請求項1所述之方法，其中該第三厚度是約兩百五十奈米。
  13. 如請求項1所述之方法，其中在該裝置晶圓之背面上執行該一或多個研磨程序係包括執行一第一研磨程序及一第二研磨程序，以將該裝置晶圓從該第一厚度薄化至該第二厚度。
  14. 如請求項13所述之方法，更包括在進行該第一研磨程序的期間基於一第一總厚度變化(TTV)來調整至少一個第一研磨參數，該至少一個第一研磨參數包括在一研磨工具中的一轉軸之每分鐘轉數(rpm)或在該研磨工具中所使用之輪子類型。
  15. 如請求項13所述之方法，更包括在進行該第一研磨程序的期間基於一第一總厚度變化(TTV)來調整至少一個第一研磨參數，該至少一個第一研磨參數包括該研磨工具之載台的每分鐘轉數(rpm)或該研磨工具之載台的傾斜度。
  16. 如請求項13所述之方法，更包括：在執行該第二研磨程序的期間基於一第二總厚度變化(TTV)來調整至少一個第二研磨參數，該至少一個第二研磨參數包括一研磨工具中的一轉軸之每分鐘轉數(rpm)、該研磨工具中所使用之輪子類型、該研磨工具之載台的rpm或該研磨工具之載台的傾斜度。
  17. 如請求項1所述之方法，其中在該裝置晶圓之背面上執行該第一CMP程序更包括基於該裝置晶圓之厚度輪廓來調整至少一個CMP參數，該至少一個CMP參數包括該裝置晶圓之厚度輪廓或一漿料流動速率。
  18. 如請求項1所述之方法，其中在該裝置晶圓之背面上執行該第一CMP程序更包括基於該裝置晶圓之厚度輪廓來調整至少一個CMP參數，該至少一個CMP參數包括一研磨工具的研磨頭的每分鐘轉數(rpm)或該研磨工具之平台的rpm。
  19. 如請求項1所述之方法，其中在該裝置晶圓之背面上執行該第一CMP程序更包括基於該裝置晶圓之厚度輪廓來調整至少一個CMP參數，該至少一個CMP參數包括一研磨工具之研磨頭的至少一個區域性壓力。
TW111124821A 2021-07-03 2022-07-01 半導體裝置及使用多個cmp程序製造半導體裝置之方法 TW202306702A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163218290P 2021-07-03 2021-07-03
US63/218,290 2021-07-03
US17/837,934 2022-06-10
US17/837,934 US20230005756A1 (en) 2021-07-03 2022-06-10 Semiconductor device and method of manufacturing a semiconductor device using multiple cmp processes

Publications (1)

Publication Number Publication Date
TW202306702A true TW202306702A (zh) 2023-02-16

Family

ID=84493054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124821A TW202306702A (zh) 2021-07-03 2022-07-01 半導體裝置及使用多個cmp程序製造半導體裝置之方法

Country Status (5)

Country Link
US (1) US20230005756A1 (zh)
KR (1) KR20230006622A (zh)
CN (1) CN115565865A (zh)
DE (1) DE102022206411A1 (zh)
TW (1) TW202306702A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240173813A1 (en) * 2022-05-31 2024-05-30 Qorvo Us, Inc. Methods for thinning substrates for semiconductor devices

Also Published As

Publication number Publication date
US20230005756A1 (en) 2023-01-05
CN115565865A (zh) 2023-01-03
KR20230006622A (ko) 2023-01-10
DE102022206411A1 (de) 2023-01-05

Similar Documents

Publication Publication Date Title
US10580823B2 (en) Wafer level packaging method
KR102251260B1 (ko) 웨이퍼 가공 방법
US20220181211A1 (en) Composite Wafer, Semiconductor Device and Electronic Component
JP4185704B2 (ja) 半導体装置の製造方法
US6524890B2 (en) Method for manufacturing semiconductor device having element isolation structure
US8969200B2 (en) Apparatus and method for integration of through substrate vias
JP2001196566A (ja) 半導体基板およびその製造方法
US11545395B2 (en) Techniques for wafer stack processing
US11688639B2 (en) Semiconductor device and method
US20150249056A1 (en) Semiconductor-on-insulator with back side support layer
JP2004146487A (ja) 半導体装置の製造方法
CN112071746A (zh) 晶圆键合方法
CN113921467A (zh) 用于半导体裸片边缘防护和半导体裸片分离的方法
TW202306702A (zh) 半導體裝置及使用多個cmp程序製造半導體裝置之方法
US7498236B2 (en) Silicon wafer thinning end point method
JP2001028354A (ja) 半導体装置の製造方法
CN112599409B (zh) 晶圆键合方法
US8017497B2 (en) Method for manufacturing semiconductor
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP4724729B2 (ja) 半導体装置の製造方法
TW202203313A (zh) 半導體結構的製作方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ