KR102440741B1 - 반도체 칩 디라미네이션 장치 제어 방법 - Google Patents

반도체 칩 디라미네이션 장치 제어 방법 Download PDF

Info

Publication number
KR102440741B1
KR102440741B1 KR1020200062521A KR20200062521A KR102440741B1 KR 102440741 B1 KR102440741 B1 KR 102440741B1 KR 1020200062521 A KR1020200062521 A KR 1020200062521A KR 20200062521 A KR20200062521 A KR 20200062521A KR 102440741 B1 KR102440741 B1 KR 102440741B1
Authority
KR
South Korea
Prior art keywords
unit
delamination
semiconductor chip
laminating
seal
Prior art date
Application number
KR1020200062521A
Other languages
English (en)
Other versions
KR20210145521A (ko
Inventor
조재원
Original Assignee
(주) 엔지온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 엔지온 filed Critical (주) 엔지온
Priority to KR1020200062521A priority Critical patent/KR102440741B1/ko
Priority to CN202180023834.2A priority patent/CN115380368A/zh
Priority to PCT/KR2021/006269 priority patent/WO2021241935A1/ko
Priority to US17/916,992 priority patent/US20230162997A1/en
Publication of KR20210145521A publication Critical patent/KR20210145521A/ko
Application granted granted Critical
Publication of KR102440741B1 publication Critical patent/KR102440741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치 제어 방법으로서, 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600)와, 디라미네이팅 유니트(700)와, 작동 상태 및 상기 디라미네이션 시일의 상태를 감지하는 감지부(50)와, 상기 감지부(50)의 감지 신호 및 저장부에 사전 설정 저장 데이터에 기초하여, 제어 신호를 인가하는 제어부(20)를 포함하는 반도체 칩 디라미네이션 장치(10)를 제공하는 제공 단계(S1)와, 상기 보호 필름이 부착된 상기 반도체칩이 배치되는 링 프레임이 안착되는 상기 스테이지 유니트(400)에 안착시키는 스테이지 단계(S10)와, 상기 디라미네이션 시일이 상기 보호 필름과 접촉하도록 커버링하는 커버링 단계(S20)와, 일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키기 위한 디라미네이팅 단계(S30)를 포함하는 반도체 칩 디라미네이션 장치 제어 방법을 제공한다.

Description

반도체 칩 디라미네이션 장치 제어 방법{METHOD FOR CONTROLLING AN APPARATUS FOR MANUFACTURING SEMICONDUCTOR WITH A CHIP-LEVEL DELAMINATION OF PROTECTION FILM}
본 발명은 반도체칩의 제조 장치 및 이의 제어 방법에 관한 것으로, 더욱 상세하게는 제조 공정 중 반도체칩의 오염이나 손상을 방지할 수 있는 반도체 칩 디라미네이션 장치 및 이의 제어 방법에 관한 것이다.
반도체 제조 공정을 통해 제작된 반도체 웨이퍼에는 수백, 수천 또는 수십 만개의 반도체칩들이 형성된다. 반도체 웨이퍼는 패키징 공정으로 투입되면서 링 프레임(ring frame)에 장착된 접착 테이프에 부착되고, 소잉(sawing) 공정을 통하여 개별 칩 단위로 절단된다.
반도체 웨이퍼 상에 제작된 반도체칩들은 검사 과정을 통해 양품과 불량품으로, 또는 등급별로 분류된다. 분류 과정을 마친 반도체칩들은 접착력을 갖는 별도의 테이프(이하. '마운팅 테이프'라 한다)로 옮겨져 재배치된다. 이와 같이, 분류된 반도체칩들을 웨이퍼 형태(wafer form)로 재배치시키는 기술을 리컨스트럭션(reconstruction)이라 한다.
통상적으로 반도체칩의 제조방법은 다음과 같다.
먼저, 반도체 웨이퍼의 활성면에 보호 필름을 라미네이팅한다. 이후, 필요하다면 얇은 반도체칩을 제공할 수 있도록 반도체 웨이퍼에 대해 백그라운딩 작업을 수행할 수 있다. 다음으로, 반도체 웨이퍼를 중앙부가 뚫린 링 프레임에 배치되는 접착 테이프에 그 배면이 접하도록 마운팅한다. 다음으로, 반도체 웨이퍼에서 보호 테이프를 분리하고, 반도체 웨이퍼를 개별 칩 단위로 소잉한다. 다음으로, 개별 반도체칩을 분류된 종류별로 마운팅 테이프로 옮겨 재배치한다. 이때, 픽업툴로 반도체칩을 픽업하여 개별 반도체칩을 접착 테이프에서 마운팅 테이프로 옮기게 된다. 이렇게 리컨스터럭션된 반도체칩들은 패키징 공정에 투입된다.
그런데 종래의 반도체칩의 제조방법은 소잉 과정에서 비산되는 실리콘 잔여물(Dust)이나 파티클(Particle) 등의 이물질이 반도체칩의 표면에 부착되기 쉽다. 또한 픽업툴이 반도체칩에 직접 접하여 반도체칩을 픽업하므로, 반도체칩의 표면이 픽업툴에 의해 긁히거나 손상되는 문제가 발생하기 쉽다. 이러한 반도체칩 표면의 이물질 부착이나, 반도체칩의 표면 손상은 제품 불량으로 이어져 제품의 수율 저하로 나타나게 된다.
이를 해결하기 위한 이런 저런 사항들이 제안되었으나, 대량 생산의 연속 공정을 이루는 산업 설비에서 활용하기 어려운 난점들이 존재하였다.
등록특허공보 제1707805호 (2017. 02. 17)
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 반도체 웨이퍼를 개별 반도체칩으로 소잉하는 과정이나, 소잉된 반도체칩을 반도체 웨이퍼로부터 마운팅 테이프로 옮겨 재배치하는 과정에 상관없이, 반도체칩의 보호를 위하여 부착된 보호 필름 내지 보호 테이프을 보다 신속하고 용이하고 신뢰할 수 있는 박리 공정을 수행 가능하게 하는 반도체 칩 디라미네이션 장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치로서, 상기 보호 필름이 부착된 상기 반도체칩이 배치되는 링 프레임을 안착시키는 스테이지 유니트(400)와, 상기 반도체칩으로부터 상기 보호 필름을 박리시키도록 상기 보호 필름과 접촉가능한 디라미네이션 시일을 공급하기 위한 디라미네이션 피딩 유니트(300)와, 상기 디라미네이션 시일이 상기 보호 필름과 접촉하도록 커버링하는 커버링 유니트(500,600,600a,600b)과, 일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키기 위한 디라미네이팅 유니트(700)를 포함하는 반도체 칩 디라미네이션 장치를 제공한다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 커버링 유니트(500,600)는: 상기 디라미네이션 시일을 상기 보호 필름과 접촉하도록 상기 디라미네이션 시일을 상대 이동 가압하는 프리 라미네이팅 유니트(500)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 유니트(500)는 롤러 타입일 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 유니트(500)는: 상기 스테이지 유니트(400)에 이격 배치되는 프리 라미네이팅 프레임(550)과, 상기 프리 라미네이팅 프레임(550)에 상대 가동 가능하게 배치되는 상기 프리 라미네이팅 가압부(510)를 포함하고, 상기 프리 라미네이팅 가압부(510)는 회동 구조일 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 가압부(510)는: 상기 히팅 시일과 직접 접촉 가능한 프리 라미네이팅 가압 롤러(511)와, 상기 프리 라미네이팅 프레임(550)에 대하여 상대 가동 가능하게 배치되고 상기 프리 라미네이팅 가압 롤러(511)가 회동 가능하게 배치되는 프리 라미네이팅 가압 프레임(513)과, 일측은 싱기 프리 라미네이팅 프레임(550)에 배치되고, 타측은 상기 프리 라미네이팅 가압 프레임(513)과 연결되어 상기 프리 라미네이팅 가압 롤러(511)를 가동시키는 구동력을 제공하는 프리 라미네이팅 가압 액츄에이터(560)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 가압부(510)와 이격되어 상기 프리 라미네이팅 프레임(550)에 고정 배치되고 상기 히트 시일을 안내하는 프리 라미네이팅 히트 시일 가이드(520)를 더 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 히트 시일 가이드(520)는: 상기 히트 시일과 직접 접촉 가능하고 상기 히트 시일을 안내하는 프리 라미네이팅 히트 시일 가이드 롤러(521)와, 일단은 상기 프리 라미네이팅 히트 시일 가이드 롤러(521)에, 그리고 타단은 상기 프리 라미네이팅 프레임(550)에 연결 배치될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 스테이지 유니트(400)에 대하여 상대 가동 가능하도록 이송시키는 프리 라미네이팅 이송부(540)가 더 구비될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 이송부(540)는: 일면 상에 상기 프리 라미네이팅 프레임(550)가 연결 배치되고 상기 스테이지 유니트(400)에 이격 배치되는 프리 라미네이팅 이송 리드 스크류(545)와, 상기 프리 라미네이팅 이송 리드 스크류(545)의 길이 방향을 따라 가동되는 프리 라미네이팅 이송 리드 블록(541)과, 상기 프리 라미네이팅 이송 리드 스크류(545)에 회동력을 제공하는 프리 라미네이팅 이송 리드 액츄에이터(547)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 가압부(510)에는 프리 라미네이팅 가압 히터부(530)가 더 구비될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 프리 라미네이팅 유니트(500)는 블레이드 타입일 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이션 시일을 상기 보호 필름과 접촉 융착하도록 상기 디라미네이션 시일을 열 가압하는 히팅 라미네이팅 유니트(600)를 포함 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 히팅 라미네이팅 유니트(600)는: 상기 스테이지 유니트(400)에 대하여 상대 가동되는 히팅 라미네이팅 바디(610)와, 상기 히팅 라미네이팅 바디(610)에 배치되고 상기 히트 시일에 열을 제공하는 히팅 라미네이팅 히터(620)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 히팅 라미네이팅 바디(610)가 상기 히트 시일을 직접 접촉 가압할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이팅 유니트(700)는: 상기 스테이지 유니트(400)에 이격 배치되는 디라미네이팅 유니트 바디(710)와, 자유단이 상기 스테이지 유니트(400)와 상기 디라미네이팅 유니트 바디(710)의 상대 가동 방향으로 위치하도록 일단이 상기 디라미네이팅 유니트 바디(710) 측에 배치되는 디라미네이팅 유니트 필러 블레이드(720)와, 상기 스테이지 유니트(400)가 배치되는 평면으로의 투영시, 상기 디라미네이팅 유니트 필러 블레이드(720)의 자유단의 반대 영역에 위치되도록 상기 디라미네이팅 유니트 바디(710)에 배치되는 디라미네이팅 유니트 필러 가이드(730)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이팅 유니트(700)는, 상기 스테이지 유니트(400)에 대하여 상대 가동 가능하도록 이송시키는 디라미네이팅 이송부(740)가 더 구비될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이팅 이송부(740)는: 상기 스테이지 유니트(400)에 이격 배치되는 프리 라미네이팅 이송 가이드(743)와, 일면 상에 상기 디라미네이팅 유니트 프레임(710)가 연결 배치되고 상기 디라미네이팅 이송 가이드(743)의 길이 방향을 따라 가동되는 디라미네이팅 이송 블록(741)과, 상기 프리 라미네이팅 이송 블록(741)에 가동력을 제공하는 디라미네이팅 이송 액츄에이터(745)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이션 피딩 유니트(300)는: 상기 디라미네이션 시일의 일단이 연결되는 피딩 유니트 트레일링 와인더(310)와, 상기 디라미네이션 시일의 타단이 연결되고 상기 피딩 유니트 트레일링 와인더(310)와 상호 작용하여 상기 디라미네이션 시일을 권취하는 피딩 유니트 리딩 와인더(320)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 커버링 유니트(500,600)에 의하여 상기 보호 필름과 접촉 커버링한 상기 디라미네이션 시일에 자외선을 조사하는 UV 라디에이터(800)가 더 구비될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이션 시일이 박리된 상기 반도체 칩의 일면을 세정하기 위한 클린 유니트(900)가 더 구비될 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 스테이지 유니트(400)와, 상기 디라미네이션 피딩 유니트(300)와, 상기 커버링 유니트(500,600) 및 상기 디라미네이팅 유니트(700) 중의 적어도 하나의 작동 상태 및 상기 디라미네이션 시일의 상태를 감지하는 감지부(50)와, 상기 감지부(50)의 감지 신호 및 저장부에 사전 설정 저장 데이터에 기초하여, 상기 스테이지 유니트(400)와, 상기 디라미네이션 피딩 유니트(300)와, 상기 커버링 유니트(500,600) 및 상기 디라미네이팅 유니트(700)에 제어 신호를 인가하는 제어부(20)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 스테이지 유니트(400)는: 상기 링 프레임이 안착되는 스테이지 플레이트(420)와, 상기 스테이지 플레이트(420)가 안착되는 스테이지 베이스(410)와, 상기 스테이지 플레이트(420)를 회동시키기 위하여 스테이지 베이스 샤프트(430)와, 상기 스테이지 플레이트(420)를 상승시키도록 상기 스테이지 베이스 리프터(440)을 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이션 시일을 상기 보호 필름과 접촉 융착하도록 상기 디라미네이션 시일을 상기 보호 필름에 고주파 열 융착시키는 히팅 라미네이팅 유니트(600a)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치에 있어서, 상기 디라미네이션 시일을 상기 보호 필름과 접촉 융착하도록 상기 디라미네이션 시일을 상기 보호 필름에 고광열 적외선에 의하여 열융착시키는 히팅 라미네이팅 유니트(600b)를 포함할 수도 있다.
본 발명의 다른 일면에 따르면, 본 발명은, 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치 제어 방법으로서, 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600,600a,600b)과, 디라미네이팅 유니트(700)와, 작동 상태 및 상기 디라미네이션 시일의 상태를 감지하는 감지부(50)와, 상기 감지부(50)의 감지 신호 및 저장부에 사전 설정 저장 데이터에 기초하여, 제어 신호를 인가하는 제어부(20)를 포함하는 반도체 칩 디라미네이션 장치(10)를 제공하는 제공 단계(S1)와, 상기 보호 필름이 부착된 상기 반도체칩이 배치되는 링 프레임이 안착되는 상기 스테이지 유니트(400)에 안착시키는 스테이지 단계(S10)와, 상기 디라미네이션 시일이 상기 보호 필름과 접촉하도록 커버링하는 커버링 단계(S20)와, 일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키기 위한 디라미네이팅 단계(S30)를 포함하는 반도체 칩 디라미네이션 장치 제어 방법을 제공한다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 커버링 단계(S20)는: 상기 제어부(20)가 상기 디라미네이션 시일을 상기 링 프레임 대응 위치로 이송시키는 피딩 단계(S21)와, 상기 커버링 유니트(500,600)의 프리 라미네이팅 유니트(500)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 접촉 가압시키는 프리 라미네이팅 단계(S23)와, 상기 커버링 유니트(500,600)의 히팅 라미네이션 유니트(600)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키는 히팅 라미네이팅 단계(S25)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 피딩 단계(S21)는: 상기 반도체칩으로부터 상기 보호 필름을 박리시키도록 상기 보호 필름과 접촉가능한 디라미네이션 시일을 공급하도록 상기 디라미네이션 피딩 유니트(300)를 통하여 공급하는 피딩 개시 단계(S211)와, 상기 디라미네이션 시일에 인가되는 장력을 상기 감지부(50)의 텐션 감지부(51)가 감지하고 상기 디라미네이션 시일의 이동 위치를 확인하는 텐션 감지 및 위치 확인 단계(S213)와, 상기 디라미네이션 시일에 인가되는 장력과 상기 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 텐션(PS)을 비교하는 텐션 비교 단계(S215)와, 상기 디라미네이션 시일의 이동 위치와 상기 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 위치(SS)을 비교하는 위치 비교 단계(S217)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 텐션 비교 단계(S215)에서, 상기 제어부(20)가 감지된 텐션이 사전 설정 텐션보다 큰 경우, 상기 제어부(20)는 상기 디라미네이션 시일의 텐션이 비정상으로 판단하여 제어 흐름을 비상 대응 단계(S219)로 전환할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 프리 라미네이팅 단계(S23)는: 상기 프리 라미네이팅 유니트(500)를 상기 스테이지 유니트(400)에 안착된 상기 링 프레임 측의 반도체 칩 상부로 배치시키는 프리 라미네이팅 가압부 배치 단계(S233)와, 상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 가동 시켜 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압하여 접촉시키는 프리 라미네이팅 가압부 가동 단계(S235)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 프리 라미네이팅 단계(S23)는: 상기 감지부(50)의 위치 감지부(53)가 상기 프리 라미네이팅 유니트(500)의 위치를 확인하는 프리 라미네이팅 위치 확인 단계(S231)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 프리 라미네이팅 가압부 가동 단계(S235)는: 상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 수직 가동시켜 상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)와 상기 디라미네이션 시일을 직접 접촉시키는 프리라미네이팅 가압부 가압 가동 단계(S2351)와, 상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)에 의하여 상기 디라미네이션 시일이 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 상기 감지부(50)의 복수 개의 압력 감지부(55)가 감지하는 베이스 압력 감지 단계(S2353)와, 상기 압력 감지부(55)의 감지된 압력값의 균일도를 확인하는 압력 균일도 확인 단계(S2355)와, 상기 압력 균일도 확인 단계(S2355)에서 확인된 압력차를 보정하는 가압력 보정 단계(S2357)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 히팅 라미네이팅 단계(S25)는: 상기 감지부(50)의 위치 감지부(53)가 상기 히팅 라미네이팅 유니트(600)의 위치를 확인하는 히팅 라미네이팅 유니트 위치 확인 단계(S251)와, 상기 히팅 라미네이션 유니트(600)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키도록 상기 히팅 라미네이션 유니트(600)를 가동시키는 히팅 라미네이팅 가동 단계(S253)와, 상기 디라미네이션 시일이 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 상기 감지부(50)의 압력 감지부(55)가 감지하고, 상기 디라미네이션 시일의 온도를 상기 감지부(50)의 온도 감지부(57)가 감지하는 압력 및 온도 감지 단계(S255)와, 상기 압력 감지부(55)의 감지된 압력값(ph)과 상기 저장부(30)의 사전 설정 데이터 중 사전 설정 압력값(phs)을 비교하는 압력 비교 단계(S257)와, 상기 온도 감지부(57)의 감지된 온도값(th)과 상기 저장부(30)의 사전 설정 데이터 중 사전 설정 온도값(ths)을 비교하는 온도 비교 단계(S258)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 디라미네이팅 단계(S30)는: 일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키도록 상기 디라미네이팅 유니트를 가동시키는 디라미네이팅 유니트 가동 단계(S31)와, 상기 디라미네이팅 유니트 필러 블레이드(720)에 인가되는 압력을 감지하는 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)와, 상기 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)에서 감지된 압력과 사전 설정 압력값을 비교하는 압력 균일도 확인 단계(S35)와, 상기 디라미네이팅 유니트 필러 블레이드에 인가되는 압력을 조정하는 가압력 보정 단계(S37)를 포함할 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 반도체 칩 디라미네이션 장치(10)는 UV 라디에이터(800)를 더 포함하고, 상기 커버링 단계(S20) 후 상기 디라미네이팅 단계(S30)의 사이에 실행되고, 일면에 상기 보호 필름이 배치된 상기 반도체 칩을 커버링한 상기 디라미네이션 시일에 UV를 조사하는 UV 조사 단계(S40)가 더 포함될 수도 있다.
상기 반도체 칩 디라미네이션 장치 제어 방법에 있어서, 상기 반도체 칩 디라미네이션 장치(10)는 클린 유니트(900)를 더 포함하고, 상기 디라미네이팅 단계(S30) 후에, 멜팅 밀착되어 상기 보호 필름을 상기 반도체 칩으로부터 분리시킨 디라미네이션 시일이 박리된 상기 반도체 칩의 일면을 세정하는 클리닝 단계(S50)를 포함할 수도 있다.
본 발명에 따르면, 반도체칩이 보호 필름으로 보호되는 상태로 반도체 웨이퍼 소잉 공정이나, 반도체 웨이퍼 백그라인딩 공정, 반도체칩의 이송 공정 등이 수행되므로, 반도체칩의 오염이나 손상을 방지할 수 있는데, 이를 어느 공정에 상관없이 보호 필름을 용이하게 박리 제거할 수 있다..
또한 본 발명에 따르면, 반도체 웨이퍼를 개별 칩 단위로 절단하여 반도체 웨이퍼 상에 형성된 반도체칩들을 분리한 후에 보호 필름을 반도체칩으로부터 박리하게 되므로, 반도체칩의 오염이나 손상으로 인한 제품 수율 저하를 줄임과 동시에 신속한 박리 공정을 통하여 공정 신뢰성 및 수율을 증진시킬 수 있다.
또한 본 발명에 따르면, 최근 반도체칩 제조 공정에서 요구되고 이물질 관리 요구 조건을 만족할 수 있으므로, 이물질 부착이나 반도체칩 손상 등의 문제 해결을 위해 반도체 웨이퍼 소잉 공정에 이용되는 절단 장비에 부수적으로 설치하는 고가의 장치를 배제할 수 있고, 실리콘 잔여물이나 파티클 등 이물질의 비산을 막기 위한 작업 환경 개선 비용을 줄일 수 있음과 동시에 신뢰성 높은 연속 공정으로, 반도체 제조설비에 대한 운영 및 유지 비용을 절감 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 개략적인 구성도이다.
도 2는 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 개략적인 블록 선도이다.
도 3은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 스테이지 유니트의 개략적인 구성도이다.
도 4는 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 커버링 유니트의 프리 라미네이팅 유니트의 개략적인 구성도이다.
도 5는 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 커버링 유니트의 프리 라미네이팅 유니트의 일부 구성의 개략적인 상태도이다.
도 6은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 커버링 유니트의 프리 라미네이팅 유니트의 변형예의 개략적인 구성도이다.
도 7은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 커버링 유니트의 프리 라미네이팅 유니트의 변형예의 개략적인 구성도이다.
도 8은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 디라미네이팅 유니트의 개략적인 사시도이다.
도 9 및 도 10은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 디라미네이팅 유니트의 디라미네이팅 유니트 필러 블레이드에 대한 변형예의 개략적인 구성도이다.
도 11 내지 도 17은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 공정 과정을 설명하는 개략적인 부분 구성도 및 부분 확대도이다.
도 18은 본 발명의 일실시예에 따른 반도체 칩 디라미네이션 장치의 변형예의 개략적인 구성도이다.
도 19 내지 도 26은 본 발명의 반도체 칩 디라미네이션 장치 제어 방법의 흐름도이다.
도 27 및 도 28은 본 발명의 반도체 칩 디라미네이션 장치의 히팅 라미네이팅 유니트의 변형예의 개략적인 구성도이다.
본 발명은 반도체 칩의 제조 과정에 있어 백그라인딩 내지 소잉된 반도체 칩의 손상을 방지하도록 표면에 부착되는 보호 필름을 보다 용이하게 박리시키기 위한 반도체 칩 디라미네이션 장치 및 이의 제어 방법을 제공한다.
본 발명의 일실시예에 따르면, 본 발명의 반도체 칩 디라미네이션 장치는 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치로서, 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600,600a,600b)과, 디라미네이팅 유니트(700)를 포함한다.
본 발명의 일실시예에 따른 반도체 칩은 반도체 웨이퍼의 활성면에 보호 필름이 부착되고 반도체 웨이퍼의 배면이 백그라인딩되거나 및/또는 소잉되거나 및/또는 리컨스트럭션되는 등의 공정을 통하여 링 프레임에 부착된 접착 테이프에 일면에 보호 필름이 부착된 상태의 반도체 칩을 지칭하며 본 발명의 요지를 명확히 하기 위하여 이전의 공정에 대한 설명은 생략한다.
링 프레임(142)에는 접착 테이프(140)가 배치되고 이의 일면에는 다수의 반도체 칩(115)이 배치되고 이의 일면 상에는 보호 필름(120)이 배치된다.
스테이지 유니트(400)에는 보호 필름이 부착된 반도체칩이 배치되는 링 프레임이 안착된다. 스테이지 유니트(400)는 스테이지 플레이트(420)와, 스테이지 베이스(410)와, 스테이지 베이스 샤프트(430)와, 스테이지 베이스 리프터(440)를 포함한다.
스테이지 플레이트(420)는 링 프레임이 안착되고, 스테이지 베이스(410)에는 스테이지 플레이트(420)가 안착된다. 본 실시예에서 스테이지 플레이트(420)는 스테이지 베이스(410)에 포함 안착되는 구조를 취한다.
스테이지 베이스 샤프트(430)는 스테이지 플레이트(420)를 회동시키기 위하여 일단이 스테이지 플레이트(420)에 연결되고, 스테이지 베이스 리프터(440)는 스테이지 플레이트(420)를 상승시키도록 일단이 스테이지 베이스(410)에 안착 배치되는 구성을 취한다. 경우에 따라 스테이지 플레이트(420)의 저면에는 스테이지 플레이트 흡입부(421)가 구비되고, 링 플레이트를 보다 안정적으로 홀딩하기 위한 진공압을 제공하는 구성을 취할 수도 있다.
스테이지 베이스 리프터(440)의 타단에는 유압 내지 전기 모터 등의 리프팅 구동력을 제공하는 구성요소와 연결되나 본 실시예에서의 기술은 생략한다.
디라미네이션 피딩 유니트(300)는 반도체 칩으로부터 보호 필름을 박리시키도록 보호 필름과 접촉가능한 디라미네이션 시일을 공급하는데, 본 실시예에서 디라미네이션 시일은 연속체 롤 구조를 이룬다. 즉, 디라미네이션 시일은 일측과 타측이 각각의 권취되는 구성요소에 장착되거나 양측 중 적어도 하나가 권취되는 구성요소의 디라미네이션 피딩 유니트(300)에 장착되는 구성을 취한다.
본 실시예에서 디라미네이션 피딩 유니트(300)는 이와 같은 연속체 롤 구조의 디라미네이션 시일의 권취 및 이동과 텐션을 형성하기 위한 기능을 수행한다. 디라미네이션 시일의 양단과 연결 가능하도록 배치되는 디라미네이션 시일 피딩 유니트(300)가 더 구비되는데, 디라미네이션 시일 피딩 유니트(300)는 피딩 유니트 트레일링 와인더(310)와, 피딩 유니트 리딩 와인더(320)를 포함한다.
피딩 유니트 트레일링 와인더(310)는 디라미네이션 시일의 일단이 연결되고, 피딩 유니트 리딩 와인더(320)는 디라미네이션 시일의 타단이 연결되고 피딩 유니트 트레일링 와인더(310)와 상호 작용하여 디라미네이션 시일을 권취한다.
피딩 유니트 트레일링 와인더(310)와 피딩 유니트 리딩 와인더(320)는 일부만이 와인딩 권취 기능을 수행할 수도 있으나, 본 실시예에서는 모두 와인딩 권취 기능을 구비하여 각각은 와인딩 모터(미도시)에 연결되어 구동된다.
물론, 경우에 따라 도 1에 도시된 바와 같이 연속체 롤 구조의 디라미네이션 시일의 안내 및 텐션 형성을 위한 별도의 피딩 가이드(330)가 더 구비될 수도 있다. 피딩 가이드(330)는 위치 고정 구조를 취할 수도 있고, 경우에 따라 별도의 가동 가능한 구조를 취할 수도 있는 등 설계 사양에 따라 다양한 구성이 가능하다.
도 11에 도시된 바와 같이, 스테이지 유니트(400) 및 디라미네이션 시일 피딩 유니트(300)를 통하여 링 프레임에 배치되는 디라미네이션 시일이 보호 필름과 접촉 가능한 상태로 배치 준비된다.
커버링 유니트(500,600)는 디라미네이션 시일이 보호 필름과 접촉하도록 디라미네이션 시일(DS)이 보호 필름이 배치된 반도체 칩 내지 링 프레임 상의 반도체 칩을 커버링한다.
커버링 유니트(500,600)는 프리 라미네이팅 유니트(500)와 히팅 라미네이팅 유니트(600) 중의 적어도 하나를 구비할 수 있는데, 본 실시예에서는 두 구성요소를 모두 구비하는 경우를 중심으로 기술하며 실질적인 면에서 이러한 구성이 바람직하나, 설계 사양에 따라 다양한 변형이 가능하다.
프리 라미네이팅 유니트(500)는 디라미네이션 시일(DS)을 보호 필름(120)과 접촉하도록 디라미네이션 시일(DS)을 상대 이동 가압한다. 프리 라미네이팅 유니트(500)와 히팅 라미네이팅 유니트(600)를 모두 구비하는 본 실시예에서 프리 라미네이팅 유니트(500)는 가압 접합 상태를 형성하기 위한 프리프레셔(PRE-PRESSURE) 단계를 형성할 수 있으며, 본 실시예에서 프리 라미네이팅 유니트(500)는 가압력을 제공하는 범위에서 다양한 구성이 가능하다 롤러 타입인 경우를 중심으로 설명한다. 즉, 본 발명의 프리 라미네이팅 유니트(500)는 롤러 타입일 수 있는데, 롤러 타입 회동 구조의 프리 라미네이팅 유니트(500)는 프리 라미네이팅 프레임(550)과, 프리 라미네이팅 가압부(510)를 포함하는데, 도 12 및 도 13에 도시되는 바와 같이 디라미네이션 시일(DS)과 보호 필름(120)과 접촉하도록 디라미네이션 시일(DS)을 상대 이동 가압 접촉된다.
프리 라미네이팅 프레임(550)은 스테이지 유니트(400)에 이격 배치되는데, 프리 라미네이팅 프레임(550)은 프리 라미네이팅 프레임 베이스(551)와 프리 라미네이팅 프레임 바디(553)를 구비하고, 프리 라미네이팅 프레임 베이스(551)의 일단은 후술되는 프리 라미네이팅 이송부(540)와 연결되고 프리 라미네이팅 프레임 베이스(551)의 타단은 프리 라미네이팅 프레임 바디(553)와 연결된다. 프리 라미네티이 프레임 바디(553) 측에는 후술되는 프리 라미네이팅 가압부(510)의 프리 라미네이팅 가압 액츄에이터(560)가 배치된다.
프리 라미네이팅 가압부(510)는 프리 라미네이팅 프레임(550)에 상대 가동 가능하게 배치되는데, 프리 라미네이팅 가압부(510)는 본 실시예에서 적어도 일부가 회동하는 구조를 취한다. 회동 구조의 프리 라미네이팅 가압부(510)는 도 4에 도시된 바와 같이, 프리 라미네이팅 가압 롤러(511)와, 프리 라미네이팅 가압 프레임(513)와, 프리 라미네이팅 가압 액츄에이터(560)를 포함한다.
프리 라미네이팅 가압 롤러(511)는 히팅 시일과 직접 접촉 가능한데, 보다 구체적으로 프리 라미네이팅 가압 롤러(511)는 원통형 구조를 취하여, 회동 동작을 통하여 연속적 구조체 형상의 디라미네이션 시일(DS)과의 직접적인 접촉 구조를 형성한다. 프리 라미네이팅 가압 롤러(511)의 양단은 프리 라미네이팅 가압 프레임(513)에 의하여 회동 가능하게 지지되는데, 프리 라미네이팅 가압 롤러(511)는 별도의 모터 등의 구동원을 통하여 동력 제공을 이룰 수도 있다.
프리 라미네이팅 가압 프레임(513)은 프리 라미네이팅 프레임(550)에 대하여 상대 가동 가능하게 배치되고 프리 라미네이팅 가압 롤러(511)가 회동 가능하게 배치되는데, 프리 라미네이팅 가압 프레임(513)은 프리 라미네이팅 가압 메인 프레임(5131)과 프리 라미네이팅 가압 샤프트 프레임(5133)을 포함한다.
프리 라미네이팅 가압 메인 프레임(5131)은 'ㄷ'자 형상을 구비하여 내측에 프리 라미네이팅 가압 롤러(511)가 배치되고, 프리 라미네이팅 가압 샤프트 프레임(5133)은 일단이 프리 라미네이팅 가압 롤러(511)의 양단에 각각 연결되고, 타단이 프리 라미네이팅 가압 메인 프레임(5131)에 연결되는 구조를 형성하여 프리 라미네이팅 가압 메인 프레임(5131)과 프리 라미네이팅 가압 롤러(511) 간의 상대 회동 운동을 가능하게 한다.
한편, 프리 라미네이팅 가압 액츄에이터(560)는 프리 라미네이팅 가압 롤러(511)를 구동시키기 위한 구동력을 제공하는데, 일측은 프리 라미네이팅 프레임(550)에 배치되고, 타측은 프리 라미네이팅 가압 프레임(513)과 연결되어 프리 라미네이팅 가압 롤러(511)를 가동시키는 구동력을 제공한다. 본 실시예에서 프리 라미네이팅 가압 액츄에이터(560)는 유압 실린더 구조의 직선 액츄에이터를 사용하였으나, 유압 이외에도 소정의 가압 조건 형성을 이루는 범위에서 다양한 변형이 가능함은 본 실시예로부터 명백하다.
또한, 본 실시예에서 프리 라미네이팅 가압 액츄에이터(560)는 두 개가 이격 배치되는 구성을 취하는데, 이는 설게 사양에 따라 길이 변화에 대응 가능한 구조로서, 균일한 가압력을 제공함으로서 디라미네이팅 시일(DS)과 보호 필름(120) 간의 기포 형성 등을 방지하고 밀접 접촉도를 증진시킬 수도 있다. 경우에 따라 후술되는 감지부(50)의 압력 감지부(55)는 스테이지 유니트(400)의 저면, 예를 들어 스테이지 플레이트(420)에 배치되어 가압력이 프리 라미네이팅 가압 롤러(511)의 길이 방향으로 접촉 영역에 대하여 균일하게 형성되는지를 감지하고 이를 통하여 프리 라미네이팅 가압 액츄에이터(560)의 가압력의 조정을 이루는 구성을 취할 수도 있는 등 다양한 변형이 가능하다.
한편, 프리 라미네이팅 히트 시일 가이드(520)가 더 구비되는 구성을 취할 수도 있는데, 프리 라미네이트 가압부(510)는 수직 가동되는 구조를 취하는 반면, 프리 라미네이팅 히트 시일 가이드(520)는 상대적으로 위치 고정 구조를 취하되 경우에 따라순 회동 구조를 취할 수 있다. 즉, 프리 라미네이팅 히트 시일 가이드(520)는 프리 라미네이팅 가압부(510)와 이격되어 프리 라미네이팅 프레임(550)에 고정 배치되고 히트 시일을 안내하는데, 프리 라미네이팅 히트 시일 가이드(520)는 프리 라미네이팅 히트 시일 가이드 롤러(521)와, 프리 라미네이팅 히트 시일 가이드 홀더(523)를 포함한다. 프리 라미네이팅 히트 시일 가이드 롤러(521)는 히트 시일과 직접 접촉 가능하고 히트 시일을 안내하고, 프리 라미네이팅 히트 시일 가이드 홀더(523)는 일단이 프리 라미네이팅 히트 시일 가이드 롤러(521)에, 그리고 타단이 프리 라미네이팅 프레임(550)에 연결 배치된다.
프리 라미네이팅 히트 시일 가이드 롤러(521)는 프리 라미네이팅 히트 시일 가이드 홀더(523)에 회동 가능하게 연결될 수도 있고, 이러한 상대 회동은 단순 회동일 수도 경우에 따라 별도의 회동력이 제공되는 구조를 취할 수도 있는 등 다양한 변형이 가능하다. 이와 같은 구성을 통하여, 디라미네이션 시일(DS)의 안정적인 가압 상태 형성 및 안정적인 커버링 과정 수행을 이룰 수 있다.
한편, 본 발명의 반도체 칩 디라미네이션 장치(10)는 프리 라미네이팅 이송부(540)를 포함하는데, 프리 라미네이팅 이송부(540)는 스테이지 유니트(400)에 대하여 상대 가동 가능하도록 프리 라미네이팅 유니트의 의 프리 라미네이팅 가압부(510)를 도면 상 수평 이송시킨다.
즉, 프리 라미네이팅 이송부(540)는 프리 라미네이팅 이송 리드 스크류(545)와, 프리 라미네이팅 이송 리드 블록(541)과, 프리 라미네이팅 이송 리드 액츄에이터(547)를 포함한다. 프리 라미네이팅 이송 리드 스크류(545)는 스테이지 유니트(400)에 이격 배치되는데, 프리 라미네이팅 이송 리드 블록(541)는 일면 상에 프리 라미네이팅 프레임(550)가 연결 배치되고 프리 라미네이팅 이송 리드 스크류(545)의 길이 방향을 따라 가동된다. 또한, 프리 라미네이팅 이송 리드 액츄에이터(547)는 프리 라미네이팅 이송 리드 스크류(545)에 회동력을 제공하는데, 프리 라미네이팅 이송 리드 스크류(545)에 회동력이 제공되고 프리 라미네이팅 이송 리드 스크류(545)이 회동함에 따라 프리 라미네이팅 이송 리드 블록(541)이 직선 가동된다. 즉, 이러한 프리 라미네이팅 이송 리드 액츄에이터(547)의 가동은 후술되는 제어부(20)의 프리 라미네이팅 이송 리드 액츄에이터 제어 신호를 통하여 이루어지고 이를 통하여 위치 제어가 수행될 수 있는데, 감지부(50)는 별도의 위치 감지부(53, 도 1 및 도 2 참조)를 더 구비하여, 프리 라미네이팅 이송 리드 액츄에이터(547)의 작동 제어를 보다 정확하게 이루도록 할 수도 있다.
또 한편, 본 발명의 프리 라미네이팅 유니트(500)는 경우에 따라 소정의 열을 제공하는 구성요소를 더 구비할 수도 있다. 즉, 프리 라미네이팅 유니트(500)는 프리 라미네이팅 가압 히터부(530)를 더 구비할 수도 있는데, 프리 라미네이팅 가압부(510)에는 프리 라미네이팅 가압 히터부(530)가 배치될 수도 있다. 프리 라미네이팅 가압 히터부(530)는 프리 라미네이팅 가압부(510)의 프리 라미네이팅 가압 롤러(511)의 원주를 따라 소정의 특정 영역에 배치되는 구성도 가능하나 균일하게 배치되는 구성을 취하는 것이 바람직하다.
이와 같은 구성을 통하여 소정의 가압과 더불어 소정의 가열을 통한 디라미네이션 시일(DS)의 멜팅 구조를 형성하여 소정의 가압 가접 상태를 형성할 수도 있다.
상기 실시예에서 본 발명의 프리 라미네이팅 유니트(500)는 롤러 타입을 중심으로 회동하는 구성의 프리 라미네이팅 가압 롤러(511)를 구비하는 구성을 기술하였으나, 본 발명은 이에 국한되지 않고 가압 구조 형성 범위에서 다양한 변형이 가능하다. 즉, 도 7에 도시된 바와 같이 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)는 블레이드 타입일 수도 있다. 이 경우, 도 7에 도시된 바와 같이, 블레이드 타입의 프리 라미네이팅 가압부(510)는 소정의 강성을 갖는 연성 재질로 구성되어 이동시 소정의 변형을 이루되 소정의 강성으로 디라미네이션 시일(DS)과 보호 테이프(120) 간의 밀착성을 강화시키는 구성을 취할 수도 있는 등 설계 사양에 따라 다양한 변형이 가능하다.
또 한편, 반도체 칩 디라미네이션 장치(10)는 가압을 통한 가접 상태 형성 외 열을 통한 디라미네이션 시일(DS)과 반도체 칩의 일면 상에 부착된 보호 테이프(120)의 밀접성을 증진시키기 위한 히팅 라미네이팅 유니트(600)를 더 포함할 수 있다. 히팅 라미네이션 유니트(600)는 디라미네이션 시일(DS)을 보호 필름 내지 보호 테이프(120)와 접촉 융착하도록 디라미네이션 시일을 열 가압한다.
이 때, 히팅 라미네이팅 유니트(600)는 히팅 라미네이팅 바디(610)와, 히팅 라미네이팅 히터(620)를 포함한다. 히팅 라미네이팅 바디(610)는 스테이지 유니트(400)에 대하여 상대 가동되는데, 히팅 라미네이팅 히터(620)는 히팅 라미네이팅 바디(610)에 배치되고 히트 시일에 열을 제공한다. 경우에 따라, 이격된 상태로의열 전달을 이루는 구성을 취할 수도 있으나, 본 실시예에서의 히팅 라미네이팅 바디(610)가 히트 시일을 직접 접촉 가압하는 구조를 취한다.
즉, 도 1 및 도 14에 도시된 바와 같이, 히팅 라미네이팅 바디(610)에 배치되는 히팅 라미네이팅 히터(620)는 열을 제공하고 히팅 라미네이팅 바디(610)의 저면은 디라미네이션 시일(DS)과 직접 접촉하여 소정의 자중에 의한 가압 상태 형성으로 디라미네이션 시일(DS)과 반도체 칩 일면 상의 보호 테이프(120) 사이의 미량의 기포도 제거하고 가열을 통한 디라미네이션 시일(DS)의 멜팅 영역의 형성이 가능함으로써, 보호 테이프(120)의 상면이 디라미네이션시일(DS)에 박리를 위한 연결 상태 형성을 가능하게 할 수 있다. 도 14에서 디라미네이션 시일(DS) 중 히팅 라미네이팅 히터(620)를 통하여 열을 전달받은 영역은 도면 부호 Am으로 지시되는데, 열에 의한 열변형으로 소정의 멜팅 현상이 발견될 수 있다.
도 14의 도면 부호 A로 지시되는 부분의 확대 도면이 도 15에 도시되는데, 디라미네이션 시일(DS) 중 히팅 라미네이팅 히터(620)를 통하여 열을 전달받은 영역은 멜팅 현상으로 보호 테이프(120)와의 보다 강화된 밀접 접촉 상태를 형성하는데, 이는 추후 박리 과정에서의 불완전한 디라미네이션 작업이 발생하는 것을 방지할 수도 있다.
또 한편, 본 발명의 일실시예에 따른 디라미네이팅 유니트(700)는 일면에 보호 필름 내지 보호 테이프(120)가 배치된 반도체 칩(115)을 덮도록 커버링된 디라미네이션 시일을 반도체칩으로부터 박리시킨다.
디라미네이팅 유니트(700)는 디라미네이팅 유니트 바디(710)와, 디라미네이팅 유니트 필러 블레이드(720)와, 디라미네이팅 유니트 필러 가이드(730)를 포함한다. 디라미네이팅 유니트 바디(710)는 스테이지 유니트(400)에 이격 배치되고, 디라미네이팅 유니트 필러 블레이드(720)는 자유단이 스테이지 유니트(400)와 디라미네이팅 유니트 바디(710)의 상대 가동 방향으로 위치하도록 일단이 디라미네이팅 유니트 바디(710) 측에 배치된다.
즉, 도 16 및 도 17에 도면 부호 B로 확대 도시된 바와 같이, 디라미네이팅 유니트 필러 블레이드(720)는 일단이 자유단으로 소정의 각도의 에지 형상으로 구현되고, 타단은 디라미네이팅 유니트 바디(710)에 연결 지지되는 구조를 취한다. 디라미네이팅 유니트 필러 가이드(730)는 스테이지 유니트(400)가 배치되는 평면으로의 투영시, 디라미네이팅 유니트 필러 블레이드(720)의 자유단의 반대 영역에 위치되도록 디라미네이팅 유니트 바디(710)에 배치되는데, 디라미네이팅 유니트 필러 가이드(730)는 이와 같은 구성을 통하여 디라미네이션 시일(DS)이 에지 형상의 디랴미네이팅 유니트 필러 블레이드(720)를 거쳐 박리 배출되는 경우 이를 가이드하여 소정의 텐션을 확보하거나 인출 방향을 안내하여 소정의 원활한 박리 동작 구현을 가능하게 한다.
경우에 따라 디라미네이팅 유니트(700)는 디라미네이팅 이송부(740)를 더 구비할 수도 있는데, 경우에 따라 스테이지 유니트(400)가 라인을 따라 수평 이동하는 구조를 취한다면 별도의 이송부는 배제될 수도 있으나, 본 실시예에서의 디라미네이팅 유니트(700)는 디라미네이팅 이송부(740)를 더 구비하는 구성을 취한다. 디라미네이팅 이송부(740)는 스테이지 유니트(400)에 대하여 상대 가동 가능하도록 디라미네이팅 유니트 바디(710) 및 디라미네이팅 유니트 필러 블레이드(720) 및 디라미네이팅 필러 가이드(730)를 이송시킨다.
디라미네이팅 이송부(740)는 프리 라미네이팅 이송 가이드(743)와, 디라미네이팅 이송 블록(741)과, 디라미네이팅 이송 액츄에이터(745)를 포함하는 구성을 취하는데, 프리 라미네이팅 이송 가이드(743)는 스테이지 유니트(400)에 이격 배치된다. 반도체 칩 디라미네이션 장치(10)의 베이스(미도시)에 배치될 수 있는데, 프리 라미네이팅 이송 가이드(743)는 전반적인 라인의 방향과 평행하게 배치된다.
디라미네이팅 이송 블록(741)은 일면 상에 디라미네이팅 유니트 프레임(710)가 연결 배치되고 디라미네이팅 이송 가이드(743)의 길이 방향을 따라 가동되는데, 디라미네이팅 이송 가이드(743)는 LM 가이드 구성을 취하여 이와 맞물리어 가동되는 구조의 디라미네이팅 이송 블록(741)이 배치될 수 있다.
디라미네이팅 이송 액츄에이터(745)는 프리 라미네이팅 이송 블록(741)에 가동력을 제공하는데, 리드 스크류 타입일 수도 있고 리니어 모터일 수도 있는 등 설계 사양에 따라 다양한 변형이 가능하다.
본 실시예에서 디라미네이팅 유니트 바디(710) 및 디라미네이팅 유니트 필러 블레이드(720)는 단지 상대적으로 연결 고정되는 구성을 취하나 경우에 따라, 상대 가동 가능한 구성을 취할 수도 있다.
도 9에 도시된 바와 같이, 디라미네이팅 유니트 바디(710)의 내부에 공간이 형성되고, 디라미네이팅 유니트 필러 블레이드(720)의 일단이 가동 가능하게 삽입되되, 내부 공간에 디라미네이팅 유니트 필러 블레이트 가동부(740)가 더 구비되되, 디라미네이팅 유니트 필러 블레이트 가동부(740)는 탄성체로 구현되어 소정의 탄성력이 설정된 상태로 과도한 압력이 제공되는 경우 소정의 위치 변동을 이루어 디라미네이션 시일(DS)에 과도한 텐션이 형성되는 것을 방지할 수도 있다.
또한, 도 10에 도시된 바와 같이, 디라미네이팅 유니트 바디(710)의 내부에 공간이 형성되고, 디라미네이팅 유니트 필러 블레이드(720)의 일단이 가동 가능하게 삽입되되, 내부 공간에 디라미네이팅 유니트 필러 블레이트 가동부(750)가 더 구비되되, 디라미네이팅 유니트 필러 블레이트 가동부(750)는 가동 구동부(751)와 가동 전달부(753)를 구비하고, 가동 구동부(751)는 미도시된 액츄에이터와 연결되는 동력 제공부 측으로 그리고 가동 전달부(753)는 동력 전달부로 구현되어 디라미네이션 시일(DS)에 가해지는 텐션을 감지하여 과도한 상태이거나 느슨한 경우 위치 변동을 이루어 보다 원활한 권취 구조를 형성하도록 할 수도 있는 등 다양한 변형이 가능하다. 본 실시예에서 가동 구동부(751)는 샤프트로 도시되는 액츄에이터로 전기 모터로 구현되고, 가동 전달부(753)는 워엄 기어 및 워엄 휠 기어와 이와 치합되는 랙 기어 등으로 구현되나, 이러한 가동 구동부 및 가동 전달부의 구성은 설계 사양에 따라 다양한 변형이 가능하다.
한편, 경우에 따라 반도체 칩 디라미네이션 장치(10)는 다양한 구성요소를 더 구비할 수도 있다. 즉, 반도체 칩 디라미네이션 장치(10)는 UV 라디에이터(800)를 더 구비할 수 있는데, UV 라디에이터(800)는 커버링 유니트(500,600)에 의하여 보호 필름, 즉 보호 테이프와 접촉 커버링한 디라미네이션 시일에 자외선을 조사하여 디라미네이션 시일의 경화 상태를 형성하여 보호 필름, 즉 보호 테이프와 접촉 커버링한 디라미네이션 시일 간의 분리를 방지할 수 있다.
또한, 경우에 따라 반도체 칩 디라미네이션 장치(10)는 클린 유니트(900)가 더 구비되어 디라미네이션 시일이 박리된 반도체 칩의 일면을 신속하게 세정하여 칩의 불량률을 최소화하는 구성을 더 취할 수도 있다. 클린 유니트(900)는 반도체 칩의 일면을 세정하는 범위에서 특별한 사항에 제약되는 것은 아니다.
본 발명의 반도체 칩 디라미네이션 장치(10)는 상기한 각 구성 요소의 동작 구현을 제어하는 전체적인 제어 시스템 구성을 취할 수 있다. 즉, 본 발명의 반도체 칩 디라미네이션 장치(10)는 감지부(50)와, 제어부(20)와, 저장부(30) 및 연산부(40)를 더 포함할 수 있는데, 감지부(50)는 앞서 기술된 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600) 및 디라미네이팅 유니트(700) 중의 적어도 하나의 작동 상태 및 디라미네이션 시일의 상태를 감지하고, 제어부(20)는 감지부(50)의 감지 신호 및 저장부(30)에 사전 설정 저장 데이터에 기초하여, 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600) 및 디라미네이팅 유니트(700)에 제어 신호를 인가한다.
즉, 감지부(50)는 텐션 감지부(51, 도 1 참조)와, 위치 감지부(53, 도 1 참조)와, 압력 감지부(55, 도 1 및 도 5 참조)와 온도 감지부(57, 도 1 및 도 14 참조)를 포함한다.
텐션 감지부(51)는 디라미네이션 시일(DS)에 가해지는 텐션을 감지하는데, 이는 디라미네이션 피딩 유니트(300)에 배치될 수 있고, 위치 감지부(53)는 스테이지 유니트(400)에서 작업을 실행하기 위한 영역에 배치될 수도 있고, 압력 감지부(55)는 스테이지 유니트(400)의 스테이지 플레이트(420)에 배치되어 프리 라미네이팅 유니트(500)의 가압력을 감지하고, 온도 감지부(57)는 스테이지 플레이트(420)에 배치되는 링 프레임 및/또는 이에 배치되는 반도체 칩 상에 배치되는 보호 테이프 측에서의 온도를 감지한다.
연산부(40)는 제어부(20)의 연산 제어 신호에 따라 소정의 연산 과정을 실행하고, 저장부(30)는 제어부(20)의 저장 제어 신호에 따라 소정의 사전 설정 데이터를 로딩하고 필요시 소정의 데이터를 저장하는데, 저장부(30)에 사전 설정 저장되는 사전 설정 저장 데이터는 디라미네이션 시일의 텐션의 과도 여부를 판단하기 위한 사전 설정 텐션(ts) 및 프리 라미네이팅 유니트(500)를 통하여 가해지는 가압력의 적정 여부를 판단하기 위한 사전 설정 가압력(phs), 프리 라미네이팅 유니트(500), 히팅 라미네이팅 유니트(600) 및 디라미네이팅 유니트(700)의 적정한 위치 여부를 판단하기 위한 사전 설정 위치(ss) 및 히팅 라미네이팅 유니트(600)의 가열 작동 시간의 적정 여부를 판단하기 위한 사전 설정 시간(ts) 등의 판단 기준 데이터를 포함할 수 있다.
이하에서는, 도면을 참조하여 상기 반도체 칩 디라미네이션 장치의 제어 방법에 대하여 설명한다.
본 발명의 반도체 칩 디라미네이션 장치의 제어 방법는 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치 제어 방법으로서, 제공 단계(S1)와, 스테이지 단계(S10)와, 커버링 단계(S20)와, 디라미네이팅 단계(S30)를 포함한다.
제공 단계(S1)에서는 스테이지 유니트(400)와, 디라미네이션 피딩 유니트(300)와, 커버링 유니트(500,600)와, 디라미네이팅 유니트(700)와, 작동 상태 및 상기 디라미네이션 시일의 상태를 감지하는 감지부(50)와, 상기 감지부(50)의 감지 신호 및 저장부에 사전 설정 저장 데이터에 기초하여, 제어 신호를 인가하는 제어부(20)를 포함하는 반도체 칩 디라미네이션 장치(10)가 제공되는데, 중복된 설명은 생략하며 상기 기술로 대체한다.
그런 후 스테이지 단계(S10)가 실행된다. 스테이지 단계(S10)에서, 보호 필름이 부착된 반도체칩이 배치되는 링 프레임이 안착되는 스테이지 유니트(400)에 안착된다. 스테이지 단계(S10)에서 스테이지 유니트(400)는 제어부(20)의 스테이지 제어 신호에 따라 가동되어 소정의 위치로 링 프레임을 이동시키는데, 이때 소정의 회동 및 가동 동작이 이루어짐은 앞서 설명한 바와 동일하다.
커버링 단계(S20)에서 디라미네이션 시일이 보호 필름과 접촉하도록 커버링되는데, 커버링 단계(S20)는 피딩 단계(S21)와, 프리 라미네이팅 단계(S23)와, 히팅 라미네이팅 단계(S25)를 포함한다.
피딩 단계(S21)에서 제어부(20)는 디라미네이션 시일을 링 프레임 대응 위치로 이송시키는데, 피딩 단계(S21)는 피딩 개시 단계(S211)와, 텐션 감지 및 위치 확인 단계(S213)와, 텐션 비교 단계(S215)와, 위치 비교 단계(S217)를 포함한다.
피딩 개시 단계(S211)에서 반도체칩으로부터 보호 필름을 박리시키기 위해 보호 필름과 접촉가능한 디라미네이션 시일을 공급하도록 디라미네이션 피딩 유니트(300)를 통하여 공급한다.
그런 후, 텐션 감지 및 위치 확인 단계(S213)가 실행될 수도 있는데, 디라미네이션 시일에 인가되는 장력을 감지부(50)의 텐션 감지부(51)가 감지하고 디라미네이션 시일의 이동 위치를 확인한다. 디라미네이션 시일의 이동 위치는 트레일링 와인더(310)와, 피딩 유니트 리딩 와인더(320)의 와인딩 동작으로부터 제어부(20)의 연산 제어 신호에 따라 연산부(40)가 연산할 수도 있다.
텐션 감지 및 위치 확인 단계(S213)가 실행된 후, 제어부(20)는 텐션 비교 단계(S215)를 실행하는데, 텐션 비교 단계(S215)에서 제어부(20)는 디라미네이션 시일에 인가되는 장력(P)과 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 텐션(PS)을 비교하고, 장력(P)과 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 텐션(PS)을 비교하여 장력(P)이 사전 설정 텐션(PS) 이하인 경우 제어 흐름은 단계 S217로 전달되고, 장력(P)이 사전 설정 텐션(PS) 초과인 경우 제어 흐름은 단계 S219로 전달된다. 즉, 텐션 비교 단계(S215)에서, 제어부(20)가 감지된 텐션이 사전 설정 텐션보다 큰 경우, 제어부(20)는 디라미네이션 시일의 텐션이 비정상으로 판단하여 제어 흐름을 비상 대응 단계(S219)로 전환하고 텐션을 낮추는 긴급 동작으로 디라미네이션 피딩 유니트(300)의 트레일링 와인더(310)와, 피딩 유니트 리딩 와인더(320)의 와인딩 동작을 제어할 수도 있다.
텐션 비교 단계(S215)에서 장력(P)이 사전 설정 텐션(PS) 이하라고 판단한 경우, 위치 비교 단계(S217)에서 제어부(20)는 디라미네이션 시일의 이동 위치와 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 위치(SS)을 비교하여 필요로 하는 디라미네이션 시일의 위치가 확보됐는지 여부를 확인한다.
그런 후, 프리 라미네이팅 단계(S23)가 실행되는데, 프리 라미네이팅 단계(S23)에서 버링 유니트(500,600)의 프리 라미네이팅 유니트(500)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 접촉 가압시킨다.
프리 라미네이팅 단계(S23)는 프리 라미네이팅 가압부 배치 단계(S233)와 프리 라미네이팅 가압부 가동 단계(S235)를 포함하고, 프리 라미네이팅 위치 확인 단계(S231)를 더 포함할 수도 있다.
프리 라미네이팅 가압부 배치 단계(S233)에서, 제어부(20)는 이송 제어 신호를 인가하여 프리 라미네이팅 유니트(500)를 스테이지 유니트(400)에 안착된 링 프레임 측의 반도체 칩 상부로 배치시킨다. 프리 라미네이팅 가압부 가동 단계(S235)에서, 제어부(20)는 프리 라미네이팅 가압 액츄에이터(560)에 가동 제어 신호를 인가하여 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 가동시켜 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압하여 접촉시킨다.
이때, 단계 S233의 실행 전에 제어부(20)의 감지 제어 신호에 따라 감지부(50)의 위치 감지부(53)가 프리 라미네이팅 유니트(500)의 위치를 확인하는 프리 라미네이팅 위치 확인 단계(S231)를 실행하여 보다 정확한 위치 인지를 이루도록 할 수 있다.
보다 구체적으로, 프리 라미네이팅 가압부 가동 단계(S235)는 프리라미네이팅 가압부 가압 가동 단계(S2351)와, 베이스 압력 감지 단계(S2353)와, 압력 균일도 확인 단계(S2355)와, 가압력 보정 단계(S2357)를 포함한다.
프리라미네이팅 가압부 가압 가동 단계(S2351)에서, 제어부(20)는 가동 제어 신호를 인가하여 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 수직가동시킴으로써 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)와 디라미네이션 시일을 직접 접촉시킨다.
프리라미네이팅 가압부 가압 가동 단계(S2351)가 실행된 후, 베이스 압력 감지 단계(S2353)가 수행되는데, 제어부(20)는 베이스 압력 감지 단계(S2353)에서 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)에 의하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 감지부(50)의 복수 개의 압력 감지부(55)가 감지하도록 감지 제어 신호를 인가한다.
베이스 압력 감지 단계(S2353)가 완료된 후, 제어부(20)는 압력 균일도 확인 단계(S2355)를 실행하는데, 압력 균일도 확인 단계(S2355)에서 제어부(20)는 압력 감지부(55)의 감지된 압력값의 균일도를 확인하고, 압력 균일도 확인 단계(S2355)에서 균일하지 않는 압력값의 가압 측에 보정된 가압력을 가하도록 하는 가압력 보정 단계(S2357)를 실행함으로써, 압력 균일도 확인 단계(S2355)에서 확인된 압력차를 프리 라미네이팅 가압 액츄에이터(560)에 인가되는 압력을 수정함으로써 궁극적으로 디라미네이션 시일 측으로 편중되도록 인가되는 압력차를 보정한다.
한편, 히팅 라미네이팅 단계(S25)에서는 커버링 유니트(500,600)의 히팅 라미네이션 유니트(600)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키는데, 히팅 라미네이팅 단계(S25)는 히팅 라미네이팅 유니트 위치 확인 단계(S251)와, 히팅 라미네이팅 가동 단계(S253)와, 압력 및 온도 감지 단계(S255)와, 압력 비교 단계(S257)와, 온도 비교 단계(S258)를 포함한다.
먼저, 히팅 라미네이팅 유니트 위치 확인 단계(S251)에서 제어부(20)는 감지부(50)의 위치 감지부(53)가 히팅 라미네이팅 유니트(600)의 위치를 확인하도록 감지 제어 신호를 인가한다.
히팅 라미네이팅 유니트 위치 확인 단계(S251)에서 감지가 완료된 경우, 히팅 라미네이팅 가동 단계(S253)를 실행하는데, 히팅 라미네이팅 가동 단계(S253)에서 히팅 라미네이션 유니트(600)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키도록 히팅 라미네이션 유니트(600)를 가동시키도록 제어부(20)가 가동 제어 신호를 인가하여 소정의 수직 하강 가압 운동 및 히터 동작 제어를 실행한다.
히팅 라미네이팅 가동 단계(S253)가 실행되는 경우, 제어부(20)는 압력 및 온도 감지 단계(S255)를 수행하는데, 제어부(20)는 감지 제어 신호를 인가하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 감지부(50)의 압력 감지부(55)가 감지하고, 감지부(50)의 온도 감지부(57)가 감지하도록 한다.
압력 및 온도 감지 단계(S255)가 완료된 후 압력 비교 단계(S257)를 제어부(20)가 실행하는데, 압력 감지부(55)의 감지된 압력값(ph)과 저장부(30)의 사전 설정 데이터 중 사전 설정 압력값(phs)을 제어부(20)가 비교한다. 제어부(20)는 압력값(ph)과 저장부(30)의 사전 설정 데이터 중 사전 설정 압력값(phs)을 비교하여, 압력값(ph)이 사전 설정 압력값(phs)보다 큰 경우에 제어부(20)는 소정의 멜팅이 발생하지 않았다고 판단하고 제어 흐름을 단계 S258로 전달하고,
반대로, 압력값(ph)이 사전 설정 압력값(phs) 이하라고 판단한 경우, 제어 흐름을 소정의 멜팅이 이루어졌다고 판단하여 히팅 라미네이션을 종료한다.
그런 후, 제어부(20)가 압력값(ph)과 저장부(30)의 사전 설정 데이터 중 사전 설정 압력값(phs)을 비교하여, 압력값(ph)이 사전 설정 압력값(phs)보다 큰 경우 온도 비교 단계(S258)가 실행되어, 제어부(20)는 온도 감지부(57)의 감지된 온도값(th)과 저장부(30)의 사전 설정 데이터 중 사전 설정 온도값(ths)을 비교하는 온도 비교 단계(S258)를 실행한다.
만약, 제어부(20)가 온도 감지부(57)의 감지된 온도값(th)이 저장부(30)의 사전 설정 데이터 중 사전 설정 온도값(ths)보다 작다면, 제어부(20)는 제어 흐름을 단계 S233으로 진행하여 소정의 히팅 과정을 수행하고, 제어부(20)가 온도 감지부(57)의 감지된 온도값(th)이 저장부(30)의 사전 설정 데이터 중 사전 설정 온도값(ths) 이상이라면, 제어부(20)는 단계 S25를 종료시킨다.
한편, 디라미네이팅 단계(S30)에서는 일면에 보호 필름이 배치된 반도체칩을 덮도록 커버링된 디라미네이션 시일을 반도체칩으로부터 박리시키는데,
디라미네이팅 단계(S30)는 디라미네이팅 유니트 가동 단계(S31)와, 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)와, 압력 균일도 확인 단계(S35)와, 가압력 보정 단계(S37)를 포함한다.
디라미네이팅 유니트 가동 단계(S31)는 일면에 보호 필름이 배치된 반도체칩을 덮도록 커버링된 디라미네이션 시일을 반도체칩으로부터 박리시키도록 디라미네이팅 유니트를 가동시키고,
디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)에서 디라미네이팅 유니트 필러 블레이드(720)에 인가되는 압력을 감지하고, 상기 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)에서 감지된 압력과 사전 설정 압력값을 비교하는하고, 상기 디라미네이팅 유니트 필러 블레이드에 인가되는 압력을 조정한다.
한편, 반도체 칩 디라미네이션 장치(10)는 UV 라디에이터(800)를 더 포함할 수 있는데, 커버링 단계(S20) 후 디라미네이팅 단계(S30)의 사이에 실행되고, 일면에 상기 보호 필름이 배치된 상기 반도체 칩을 커버링한 디라미네이션 시일에 UV를 조사하는 UV 조사 단계(S40)가 더 포함될 수도 있다.
반도체 칩 디라미네이션 장치(10)는 클린 유니트(900)를 더 포함하고, 상기 디라미네이팅 단계(S30) 후에, 멜팅 밀착되어 보호 필름을 반도체 칩으로부터 분리시킨 디라미네이션 시일이 박리된 상기 반도체 칩의 일면을 세정하는 클리닝 단계(S50)를 포함할 수도 있다.
상기에서 본 발명을 실행하기 위한 반도체 칩 디라미네이션 장치 및 이의 제어 방법에 대하여 기술하였는데, 본 발명의 핵심 구성 요소를 포함하는 범위에서 다양한 변형이 가능하다. 즉, 본 발명의 일실시예에서, 커버링 유니트는 프리 라미네이팅 유니트와 더불어 열을 직접 접촉하여 내지 이격되어 복사 방식으로 전달하는 히팅 라미네이팅 유니트, 특히 직접 접촉하여 열을 전달하는 방식의 히팅 라미네이팅 유니트를 포함하는 구성을 중심으로 설명하였으나, 본 발명의 커버링 유니트가 이에 국한되지 않고, 열을 복수 내지 전도 전달하는 방식 외에 직접적인 열의 전달 이외에 고주파 전달 방식 등의 구현도 가능하다.
즉, 커버링 유니트(500,600a;600b)는 프리 라미네이팅 유니트(500)와 더불어 고주파 열접합 방식의 히팅 라미네이팅 유니트(600a)를 더 구비할 수도 있다. 히팅 라미네이팅 유니트는 고주파 열접합 방식의 히팅 라미네이팅 유니트(600a)로 구현될 수 있는데, 도 27에는 고주파 열접합 방식의 히팅 라미네이팅 유니트(600a)의 일예가 도시된다. 히팅 라미네이팅 유니트(600a)는 히팅 라미네이팅 바디(610)와, 히팅 라미네이팅 바디에 배치되는 고주파 발생부와 전기적으로 연결되는 히팅 라미네이팅 전원부(630)를 포함하고, 이의 대응하는 측, 예를 들어 스테이지 유니트(400) 측은 접지 구조를 형성하여, 고주파 발생부에 전원을 공급하는 히팅 라미네이팅 전원부(630)에서 공급된 전력에 의하여 고주파 발생부로부터 생성되는 고주파는 접지된 스테이지 유니트(400)에 접착 테이프(140)가 배치되는 링 프레임(142) 측에 배치되는 다수의 반도체 칩(115)의 일면 상에 형성된 보호 필름(120)과, 디라미네이션 시일(DS)과의 고주파 열접착을 가능하게 할 수 있다. 이때, 히팅 라미네이팅 바디와 디라미네이션 시일과의 접촉 내지 근접도는 설계 사양에 따라 다양한 형성이 가능하다.
또한, 본 발명의 히팅 라미네이팅 유니트는 이에 국한되지 않고 도 28에 도시된 바와 같이, 적외선 등의 광열에 의한 복사 형태의 열전달 방식의 광열 접착 구조로서의 고광열 적외선 히팅 라미네이팅 히터(620b)를 포함하는 히팅 라미네이팅 유니트(600b)가 더 구비될 수도 있으며, 고주파 내지 열풍에 의한 열융착 후 가압장치에 의한 가압 단계를 더 구비하거나, 앞서 기술한 자외선 조사를 통한 디라미네이션 시일과 보호 필름 간의 열융착 형성의 강화를 할 수도 있는 등 다양한 변형이 가능하다.
이와 같은 고주파 열접합 방식 내지 고광열 적외선 열접합 방식을 사용하는 경우, 앞서 기술한 히팅 라미네이팅 단계(S25)의 세부 구성은 동일할 수도 있고, 경우에 따라 다소 변경될 수도 있는 등 설계 사양에 따라 다양한 변형이 가능하다. 즉, 히팅 라미네이팅 단계(S25)에서는 커버링 유니트(500,600a;500,600b)의 히팅 라미네이션 유니트(600a;600b)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 열융착, 즉 멜팅 접촉시키는데, 히팅 라미네이팅 단계(S25)는 히팅 라미네이팅 유니트 위치 확인 단계(S251)와, 히팅 라미네이팅 가동 단계(S253)와, 압력 및 온도 감지 단계(S255)와, 압력 비교 단계(S257)와, 온도 비교 단계(S258)를 포함함은 앞서 기술한 바와 동일하다.
먼저, 히팅 라미네이팅 유니트 위치 확인 단계(S251)에서 제어부(20)는 감지부(50)의 위치 감지부(53)가 히팅 라미네이팅 유니트(600)의 위치를 확인하도록 감지 제어 신호를 인가하며, 히팅 라미네이팅 유니트 위치 확인 단계(S251)에서 감지가 완료된 경우, 히팅 라미네이팅 가동 단계(S253)를 실행하는데, 히팅 라미네이팅 가동 단계(S253)에서 히팅 라미네이션 유니트(600a,600b)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키도록 히팅 라미네이션 유니트(600)를 가동시키도록 제어부(20)가 가동 제어 신호를 인가하여 소정의 수직 하강 가압 운동 및 히터 동작 제어를 실행하며, 히팅 라미네이션 유니트(600a,600b)를 통하여 디라미네이션 시일을 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키는 구성이 동일하게 적용될 수도 있는 등 설계 사양에 따라 다양한 변형 적용이 가능하다.
10...디리미네이팅 장치 300...피딩 유니트
400...스테이지 유지트 500...프리 라미네이팅 유니트
600...히팅 라미네이팅 유니트 700...디라미네이팅 유니트

Claims (11)

  1. 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치 제어 방법으로서,
    개별 칩 단위로 절단된 반도체칩의 일면 상에 부착된 보호 필름을 박리하기 위한 반도체 칩 디라미네이션 장치로서, 상기 보호 필름이 부착된 상기 반도체칩이 리컨스터럭션되어 배치되는 링 프레임이 안착되는 스테이지 유니트(400)와, 상기 반도체칩으로부터 상기 보호 필름을 박리시키도록 상기 보호 필름과 접촉가능한 디라미네이션 시일을 공급하기 위한 디라미네이션 피딩 유니트(300)와, 상기 디라미네이션 시일이 상기 보호 필름과 접촉하도록 커버링하는 커버링 유니트(500,600)와, 일면에 상기 보호 필름이 배치된 상기 반도체칩을 전체 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키기 위한 디라미네이팅 유니트(700)와, 작동 상태 및 상기 디라미네이션 시일의 상태를 감지하는 감지부(50)와, 상기 감지부(50)의 감지 신호 및 저장부에 사전 설정 저장 데이터에 기초하여, 제어 신호를 인가하는 제어부(20)가 포함되고, 상기 커버링 유니트(500,600)에는: 상기 디라미네이션 시일을 상기 보호 필름과 접촉하도록 상기 디라미네이션 시일을 상대 이동 가압하는 프리 라미네이팅 유니트(500)와, 상기 디라미네이션 시일을 상기 보호 필름과 접촉 융착하도록 상기 디라미네이션 시일을 열 가압하는 히팅 라미네이팅 유니트(600)가 포함되고, 상기 히팅 라미네이팅 유니트(600)에는: 상기 스테이지 유니트(400)에 대하여 전체 상대 가동되는 히팅 라미네이팅 바디(610)와, 상기 히팅 라미네이팅 바디(610)에 배치되고 상기 디라미네이션 시일에 열을 제공하는 히팅 라미네이팅 히터(620)가 포함되고, 상기 히팅 라미네이팅 바디(610)에 의하여 상기 디라미네이션 시일이 직접 접촉 가압되는 반도체 칩 디라미네이션 장치(10)를 제공하는 제공 단계(S1)와,
    상기 보호 필름이 부착된 상기 반도체칩이 배치되는 링 프레임을 상기 스테이지 유니트(400)에 안착시키는 스테이지 단계(S10)와,
    상기 디라미네이션 시일이 상기 보호 필름과 접촉하도록 커버링하는 커버링 단계(S20)와,
    일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키기 위한 디라미네이팅 단계(S30)를 포함하고,
    상기 커버링 단계(S20)는:
    상기 제어부(20)가 상기 디라미네이션 시일을 상기 링 프레임 대응 위치로 이송시키는 피딩 단계(S21)와,
    상기 커버링 유니트(500,600)의 프리 라미네이팅 유니트(500)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 접촉 가압시키는 프리 라미네이팅 단계(S23)와,
    상기 커버링 유니트(500,600)의 히팅 라미네이션 유니트(600)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키는 히팅 라미네이팅 단계(S25)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 피딩 단계(S21)는:
    상기 반도체칩으로부터 상기 보호 필름을 박리시키도록 상기 보호 필름과 접촉가능한 디라미네이션 시일을 공급하도록 상기 디라미네이션 피딩 유니트(300)를 통하여 공급하는 피딩 개시 단계(S211)와,
    상기 디라미네이션 시일에 인가되는 장력을 상기 감지부(50)의 텐션 감지부(51)가 감지하고 상기 디라미네이션 시일의 이동 위치를 확인하는 텐션 감지 및 위치 확인 단계(S213)와,
    상기 디라미네이션 시일에 인가되는 장력과 상기 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 텐션(PS)을 비교하는 텐션 비교 단계(S215)와,
    상기 디라미네이션 시일의 이동 위치와 상기 저장부(30)에 사전 설정 저장 데이터 중 사전 설정 위치(SS)을 비교하는 위치 비교 단계(S217)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  4. 제 3항에 있어서,
    상기 텐션 비교 단계(S215)에서,
    상기 제어부(20)가 감지된 텐션이 사전 설정 텐션보다 큰 경우, 상기 제어부(20)는 상기 디라미네이션 시일의 텐션이 비정상으로 판단하여 제어 흐름을 비상 대응 단계(S219)로 전환하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  5. 제 1항에 있어서,
    상기 프리 라미네이팅 단계(S23)는:
    상기 프리 라미네이팅 유니트(500)를 상기 스테이지 유니트(400)에 안착된 상기 링 프레임 측의 반도체 칩 상부로 배치시키는 프리 라미네이팅 가압부 배치 단계(S233)와,
    상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 가동 시켜 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압하여 접촉시키는 프리 라미네이팅 가압부 가동 단계(S235)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  6. 제 5항에 있어서,
    상기 프리 라미네이팅 단계(S23)는:
    상기 감지부(50)의 위치 감지부(53)가 상기 프리 라미네이팅 유니트(500)의 위치를 확인하는 프리 라미네이팅 위치 확인 단계(S231)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  7. 제 5항에 있어서,
    상기 프리 라미네이팅 가압부 가동 단계(S235)는:
    상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)를 수직 가동시켜 상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)와 상기 디라미네이션 시일을 직접 접촉시키는 프리라미네이팅 가압부 가압 가동 단계(S2351)와,
    상기 프리 라미네이팅 유니트(500)의 프리 라미네이팅 가압부(510)에 의하여 상기 디라미네이션 시일이 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 상기 감지부(50)의 복수 개의 압력 감지부(55)가 감지하는 베이스 압력 감지 단계(S2353)와,
    상기 압력 감지부(55)의 감지된 압력값의 균일도를 확인하는 압력 균일도 확인 단계(S2355)와,
    상기 압력 균일도 확인 단계(S2355)에서 확인된 압력차를 보정하는 가압력 보정 단계(S2357)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  8. 제 1항에 있어서,
    상기 히팅 라미네이팅 단계(S25)는:
    상기 감지부(50)의 위치 감지부(53)가 상기 히팅 라미네이팅 유니트(600)의 위치를 확인하는 히팅 라미네이팅 유니트 위치 확인 단계(S251)와,
    상기 히팅 라미네이션 유니트(600)를 통하여 상기 디라미네이션 시일을 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 열에 의한 멜팅 접촉시키도록 상기 히팅 라미네이션 유니트(600)를 가동시키는 히팅 라미네이팅 가동 단계(S253)와,
    상기 디라미네이션 시일이 상기 링 프레임 측의 반도체 칩 상부의 보호 필름에 가압되는 압력을 상기 감지부(50)의 압력 감지부(55)가 감지하고, 상기 디라미네이션 시일의 온도를 상기 감지부(50)의 온도 감지부(57)가 감지하는 압력 및 온도 감지 단계(S255)와,
    상기 압력 감지부(55)의 감지된 압력값(ph)과 상기 저장부(30)의 사전 설정 데이터 중 사전 설정 압력값(phs)을 비교하는 압력 비교 단계(S257)와,
    상기 온도 감지부(57)의 감지된 온도값(th)과 상기 저장부(30)의 사전 설정 데이터 중 사전 설정 온도값(ths)을 비교하는 온도 비교 단계(S258)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  9. 제 1항에 있어서,
    상기 디라미네이팅 단계(S30)는:
    일면에 상기 보호 필름이 배치된 상기 반도체칩을 덮도록 커버링된 상기 디라미네이션 시일을 상기 반도체칩으로부터 박리시키도록 상기 디라미네이팅 유니트를 가동시키는 디라미네이팅 유니트 가동 단계(S31)와,
    디라미네이팅 유니트 필러 블레이드(720)에 인가되는 압력을 감지하는 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)와,
    상기 디라미네이팅 유니트 필러 블레이드 압력 감지 단계(S33)에서 감지된 압력과 사전 설정 압력값을 비교하는 압력 균일도 확인 단계(S35)와,
    상기 디라미네이팅 유니트 필러 블레이드에 인가되는 압력을 조정하는 가압력 보정 단계(S37)
    를 포함하는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  10. 제 1항에 있어서,
    상기 반도체 칩 디라미네이션 장치(10)는 UV 라디에이터(800)를 더 포함하고,
    상기 커버링 단계(S20) 후 상기 디라미네이팅 단계(S30)의 사이에 실행되고, 일면에 상기 보호 필름이 배치된 상기 반도체 칩을 커버링한 상기 디라미네이션 시일에 UV를 조사하는 UV 조사 단계(S40)가 더 포함되는 것을 특징으로 하는 반도체 칩 디라미네이션 장치 제어 방법.
  11. 제 1항에 있어서,
    상기 반도체 칩 디라미네이션 장치(10)는 클린 유니트(900)를 더 포함하고,
    상기 디라미네이팅 단계(S30) 후에, 멜팅 밀착되어 상기 보호 필름을 상기 반도체 칩으로부터 분리시킨 디라미네이션 시일이 박리된 상기 반도체 칩의 일면을 세정하는 클리닝 단계(S50)를 포함하는 반도체 칩 디라미네이션 장치 제어 방법.


KR1020200062521A 2020-05-25 2020-05-25 반도체 칩 디라미네이션 장치 제어 방법 KR102440741B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200062521A KR102440741B1 (ko) 2020-05-25 2020-05-25 반도체 칩 디라미네이션 장치 제어 방법
CN202180023834.2A CN115380368A (zh) 2020-05-25 2021-05-20 半导体芯片分层装置及其控制方法
PCT/KR2021/006269 WO2021241935A1 (ko) 2020-05-25 2021-05-20 반도체 칩 디라미네이션 장치 및 이의 제어 방법
US17/916,992 US20230162997A1 (en) 2020-05-25 2021-05-20 Semiconductor chip delamination device and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200062521A KR102440741B1 (ko) 2020-05-25 2020-05-25 반도체 칩 디라미네이션 장치 제어 방법

Publications (2)

Publication Number Publication Date
KR20210145521A KR20210145521A (ko) 2021-12-02
KR102440741B1 true KR102440741B1 (ko) 2022-09-07

Family

ID=78867134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200062521A KR102440741B1 (ko) 2020-05-25 2020-05-25 반도체 칩 디라미네이션 장치 제어 방법

Country Status (1)

Country Link
KR (1) KR102440741B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118406A (ja) 2013-03-06 2013-06-13 Lintec Corp シート剥離装置及び剥離方法並びにシート剥離用プレート部材

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329315A (ja) * 2006-06-08 2007-12-20 Tokyo Seimitsu Co Ltd 剥離テープ貼付方法および剥離テープ貼付装置
JP4641984B2 (ja) * 2006-07-31 2011-03-02 日東電工株式会社 半導体ウエハへの粘着テープ貼付け方法および半導体ウエハからの保護テープ剥離方法
JP5937404B2 (ja) * 2012-04-04 2016-06-22 日東電工株式会社 保護テープ剥離方法および保護テープ剥離装置
JP2014049485A (ja) * 2012-08-29 2014-03-17 Nitto Denko Corp 保護テープ剥離方法、保護テープ剥離装置およびこれに用いる剥離テープ
JP6247075B2 (ja) * 2013-10-30 2017-12-13 日東電工株式会社 保護テープ剥離方法および保護テープ剥離装置
KR101707805B1 (ko) 2015-09-15 2017-02-17 (주) 윈팩 웨이퍼 재구성 방법
JP6667489B2 (ja) * 2017-11-09 2020-03-18 古河電気工業株式会社 半導体チップの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118406A (ja) 2013-03-06 2013-06-13 Lintec Corp シート剥離装置及び剥離方法並びにシート剥離用プレート部材

Also Published As

Publication number Publication date
KR20210145521A (ko) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI383440B (zh) 保護膠帶剝離方法及使用此種方法的裝置
TWI427689B (zh) 保護帶剝離方法及保護帶剝離裝置
TWI400750B (zh) 半導體晶圓安裝裝置
KR101286929B1 (ko) 보호 테이프 박리 방법 및 이것을 이용한 장치
US20100038009A1 (en) Method and apparatus for joining protective tape to semiconductor wafer
TWI566286B (zh) 保護帶剝離方法及保護帶剝離裝置
TWI409867B (zh) 黏著帶切斷方法及利用此方法之黏著帶貼附裝置
TWI600073B (zh) 黏著帶貼附方法及黏著帶貼附裝置
TWI464793B (zh) 黏著帶貼附方法及黏著帶貼附裝置
CN107464767B (zh) 带剥离装置
JP2007043048A (ja) 保護テープ剥離方法およびこれを用いた装置
TW201533205A (zh) 黏著帶貼付方法及黏著帶貼付裝置
KR102440741B1 (ko) 반도체 칩 디라미네이션 장치 제어 방법
KR102440739B1 (ko) 반도체 칩 디라미네이션 장치
JP4371890B2 (ja) 貼付装置及び貼付方法
KR102456864B1 (ko) 반도체 칩 디라미네이션 장치
JP2017163093A (ja) シート貼付装置および貼付方法
CN115380368A (zh) 半导体芯片分层装置及其控制方法
CN113471085A (zh) 器件密封方法、器件密封装置和半导体产品的制造方法
JPH11163105A (ja) シート剥離装置および方法
JP5534923B2 (ja) シート剥離装置及び剥離方法
JP2005297458A (ja) 貼付装置
KR20170135721A (ko) 시트 부착 장치 및 부착 방법
JP2017163092A (ja) シート貼付装置および貼付方法
JP2017199844A (ja) シート剥離装置および剥離方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant