TWI494983B - 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割 - Google Patents

利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割 Download PDF

Info

Publication number
TWI494983B
TWI494983B TW103117342A TW103117342A TWI494983B TW I494983 B TWI494983 B TW I494983B TW 103117342 A TW103117342 A TW 103117342A TW 103117342 A TW103117342 A TW 103117342A TW I494983 B TWI494983 B TW I494983B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
layer
mask
laser
gaussian beam
Prior art date
Application number
TW103117342A
Other languages
English (en)
Other versions
TW201442094A (zh
Inventor
Wei-Sheng Lei
Brad Eaton
Madhava Rao Yalamanchili
Saravjeet Singh
Ajay Kumar
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201442094A publication Critical patent/TW201442094A/zh
Application granted granted Critical
Publication of TWI494983B publication Critical patent/TWI494983B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割 【交互參照之相關申請案】
本申請案主張西元2012年4月10日申請的美國臨時專利申請案第61/622,398號的權益，該申請案全文內容以引用方式併入本文中。
本發明的實施例係關於半導體處理領域，且特別係關於切割半導體晶圓的方法，每一晶圓具有複數個積體電路於上。
在半導體晶圓處理中，積體電路形成在由矽或其他半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量個別區域，區域含有稱為晶粒的積體電路。
在積體電路形成製程後，「切割」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為劃線及鋸切。採行劃線時，鑽石尖端劃片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶 粒的間隔延伸。該等間隔一般稱作「切割道」。鑽石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。劃線可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的切割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接觸晶圓表面及沿著切割道鋸切晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的膠膜，鋸子反覆用於垂直與水平切割道。採行劃線或鋸切的一個問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳佈到基板內，導致積體電路無效。碎裂和破裂在劃線方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被劃線。是以劈開晶粒另一側將產生鋸齒狀分離線。由於碎裂和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刃厚度為約15微米。故為確保鋸切周圍的破裂和其他破壞不會損害積體電路，各晶粒的電路往往需分開300微米至500微米。另外，切割後，需實質清洗各晶粒，以移除微粒和鋸切製程產生的其他污染物。
亦可採行電漿切割，但電漿切割也有所限制。例如，阻礙電漿切割實施的一限制為成本。用於圖案化光阻的標準微影操作將致使實施成本過高。可能阻礙電漿切割實施的另 一限制為沿著切割道切割時，電漿處理常用金屬(例如銅)會造成生產問題或產量限制。
本發明的實施例係關於用於切割半導體晶圓或基板的方法和設備。
在一實施例中，切割具有複數個積體電路的半導體晶圓的方法涉及形成遮罩於半導體晶圓上，遮罩由覆蓋及保護積體電路的層組成。方法亦涉及以多步驟雷射劃線製程圖案化遮罩，以提供具有間隙的圖案化遮罩而露出積體電路間的半導體晶圓區域。多步驟雷射劃線製程涉及利用二或更多偏移、但重疊高斯(Gaussian)光束通(pass)來劃線，隨後利用重疊高斯光束通的高帽光束通來劃線。方法亦涉及經由圖案化遮罩的間隙蝕刻半導體晶圓，以單粒化(singulate)積體電路。
在另一實施例中，切割具有複數個積體電路的半導體晶圓的方法涉及形成遮罩於半導體晶圓上，遮罩由覆蓋及保護積體電路的層組成。方法亦涉及以多步驟雷射劃線製程圖案化遮罩，以提供具有間隙的圖案化遮罩而露出積體電路間的半導體晶圓區域。多步驟雷射劃線製程涉及利用二或更多偏移、但重疊高斯光束通來劃線，隨後利用重疊高斯光束通的寬高斯光束通來劃線。方法亦涉及經由圖案化遮罩的間隙蝕刻半導體晶圓，以單粒化積體電路。
在又一實施例中，切割具有複數個積體電路的半導體晶圓的方法涉及形成遮罩層於矽基板上，遮罩層覆蓋及保 護置於矽基板上的積體電路。積體電路包括二氧化矽層，二氧化矽層置於低介電常數(K)材料層和銅層上。方法亦涉及以多步驟雷射劃線製程圖案化遮罩層、二氧化矽層、低K材料層和銅層，以提供具有間隙的圖案化遮罩層而露出積體電路間的矽基板區域。多步驟雷射劃線製程涉及利用二或更多偏移、但重疊高斯光束通來劃線，隨後利用重疊高斯光束通的高帽光束通或寬高斯光束通來劃線。方法亦涉及經由圖案化遮罩層的間隙蝕刻矽基板，以單粒化積體電路。
100‧‧‧流程圖
102、104、106‧‧‧操作
202‧‧‧遮罩
204‧‧‧晶圓/基板
206‧‧‧積體電路
207‧‧‧切割道
208‧‧‧圖案化遮罩
210‧‧‧間隙
212‧‧‧溝槽
300‧‧‧高斯光束分佈
320‧‧‧高帽光束分佈
340‧‧‧作圖
402‧‧‧遮罩
404‧‧‧晶圓
406、408、410‧‧‧通過
412、414‧‧‧溝槽
500A-C‧‧‧通孔
502A-C‧‧‧破壞
600‧‧‧切割道
602‧‧‧頂部
604、618‧‧‧二氧化矽層
606、610、614‧‧‧蝕刻終止層
608、612‧‧‧低K介電層
616‧‧‧USG層
620‧‧‧光阻層
622‧‧‧金屬化層
700‧‧‧遮罩層/光阻層
704‧‧‧裝置層
706‧‧‧基板
708‧‧‧晶粒附接膜
710‧‧‧背襯帶
712‧‧‧多步驟雷射劃線製程
714‧‧‧溝槽
716‧‧‧蝕刻製程
800‧‧‧製程工具
802‧‧‧工作介面
804‧‧‧負載鎖定室
806‧‧‧叢集工具
808‧‧‧電漿蝕刻腔室
810‧‧‧雷射劃線設備
812‧‧‧沉積腔室
814‧‧‧濕潤/乾燥站
900‧‧‧電腦系統
902‧‧‧處理器
904、906、918‧‧‧記憶體
908‧‧‧網路介面裝置
910‧‧‧視訊顯示單元
912‧‧‧文數輸入裝置
914‧‧‧游標控制裝置
916‧‧‧訊號產生裝置
920‧‧‧網路
922‧‧‧軟體
926‧‧‧邏輯
930‧‧‧匯流排
931‧‧‧電腦可存取儲存媒體
第1圖為根據本發明一實施例，切割包括複數個積體電路的半導體晶圓的方法操作流程圖。
第2A圖為根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第1圖流程圖的操作102時，包括複數個積體電路的半導體晶圓的截面圖。
第2B圖為根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第1圖流程圖的操作104時，包括複數個積體電路的半導體晶圓的截面圖。
第2C圖為根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第1圖流程圖的操作106時，包括複數個積體電路的半導體晶圓的截面圖。
第3圖圖示根據本發明一實施例的(a)高斯光束分佈與(b)高帽光束分佈的示意圖。
第4A圖至第4D圖圖示根據本發明一實施例，多步驟雷射光束剝離製程中的代表性操作。
第5圖圖示根據本發明一實施例，使用飛秒範圍的雷射脈寬對照較長脈寬的作用。
第6圖為根據本發明一實施例的材料堆疊截面圖，材料堆疊可用於半導體晶圓或基板的切割道區域。
第7A圖至第7D圖為根據本發明一實施例，切割半導體晶圓的方法中的各種操作截面圖。
第8圖為根據本發明一實施例，用於雷射與電漿切割晶圓或基板的工具佈局方塊圖。
第9圖為根據本發明一實施例的示例性電腦系統方塊圖。
茲描述切割半導體晶圓的方法，每一晶圓具有複數個積體電路於上。在以下說明中提出許多特定細節，例如多步驟雷射劃線方式和電漿蝕刻條件與材料體系，以對本發明實施例有更徹底的瞭解。熟諳此技術者將明白，本發明實施例可不以該等特定細節實踐。在其他情況下，並不詳述諸如積體電路製造等已知態樣，以免讓本發明實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，故未必按比例繪製。
涉及初始雷射劃線與後續電漿蝕刻的混合式晶圓或基板切割製程可用於晶粒單粒化。雷射劃線製程可用於乾淨地移除遮罩層、有機與無機介電層和裝置層。接著在露出或部分蝕刻晶圓或基板後，即可終止雷射蝕刻製程。切割製程的電漿蝕刻部分接著可用於蝕穿大塊晶圓或基板，例如穿過 大塊單晶矽，以產生晶粒或晶片單粒化或切割。
本文所述一或更多實施例係針對晶圓的多步驟飛秒雷射劃線。在一實施例中，雷射劃線加上電漿蝕刻的混合式製程用於從晶圓單粒化積體電路(IC)晶片。其他實施例包括MEMS晶圓切割。就飛秒雷射劃線加上電漿蝕刻的混合式製程而言，飛秒雷射可用於乾淨地移除遮罩層、有機與無機介電層與裝置層和蝕刻終止層。隨後，電漿用於蝕穿矽層，以達成晶片單粒化或切割。當晶圓厚度為約100微米或更薄時，特別係約50微米或以下時，飛秒雷射應用技術有獨特的優勢。當待鋸切口寬度為約15微米或以下時，飛秒雷射應用技術亦有獨特的優勢。
就IC記憶體晶片而言，隨著記憶容量增加，多晶片功能與連續包裝微型化可能需要極薄的晶圓切割。就邏輯裝置晶片/處理器而言，主要挑戰在於IC效能提升及採用低k材料和其他材料。在此情況下，晶圓厚度縮減並非主要驅動力，通常係以約100微米至760微米的晶圓厚度用於主要應用，以確保足夠的晶片完整性。處理器晶片設計商/晶片製造商可把測試元件群組(TEGs或測試圖案)和對準圖案放在晶圓切割道。一方面，此類測試圖案可在晶片單粒化製程期間完全移除。另一方面，測試圖案的複雜度會使測試圖案的尺寸仍舊相當大，通常係垂直晶圓切割道的50微米至100微米範圍。故至少在晶圓頂表面處，需有約50微米至100微米的切口寬度，以完全移除測試圖案。是以對邏輯裝置晶圓單粒化而言，主要焦點為達成無脫層又有效率的切割製程。
就鑽石鋸切應用的純機械方式而言，應用到低k晶圓切割時，即使速度遽減(例如從典型的40-100毫米/秒降至2毫米/秒至3毫米/秒)，多數低k晶圓切割通常仍無法避免因機械應力造成的碎裂和脫層/裂痕形成。當以高功率應付所需產量時，純雷射剝離應用的切割技術在產量增進、維持所需晶粒強度與側壁粗糙度及降低脫層與晶片破損方面面臨更大挑戰。數種混合式技術結合雷射與習知鋸切，以應付低k晶圓。首先，雷射劃過切割道內的頂部鈍化與金屬結構，該結構乃機械鋸切難以切穿。接著，鋸子用於切穿實際的矽(Si)基板。此一混合式製程很慢，且典型的機械鋸切問題仍在。例如，仍有出自鑽石鋸切固有的機械應力造成晶圓背側碎裂。
另外，亦試圖減輕雷射誘發的前側碎裂與低k介電堆疊相關的脫層。例如，把密封環放在各晶粒周圍當作層間介電質裂縫傳佈和金屬層片剝/脫層的阻障層。又，將一定銅密度(例如通常為20%-80%)的方形銅網(稱作仿真物或磚)增設在切割道的鈍化層底下凡缺少對準或測試圖案處。此方式有助於抑制脫層和碎裂。就100微米或更厚的晶圓而言，切割時，剛性足以讓晶圓直接放在裝設帶上而不需晶粒附接膜(DAF)，如此不會涉及DAF切割製程。
本文所述實施例可應付IC晶圓的切割應用，特別係具有處理器晶片的晶圓，晶片厚度為約100微米至800微米，更特別係約100微米至600微米厚，於晶圓正面測量的可接受切割切口寬度為約50微米至200微米，更特別係約50微米至100微米(例如對應在雷射/鋸切混合式製程中，從晶圓 背側測量的典型切口寬度為約30微米至50微米)。一或更多實施例係針對上述混合式雷射劃線加上電漿蝕刻方式，以切割晶圓。
故在本發明的一態樣中，結合多步驟雷射劃線製程和電漿蝕刻製程可用於將半導體晶圓切割成單粒化積體電路。第1圖為根據本發明一實施例，切割包括複數個積體電路的半導體晶圓的方法操作流程圖100。第2A圖至第2C圖為根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應流程圖100的操作時，包括複數個積體電路的半導體晶圓的截面圖。
參照流程圖100的操作102和對應第2A圖，遮罩202形成在半導體晶圓或基板204上。遮罩202由覆蓋及保護積體電路206的層組成，積體電路206形成在半導體晶圓204的表面。遮罩202亦覆蓋形成於各積體電路206間的中間切割道207。
根據本發明一實施例，形成遮罩202包括形成層，例如光阻層或I-線(I-line)圖案化層，但不以此為限。例如，諸如光阻層的聚合物層可由適合用於微影製程的材料組成。在一實施例中，光阻層由正光阻材料組成，例如248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外線(EUV)光阻或具重氮萘醌敏化劑的酚醛樹脂基質，但不以此為限。在另一實施例中，光阻層由負光阻材料組成，例如聚順異戊二烯和聚桂皮酸乙烯酯，但不以此為限。
在一實施例中，半導體晶圓或基板204由適合承受 製造製程且供半導體處理層適當放置於上的材料組成。例如，在一實施例中，半導體晶圓或基板204由IV族基材料組成，例如結晶矽、鍺或矽/鍺，但不以此為限。在一特定實施例中，提供半導體晶圓204包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜雜質原子。在另一實施例中，半導體晶圓或基板204由III-V材料組成，例如用於製造發光二極體(LED)的III-V材料基板。
在一實施例中，半導體晶圓或基板204上或內已設置半導體裝置陣列做為部分積體電路206。此類半導體裝置實例包括記憶裝置或製造於矽基板且包圍在介電層中的互補式金氧半導體(CMOS)電晶體，但不以此為限。複數個金屬內連線可形成在裝置或電晶體上並位於周圍介電層中，金屬內連線可用於電氣耦接裝置或電晶體而形成積體電路206。組成切割道207的材料可類似或和用於形成積體電路206的材料一樣。例如，切割道207可由介電材料層、半導體材料層和金屬化層組成。在一實施例中，一或更多切割道207包括測試裝置，測試裝置類似積體電路206的實際裝置。
參照流程圖100的操作104和對應第2B圖，利用多步驟雷射劃線製程來圖案化遮罩202，以提供具有間隙210的圖案化遮罩208，而露出積體電路206間的半導體晶圓或基板204區域。如此，雷射劃線製程用於移除原本形成在積體電路206間的切割道207的材料。根據本發明一實施例，如第2B圖所示，利用多步驟雷射劃線製程來圖案化遮罩202包括形成溝槽212，使溝槽212部分進入積體電路206間的半導 體晶圓204區域。
在一實施例中，多步驟雷射劃線製程包括利用二或更多偏移、但重疊高斯光束通來劃線，隨後利用重疊高斯光束通的高帽光束通來劃線。在此一實施例中，二或更多偏移、但重疊高斯光束通係相繼進行。在此另一實施例中，二或更多偏移、但重疊高斯光束通係同時進行。在一替代實施例中，重疊高斯光束通後反而接著光束直徑與參數設定不同於初始偏移高斯通的後續高斯通。例如，在一實施例中，使用適當去焦光束或大聚焦光束的後續寬高斯方式可代替高帽光束來進行清洗。
在一實施例中，多步驟雷射劃線製程包括大塊靶材層材料移除。首先，固態UV雷射高斯光束用於切劃晶圓表面，以移除遮罩層、鈍化層和裝置層達預定切口寬度。劃線製程可為利用多次通過的單一光束，在垂直雷射劃線方向(或沿著切割道寬度方向)的方向上，每一次通過與下一次通過重疊一定程度以達預定切口寬度，或為利用多個光束的單次通過來劃線。在任一情況下，在一實施例中，劃線製程的第一態樣用於完全移除測試圖案特徵。UV雷射的波長可為約250奈米至400奈米，更特別係約300奈米至380奈米。脈寬可為約1皮秒至50奈秒，更特別係約5皮秒至50皮秒。此脈寬範圍未必能完全消除脫層和碎裂，但至少可用來控制劃線溝槽附近的脫層和碎裂，使之產生不會穿過個別晶粒的密封環。聚焦雷射光點直徑可為約20微米至75微米，更特別係約25微米至50微米。
應理解要符合脈衝能量要求與飛秒雷射係很困難的，因為通常需要較大雷射光點。例如，若10微米光點需要2微焦耳(2μJ)，則用於50微米光點的等價脈衝能量為(50/10)^2×2μJ=50μJ，以維持相同注量或強度。此比例對實行飛秒UV雷射而言係很昂貴的，但對奈秒或皮秒UV雷射而言就相當便宜又容易。在一實施例中，約10微米至20微米或更厚的遮罩層用於蝕刻厚晶圓。在一實施例中，雷射的脈衝重複頻率為約80千赫(kHz)至1兆赫(MHz)，特別係100kHz至500kHz。
在上述第一雷射劃線操作的整個過程中，在一實施例中，已移除大部分的靶材材料而主要露出矽基板。然因多次通過或多個光束重疊所致，可能無法直接蝕刻沉積於開放基板表面的大量碎屑。另外，形成溝槽底表面可能很粗糙。
由於已知蝕刻在非常粗糙表面的表現有限，故現有電漿蝕刻技術專注於具平坦表面的靶材材料。然不論表面形貌(例如不論表面是否平坦/平滑或粗糙)如何，以不同光點施行的蝕刻速率(方向性與等向性)係同質的。故當形成溝槽被蝕刻更深時，應維持粗糙表面形貌。但實際上，在一實施例中，對稍微粗糙的表面而言，蝕刻進行時會使表面變平滑。然對非常粗糙的表面而言，不同位置(凹槽或脊部)的蝕刻深度就不匹配。故在一實施例中，只要劃線表面很平滑又無碎屑，蝕刻就能十分乾淨。
故在一實施例中，大塊靶材層材料移除後，於蝕刻前，進行劃線溝槽清洗操作。在此一實施例中，應用高帽空 間分佈之固態UV雷射光束(尺寸(指圓形高帽光束的直徑或方形高帽光束的邊長)約為在第一雷射劃線操作中打開的溝槽寬度的50%至75%)，以溫和清洗及平坦化溝槽表面而移除碎屑。在單次通過中以大高帽光束清洗溝槽對後續電漿蝕刻特性而言很重要。在此一實施例中，利用雷射劃線打開的溝槽需清洗得夠乾淨，以達到一致乾淨的蝕刻通道。雖然單一雷射劃線操作(利用一或更多次通過)可產生合格溝槽用於清洗電漿蝕刻，但在一實施例中，用於蝕刻製程的雷射劃線分成兩個階段：階段1包括利用雷射剝離，大塊移除靶材材料，以形成溝槽，階段2係針對利用雷射剝離，清洗溝槽，以均勻一致地露出矽基板。後雷射劃線溝槽為不含金屬、介電質和聚合物的新形成矽表面。然因利用多次通過/多個光束產生的切口寬度很寬，故可設想新產生通與前一通間的交叉污染係無法避免的。因此，在不大量熔化矽基板的情況下，只使用高斯光束要均勻清洗寬溝槽並不可行。在一實施例中，依可溫和熔化最大矽表面的準則，將後續使用的高帽光束設為第一(高斯)步驟所使用平均注量的約25%-50%。
在一實例中，第3圖圖示根據本發明一實施例的(a)高斯光束分佈與(b)高帽光束分佈的示意圖，二者互相疊置於作圖340。
在另一實例中，第4A圖至第4D圖圖示根據本發明一實施例，多步驟雷射光束剝離製程中的代表性操作。參照第4A圖，水溶性遮罩402塗鋪於晶圓404上。參照第4B圖，應用UV高斯光束供大塊材料移除。在此實例中，利用三次通 過406、408、410。三次通過可利用相同或不同光束來相繼或同時進行。參照第4C圖，進行UV高帽光束溝槽清洗操作，以提供一元化溝槽412。參照第4D圖，進行電漿蝕刻，以提供深溝槽414。雖未圖示，但在光束通過與蝕刻製程後，接著可洗去水溶性遮罩402。
在一實施例中，上述多步驟雷射剝離製程用於切割厚度大於約100微米的晶圓。優點可包括避免鑽石鋸切造成的背側碎裂(例如在雷射+鋸切製程中，背側碎片的平均尺寸為約20微米，在純鋸切中，背側碎片的平均尺寸為約40微米)。相較於雷射加上鋸切，以下電漿蝕刻製程(實例提供於後)能有更高的整體製程產量。另外，可減少前側缺陷(例如因機械切割產生的機械應力造成碎裂傳佈)。採用奈秒或皮秒UV雷射可剝離非常厚的遮罩層，由於此類雷射即使以高頻方式也會得到大量脈衝能量，故除聚亞醯胺層和晶圓上的其他層外，進行厚矽蝕刻製程尚需厚遮罩層。
在一些實施例中，期以單一掃描器於經單粒化的基板或晶圓的特定縱向位置形成部分多條線。由於基板或晶圓可縱向移動通過劃線裝置，故在一實施例中，掃描裝置可側向引導各光束，而於各掃描裝置的作用區內形成部分緯線或片段。在一實施例中，每一刻劃線實際上由一連串重疊刻劃點組成，每一刻劃點由引導至基板或晶圓上特定位置的雷射脈衝組成。為形成連續線，點宜充分重疊，例如重疊面積約25%。出自各作用區的部分接著亦需重疊，以防止間隙。點間由分離作用區形成的重疊區域代表各掃描部分以蛇行方式開 始。在此一實例中，當有x個區域時，若有x個掃描裝置，則可藉由使基板或晶圓單次通過裝置而形成圖案，此係因為每一掃描裝置可形成x個重疊部分之一，故單次通過可形成連續線。然若掃描裝置比形成區域所需數量還少(例如一個掃描裝置)，或者作用區致使各掃描裝置不能劃線該等片段之一，則需使基板多次通過裝置。
在一實施例中，各掃描裝置根據基板或晶圓的各縱向位置的圖案掃描。圖案用於沿著縱向的縱向區，以於基板或晶圓第一次縱向通過裝置時形成各刻劃線片段。接著使基板或晶圓以相反縱向通過時，利用圖案，形成各線的第二片段。在一實施例中，圖案係蛇行圖案，以容許掃描裝置就基板或晶圓的特定縱向位置形成多個線段。在一實例中，當基板或晶圓朝第一縱向行經裝置時，第一掃描器製造圖案。同一掃描器可利用把基板或晶圓接著導回朝相反縱向的圖案，諸如此類，以於基板或晶圓上形成連續線。
應理解例如當基板或晶圓朝相反縱向移動而不劃線時，可利用相同圖案，朝同一方向進行劃線。又，某些實施例可在各次通過之間，側向移動基板或晶圓，其他實施例則可相對基板或晶圓側向移動掃描器、雷射、光學元件或其他部件。此類圖案可配合一或多個掃描裝置使用。
在許多實施例中，就一組線段進行縱向移動，接著使基板或晶圓縱向移動，然後進行另一縱向移動而形成另一組，諸如此類。在許多實施例中，基板或晶圓以恆定速率縱向移動，致使來回縱向移動在各次縱向通過之間需要不同的 劃線圖案。該等實施例可產生替代圖案。
然因縱向移動期間可就特定區域劃線，故可使用計及此移動的圖案。若對部分劃線時，一切都固定不動，則各位置可使用實質矩形圖案。然在某些實施例中，移動相當連續，因為此方式可減少停止及開始等所引起的誤差。當系統側向移動時，簡易矩形圖案方式可能不會產生實質等距間隔又重疊的線部分。
因此，可使用考慮到此縱向移動的掃描圖案。例如，就蛇行圖案而言，若掃描裝置相對基板或晶圓的位置係使縱向掃描期間無縱向移動，則掃描裝置需計及圖案的第二線段開始時，第一線段劃線導致縱向位置改變的事實。在此一實施例中，各圖案藉由側向偏移第二線段(和各後續線段)而計及此。可利用及校準縱向移動速度，以決定偏移量。縱向移動可能因掃描裝置、雷射裝置、基板或晶圓或上述組合物的移動而起。當朝反向縱向移動時，圖案需計及反向縱向移動，故線段間有反向偏移。
雖然蛇行圖案可最小化掃描行經量，且在一些實施例中可稍微增進產量，但其他實施例採用總是朝同一縱向掃描的圖案。例如，圖案可補償掃描器的側向移動，例如朝第一方向。然在此一實例中，掃描圖案可從左邊移到右邊做為此側向移動而產生所謂的光柵圖案。儘管掃描器在刻劃線間可能需移動更多，然就特定側向移動方向而言，朝同一方向劃線，將不用計算掃描圖案差異。例如，在蛇行圖案中，第一線朝第一方向，第一方向和掃描器移動一樣，故圖案間距 為第一距離。對下一線而言，若線朝與掃描器移動方向相反的方向形成，則需計算不同圖案間距，以考量基板相對掃描器的不同方向(和相對速度變化)。為避免此類計算和校準，可使用光柵圖案，光柵圖案順著(或逆著)掃描器移動方向形成刻劃線。
另外，在一實施例中，由於掃描期間各掃描裝置的作用區或掃描場正在移動，故劃線圖案小於掃描場整體尺寸且部分由移動速度決定。當掃描場相對基板或晶圓移到右邊時，最後一個劃線線段將始於掃描場後緣附近。對第一圖案劃線時，掃描場位置則在適當位置而伴隨下一圖案開始。為確保連續線，在一實施例中，各圖案的線段末端應與任何相鄰線段的線段重疊。在一實施例中，劃線標記或劃線點間的重疊量通常為約25%。然在線末端處，重疊量可更多，例如約50%，以計及點間定位誤差，及確保不同線段邊縫接結而形成連續線。
在一示例性實施例中，掃描場始於蛇行圖案一端，並利用交替圖案(例如A、B、A、B等)側向移到右邊，直到抵達該掃描裝置於該劃線位置的線末端為止。在線末端處，基板或晶圓縱向移動，以將掃描裝置推進到下一劃線位置，縱向移動係反向進行。在此方向上，使用相對圖案(例如C、D、C、D等)，直到抵達在此方向上位於此劃線位置的掃描線末端為止。由此可知，各掃描位置將產生一些劃線線段和一些圖案接結在一起而形成較長線段。一般技術人士當明白所用適當數量。繼續來回圖案化，直到抵達劃線區末 端為止。
在一實施例中，參照流程圖100的操作104，使用一系列雷射脈衝。視待剝離層的複雜度而定，一系列單一脈衝可能未提供剝離效能最佳能量。然在單一脈衝期間輸送較大強度會導致缺陷形成。反之，在一實施例中，一系列多重脈衝猝發用於剝離。
即使利用多步驟雷射劃線，使用飛秒基雷射(例如對照皮秒基雷射或奈秒基雷射)可進一步最佳化經單粒化製程之複雜層堆疊的剝離效能。故在一實施例中，以雷射劃線製程圖案化遮罩206包括使用具飛秒範圍脈寬的雷射。特定言之，具可見光光譜加上紫外線(UV)與紅外線(IR)範圍波長(總體為寬帶光譜)的雷射可用於提供飛秒基雷射，即脈寬為飛秒等級(10-15 秒)的雷射。在一實施例中，剝離並非或實質不為波長相依，因此適合複雜膜，例如遮罩202、切割道207和也許部分半導體晶圓或基板204的膜。
第5圖圖示根據本發明一實施例，使用飛秒範圍的雷射脈寬對照較長脈寬的作用。參照第5圖，對照較長脈寬(例如以皮秒處理通孔500B造成的破壞502B和以奈秒處理通孔500A造成的顯著破壞502A)，使用飛秒範圍的雷射脈寬，可減輕或消除熱破壞問題(例如以飛秒處理通孔500C乃最小化成無破壞502C)。如第5圖所示，消除或減輕通孔500C形成期間的破壞係因缺乏低能再耦合(如皮秒基雷射剝離所見)或熱平衡(如奈秒基雷射剝離所見)所致。
雷射參數選擇(例如脈寬)對開發成功的雷射劃線 與切割製程而言至關重要，該製程可使碎片、微裂和脫層減至最少，以達成乾淨的雷射劃線切割。雷射劃線切割越乾淨，用以最終晶粒單粒化的蝕刻製程進行越平順。在半導體裝置晶圓中，通常有許多不同材料類型(例如導體、絕緣體、半導體)和厚度的功能層置於晶圓上。此類材料可包括有機材料(例如聚合物)、金屬或無機介電質(例如二氧化矽和氮化矽)，但不以此為限。
置於晶圓或基板上的個別積體電路間的切割道可包括類似或和積體電路本身一樣的層。例如，第6圖為根據本發明一實施例的材料堆疊截面圖，材料堆疊可用於半導體晶圓或基板的切割道區域。
參照第6圖，切割道區域600包括矽基板頂部602、第一二氧化矽層604、第一蝕刻終止層606、第一低K介電層608(例如介電常數小於二氧化矽的介電常數4.0)、第二蝕刻終止層610、第二低K介電層612、第三蝕刻終止層614、無摻雜矽玻璃(USG)層616、第二二氧化矽層618和光阻層620，並具所示相關厚度。銅金屬化層622置於第一與第三蝕刻終止層606、614間且穿過第二蝕刻終止層610。在一特定實施例中，第一、第二和第三蝕刻終止層606、610、614由氮化矽組成，低K介電層608、612由碳摻雜氧化矽材料組成。
在習知雷射輻照(例如奈秒基或皮秒基雷射輻照)下，切割道600的材料在光吸收和剝離機制方面的行為相當不同。例如，介電層(例如二氧化矽)在正常條件下對所有市售雷射波長本質上係透明的。相較之下，金屬、有機物(例 如低K材料)和矽很容易耦合光子，特別係回應奈秒基或皮秒基雷射輻照時。在一實施例中，多步驟雷射劃線製程利用飛秒基雷射劃線製程，在剝離低K材料層和銅層前，剝離二氧化矽層，以圖案化二氧化矽層、低K材料層和銅層。
根據本發明一實施例，適合的飛秒基雷射製程特徵在於高峰強度(輻照度)，此通常會造成各種材料的非線性交互作用。在此一實施例中，飛秒雷射源的脈寬為約10飛秒至500飛秒，但較佳為100飛秒至400飛秒。在一實施例中，飛秒雷射源的波長為約1570奈米至200奈米，但較佳為540奈米至250奈米。在一實施例中，雷射和對應光學系統於工作表面提供約3微米至15微米的焦點，但較佳為約5微米至10微米。
可選擇雷射參數以獲得益處和優勢，例如在直接剝離無機介電質前，提供夠大的雷射強度來達成離子化無機介電質(例如二氧化矽)，及使下層破壞引起的脫層和碎片減至最少。又，可選擇參數以利用精確控制的剝離寬度(例如切口寬度)和深度，提供工業應用有意義的製程產量。如上所述，飛秒基雷射遠比皮秒基和奈秒基雷射剝離製程適合提供此優勢。
然即使在飛秒基雷射剝離光譜中，某些波長可能提供較其他波長佳的效能。例如，在一實施例中，波長接近或為UV範圍的飛秒基雷射製程提供比波長接近或為IR範圍的飛秒基雷射製程還乾淨的剝離製程。在此一特定實施例中，適合半導體晶圓或基板劃線的飛秒基雷射製程係以波長約小 於或等於540奈米的雷射為基礎。在此一特定實施例中，採用約小於或等於400飛秒的雷射脈衝，雷射波長約小於或等於540奈米。然在一替代實施例中，採用雙雷射波長(例如結合IR雷射和UV雷射)。
參照流程圖100的操作106和對應第2C圖，經由圖案化遮罩208的間隙210蝕刻半導體晶圓204，以單粒化積體電路206。根據本發明一實施例，如第2C圖所示，蝕刻半導體晶圓204包括藉由蝕刻最初以多步驟雷射劃線製程形成的溝槽212，以最終完全蝕穿半導體晶圓204。
在一實施例中，蝕刻半導體晶圓204包括利用電漿蝕刻製程。在一實施例中，採行穿矽通孔型蝕刻製程。例如，在一特定實施例中，半導體晶圓204材料的蝕刻速率大於25微米/分鐘。極高密度電漿源可用於晶粒單粒化製程的電漿蝕刻部分。適於進行電漿蝕刻製程的處理腔室一例為取自美國加州Sunnyvale的應用材料公司的Applied Centura® SilviaTM 蝕刻系統。Applied Centura® SilviaTM 蝕刻系統結合電容與感應射頻(RF)耦合，此比僅利用電容耦合更能個別控制離子密度和離子能量，即使有磁性增強改善亦然。此結合能有效使離子密度和離子能量去耦合，即使在很低的壓力下，也可達到相當高的密度電漿，又無可能有害的高DC偏壓位準。此將造成異常寬廣的製程視窗。然可採用任何能蝕刻矽的電漿蝕刻腔室。在一示例性實施例中，深矽蝕刻用於以比習知矽蝕刻速率快約40%的蝕刻速率蝕刻單晶矽基板或晶圓204，同時維持實質精確的輪廓控制和實際無扇形扭曲(scallop-free) 的側壁。在一特定實施例中，採行穿矽通孔型蝕刻製程。蝕刻製程係以反應氣體產生的電漿為基礎，反應氣體通常係氟系氣體，例如SF6 、C4 F8 、CHF3 、XeF2 或任何能以較快蝕刻速率蝕刻矽的其他反應氣體。在一實施例中，如第2C圖所示，單粒化製程後，移除遮罩層208。
故再次參照流程圖100和第2A圖至第2C圖，晶圓切割的進行可利用多步驟雷射劃線製程進行最初剝離，以剝穿遮罩層、通過晶圓切割道(包括金屬化層)並部分進入矽基板。接著進行後續穿矽深電漿蝕刻，以完成晶粒單粒化。根據本發明一實施例，用於切割的材料堆疊特例將參照第7A圖至第7D圖描述於後。
參照第7A圖，用於混合式雷射剝離與電漿蝕刻切割的材料堆疊包括遮罩層702、裝置層704和基板706。遮罩層、裝置層和基板置於晶粒附接膜708上，晶粒附接膜708固定於背襯帶710。在一實施例中，遮罩層702係光阻層，例如上述遮罩202相關的光阻層。裝置層704包括置於一或更多金屬層(例如銅層)上的無機介電層(例如二氧化矽)和一或更多低K介電層(例如碳摻雜氧化物層)。裝置層704亦包括設在積體電路間的切割道，切割道包括同於或類似積體電路的層。基板706係大塊單晶矽基板。
在一實施例中，在固定於晶粒附接膜708前，從背側薄化大塊單晶矽基板706。可以背側研磨製程進行薄化。在一實施例中，將大塊單晶矽基板706薄化成厚度約50微米至100微米。重要的是應注意在一實施例中，薄化係在雷射剝離 與電漿蝕刻切割製程前進行。在一實施例中，光阻層702的厚度為約5微米，裝置層704的厚度為約2微米至3微米。在一實施例中，晶粒附接膜708(或任何能接合薄化或薄晶圓或基板和背襯帶710的適當代替物)的厚度為約20微米。
參照第7B圖，以多步驟雷射劃線製程712圖案化遮罩702、裝置層704和部分基板706，以於基板706中形成溝槽714。參照第7C圖，穿矽深電漿蝕刻製程716用於使溝槽714向下延伸到晶粒附接膜708而露出晶粒附接膜708的頂部，及單粒化矽基板706。在穿矽深電漿蝕刻製程716期間，光阻層702保護裝置層704。
參照第7D圖，單粒化製程可進一步包括圖案化晶粒附接膜708而露出背襯帶710的頂部，及單粒化晶粒附接膜708。在一實施例中，以雷射製程或蝕刻製程單粒化晶粒附接膜。進一步實施例可包括隨後自背襯帶710移除基板706的單粒化部分(例如如同個別積體電路)。在一實施例中，單粒化晶粒附接膜708留在基板706的單粒化部分的背側上。其他實施例可包括自裝置層704移除遮罩光阻層702。在一替代實施例中，若基板706變得比約50微米薄，則雷射剝離製程712用於完全單粒化基板706，而不需使用附加電漿製程。
單粒化晶粒附接膜708後，在一實施例中，自裝置層704移除遮罩光阻層702。在一實施例中，自背襯帶710移除單粒化積體電路供封裝用。在此一實施例中，圖案化晶粒附接膜708留在各積體電路的背側上且包含在最終封裝 內。然在另一實施例中，在單粒化製程期間或之後，移除圖案化晶粒附接膜708。
單一製程工具可配置以進行混合式多步驟雷射剝離與電漿蝕刻單粒化製程中的許多或所有操作。例如，第8圖為根據本發明一實施例，用於雷射與電漿切割晶圓或基板的工具佈局方塊圖。
參照第8圖，製程工具800包括工作介面(FI)802，工作介面802具有複數個負載鎖定室804與之耦接。叢集工具806耦接工作介面802。叢集工具806包括一或更多電漿蝕刻腔室，例如電漿蝕刻腔室808。雷射劃線設備810亦耦接至工作介面802。在一實施例中，如第8圖所示，製程工具800的整體佔地面積為約3500毫米(3.5公尺)×約3800毫米(3.8公尺)。
在一實施例中，雷射劃線設備810內放置雷射設備，雷射設備配置以進行多步驟雷射劃線製程。雷射適於進行混合式雷射與蝕刻單粒化製程的雷射剝離部分，例如上述雷射剝離製程。在一實施例中，雷射劃線設備810亦包括移動平臺，移動平臺配置以相對雷射移動晶圓或基板(或平臺的載具)。在一特定實施例中，如上所述，雷射亦可移動。在一實施例中，如第8圖所示，雷射劃線設備810的整體佔地面積為約2240毫米×約1270毫米。
在一實施例中，雷射劃線設備810包括功率衰減孔徑，功率衰減孔徑沿著各光束路徑設置，以微調雷射功率和光束尺寸。在一實施例中，衰減元件沿著各光束路徑設置， 以衰減光束部分、調整該部分的脈衝強度或力度(strength)。在一實施例中，光閥沿著各光束路徑設置，以控制光束部分的各脈衝形狀。
在一實施例中，一或更多電漿蝕刻腔室808配置以經由圖案化遮罩中的間隙蝕刻晶圓或基板，以單粒化複數個積體電路。在此一實施例中，一或更多電漿蝕刻腔室808配置以進行深矽蝕刻製程。在一特定實施例中，一或更多電漿蝕刻腔室808係取自美國加州Sunnyvale的應用材料公司的Applied Centura® SilviaTM蝕刻系統。蝕刻腔室可特別設計用於深矽蝕刻，以製造位於單晶矽基板或晶圓上或內的單粒化積體電路。在一實施例中，電漿蝕刻腔室808包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具800的叢集工具806包括超過一個蝕刻腔室，以使單粒化或切割製程達高製造產量。
工作介面802可為適合的大氣埠，以接合具有雷射劃線設備810的外側製造設施和叢集工具806。工作介面802可包括具有手臂或葉片的機器人，以將晶圓(或工作介面的載具)從儲放單元(例如前開式晶圓盒)傳送到叢集工具806或雷射劃線設備810或二者。
叢集工具806可包括其他適合執行單粒化方法中的功能的腔室。例如，在一實施例中，可包括沉積腔室812來代替附加蝕刻腔室。沉積腔室812可配置以在雷射劃線晶圓或基板前，沉積遮罩至晶圓或基板的裝置層上或上方。在此一實施例中，沉積腔室812適於沉積光阻層。在另一實施例 中，可包括濕潤/乾燥站814來代替附加蝕刻腔室。濕潤/乾燥站適於在基板或晶圓的雷射劃線與電漿蝕刻單粒化製程後，清洗殘餘物和破片，或移除遮罩。在一實施例中，亦包括測量站做為製程工具800的部件。
本發明的實施例可提供做為電腦程式產品或軟體，電腦程式產品可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明實施例的製程。在一實施例中，電腦系統耦接第8圖所述製程工具800。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。例如，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等。
第9圖為示例性電腦系統900的機器示意圖，電腦系統900可執行指令集，以促使機器進行本文所述任一或更多方法。在替代實施例中，機器可連接(例如網路聯結)至區域網路(LAN)、企業內部網路、企業外部網路或網際網路中的其他機器。機器可由主從網路環境中的伺服器或客戶機操作，或當作同級間(或分散式)網路環境中的同級點機器。機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、手機、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能(循序或按其他方式)執 行指令集的機器，指令集指定機器執行動作。另外，雖然只圖示單一機器，但「機器」一詞亦應視同包括任何機器(例如電腦)的集合，該等機器個別或共同執行一組(或多組)指令，以進行本文所述任一或更多方法。
示例性電腦系統900包括處理器902、主記憶體904(例如唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等動態隨機存取記憶體(DRAM))、靜態記憶體906(例如快閃記憶體、靜態隨機存取記憶體(SRAM)等)和次記憶體918(例如資料儲存裝置)，處理器902、記憶體904、906、918透過匯流排930互相通信連接。
處理器902代表一或更多通用處理裝置，例如微處理器、中央處理單元等。更特別地，處理器902可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字組(VLIW)微處理器、實施其他指令集的處理器或實施指令集組合的處理器。處理器902亦可為一或更多特殊用途處理裝置，例如特定功能積體電路(ASIC)、場可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器等。處理器902配置以執行處理邏輯926，以進行本文所述操作。
電腦系統900可進一步包括網路介面裝置908。電腦系統900亦可包括視訊顯示單元910(例如液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、文數輸入裝置912(例如鍵盤)、游標控制裝置914(例如滑 鼠)和訊號產生裝置916(例如揚聲器)。
次記憶體918可包括機器可存取儲存媒體(或更特定言之為電腦可讀取儲存媒體)931，機器可存取儲存媒體931儲存收鎵所述任一或更多方法或功能的一或更多組指令(例如軟體922)。軟體922亦可完全或至少部分常駐在主記憶體904及/或處理器902內，電腦系統900執行軟體922時，主記憶體904和處理器902亦構成機器可讀取儲存媒體。軟體922可進一步透過網路介面裝置908在網路920上傳送或接收。
雖然在一示例性實施例中，電腦可存取儲存媒體931係圖示為單一媒體，但「機器可讀取儲存媒體」一詞應視同包括單一媒體或多個媒體(例如集中式或分散式資料庫及/或相關高速緩衝儲存器和伺服器)，用以儲存一或更多組指令。「機器可讀取儲存媒體」一詞亦應視同包括任何能儲存或編碼機器執行的指令集而使機器進行本發明之任一或更多方法的媒體。因此，「機器可讀取儲存媒體」一詞宜視同包括固態記憶體和光學與磁性媒體，但不以此為限。
根據本發明一實施例，機器可存取儲存媒體具有儲存指令，用以促使資料處理系統進行切割具有複數個積體電路的半導體晶圓的方法。方法包括形成遮罩於半導體晶圓上，遮罩由覆蓋及保護積體電路的層組成。接著以多步驟雷射劃線製程圖案化遮罩，以提供具有間隙的圖案化遮罩。露出積體電路間的半導體晶圓區域。接著經由圖案化遮罩的間隙蝕刻半導體晶圓，以單粒化積體電路。
故揭示切割半導體晶圓的方法，每一晶圓具有複數個積體電路。根據本發明一實施例，切割具有複數個積體電路的半導體晶圓的方法包括形成遮罩於半導體晶圓上，遮罩由覆蓋及保護積體電路的層組成。方法亦包括以多步驟雷射劃線製程圖案化遮罩，以提供具有間隙的圖案化遮罩而露出積體電路間的半導體晶圓區域。方法亦包括經由圖案化遮罩的間隙蝕刻半導體晶圓，以單粒化積體電路。在一實施例中，多步驟雷射劃線製程包括利用二或更多偏移、但重疊高斯光束通來劃線，隨後利用重疊高斯光束通的高帽光束通來劃線。
100‧‧‧流程圖
102、104、106‧‧‧操作

Claims (23)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：形成一遮罩於該半導體晶圓上，該遮罩包含覆蓋及保護該等積體電路的一層；以一多步驟雷射劃線製程圖案化該遮罩及該半導體晶圓的一部分，以提供一圖案化遮罩與在該半導體晶圓中之該等積體電路間的多個溝槽，該多步驟雷射劃線製程包含以下步驟：利用二或更多偏移、但重疊的高斯光束通來劃線；及，隨後，利用重疊該等高斯光束通的一高帽光束通來劃線；及電漿蝕刻該半導體晶圓以延伸該等溝槽與單粒化該等積體電路。
  2. 如請求項1所述之方法，其中該二或更多偏移、但重疊的高斯光束通係相繼進行。
  3. 如請求項1所述之方法，其中該二或更多偏移、但重疊的高斯光束通係同時進行。
  4. 如請求項1所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射的一波長為約300奈米至380奈米。
  5. 如請求項1所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射具有一脈寬為約5皮秒至50皮秒。
  6. 如請求項1所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射具有一雷射光點直徑為約25微米至50微米。
  7. 如請求項1所述之方法，其中該高帽光束通係以該等高斯光束通的一平均注量的約25%-50%進行。
  8. 如請求項1所述之方法，其中形成該遮罩於該半導體晶圓上包含形成一水溶性遮罩。
  9. 如請求項1所述之方法，其中該半導體晶圓中之該等溝槽各自具有一寬度，且其中電漿蝕刻該半導體晶圓以延伸該等溝槽係包括：形成各自具有該寬度之對應的延伸之該等溝槽。
  10. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：形成一遮罩於該半導體晶圓上，該遮罩包含覆蓋及保護該等積體電路的一層；以一多步驟雷射劃線製程圖案化該遮罩及該半導體晶圓 的一部分，以提供一圖案化遮罩與在該半導體晶圓中之該等積體電路間的多個溝槽，該多步驟雷射劃線製程包含以下步驟：利用二或更多偏移、但重疊的高斯光束通來劃線；及，隨後，利用重疊該等偏移高斯光束通的一寬高斯光束通來劃線；及電漿蝕刻該半導體晶圓以延伸該等溝槽與單粒化該等積體電路。
  11. 如請求項10所述之方法，其中該二或更多偏移、但重疊的高斯光束通係相繼進行。
  12. 如請求項10所述之方法，其中該二或更多偏移、但重疊的高斯光束通係同時進行。
  13. 如請求項10所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射具有一波長為約300奈米至380奈米。
  14. 如請求項10所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射具有一脈寬為約5皮秒至50皮秒。
  15. 如請求項10所述之方法，其中該二或更多偏移、但重疊的高斯光束通各利用一UV雷射進行，該UV雷射具有一雷射光點直徑為約25微米至50微米。
  16. 如請求項10所述之方法，其中形成該遮罩於該半導體晶圓上包含形成一水溶性遮罩。
  17. 如請求項10所述之方法，其中該半導體晶圓中之該等溝槽各自具有一寬度，且其中電漿蝕刻該半導體晶圓以延伸該等溝槽係包括：形成各自具有該寬度之對應的延伸之該等溝槽。
  18. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：形成一遮罩層於一矽基板上，該遮罩層覆蓋及保護置於該矽基板上的多個積體電路，該等積體電路包含二氧化矽層，該二氧化矽層置於一低K材料層和一銅層上；以一多步驟雷射劃線製程圖案化該遮罩層、該二氧化矽層、該低K材料層、該銅層和該矽基板，以提供一圖案化遮罩層與在該矽基板中之該等積體電路間的多個溝槽，該多步驟雷射劃線製程包含以下步驟：利用二或更多偏移、但重疊的高斯光束通來劃線；及，隨後， 利用重疊該等高斯光束通的一高帽光束通或一寬高斯光束通來劃線；及電漿蝕刻該矽基板以延伸該等溝槽與單粒化該等積體電路。
  19. 如請求項18所述之方法，其中以該多步驟雷射劃線製程圖案化該二氧化矽層、該低K材料層、該銅層和該矽基板包含在剝離該低K材料層和該銅層前，剝離該二氧化矽層。
  20. 如請求項18所述之方法，其中該二或更多偏移、但重疊的高斯光束通係相繼進行。
  21. 如請求項18所述之方法，其中該二或更多偏移、但重疊的高斯光束通係同時進行。
  22. 如請求項18所述之方法，其中形成該遮罩層於該矽基板上包含形成一水溶性遮罩層。
  23. 如請求項18所述之方法，其中該矽基板中之該等溝槽各自具有一寬度，且其中電漿蝕刻該矽基板以延伸該等溝槽係包括：形成各自具有該寬度之對應的延伸之該等溝槽。
TW103117342A 2012-04-10 2013-04-03 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割 TWI494983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261622398P 2012-04-10 2012-04-10
US13/851,442 US8652940B2 (en) 2012-04-10 2013-03-27 Wafer dicing used hybrid multi-step laser scribing process with plasma etch

Publications (2)

Publication Number Publication Date
TW201442094A TW201442094A (zh) 2014-11-01
TWI494983B true TWI494983B (zh) 2015-08-01

Family

ID=49292610

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102112108A TWI459458B (zh) 2012-04-10 2013-04-03 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
TW103117342A TWI494983B (zh) 2012-04-10 2013-04-03 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102112108A TWI459458B (zh) 2012-04-10 2013-04-03 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割

Country Status (6)

Country Link
US (2) US8652940B2 (zh)
JP (1) JP2015519732A (zh)
KR (1) KR102024364B1 (zh)
CN (1) CN104169040B (zh)
TW (2) TWI459458B (zh)
WO (1) WO2013154859A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE316691T1 (de) * 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
GB2514084B (en) * 2013-02-21 2016-07-27 M-Solv Ltd Method of forming an electrode structure for capacitive touch sensor
GB2511064A (en) 2013-02-21 2014-08-27 M Solv Ltd Method of forming electrode structure for capacitive touch sensor
US20150153622A1 (en) * 2013-12-03 2015-06-04 Sage Electrochromics, Inc. Methods for producing lower electrical isolation in electrochromic films
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US9570314B2 (en) * 2014-10-13 2017-02-14 UTAC Headquarters Pte. Ltd. Methods for singulating semiconductor wafer
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
US9817927B2 (en) * 2015-08-31 2017-11-14 Globalfoundries Inc. Hard mask etch and dielectric etch aware overlap for via and metal layers
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US20180130705A1 (en) * 2016-11-07 2018-05-10 Corning Incorporated Delayed Via Formation in Electronic Devices
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10410924B2 (en) 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6935126B2 (ja) 2017-04-05 2021-09-15 株式会社ディスコ ウェーハのレーザ加工方法
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
CN110770881B (zh) * 2017-06-22 2023-09-26 应用材料公司 用于铜的图案化的等离子体蚀刻
JP7005281B2 (ja) * 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法
JP7085342B2 (ja) * 2017-12-20 2022-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10535561B2 (en) * 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7142236B2 (ja) * 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
CN109894725B (zh) * 2018-11-30 2021-11-02 全讯射频科技(无锡)有限公司 一种等离子切割实现超窄切割道的工艺
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法
TWI689997B (zh) * 2019-01-18 2020-04-01 典琦科技股份有限公司 晶片封裝體的製造方法
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11232951B1 (en) * 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US20220020705A1 (en) * 2020-07-20 2022-01-20 Western Digital Technologies, Inc. Semiconductor wafer thinned by stealth lasing
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
CN113953689A (zh) * 2021-12-16 2022-01-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09216085A (ja) * 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JP2003179005A (ja) * 2001-12-13 2003-06-27 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US8048774B2 (en) 2001-10-01 2011-11-01 Electro Scientific Industries, Inc. Methods and systems for laser machining a substrate
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
CN1826207B (zh) * 2003-07-18 2010-06-16 浜松光子学株式会社 激光加工方法、激光加工装置以及加工产品
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09216085A (ja) * 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JP2003179005A (ja) * 2001-12-13 2003-06-27 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing

Also Published As

Publication number Publication date
US20130267076A1 (en) 2013-10-10
JP2015519732A (ja) 2015-07-09
WO2013154859A1 (en) 2013-10-17
US8652940B2 (en) 2014-02-18
TW201349322A (zh) 2013-12-01
CN104169040B (zh) 2016-08-24
KR102024364B1 (ko) 2019-09-23
TW201442094A (zh) 2014-11-01
TWI459458B (zh) 2014-11-01
CN104169040A (zh) 2014-11-26
US20140120698A1 (en) 2014-05-01
US8846498B2 (en) 2014-09-30
KR20150005966A (ko) 2015-01-15

Similar Documents

Publication Publication Date Title
TWI494983B (zh) 利用具有電漿蝕刻之混合式多步驟雷射劃線製程的晶圓切割
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
TWI488229B (zh) 使用基於飛秒之雷射及電漿蝕刻的晶圓切割方法及系統
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
US9165832B1 (en) Method of die singulation using laser ablation and induction of internal defects with a laser
KR101920343B1 (ko) 플라즈마 에칭을 갖는 하이브리드 갈바닉 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
TWI605505B (zh) 從晶圓背側切割晶圓
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
KR20160029097A (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR20150032582A (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
KR20150032583A (ko) 높은 다이 파괴 강도 및 깨끗한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR20190012268A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TW201405651A (zh) 運送切割晶圓的方法
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
KR20200118912A (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩