CN104169040B - 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割 - Google Patents

利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割 Download PDF

Info

Publication number
CN104169040B
CN104169040B CN201380014729.8A CN201380014729A CN104169040B CN 104169040 B CN104169040 B CN 104169040B CN 201380014729 A CN201380014729 A CN 201380014729A CN 104169040 B CN104169040 B CN 104169040B
Authority
CN
China
Prior art keywords
laser
shade
wafer
semiconductor crystal
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380014729.8A
Other languages
English (en)
Other versions
CN104169040A (zh
Inventor
W-S·类
B·伊顿
M·R·亚拉曼希里
S·辛格
A·库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104169040A publication Critical patent/CN104169040A/zh
Application granted granted Critical
Publication of CN104169040B publication Critical patent/CN104169040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

兹描述切割半导体晶圆的方法，每一晶圆具有数个集成电路。方法包括形成遮罩于半导体晶圆上。遮罩由覆盖及保护集成电路的层组成。利用多步骤激光划线工艺图案化遮罩，以提供具有间隙的图案化遮罩。图案化露出集成电路间的半导体晶圆区域。接着经由图案化遮罩的间隙蚀刻半导体晶圆，以单粒化集成电路。

Description

利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割
对相关申请案的交叉引用
本申请案主张2012年4月10日申请的美国临时专利申请案第61/622,398号的权益，该申请案全文内容以引用方式并入本文中。
技术领域
本发明的实施例是关于半导体处理领域，且特别是关于切割半导体晶圆的方法，每一晶圆具有数个集成电路于上。
背景技术
在半导体晶圆处理中，集成电路形成在由硅或其他半导体材料组成的晶圆(亦称作基板)上。通常，各种半导体、导体或绝缘材料层用于形成集成电路。利用各种已知工艺来掺杂、沉积及蚀刻这些材料，以形成集成电路。各晶圆经处理而形成大量个别区域，区域含有称为晶粒的集成电路。
在集成电路形成工艺后，“切割”晶圆，以将个别晶粒彼此分开供封装或以未封装形式用于较大电路内。两种主要晶圆切割技术为划线及锯切。采用划线时，钻石尖端划片沿着预成形刻划线移动越过晶圆表面。这些刻划线沿着晶粒之间隔延伸。这些间隔一般称作“切割道”。钻石划片沿着切割道在晶圆表面形成浅划痕。如利用辊施加压力后，晶圆即沿着刻划线分开。晶圆中的裂缝依循晶圆基板的晶格结构而行。划线可用于厚度约10密耳(千分之一英寸)或以下的晶圆。对较厚晶圆而言，锯切是目前较佳的切割方法。
采用锯切时，每分钟高转速旋转的钻石尖端锯子接触晶圆表面及沿着切割道锯切晶圆。晶圆装设在支撑构件上，例如延展整个膜框的胶膜，锯子反复用于垂直与水平切割道。采用划线或锯切的一个问题在于碎片和凿孔会沿着晶粒的断裂边缘形成。此外，裂痕会形成及从晶粒边缘传布到基板内，导致集成电路无效。碎裂和破裂在划线方面尤其严重，因为在晶体结构的<110>方向上，方形或矩形晶粒只有一侧可被划线。因此劈开晶粒另一侧将产生锯齿状分离线。由于碎裂和破裂，晶圆上的晶粒间需有额外间距，以免破坏集成电路，例如使碎片和裂痕与实际集成电路保持距离。因应间距要求，标准尺寸晶圆上无法形成许多晶粒，以致浪费了用于电路的晶圆地产(real estate)。使用锯子加剧了半导体晶圆上的地产浪费。锯刃厚度为约15微米。故为确保锯切周围的破裂和其他破坏不会损害集成电路，各晶粒的电路往往需分开300微米至500微米。另外，切割后，需实质清洗各晶粒，以移除微粒和锯切工艺产生的其他污染物。
亦可采用等离子体切割，但等离子体切割也有所限制。例如，阻碍等离子体切割实施的一限制为成本。用于图案化光阻的标准光刻操作将致使实施成本过高。可能阻碍等离子体切割实施的另一限制为沿着切割道切割时，等离子体处理常用金属(例如铜)会造成生产问题或产量限制。
发明内容
本发明的实施例是关于用于切割半导体晶圆或基板的方法和设备。
在一实施例中，切割具有数个集成电路的半导体晶圆的方法涉及形成遮罩于半导体晶圆上，遮罩由覆盖及保护集成电路的层组成。方法亦涉及以多步骤激光划线工艺图案化遮罩，以提供具有间隙的图案化遮罩而露出集成电路间的半导体晶圆区域。多步骤激光划线工艺涉及利用两个或更多偏移、但重迭的高斯(Gaussian)光束通(pass)来划线，随后利用重迭高斯光束通的高帽光束通来划线。方法亦涉及经由图案化遮罩的间隙蚀刻半导体晶圆，以单粒化(singulate)集成电路。
在另一实施例中，切割具有数个集成电路的半导体晶圆的方法涉及形成遮罩于半导体晶圆上，遮罩由覆盖及保护集成电路的层组成。方法亦涉及以多步骤激光划线工艺图案化遮罩，以提供具有间隙的图案化遮罩而露出集成电路间的半导体晶圆区域。多步骤激光划线工艺涉及利用两个或更多偏移、但重迭的高斯光束通来划线，随后利用重迭高斯光束通的宽高斯光束通来划线。方法亦涉及经由图案化遮罩的间隙蚀刻半导体晶圆，以单粒化集成电路。
在又一实施例中，切割具有数个集成电路的半导体晶圆的方法涉及形成遮罩层于硅基板上，遮罩层覆盖及保护置于硅基板上的集成电路。集成电路包括二氧化硅层，二氧化硅层置于低介电常数(K)材料层和铜层上。方法亦涉及以多步骤激光划线工艺图案化遮罩层、二氧化硅层、低K材料层和铜层，以提供具有间隙的图案化遮罩层而露出集成电路间的硅基板区域。多步骤激光划线工艺涉及利用两个或更多偏移、但重迭的高斯光束通来划线，随后利用重迭高斯光束通的高帽光束通或宽高斯光束通来划线。方法亦涉及经由图案化遮罩层的间隙蚀刻硅基板，以单粒化集成电路。
附图说明
图1为流程图，该流程图表示根据本发明一实施例的切割包括数个集成电路的半导体晶圆的方法的操作。
图2A为根据本发明一实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作102时，包括数个集成电路的半导体晶圆的截面图。
图2B为根据本发明一实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作104时，包括数个集成电路的半导体晶圆的截面图。
图2C为根据本发明一实施例，在进行切割半导体晶圆的方法期间，对应图1流程图的操作106时，包括数个集成电路的半导体晶圆的截面图。
图3图示根据本发明一实施例的(a)高斯光束分布与(b)高帽光束分布的示意图。
图4A至图4D图示根据本发明一实施例，多步骤激光光束剥离工艺中的代表性操作。
图5图示根据本发明一实施例，使用飞秒范围的激光脉宽对照较长脉宽的作用。
图6为根据本发明一实施例的材料堆迭截面图，材料堆迭可用于半导体晶圆或基板的切割道区域。
图7A至图7D为根据本发明一实施例，切割半导体晶圆的方法中的各种操作的截面图。
图8为根据本发明一实施例，用于激光与等离子体切割晶圆或基板的工具布局的方块图。
图9为根据本发明一实施例的示例性计算机系统的方块图。
具体实施方式
兹描述切割半导体晶圆的方法，每一晶圆具有数个集成电路于上。在以下说明中提出许多特定细节，例如多步骤激光划线方式和等离子体蚀刻条件与材料体系，以对本发明实施例有更彻底的了解。熟谙此技术者将明白，本发明实施例可不以这些特定细节实践。在其他情况下，并不详述诸如集成电路制造等已知方面，以免让本发明实施例变得晦涩难懂。另外，应理解附图所示各种实施例为代表性说明，故未必按比例绘制。
涉及初始激光划线与后续等离子体蚀刻的混合式晶圆或基板切割工艺可用于晶粒单粒化。激光划线工艺可用于干净地移除遮罩层、有机与无机介电层和装置层。接着在露出或部分蚀刻晶圆或基板后，即可终止激光蚀刻工艺。切割工艺的等离子体蚀刻部分接着可用于蚀穿大块晶圆或基板，例如穿过大块单晶硅，以产生晶粒或芯片单粒化或切割。
本文所述一或更多实施例是针对晶圆的多步骤飞秒激光划线。在一实施例中，激光划线加上等离子体蚀刻的混合式工艺用于从晶圆单粒化集成电路(IC)芯片。其他实施例包括MEMS晶圆切割。就飞秒激光划线加上等离子体蚀刻的混合式工艺而言，飞秒激光可用于干净地移除遮罩层、有机与无机介电层与装置层和蚀刻停止层。随后，等离子体可用于蚀穿硅层，以达成芯片单粒化或切割。当晶圆厚度为约100微米或更薄时，特别是约50微米或以下时，飞秒激光应用技术有独特的优势。当待锯切口宽度为约15微米或以下时，飞秒激光应用技术亦有独特的优势。
就IC内存芯片而言，随着内存容量增加，多芯片功能与连续包装微型化可能需要极薄的晶圆切割。就逻辑装置芯片/处理器而言，主要挑战在于IC效能提升及采用低k材料和其他材料。在此情况下，晶圆厚度缩减并非主要驱动力，通常是以约100微米至760微米的晶圆厚度用于主要应用，以确保足够的芯片完整性。处理器芯片设计商/芯片制造商可把测试元件群组(TEGs或测试图案)和对准图案放在晶圆切割道。一方面，此类测试图案可在芯片单粒化工艺期间完全移除。另一方面，测试图案的复杂度会使测试图案的尺寸仍旧相当大，通常是垂直于晶圆切割道的50微米至100微米范围。故至少在晶圆顶表面处，需有约50微米至100微米范围内的切口宽度，以完全移除测试图案。由此对逻辑装置晶圆单粒化而言，主要焦点为达成无脱层又有效率的切割工艺。
就基于钻石锯切的纯机械方式而言，应用到低k晶圆切割时，即使速度骤减(例如从典型的40-100毫米/秒降至2毫米/秒至3毫米/秒)，多数低k晶圆切割通常仍无法避免因机械应力造成的碎裂和脱层/裂痕形成。当以高功率应付所需产量时，基于纯激光剥离的切割技术在产量增进、维持所需晶粒强度与侧壁粗糙度及降低脱层与芯片破损方面面临更大挑战。数种混合式技术结合激光与习知锯切，以应付低k晶圆。首先，激光划过切割道内的顶部钝化与金属结构，该结构乃机械锯切难以切穿。接着，锯子用于切穿实际的硅(Si)基板。此一混合式工艺很慢，且典型的机械锯切问题仍在。例如，仍有出自钻石锯切的机械应力固有的晶圆背侧碎裂。
另外，已试图减轻激光诱发的前侧碎裂与低k介电堆迭相关的脱层。例如，把密封环放在各晶粒周围当作层间介电质裂缝传布和金属层片剥/脱层的阻障层。又，将一定铜密度(例如通常为20％-80％)的方形铜网(称作仿真物或砖)增设在切割道的钝化层底下凡缺少对准或测试图案处。此方式有助于抑制脱层和碎裂。就100微米或更厚的晶圆而言，切割时，刚性足以让晶圆直接放在装设带上而不需晶粒附接膜(DAF)，如此不会涉及DAF切割工艺。
本文所述实施例可应付IC晶圆的切割应用，特别是具有处理器芯片的晶圆，芯片厚度约在100微米至800微米的范围内，更特别是约在100微米至600微米厚的范围内，于晶圆正面测量的可接受切割切口宽度约在50微米至200微米的范围内，更特别是在约50微米至100微米的范围内(例如在激光/锯切混合式工艺中，从晶圆背侧测量的对应典型切口宽度为约30微米至50微米)。一或更多实施例是针对上述混合式激光划线加上等离子体蚀刻方式，以切割晶圆。
故在本发明的一态样中，结合多步骤激光划线工艺和等离子体蚀刻工艺可用于将半导体晶圆切割成单粒化集成电路。图1为流程图100，该流程图表示根据本发明一实施例的切割包括数个集成电路的半导体晶圆的方法的操作。图2A至图2C为根据本发明一实施例，在进行切割半导体晶圆的方法期间，对应流程图100的操作时，包括数个集成电路的半导体晶圆的截面图。
参照流程图100的操作102和对应的图2A，遮罩202形成在半导体晶圆或基板204上。遮罩202由覆盖及保护集成电路206的层组成，集成电路206形成在半导体晶圆204的表面上。遮罩202亦覆盖形成于各集成电路206间的中间切割道207。
根据本发明一实施例，形成遮罩202包括形成层，例如光阻层或I-线(I-line)图案化层，但不以此为限。例如，诸如光阻层的聚合物层可由适合用于光刻工艺的材料组成。在一实施例中，光阻层由正光阻材料组成，例如248纳米(nm)光阻、193nm光阻、157nm光阻、极紫外线(EUV)光阻或具重氮萘醌敏化剂的酚醛树脂基质，但不以此为限。在另一实施例中，光阻层由负光阻材料组成，例如聚顺异戊二烯和聚肉桂酸乙烯酯(poly-vinyl-cinnamate)，但不以此为限。
在一实施例中，半导体晶圆或基板204由适合承受制造工艺且供半导体处理层适当放置于上的材料组成。例如，在一实施例中，半导体晶圆或基板204由IV族基材料组成，例如结晶硅、锗或硅/锗，但不以此为限。在一特定实施例中，提供半导体晶圆204包括提供单晶硅基板。在一特定实施例中，单晶硅基板掺杂杂质原子。在另一实施例中，半导体晶圆或基板204由III-V材料组成，例如用于制造发光二极体(LED)的III-V材料基板。
在一实施例中，半导体晶圆或基板204上或内已设置半导体装置阵列作为集成电路206的一部分。此类半导体装置实例包括内存装置或制造于硅基板且包围在介电层中的互补式金氧半导体(CMOS)晶体管，但不以此为限。数个金属内连线可形成在装置或晶体管上并位于周围介电层中，金属内连线可用于电气耦接装置或晶体管而形成集成电路206。组成切割道207的材料可类似或和用于形成集成电路206的材料一样。例如，切割道207可由介电材料层、半导体材料层和金属化层组成。在一实施例中，一或更多切割道207包括测试装置，测试装置类似集成电路206的实际装置。
参照流程图100的操作104和对应的图2B，利用多步骤激光划线工艺来图案化遮罩202，以提供具有间隙210的图案化遮罩208，而露出集成电路206间的半导体晶圆或基板204的区域。如此，激光划线工艺用于移除原本形成在集成电路206间的切割道207的材料。根据本发明一实施例，如图2B所示，利用多步骤激光划线工艺来图案化遮罩202包括形成沟槽212，使沟槽212部分进入集成电路206间的半导体晶圆204区域。
在一实施例中，多步骤激光划线工艺包括利用两个或更多偏移、但重迭的高斯光束通来划线，随后利用重迭高斯光束通的高帽光束通来划线。在此一实施例中，两个或更多偏移、但重迭的高斯光束通是相继进行。在此另一实施例中，两个或更多偏移、但重迭的高斯光束通是同时进行。在一替代实施例中，重迭高斯光束通后反而接着光束直径与参数设定不同于初始偏移高斯通的后续高斯通。例如，在一实施例中，使用适当去焦光束或大聚焦光束的后续宽高斯方式可代替高帽光束来进行清洗。
在一实施例中，多步骤激光划线工艺包括大块靶材层材料移除。首先，固态UV激光高斯光束用于切划晶圆表面，以移除遮罩层、钝化层和装置层达预定切口宽度。划线工艺可为利用多次通过的单一光束，在垂直激光划线方向(或沿着切割道宽度方向)的方向上，每一次通过与下一次通过重迭一定程度以达预定切口宽度，或为利用多个光束的单次通过来划线。在任一情况下，在一实施例中，划线工艺的第一方面用于完全移除测试图案特征。UV激光的波长可约在250纳米至400纳米的范围内，更特别是约在300纳米至380纳米的范围内。脉宽可约在1皮秒至50奈秒的范围内，更特别是约在5皮秒至50皮秒的范围内。此脉宽范围未必能完全消除脱层和碎裂，但至少可用来控制通过不穿过个别晶粒的密封环而产生的划线沟槽附近的脱层和碎裂。聚焦激光光点直径可约在20微米至75微米的范围内，更特别是约在25微米至50微米的范围内。
应理解要符合脉冲能量要求与飞秒激光是很困难的，因为通常需要较大激光光点。例如，若10微米光点需要2微焦耳(2μJ)，则用于50微米光点的等价脉冲能量为(50/10)^2X2μJ＝50μJ，以维持相同注量或强度。此比例对实行飞秒UV激光而言是很昂贵的，但对奈秒或皮秒UV激光而言就相当便宜又容易。在一实施例中，约10微米至20微米或更厚的遮罩层用于蚀刻厚晶圆。在一实施例中，激光的脉冲重复频率约在80千赫(kHz)至1兆赫(MHz)的范围内，特别是在100kHz至500kHz的范围内。
在上述第一激光划线操作的整个过程中，在一实施例中，已移除大部分的靶材材料而主要露出硅基板。然因多次通过或多个光束重迭所致，可能无法直接蚀刻沉积于开放基板表面的大量碎屑。另外，所形成的沟槽底表面可能很粗糙。
由于已知蚀刻在非常粗糙表面的表现有限，故现有等离子体蚀刻技术专注于具平坦表面的靶材材料。然不论表面形貌(例如不论表面是否平坦/平滑或粗糙)如何，以不同光点施行的蚀刻速率(方向性与等向性)是同质的。故当所形成的沟槽被蚀刻更深时，应维持粗糙表面形貌。但实际上，在一实施例中，对稍微粗糙的表面而言，蚀刻进行时会使表面变平滑。然对非常粗糙的表面而言，不同位置(凹槽或脊部)的蚀刻深度就不匹配。故在一实施例中，只要划线表面相对平滑又无碎屑，蚀刻就能十分干净。
故在一实施例中，大块靶材层材料移除后，于蚀刻前，进行划线沟槽清洗操作。在此一实施例中，应用高帽空间分布的固态UV激光光束(尺寸(指圆形高帽光束的直径或方形高帽光束的边长)约为在第一激光划线操作中打开的沟槽宽度的50％至75％的范围内)，以温和清洗及平坦化沟槽表面而移除碎屑。在单次通过中以大高帽光束清洗沟槽对后续等离子体蚀刻特性而言很重要。在此一实施例中，利用激光划线打开的沟槽需清洗得够干净，以达到一致干净的蚀刻通道。虽然单一激光划线操作(利用一或更多次通过)可产生合格沟槽用于清洗等离子体蚀刻，但在一实施例中，用于蚀刻工艺的激光划线分成两个阶段：阶段1包括利用激光剥离，大块移除靶材材料，以形成沟槽，阶段是针对利用激光剥离，清洗沟槽，以均匀一致地露出硅基板。后激光划线沟槽为不含金属、介电质和聚合物的新形成硅表面。然因利用多次通过/多个光束产生的切口宽度很宽，故可设想新产生通过与前一通过间的交叉污染是无法避免的。因此，在不大量熔化硅基板的情况下，只使用高斯光束要均匀清洗宽沟槽并不可行。在一实施例中，依可温和熔化最大硅表面的准则，将后续使用的高帽光束设为第一(高斯)步骤所使用平均注量的约25％-50％。
在一实例中，图3图示根据本发明一实施例的(a)高斯光束分布300与(b)高帽光束分布320的示意图，二者互相迭置于作图340。
在另一实例中，图4A至图4D图示根据本发明一实施例，多步骤激光光束剥离工艺中的代表性操作。参照图4A，水溶性遮罩402涂铺于晶圆404上。参照图4B，应用UV高斯光束供大块材料移除。在此实例中，利用三次通过406、408、410。三次通过可利用相同或不同光束来相继或同时进行。参照图4C，进行UV高帽光束沟槽清洗操作，以提供一元化沟槽412。参照图4D，进行等离子体蚀刻，以提供深沟槽414。虽未图示，但在光束通过与蚀刻工艺后，接着可洗去水溶性遮罩402。
在一实施例中，上述多步骤激光剥离工艺用于切割厚度大于约100微米的晶圆。优点可包括避免钻石锯切造成的背侧碎裂(例如在激光+锯切工艺中，背侧碎片的平均尺寸为约20微米，在纯锯切中，背侧碎片的平均尺寸为约40微米)。相较于激光加上锯切，以下等离子体蚀刻工艺(实例提供于后)能有更高的整体工艺产量。另外，可减少前侧缺陷(例如因机械切割产生的机械应力造成的碎裂传布)。采用奈秒或皮秒UV激光可剥离非常厚的遮罩层，由于此类激光即使以高频方式也会得到冗余的脉冲能量，故除聚亚酰胺层和晶圆上的其他层外，进行厚硅蚀刻工艺尚需厚遮罩层。
在一些实施例中，期望以单一扫描器于经单粒化的基板或晶圆的特定纵向位置形成多条线的部分。由于基板或晶圆可纵向移动通过划线装置，故在一实施例中，扫描装置可侧向引导各光束，而于各扫描装置的作用区内形成纬线的部分或片段。在一实施例中，每一刻划线实际上由一连串重迭刻划点组成，每一刻划点由引导至基板或晶圆上特定位置的激光脉冲形成。为形成连续线，点宜充分重迭，例如重迭面积约25％。出自各作用区的部分接着亦需重迭，以防止间隙。点间由分离作用区形成的重迭区域代表各扫描部分以蛇行方式开始。在此一实例中，当有x个区域时，若有x个扫描装置，则可通过使基板或晶圆单次通过装置而形成图案，此是因为每一扫描装置可形成x个重迭部分之一，故单次通过可形成连续线。然若扫描装置比形成区域所需数量还少(例如一个扫描装置)，或者作用区致使各扫描装置不能划线这些片段之一，则需使基板多次通过装置。
在一实施例中，各扫描装置根据基板或晶圆的多个纵向位置的每一个纵向位置的图案扫描。图案用于沿着纵向的纬向区，以于基板或晶圆第一次纵向通过装置时形成各刻划线的片段。接着使基板或晶圆以相反纵向通过时，利用图案，形成各线的第二片段。在一实施例中，图案是蛇行图案，以容许扫描装置就基板或晶圆的特定纵向位置形成多个线段。在一实例中，当基板或晶圆朝第一纵向行经装置时，第一扫描器制造图案。同一扫描器可利用把基板或晶圆接着导回朝相反纵向的图案，诸如此类，以于基板或晶圆上形成连续线。
应理解例如当基板或晶圆朝相反纵向移动而不划线时，可利用相同图案，朝同一方向进行划线。又，某些实施例可在各次通过之间，侧向移动基板或晶圆，其他实施例则可相对基板或晶圆侧向移动扫描器、激光、光学元件或其他部件。此类图案可配合一或多个扫描装置使用。
在许多实施例中，就一组线段进行纬度方向移动，接着使基板或晶圆纵向移动，然后进行另一纬度方向移动而形成另一组，诸如此类。在许多实施例中，基板或晶圆以恒定速率纵向移动，致使来回纬度方向移动在各次纬度方向通过之间需要不同的划线图案。这些实施例可产生替代图案。
然因纬度方向移动期间可就特定区域划线，故可使用计及此移动的图案。若对已部分划线时，一切都固定不动，则各位置可使用实质矩形图案。然在某些实施例中，移动相对连续，因为此方式可减少停止及开始等所引起的误差。当系统侧向移动时，简易矩形图案方式可能不会产生实质等距间隔又重迭的线部分。
因此，可使用考虑到此纬度方向移动的扫描图案。例如，就蛇行图案而言，若扫描装置相对基板或晶圆的位置是使纬度方向扫描期间无纵向移动，则扫描装置需计及图案的第二线段开始时，第一线段划线导致纬度方向位置改变的事实。在此一实施例中，各图案通过侧向偏移第二线段(和各后续线段)而计及此。可利用及校准纬度方向移动速度，以决定偏移量。纬度方向移动可能因扫描装置、激光装置、基板或晶圆或上述组合物的移动而起。当朝反向纬度方向移动时，图案需计及反向纬度方向移动，故线段间有反向偏移。
虽然蛇行图案可最小化扫描行经量，且在一些实施例中可稍微增进产量，但其他实施例采用总是朝同一纬度方向扫描的图案。例如，图案可补偿扫描器的侧向移动，例如朝第一方向。然在此一实例中，扫描图案可从左边移到右边作为此侧向移动而产生所谓的光栅图案。尽管扫描器在刻划线间可能需移动更多，然就特定侧向移动方向而言，朝同一方向划线，将不用计算扫描图案差异。例如，在蛇行图案中，第一线朝第一方向，第一方向和扫描器移动一样，故图案间距为第一距离。对下一线而言，若线朝与扫描器移动方向相反的方向形成，则需计算不同图案间距，以考量基板相对扫描器的不同方向(和相对速度变化)。为避免此类计算和校准，可使用光栅图案，光栅图案顺着(或逆着)扫描器移动方向形成刻划线。
另外，在一实施例中，由于扫描期间各扫描装置的作用区或扫描场正在移动，故划线图案小于扫描场整体尺寸且部分由移动速度决定。当扫描场相对基板或晶圆移到右边时，最后一个划线线段将始于扫描场后缘附近。对第一图案划线时，扫描场位置则在适当位置而伴随下一图案开始。为确保连续线，在一实施例中，各图案的线段末端应与任何相邻线段的线段重迭。在一实施例中，划线标记或划线点间的重迭量通常为约25％。然在线末端处，重迭量可更多，例如约50％，以计及点间定位误差，及确保不同线段边缝接结而形成连续线。
在一示例性实施例中，扫描场始于蛇行图案一端，并利用交替图案(例如A、B、A、B等)侧向移到右边，直到抵达该扫描装置于该划线位置的线末端为止。在线末端处，基板或晶圆纵向移动，以将扫描装置推进到下一划线位置，纬度方向移动是反向进行。在此方向上，使用相对图案(例如C、D、C、D等)，直到抵达在此方向上位于此划线位置的扫描线末端为止。由此可知，各扫描位置将产生一些划线线段和一些图案接结在一起而形成较长线段。本领域普通技术人员当明白所用适当数量。继续来回图案化，直到抵达划线区末端为止。
在一实施例中，参照流程图100的操作104，使用一系列激光脉冲。视待剥离层的复杂度而定，一系列单一脉冲可能未提供剥离效能最佳能量。然在单一脉冲期间输送较大强度会导致缺陷形成。反之，在一实施例中，一系列多重脉冲猝发用于剥离。
即使利用多步骤激光划线，使用飞秒基激光(例如对照皮秒基激光或奈秒基激光)可进一步最佳化经单粒化工艺的复杂层堆迭的剥离效能。故在一实施例中，以激光划线工艺图案化遮罩206包括使用具飞秒范围脉宽的激光。特定言之，具可见光光谱加上紫外线(UV)与红外线(IR)范围波长(总体为宽带光谱)的激光可用于提供飞秒基激光，即脉宽为飞秒等级(10-15秒)的激光。在一实施例中，剥离并非或实质不取决于波长，因此适合复杂膜，例如遮罩202、切割道207和也许半导体晶圆或基板204的一部分的膜。
图5图示根据本发明一实施例，使用飞秒范围的激光脉宽对照较长脉宽的作用。参照图5，对照较长脉宽(例如以皮秒处理通孔500B造成的破坏502B和以奈秒处理通孔500A造成的显著破坏502A)，使用飞秒范围的激光脉宽，可减轻或消除热破坏问题(例如以飞秒处理通孔500C乃最小化成无破坏502C)。如图5所示，消除或减轻通孔500C形成期间的破坏是因缺乏低能再耦合(如皮秒基激光剥离所见)或热平衡(如奈秒基激光剥离所见)所致。
激光参数选择(例如脉宽)对开发成功的激光划线与切割工艺而言至关重要，该工艺可使碎片、微裂和脱层减至最少，以达成干净的激光划线切割。激光划线切割越干净，用以最终晶粒单粒化的蚀刻工艺进行越平顺。在半导体装置晶圆中，通常有许多不同材料类型(例如导体、绝缘体、半导体)和厚度的功能层置于晶圆上。此类材料可包括有机材料(例如聚合物)、金属或无机介电质(例如二氧化硅和氮化硅)，但不以此为限。
置于晶圆或基板上的个别集成电路间的切割道可包括和集成电路本身类似或一样的层。例如，图6为根据本发明一实施例的材料堆迭截面图，材料堆迭可用于半导体晶圆或基板的切割道区域。
参照图6，切割道区域600包括硅基板顶部602、第一二氧化硅层604、第一蚀刻停止层606、第一低K介电层608(例如介电常数小于二氧化硅的介电常数4.0)、第二蚀刻停止层610、第二低K介电层612、第三蚀刻停止层614、无掺杂硅玻璃(USG)层616、第二二氧化硅层618和光阻层620，并具所示相关厚度。铜金属化层622置于第一与第三蚀刻停止层606、614间且穿过第二蚀刻停止层610。在一特定实施例中，第一、第二和第三蚀刻停止层606、610、614由氮化硅组成，低K介电层608、612由碳掺杂氧化硅材料组成。
在习知激光辐照(例如奈秒基或皮秒基激光辐照)下，切割道600的材料在光吸收和剥离机制方面的行为相当不同。例如，介电层(例如二氧化硅)在正常条件下对所有市售激光波长本质上是透明的。相较之下，金属、有机物(例如低K材料)和硅很容易耦合光子，特别是回应奈秒基或皮秒基激光辐照时。在一实施例中，多步骤激光划线工艺利用飞秒基激光划线工艺，在剥离低K材料层和铜层前，剥离二氧化硅层，以图案化二氧化硅层、低K材料层和铜层。
根据本发明一实施例，适合的飞秒基激光工艺特征在于高峰强度(辐照度)，此通常会造成各种材料的非线性交互作用。在此一实施例中，飞秒激光源的脉宽约在10飞秒至500飞秒的范围内，但较佳为在100飞秒至400飞秒的范围内。在一实施例中，飞秒激光源的波长约在1570纳米至200纳米的范围内，但较佳为在540纳米至250纳米的范围内。在一实施例中，激光和对应光学系统于工作表面提供约3微米至15微米范围内的焦点，但较佳为5微米至10微米的范围内。
可选择激光参数以获得益处和优势，例如在直接剥离无机介电质前，提供够大的激光强度来达成离子化无机介电质(例如二氧化硅)，及使下层破坏引起的脱层和碎片减至最少。又，可选择参数以利用精确控制的剥离宽度(例如切口宽度)和深度，提供工业应用有意义的工艺产量。如上所述，飞秒基激光远比皮秒基和奈秒基激光剥离工艺适合提供此优势。
然即使在飞秒基激光剥离光谱中，某些波长可能提供较其他波长佳的效能。
例如，在一实施例中，波长接近或为UV范围的飞秒基激光工艺提供比波长接近或为IR范围的飞秒基激光工艺还干净的剥离工艺。在此一特定实施例中，适合半导体晶圆或基板划线的飞秒基激光工艺是以波长约小于或等于540纳米的激光为基础。在此一特定实施例中，采用约小于或等于400飞秒的激光脉冲，激光波长约小于或等于540纳米。然在一替代实施例中，采用双激光波长(例如IR激光和UV激光的组合)。
参照流程图100的操作106和对应的图2C，经由图案化遮罩208的间隙210蚀刻半导体晶圆204，以单粒化集成电路206。根据本发明一实施例，如图2C所示，蚀刻半导体晶圆204包括通过蚀刻最初以多步骤激光划线工艺形成的沟槽212，以最终完全蚀穿半导体晶圆204。
在一实施例中，蚀刻半导体晶圆204包括利用等离子体蚀刻工艺。在一实施例中，采用穿硅通孔型蚀刻工艺。例如，在一特定实施例中，半导体晶圆204材料的蚀刻速率大于25微米/分钟。极高密度等离子体源可用于晶粒单粒化工艺的等离子体蚀刻部分。适于进行等离子体蚀刻工艺的处理腔室一例为取自美国加州Sunnyvale的应用材料公司的AppliedSilviaTM蚀刻系统。AppliedSilviaTM蚀刻系统结合电容与感应射频(RF)耦合，此比仅利用电容耦合更能独立控制离子密度和离子能量，即使有磁性增强改善亦然。此结合能有效使离子密度和离子能量去耦合，即使在很低的压力下，也可达到相当高的密度等离子体，又无可能有害的高DC偏压位准。此将造成异常宽广的工艺视窗。然可采用任何能蚀刻硅的等离子体蚀刻腔室。在一示例性实施例中，深硅蚀刻用于以比习知硅蚀刻速率快约40％的蚀刻速率蚀刻单晶硅基板或晶圆404，同时维持实质精确的轮廓控制和实际无扇形扭曲(scallop-free)的侧壁。在一特定实施例中，采用穿硅通孔型蚀刻工艺。蚀刻工艺是以反应气体产生的等离子体为基础，反应气体通常是氟基气体，例如SF6、C4F8、CHF3、XeF2或任何能以较快蚀刻速率蚀刻硅的其他反应气体。在一实施例中，如图2C所示，单粒化工艺后，移除遮罩层208。
故再次参照流程图100和图2A至图2C，晶圆切割的进行可利用多步骤激光划线工艺进行最初剥离，以剥穿遮罩层、通过晶圆切割道(包括金属化层)并部分进入硅基板。接着进行后续穿硅深等离子体蚀刻，以完成晶粒单粒化。根据本发明一实施例，用于切割的材料堆迭特例将参照图7A至图7D描述于后。
参照图7A，用于混合式激光剥离与等离子体蚀刻切割的材料堆迭包括遮罩层702、装置层704和基板706。遮罩层、装置层和基板置于晶粒附接膜708上，晶粒附接膜708固定于背衬带710。在一实施例中，遮罩层702是光阻层，例如上述遮罩202相关的光阻层。装置层704包括置于一或更多金属层(例如铜层)上的无机介电层(例如二氧化硅)和一或更多低K介电层(例如碳掺杂氧化物层)。装置层704亦包括设在集成电路间的切割道，切割道包括与集成电路相同或类似的层。基板706是大块单晶硅基板。
在一实施例中，在固定于晶粒附接膜708前，从背侧薄化大块单晶硅基板706。可以背侧研磨工艺进行薄化。在一实施例中，将大块单晶硅基板706薄化成约在50微米至100微米范围内的厚度。重要的是应注意在一实施例中，薄化是在激光剥离与等离子体蚀刻切割工艺前进行。在一实施例中，光阻层702的厚度为约5微米，装置层704的厚度约在2微米至3微米的范围内。在一实施例中，晶粒附接膜708(或任何能接合薄化或薄晶圆或基板和背衬带710的适当代替物)的厚度为约20微米。
参照图7B，以多步骤激光划线工艺712图案化遮罩702、装置层704和基板706的一部分，以于基板706中形成沟槽714。参照图7C，穿硅深等离子体蚀刻工艺716用于使沟槽714向下延伸到晶粒附接膜708而露出晶粒附接膜708的顶部，及单粒化硅基板706。在穿硅深等离子体蚀刻工艺716期间，光阻层702保护装置层704。
参照图7D，单粒化工艺可进一步包括图案化晶粒附接膜708而露出背衬带710的顶部，及单粒化晶粒附接膜708。在一实施例中，以激光工艺或蚀刻工艺单粒化晶粒附接膜。进一步实施例可包括随后自背衬带710移除基板706的单粒化部分(例如如同个别集成电路)。在一实施例中，单粒化晶粒附接膜708留在基板706的单粒化部分的背侧上。其他实施例可包括自装置层704移除遮罩光阻层702。在一替代实施例中，若基板706变得比约50微米薄，则激光剥离工艺712用于完全单粒化基板706，而不需使用附加等离子体工艺。
单粒化晶粒附接膜708后，在一实施例中，自装置层704移除遮罩光阻层702。在一实施例中，自背衬带710移除单粒化集成电路供封装用。在此一实施例中，图案化晶粒附接膜708留在各集成电路的背侧上且包含在最终封装内。然在另一实施例中，在单粒化工艺期间或之后，移除图案化晶粒附接膜708。
单一工艺工具可配置以进行混合式多步骤激光剥离与等离子体蚀刻单粒化工艺中的许多或所有操作。例如，图8为根据本发明一实施例，用于激光与等离子体切割晶圆或基板的工具布局的方块图。
参照图8，工艺工具800包括工厂界面(FI)802，工厂界面802具有数个负载锁定室804与之耦接。群集工具806耦接工厂界面802。群集工具806包括一或更多等离子体蚀刻腔室，例如等离子体蚀刻腔室808。激光划线设备810亦耦接至工厂界面802。在一实施例中，如图8所示，工艺工具800的整体占地面积为约3500毫米(3.5米)乘以约3800毫米(3.8米)。
在一实施例中，激光划线设备810容纳激光设备，激光设备配置以进行多步骤激光划线工艺。激光适于进行混合式激光与蚀刻单粒化工艺的激光剥离部分，例如上述激光剥离工艺。在一实施例中，激光划线设备810亦包括移动平台，移动平台配置以相对激光移动晶圆或基板(或平台的载具)。在一特定实施例中，如上所述，激光亦可移动。在一实施例中，如图8所示，激光划线设备810的整体占地面积为约2240毫米乘以约1270毫米。
在一实施例中，激光划线设备810包括功率衰减孔径，功率衰减孔径沿着各光束路径设置，以微调激光功率和光束尺寸。在一实施例中，衰减元件沿着各光束路径设置，以衰减光束部分、调整该部分的脉冲强度或力度(strength)。在一实施例中，光闸(shutter)沿着各光束路径设置，以控制光束部分的各脉冲的形状。
在一实施例中，一或更多等离子体蚀刻腔室808配置以经由图案化遮罩中的间隙蚀刻晶圆或基板，以单粒化数个集成电路。在此一实施例中，一或更多等离子体蚀刻腔室808配置以进行深硅蚀刻工艺。在一特定实施例中，一或更多等离子体蚀刻腔室808是取自美国加州Sunnyvale的应用材料公司的AppliedSilviaTM蚀刻系统。蚀刻腔室可特别设计用于深硅蚀刻，以制造位于单晶硅基板或晶圆上或内的单粒化集成电路。在一实施例中，等离子体蚀刻腔室808包括高密度等离子体源，以促进高硅蚀刻速率。在一实施例中，工艺工具800的群集工具806包括超过一个蚀刻腔室，以使单粒化或切割工艺达高制造产量。
工厂界面802可为适合的大气端口，以便在具有激光划线设备810的外侧制造设施和群集工具806之间相接。工厂界面802可包括具有手臂或叶片的机器人，以将晶圆(或工厂界面的载具)从储放单元(例如前开式晶圆盒)传送到群集工具806或激光划线设备810或二者。
群集工具806可包括其他适合执行单粒化方法中的功能的腔室。例如，在一实施例中，可包括沉积腔室812来代替附加蚀刻腔室。沉积腔室812可配置以在激光划线晶圆或基板前，沉积遮罩至晶圆或基板的装置层上或上方。在此一实施例中，沉积腔室812适于沉积光阻层。在另一实施例中，可包括湿润/干燥站814来代替附加蚀刻腔室。湿润/干燥站适于在基板或晶圆的激光划线与等离子体蚀刻单粒化工艺后，清洗残余物和破片，或移除遮罩。在一实施例中，亦包括测量站作为工艺工具800的部件。
本发明的实施例可提供作为计算机程序产品或软件，计算机程序产品可包括其中储存指令的机器可读取媒体，用以编程计算机系统(或其他电子装置)而进行根据本发明实施例的工艺。在一实施例中，计算机系统耦接结合图8所述的工艺工具800。机器可读取媒体包括任何用来储存或传递机器(例如计算机)可读取形式的信息的机构。例如，机器可读取(例如计算机可读取)媒体包括机器(例如计算机)可读取储存媒体(例如只读内存(ROM)、随机存取内存(RAM)、磁盘储存媒体、光学储存媒体、快闪内存装置等)、机器(例如计算机)可读取传输媒体(电子、光学、声音或其他形式的传播信号(例如红外线信号、数字信号等))等。
图9为计算机系统900的示例性形式的机器的示意图，计算机系统900可执行指令集，以促使机器进行本文所述任一或更多方法。在替代实施例中，机器可连接(例如网络联结)至局域网(LAN)、内联网、外联网或因特网中的其他机器。机器可由客户机－服务器网络环境中的服务器或客户机操作，或当作对等(或分布式)网络环境中的对等机器。机器可为个人计算机(PC)、平板PC、机上盒(STB)、个人数位助理(PDA)、手机、网路设备、伺服器、网路路由器、交换机或桥接器，或任何能(循序或按其他方式)执行指令集的机器，指令集指定机器执行动作。另外，虽然只图示单一机器，但「机器」一词亦应视同包括任何机器(例如计算机)的集合，这些机器个别或共同执行一组(或多组)指令，以进行本文所述任一或更多方法。
示例性计算机系统900包括处理器902、主内存904(例如只读内存(ROM)、快闪内存、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取内存(DRAM))、静态内存906(例如快闪内存、静态随机存取内存(SRAM)等)和次内存918(例如数据储存装置)，处理器902、内存904、906、918透过总线930互相通信连接。
处理器902代表一或更多通用处理装置，例如微处理器、中央处理单元等。更特别地，处理器902可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器或实施指令集组合的处理器。处理器902亦可为一或更多专用处理装置，例如专用集成电路(ASIC)、场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器902被配置以执行处理逻辑926，以进行本文所述操作。
计算机系统900可进一步包括网络接口装置908。计算机系统900亦可包括视频显示单元910(例如液晶显示器(LCD)、发光二极体显示器(LED)或阴极射线管(CRT))、字母数字输入装置912(例如键盘)、光标控制装置914(例如鼠标)和信号产生装置916(例如扬声器)。
次内存918可包括机器可存取储存媒体(或更特定言之为计算机可读取储存媒体)931，机器可存取储存媒体931上储存收录所述任一或更多方法或功能的一或更多组指令(例如软件922)。软件922亦可完全或至少部分常驻在主内存904及/或处理器902内，计算机系统900执行软件922时，主内存904和处理器902亦构成机器可读取储存媒体。软件922可进一步通过网络接口装置908在网络920上传送或接收。
虽然在一示例性实施例中，计算机可存取储存媒体931图示为单一媒体，但“机器可读取储存媒体”一词应视同包括单一媒体或多个媒体(例如集中式或分布式数据库及/或相关高速缓冲储存器和服务器)，用以储存一或更多组指令。“机器可读取储存媒体”一词亦应视同包括任何能储存或编码机器执行的指令集且使机器进行本发明的任一或更多方法的媒体。因此，“机器可读取储存媒体”一词宜视同包括固态内存和光学与磁性媒体，但不以此为限。
根据本发明一实施例，机器可存取储存媒体具有储存指令，用以促使数据处理系统进行切割具有数个集成电路的半导体晶圆的方法。方法包括形成遮罩于半导体晶圆上，遮罩由覆盖及保护集成电路的层组成。接着以多步骤激光划线工艺图案化遮罩，以提供具有间隙的图案化遮罩。露出集成电路间的半导体晶圆区域。接着经由图案化遮罩的间隙蚀刻半导体晶圆，以单粒化集成电路。
故揭示切割半导体晶圆的方法，每一晶圆具有数个集成电路。根据本发明一实施例，切割具有数个集成电路的半导体晶圆的方法包括形成遮罩于半导体晶圆上，遮罩由覆盖及保护集成电路的层组成。方法亦包括以多步骤激光划线工艺图案化遮罩，以提供具有间隙的图案化遮罩而露出集成电路间的半导体晶圆区域。方法亦包括经由图案化遮罩的间隙蚀刻半导体晶圆，以单粒化集成电路。在一实施例中，多步骤激光划线工艺包括利用两个或更多偏移、但重迭的高斯光束通来划线，随后利用重迭高斯光束通的高帽光束通来划线。

Claims (15)

1.一种切割半导体晶圆的方法，所述半导体晶圆包含数个集成电路，所述方法包含以下步骤：
形成遮罩于所述半导体晶圆上，所述遮罩包含覆盖及保护这些集成电路的层；
以多步骤激光划线工艺图案化所述遮罩，以提供具有多个间隙的图案化遮罩，而露出这些集成电路间所述半导体晶圆的多个区域，所述多步骤激光划线工艺包含以下步骤：
利用两个或更多个偏移、但重迭的高斯光束通来划线；及
随后，利用与这些高斯光束通重迭的高帽光束通来划线；及
经由所述图案化遮罩的间隙蚀刻所述半导体晶圆，以单粒化这些集成电路。
2.如权利要求1所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通是相继进行。
3.如权利要求1所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通是同时进行。
4.如权利要求1所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的波长约在300纳米至380纳米的范围内。
5.如权利要求1所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的脉宽约在5皮秒至50皮秒的范围内。
6.如权利要求1所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的激光光点直径约在25微米至50微米的范围内。
7.如权利要求1所述的方法，其特征在于，所述高帽光束通以这些高斯光束通的平均注量的约25％-50％进行。
8.如权利要求1所述的方法，其特征在于，形成所述遮罩于所述半导体晶圆上包含形成水溶性遮罩。
9.一种切割半导体晶圆的方法，所述半导体晶圆包含数个集成电路，所述方法包含以下步骤：
形成遮罩于所述半导体晶圆上，所述遮罩包含覆盖及保护这些集成电路的层；
以多步骤激光划线工艺图案化所述遮罩，以提供具有多个间隙的图案化遮罩，而露出这些集成电路间所述半导体晶圆的多个区域，所述多步骤激光划线工艺包含：
利用两个或更多个偏移、但重迭的高斯光束通来划线；及
随后，利用与这些偏移高斯光束通重迭的宽高斯光束通来划线；及
经由所述图案化遮罩的间隙蚀刻所述半导体晶圆，以单粒化这些集成电路。
10.如权利要求9所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通是相继进行。
11.如权利要求9所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通是同时进行。
12.如权利要求9所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的波长约在300纳米至380纳米的范围内。
13.如权利要求9所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的脉宽约在5皮秒至50皮秒的范围内。
14.如权利要求9所述的方法，其特征在于，所述两个或更多个偏移、但重迭的高斯光束通各利用一UV激光进行，所述UV激光的激光光点直径约在25微米至50微米的范围内。
15.如权利要求9所述的方法，其特征在于，形成所述遮罩于所述半导体晶圆上包含形成水溶性遮罩。
CN201380014729.8A 2012-04-10 2013-04-01 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割 Active CN104169040B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261622398P 2012-04-10 2012-04-10
US61/622,398 2012-04-10
US13/851,442 2013-03-27
US13/851,442 US8652940B2 (en) 2012-04-10 2013-03-27 Wafer dicing used hybrid multi-step laser scribing process with plasma etch
PCT/US2013/034841 WO2013154859A1 (en) 2012-04-10 2013-04-01 Wafer dicing using hybrid multi-step laser scribing process with plasma etch

Publications (2)

Publication Number Publication Date
CN104169040A CN104169040A (zh) 2014-11-26
CN104169040B true CN104169040B (zh) 2016-08-24

Family

ID=49292610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014729.8A Active CN104169040B (zh) 2012-04-10 2013-04-01 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割

Country Status (6)

Country Link
US (2) US8652940B2 (zh)
JP (1) JP2015519732A (zh)
KR (1) KR102024364B1 (zh)
CN (1) CN104169040B (zh)
TW (2) TWI494983B (zh)
WO (1) WO2013154859A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1663038A (zh) * 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
GB2511064A (en) 2013-02-21 2014-08-27 M Solv Ltd Method of forming electrode structure for capacitive touch sensor
GB2514084B (en) * 2013-02-21 2016-07-27 M-Solv Ltd Method of forming an electrode structure for capacitive touch sensor
US20150153622A1 (en) * 2013-12-03 2015-06-04 Sage Electrochromics, Inc. Methods for producing lower electrical isolation in electrochromic films
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
TWI664668B (zh) * 2014-10-13 2019-07-01 新加坡商聯測總部私人有限公司 用於單一化半導體晶圓之方法
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
US9817927B2 (en) * 2015-08-31 2017-11-14 Globalfoundries Inc. Hard mask etch and dielectric etch aware overlap for via and metal layers
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US20180130705A1 (en) * 2016-11-07 2018-05-10 Corning Incorporated Delayed Via Formation in Electronic Devices
JP6524558B2 (ja) * 2016-12-15 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10410924B2 (en) 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6935126B2 (ja) 2017-04-05 2021-09-15 株式会社ディスコ ウェーハのレーザ加工方法
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
CN110770881B (zh) * 2017-06-22 2023-09-26 应用材料公司 用于铜的图案化的等离子体蚀刻
JP7005281B2 (ja) * 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法
JP7085342B2 (ja) * 2017-12-20 2022-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10535561B2 (en) * 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7142236B2 (ja) * 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
CN109894725B (zh) * 2018-11-30 2021-11-02 全讯射频科技(无锡)有限公司 一种等离子切割实现超窄切割道的工艺
TWI689997B (zh) * 2019-01-18 2020-04-01 典琦科技股份有限公司 晶片封裝體的製造方法
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11232951B1 (en) * 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法
CN113953689A (zh) * 2021-12-16 2022-01-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620713A (zh) * 2001-10-01 2005-05-25 埃克赛尔技术有限公司 加工衬底,特别是半导体晶片
CN1826207A (zh) * 2003-07-18 2006-08-30 浜松光子学株式会社 激光加工方法、激光加工装置以及加工产品
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
CN1663038A (zh) 2002-04-19 2005-08-31 Xsil技术有限公司 激光加工
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620713A (zh) * 2001-10-01 2005-05-25 埃克赛尔技术有限公司 加工衬底,特别是半导体晶片
CN1826207A (zh) * 2003-07-18 2006-08-30 浜松光子学株式会社 激光加工方法、激光加工装置以及加工产品
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法

Also Published As

Publication number Publication date
US8846498B2 (en) 2014-09-30
TW201442094A (zh) 2014-11-01
WO2013154859A1 (en) 2013-10-17
US8652940B2 (en) 2014-02-18
TW201349322A (zh) 2013-12-01
KR20150005966A (ko) 2015-01-15
US20130267076A1 (en) 2013-10-10
JP2015519732A (ja) 2015-07-09
TWI494983B (zh) 2015-08-01
US20140120698A1 (en) 2014-05-01
KR102024364B1 (ko) 2019-09-23
CN104169040A (zh) 2014-11-26
TWI459458B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN104169040B (zh) 利用具有等离子体蚀刻的混合式多步骤激光划线工艺的晶圆切割
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
TWI488229B (zh) 使用基於飛秒之雷射及電漿蝕刻的晶圓切割方法及系統
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
CN103582943B (zh) 多步骤和非对称塑形的激光束划线
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
CN103650115A (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
KR20140039049A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
KR20200118912A (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
TW202115784A (zh) 利用主動聚焦雷射束雷射劃刻處理及電漿蝕刻處理的混合式晶圓切割方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant