JP2015519732A - プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング - Google Patents

プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング Download PDF

Info

Publication number
JP2015519732A
JP2015519732A JP2015505783A JP2015505783A JP2015519732A JP 2015519732 A JP2015519732 A JP 2015519732A JP 2015505783 A JP2015505783 A JP 2015505783A JP 2015505783 A JP2015505783 A JP 2015505783A JP 2015519732 A JP2015519732 A JP 2015519732A
Authority
JP
Japan
Prior art keywords
laser
semiconductor wafer
mask
gaussian beam
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015505783A
Other languages
English (en)
Inventor
ウェイ−シェング レイ
ウェイ−シェング レイ
ブラッド イートン
ブラッド イートン
マドハバ ラオ ヤラマンチリ
マドハバ ラオ ヤラマンチリ
サラブジート シン
サラブジート シン
アジャイ クマー
アジャイ クマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015519732A publication Critical patent/JP2015519732A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

各々が複数の集積回路を有する半導体ウェハをダイシングする方法が説明される。本方法は、半導体ウェハの上方にマスクを形成する工程を含む。マスクは、集積回路を覆い保護する層から成る。マスクは、ギャップを有するパターニングされたマスクを提供するために、マルチステップレーザスクライビングプロセスでパターニングされる。パターニングは、集積回路間の半導体ウェハの領域を露出させる。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。

Description

関連出願の相互参照
本出願は、２０１２年４月１０日に出願された米国特許仮出願第６１／６２２，３９８号の利益を主張し、その全内容は参照により本明細書に組み込まれる。
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
本発明の実施形態は、半導体ウェハ又は基板をダイシングする方法及びダイシングするための装置に関する。
一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い保護する層から成るマスクを半導体ウェハの上方に形成する工程を含む。本方法はまた、集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、マルチステップレーザスクライビングプロセスでマスクをパターニングする工程を含む。マルチステップレーザスクライビングプロセスは、オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、その後、ガウシアンビームパスに重なるトップハットビームパスでスクライビングする工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む。
別の一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い保護する層から成るマスクを半導体ウェハの上方に形成する工程を含む。本方法はまた、集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、マルチステップレーザスクライビングプロセスでマスクをパターニングする工程を含む。マルチステップレーザスクライビングプロセスは、オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、その後、ガウシアンビームパスに重なる幅広いガウシアンビームパスでスクライビングする工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む。
別の一実施形態では、複数の集積回路を有する半導体ウェハをダイシングする方法は、シリコン基板の上に配置された集積回路を覆い保護するマスク層をシリコン基板の上方に形成する工程を含む。集積回路は、低Ｋ材料層及び銅層の上方に配置された二酸化ケイ素層を含む。本方法はまた、集積回路間のシリコン基板の領域を露出させるギャップを有するパターニングされたマスク層を提供するために、マスク層、二酸化ケイ素層、低Ｋ材料層、及び銅層をマルチステップレーザスクライビングプロセスでパターニングする工程を含む。マルチステップレーザスクライビングプロセスは、オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、その後、ガウシアンビームパスに重なるトップハットビームパス又は幅広いガウシアンビームパスでスクライビングする工程を含む。本方法はまた、パターニングされたマスク層内のギャップを貫通してシリコン基板をエッチングし、これによって集積回路を個片化する工程を含む。
本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。 本発明の一実施形態に係る、図１のフローチャートの操作１０２に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０４に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、図１のフローチャートの操作１０６に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。 本発明の一実施形態に係る、（ａ）ガウシアンビームプロファイルと、（ｂ）トップハットビームプロファイルの概略図を示す。 〜 本発明の一実施形態に係る、マルチステップレーザビームアブレーションプロセスにおける代表的な操作を示す。 本発明の一実施形態に係る、フェムト秒範囲のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。 本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。 〜 本発明の一実施形態に係る、半導体ウェハをダイシングする方法における各種操作の断面図を示す。 本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。 本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
詳細な説明
各ウェハが複数の集積回路を上に有する半導体ウェハのダイシング方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、マルチステップレーザスクライビングのアプローチ、プラズマエッチング条件及び材料レジーム）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。
本明細書に記載される１以上の実施形態は、ウェハのマルチステップフェムト秒レーザスクライビングに向けられている。一実施形態では、レーザスクライビング＋プラズマエッチングのハイブリッドプロセスが用いられ、これによってウェハから集積回路（ＩＣ）チップを個片化する。他の実施形態は、ＭＥＭＳウェハのダイシングを含む。フェムト秒レーザスクライビング＋プラズマエッチングのハイブリッドプロセスのために、フェムト秒レーザが用いられ、これによってマスク層、有機・無機誘電体層、デバイス層及びエッチストップ層をきれいに除去することができる。その後、シリコン層を貫通してエッチングするためにプラズマが用いられ、これによってチップの個片化又はダイシングを達成することができる。ウェハの厚さが約１００ミクロン以下、特に約５０ミクロン以下であるとき、フェムト秒レーザベースの技術は、特有の利点を有することができる。約１５ミクロン以下のカーフ幅が求められる場合もまた、フェムト秒レーザベースの技術は、特有の利点を有することができる。
ＩＣメモリチップでは、メモリ容量が増加するにつれて、マルチチップ機能及び連続パッケージングの小型化は、極薄ウェハのダイシングを必要とする場合がある。ロジックデバイスチップ／プロセッサでは、主要な課題は、ＩＣの性能向上、低ｋ材料及び他の材料の採用にある。そのような場合におけるウェハの厚さの減少は、主要な推進力とはならない可能性があり、典型的には、約１００ミクロン〜７６０ミクロンの範囲内にあるウェハ厚が、主要な用途に用いられ、これによって十分なチップの集積度を確保する。プロセッサチップの設計者／チップメーカーは、テスト素子グループ（ＴＥＧ又はテストパターン）並びにアライメントパターンをウェハストリート内に配置する場合がある。一方、このようなテストパターンは、チップ個片化プロセス中において完全に除去することができる。他方、テストパターンの複雑さは、テストパターンの寸法が、比較的大きい、典型的にはウェハストリートに垂直な５０ミクロン〜１００ミクロンの範囲内のままであることに影響する可能性がある。このように、少なくともウェハの上面において約５０ミクロン〜１００ミクロンの範囲内のカーフ幅が、テストパターンを完全に除去するために必要とされる可能性がある。このように、ロジックデバイスウェハの個片化に対しては、主要な焦点は、層間剥離のない、効率的なダイシングプロセスを達成することである。
ダイヤモンドソー切断ベースの純粋に機械的なアプローチにおいて、更に、大幅な速度の低減（例えば、通常４０〜１００ｍｍ／秒から２〜３ｍｍ／秒へと低下）を伴った低ｋウェハのダイシングに適用された場合、機械的な応力に起因するチッピング及び層間剥離／亀裂の形成が、典型的には多くの低ｋウェハのダイシングで不可避となる。純粋なレーザアブレーションベースのダイシング技術は、スループットの向上、要求されるダイ強度及び側壁の表面粗さの維持、並びに要求されるスループットに対処するために高出力が使用されたときの層間剥離及びチッピングの可能性の低減において大きな課題に直面する。いくつかのハイブリッド技術は、レーザと従来のダイシングソーを組み合わせ、これによって低ｋウェハに対処する。まず、機械的なダイシングソーが貫通して切断するのが困難であるストリート内の上部パッシベーション及び金属構造を、レーザが貫通してスクライビングする。次に、ソー（鋸）が、実際のシリコン（Ｓｉ）基板を貫通して切断するために使用される。このようなハイブリッドプロセスは、非常に遅い可能性があり、典型的な機械的切断の問題が残っている。例えば、ダイヤモンドソーダイシングからの機械的応力に固有のウェハ裏面のチッピングが依然として残っている。
更に、低ｋ誘電体スタックに関連する、レーザで誘発される前面のチッピング及び層間剥離の緩和が試みられてきた。例えば、層間絶縁層及び金属層の剥離／層間剥離の伝播に対するバリアとして機能するシールリングを、各ダイを取り囲んで配置してきた。また、ダミー又はタイリングと呼ばれる正方形の形で一定の銅の密度（例えば、典型的には２０〜８０％）の銅グリッドが、アライメントパターン又はテストパターンが存在しないストリート内のパッシベーション層の下に追加される。このようなアプローチは、層間剥離及びチッピングを抑制するのを支援してきている。１００ミクロン以上の厚さのウェハについては、ダイシングされるとき、ダイアタッチフィルム（ＤＡＦ）無しで取り付けテープ上にウェハを直接配置するのに剛性が十分であり、これによってＤＡＦの切断プロセスは伴わないことが可能である。
本明細書に記載される実施形態は、特に、約１００ミクロン〜８００ミクロンの範囲内の、より具体的には、約１００ミクロン〜６００ミクロンの範囲内の厚さと、ウェハ前面で測定して約５０ミクロン〜２００ミクロンの範囲内の、より具体的には、約５０ミクロン〜１００ミクロン（例えば、ウェハ裏面から測定される対応する典型的なカーフ幅は、レーザ／ソーハイブリッドプロセスにおいて約３０〜５０ミクロン）の範囲内の許容可能なダイシングカーフ幅を有するプロセッサチップを有するＩＣウェハのダイシングアプリケーションに対処することができる。１以上の実施形態は、上述のようにウェハをダイシングするレーザスクライビング＋プラスプラズマエッチングのハイブリッドのアプローチに向けられている。
したがって、本発明の一態様では、マルチステップレーザスクライビングプロセスのプラズマエッチングプロセスとの組み合わせは、半導体ウェハをダイシングして個片化された集積回路とするために使用することができる。図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャート１００である。図２Ａ〜図２Ｃは、本発明の一実施形態に係る、フローチャート１００の操作に対応する、半導体ウェハをダイシングする方法を実施する間の、複数の集積回路を含む半導体ウェハの断面図を示す。
フローチャート１００の操作１０２及び対応する図２Ａを参照すると、マスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。マスク２０２は、半導体ウェハ２０４の表面上に形成された集積回路２０６を覆い、保護する層でできている。マスク２０２は、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、フォトレジスト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
一実施形態では、半導体ウェハ又は基板２０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板２０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ２０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板２０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）から構成される。
一実施形態では、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路２０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されてもよい。ストリート２０７を構成する材料は、集積回路２０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート２０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート２０７は、集積回路２０６の実際のデバイスと類似のテストデバイスを含む。
フローチャート１００の操作１０４及び対応する図２Ｂを参照すると、マスク２０２は、マルチステップレーザスクライビングプロセスでパターニングされ、これによって集積回路２０６間の半導体ウェハ又は基板２０４の領域を露出させるギャップ２１０を有するパターニングされたマスク２０８を提供する。このように、レーザスクライビングプロセスは、集積回路２０６間にもともと形成されていたストリート２０７の材料を除去するために使用される。本発明の一実施形態によると、マルチステップレーザスクライビングプロセスによってマスク２０２をパターニングする工程は、図２Ｂに示されるように、集積回路２０６間の半導体ウェハ２０４の領域内に部分的にトレンチ２１２を形成する工程を含む。
一実施形態では、マルチステップレーザスクライビングプロセスは、オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、その後、ガウシアンビームパスに重なるトップハットビームパスでスクライビングする工程を含む。このような一実施形態では、オフセットされてはいるが重なっている２以上のガウシアンビームパスが順次実行される。別のこのような一実施形態では、オフセットされてはいるが重なっている２以上のガウシアンビームパスが同時に実行される。代替の一実施形態では、その代わりに、オフセットされた最初のガウシアンパスとは異なるビーム径とパラメータセットの後続のガウシアンパスが、重なっているビームパスに続く。例えば、一実施形態では、適切に焦点を外したビーム又は大きな焦点を結んだビームを用いた後続の幅広いガウシアンのアプローチは、トップハットビームの代わりに、クリーニングのために使用することができる。
一実施形態では、マルチステップレーザスクライビングプロセスは、バルクのターゲット層材料の除去を含む。まず、ウェハ表面をスクライビングするために固体ＵＶレーザのガウシアンビームが使用され、これによってマスク層、パッシベーション層、デバイス層を所望のカーフ幅に除去する。スクライビングプロセスは、所望のカーフ幅を達成するためにレーザスクライビング方向に垂直な方向（又はストリート幅方向と一緒の方向）において、各パスが次のパスまである程度まで重なる複数のパスによる単一ビーム、又は複数のビームを介した単一パスのスクライビングであることが可能である。いずれの場合も、一実施形態では、スクライビングプロセスの第１の局面は、テストパターンの構造を完全に除去するために使用される。ＵＶレーザは、約２５０ナノメートル〜４００ナノメートルの範囲内、より具体的には、約３００ナノメートル〜３８０ナノメートルの範囲内の波長を有することができる。パルス幅は、約１ピコ秒〜５０ピコ秒の範囲内、より具体的には、約５ピコ秒〜５０ピコ秒の範囲内であることが可能である。このようなパルス幅の範囲は、必ずしも完全に層間剥離やチッピングを排除しないかもしれないが、少なくとも個別のダイのシールリングを貫通しないで生成されるスクライブされたトレンチ近傍の層間剥離やチッピングを制御するために使用することができる。集束レーザスポット径は、約２０ミクロン〜７５ミクロンの範囲内、より具体的には、約２５ミクロン〜５０ミクロンの範囲内であることが可能である。
なお、典型的にはより大きなレーザスポットが必要とされるので、フェムト秒レーザによってパルスエネルギー要件を満たすことは困難である場合があることを理解すべきである。例えば、１０ミクロンのスポットに対して２マイクロジュール（２μＪ）が必要とされる場合、同じフルエンス又は強度を維持するために、５０ミクロンのスポットに対する等価のパルスエネルギーは、（５０／１０）＾２×２μＪ＝５０μＪある。このような比例性は、フェムト秒ＵＶレーザで達成するには非常に高価となる可能性があるが、ナノ秒又はピコ秒ＵＶレーザに対しては、かなり安価で容易にすることができる。一実施形態では、約１０〜２０ミクロン又はより厚いマスク層が、厚いウェハをエッチングするために使用される。一実施形態では、レーザは、約８０ｋＨｚ〜１ＭＨｚの範囲内、特に、約１００ｋＨｚ〜５００ｋＨｚの範囲内のパルス繰り返し周波数を有する。
上述の第１のレーザスクライビング操作を通して、一実施形態では、ほとんどのターゲット材料を除去し、シリコン基板が主に露出する。しかしながら、複数のパス又は複数のビームの重なりのため、開いた基板表面上の大量の破片の堆積は、直接エッチング可能でない場合がある。更に、形成されたトレンチの底面は、非常に粗い可能性がある。
非常に粗い表面でのエッチング性能の理解は制限される場合があるので、既存のプラズマエッチング技術は、平らな面を有するターゲット材料に注目してきた。しかしながら、表面トポグラフィに関係なく（例えば、表面が平坦／滑らかか粗いかどうかに関係なく）、エッチング速度（等方性と等方性の両方）は、異なるスポットで一様とすることができる。こうして、形成されたトレンチがより深くエッチングされるように、粗い表面トポグラフィは、維持されるべきである。しかしながら実際には、一実施形態では、若干粗い表面のために、表面は、エッチングの進行に伴って平滑化される。しかしながら、非常に粗い表面では、別の場所（谷や尾根の位置）でのエッチング深さは一致しない場合がある。したがって、一実施形態では、スクライビングされた面が比較的滑らかで破片を含まない限り、良好で清浄なエッチングが達成される。
したがって、一実施形態では、バルクターゲット層材料の除去に続いて、スクライビングされたトレンチのクリーニング操作が、エッチングの前に実行される。このような一実施形態では、第１レーザスクライビング操作内で開けたトレンチ幅のおよそ５０〜７５％程度の範囲内の寸法（丸いトップハットビームの場合は直径、又は四角いトップハットビームの辺の長さ）をもつトップハットの空間的プロファイル形成された固体ＵＶレーザビームが、トレンチ表面をなだらかにクリーニングし平滑化するために適用され、これによって破片を除去する。単一パスの大きなトップハットビームによるトレンチのクリーニングは、後続のプラズマエッチング特性にとって重要であるかもしれない。このような一実施形態では、レーザスクライビングを介して開けられたトレンチは、常に清浄なエッチングされたチャネルを達成するために十分に清浄である必要がある。清浄なプラズマエッチングのための条件付きのトレンチは、レーザスクライビングの（１以上のパスによる）単一の操作で生成することができるが、一実施形態では、エッチングプロセス用のレーザスクライビングは、２つのフェーズに分割され、第１フェーズは、トレンチを形成するためにレーザアブレーションによりターゲット材料のバルク除去を含み、同時にフェーズは、シリコン基板をレーザアブレーションによって均一かつ一貫して露出させるためのトレンチクリーニングに向けられている。レーザスクライビング後のトレンチは、金属、誘電体、及びポリマーの無い状態のよいシリコン表面とすることが可能である。しかしながら、複数のパス／複数のビームを用いて生成された幅広いカーフ幅のために、新たに生成されたパスと前のパスとの間の相互汚染は避けられないことが考えられる。したがって、シリコン基板を著しく溶融することなく、幅広いトレンチを均一に清浄化するためにガウシアンビームのみを使用することは可能でないかもしれない。一実施形態では、その後に使用されるトップハットビームは、それが最大でシリコン表面を穏やかに溶かすことができるという指針によって、最初の（ガウシアン）工程で使用したビームの平均フルエンスのおよそ２５％〜５０％に設定される。
一例では、図３は、本発明の一実施形態に係る（ａ）ガウシアンビームプロファイル３００と、（ｂ）トップハットビームプロファイル３２０の概略図を示し、プロット３４０において互いに重ねて図示される。
別の一例では、図４Ａ〜図４Ｄは、本発明の一実施形態に係るマルチステップレーザビームアブレーションプロセスにおける代表的な操作を示している。図４Ａを参照すると、水溶性マスク４０２が、ウェハ４０４に塗布される。図４Ｂを参照すると、ＵＶガウシアンビームが、バルク材料除去のために印加される。この例では、３つのパス４０６、４０８及び４１０が使用され。３つのパスは、順次又は同時に、そして同じ又は異なるビームで実行されることができる。図４Ｃを参照すると、一体化されたトレンチ４１２を提供するために、ＵＶトップハットビームによるトレンチのクリーニング操作が実行される。図４Ｄを参照すると、ディープトレンチ４１４を提供するために、プラズマエッチングが実行される。図示していないが、ビームパス及びエッチングプロセスに続いて、その後、水溶性マスク４０２は、洗い流すことができる。
一実施形態では、上述したマルチステップレーザアブレーションプロセスは、約１００ミクロンより大きい厚さを有するウェハをダイシングするために使用される。利点は、さもなければダイヤモンドソーダイシングによって引き起こされる裏面のチッピングの回避を含むことができる（例えば、レーザ＋鋸のダイシングプロセスでの裏面チッピングの平均サイズは約２０μｍであるのに対し、純粋なソーダイシングでの裏面チッピングの平均サイズは約４０μｍである）。それに続くプラズマエッチングプロセス（その例が以下において提供される）は、レーザ＋ソーダイシングと比べて、より高い全体のプロセススループットを可能にすることができる。更に、前面の欠陥（例えば、機械的なダイシングによって生成された機械的応力によるチッピングの伝搬）を低減することができる。ナノ秒又はピコ秒ＵＶレーザの採用は、そのようなレーザにおいて高い周波数でさえ豊富なパルスエネルギーが利用可能であるので、ウェハ上のポリイミド層及び他の層に加えて、厚いシリコンエッチングプロセスを実行するために必要となる可能性のある非常に厚いマスク層のアブレーションを可能にすることができる。
いくつかの実施形態では、個片化を受けている基板又はウェハの特定の長手方向の位置において、単一のスキャナで複数のラインの一部を形成することが望ましい。基板又はウェハは、スクライビング装置を長手方向に通過して移動することができるので、一実施形態では、スキャナ装置は、各ビームを横方向へ向け、これによって各スキャナ装置のアクティブな領域内の横線（緯度線）の部分又はセグメントを形成する。一実施形態では、各スクライブラインは、実際に一連の重複するスクライブドットで形成されており、各々のドットは基板又はウェハ上の特定の位置に向けられたレーザパルスによって形成される。連続ラインを形成するために、ドットは十分に（例えば、面積で約２５％）重複することができる。各アクティブ領域からの部分は、その後もギャップを防ぐために、重複しなければならない。別個のアクティブ領域によって形成されるドット間の重複領域は、蛇行アプローチにおいて、各走査部分の先頭を表すことができる。ｘ領域が存在する一例では、ｘ走査装置がある場合、各走査装置は、ｘ重複部の一方を形成することができ、こうして連続ラインが単一ライン上に形成できるので、装置を介して基板又はウェハの単一パスを介してパターンを形成することができる。しかしながら、領域の数を形成するのに必要な数よりも少ない走査装置（例えば、１つの走査装置）であるか、又はアクティブ領域は、各走査装置がこれらのセグメントのうちの１つをスクライブすることができないならば、基板は、装置を介して複数のパスを作らなければならないかもしれない。
一実施形態では、各走査装置は、基板又はウェハの複数の長手方向の位置のそれぞれにおけるパターンに応じて走査する。パターンは、装置を介して基板又はウェハの第１の長手方向のパス内のスクライブラインのそれぞれのセグメントを形成するために、長手方向に沿った横領域のために使用される。各ラインの第２のセグメントは、その後、基板又はウェハの長手方向反対のパスのパターンを用いて形成される。パターンは、一実施形態では、基板又はウェハの所与の長手方向の位置に対して走査装置によって複数の線分を形成可能にする蛇行パターンである。一実施例では、基板又はウェハは、第１の長手方向に装置を通って移動しながら、パターンは第１のスキャナによって作られる。その同一のスキャナは、基板又はウェハ上に順次ラインを形成するために、基板又はウェハがその後長手方向反対に戻って向けられるときなどのパターンを利用することができる。
なお、スクライビングは、例えば、基板又はウェハが長手方向反対に移動する場合にスクライビングを起こさない場合などは、同じ方向に同じパターンを用いて実行することができると理解すべきである。また、特定の実施形態は、基板又はウェハをパス間で横方向移動させることができ、一方他の実施形態では、スキャナ、レーザ、光学素子、又は他の構成要素を基板又はウェハに対して横方向に移動させることができる。このようなパターンは、１つ又は複数の走査装置と共に使用することができる。
多くの実施形態では、横移動は、線分の集合に対して起こり、その後、基板又はウェハは長手方向に移動され、その後、別の横移動が別の集合を形成するために起こる。多くの実施形態では、基板又はウェハは、前後の横移動が横方向のパス間で異なるスクライビングパターンを必要とするように、一定の速度で長手方向に移動する。これらの実施形態は、パターンを交互に生ずることができる。
しかしながら、特定の領域に対するスクライビングは、横運動の間に起こることができるので、この運動を考慮に入れたパターンを使用することができる。一部分をスクライビングするときにすべてが静止している場合、実質的に矩形のパターンを各位置で使用することができる。しかしながら、特定の実施形態では、このアプローチは停止・開始に起因する誤差等を最小化するので、動作は比較的連続的である。システムが横方向に移動しているとき、単純な矩形パターンのアプローチは、実質的に等間隔で重複するライン部を生じないかもしれない。
したがって、この横運動を考慮に入れた走査パターンを使用することができる。例えば、蛇行パターンに対して、もしも基板又はウェハに対する走査装置の位置が、横走査中に長手方向の移動が存在しないようなものである場合、走査装置は、パターンの第２の線分を開始するとき、第１の線分のスクライビング以来、横方向の位置が変更されたという事実を考慮しなければならない。このような一実施形態では、各パターンが第２の線分（及び後続の各線分）を横方向にオフセットすることによって、これを考慮に入れる。オフセットは、横移動の速度によって決定され、較正することができる。横方向の動きは、走査装置、レーザ装置、基板又はウェハ、又はそれらの組み合わせの動きに起因する可能性がある。横方向の動きが反対方向にあるとき、パターンは反対方向の横の動きを考慮する必要があり、したがって、逆方向の線分間のオフセットを有することができる。
蛇行パターンは、走査移動量を最小限に抑えることができ、いくつかの実施形態では、スループットをわずかに向上させるかもしれないが、他の実施形態は、常に同じ横方向に走査するパターンを利用する。例えば、パターンは、スキャナの横方向の動き（例えば、第１方向）を補償することができる。しかしながら、そのような例では、走査パターンは、この横方向の移動に対して左から右へと移動することができ、これによって本明細書内でラスタパターンと呼ばれるものを生成する。スクライブライン間では、スキャナのより多くの動作が必要とされるかもしれないが、走査パターンの差を計算する必要がないように、スクライビングは、横方向の動きの所与の方向に対して同じ方向である。例えば、蛇行パターンにおいて、最初のラインは、スキャナの動きと同じである第１方向になるので、パターンの間隔は、第１距離となる。次のラインに対して、ラインの生成がスキャナの移動方向に対して逆方向になった場合、スキャナに対する基板の異なる方向（及び相対速度の変化）を考慮に入れた異なるパターンの間隔を算出する必要があるかもしれない。このような計算及び校正を回避するために、スキャナの動きの方向（又は逆の方向）でスクライブラインを形成するラスタパターンを使用することができる。
更に、一実施形態では、各走査装置のアクティブ領域又は走査フィールドは、走査中に移動しているので、スクライブされるパターンは、走査フィールドの全体サイズよりも小さく、動作速度によって部分的に決定することができる。走査フィールドが基板又はウェハに対して右に移動するとき、スクライブされる最後の線分は、走査フィールドの後端部付近で開始するだろう。最初のパターンがスクライブされるとき、走査フィールドの位置は、次のパターンで開始する位置にある。連続的なラインを確保するために、各パターンの線分の端部は、一実施形態では、任意の隣接する線分の線分と重なるべきである。一実施形態では、スクライブマーク又はスクライブドット間の重なりは、典型的には約２５％程度である。しかしながら、ラインの端部では、スポット間の位置決め誤差を考慮し、種々の線分の縫合を確実にして連続ラインを形成するために、重なりはより大きく（例えば、約５０％のオーダーに）することができる。
例示的な一実施形態では、走査フィールドは、蛇行パターンの一端で始まり、そのスクライビング位置でその走査装置にとってのラインの終わりに達するまで、交互のパターン（例えば、Ａ、Ｂ、Ａ、Ｂなど）を用いて右へ横方向に移動する。ラインの終わりでは、基板又はウェハは、次のスクライビング位置へ走査装置を前進させるために長手方向に移動され、横移動が反対方向に生じる。この方向では、このスクライブ位置におけるこの方向の走査ラインの終わりに達するまで、対向パターン（例えば、Ｃ、Ｄ、Ｃ、Ｄなど）が使用される。図から分かるように、各走査位置は、スクライビングされる多数の線分及び共に縫合された多数のパターンをもたらし、これによってより長い線分を形成する。当業者には明らかであるように、適切な数を使用することができる。スクライブ領域の端に到達するまで、前後のパターニングが継続される。
一実施形態では、レーザパルスの列は、フローチャート１００の操作１０４を参照して使用することができる。アブレーション加工される層の複雑さに応じて、単一パルスの列は、アブレーション性能に対して最適なエネルギーを提供しないかもしれない。しかしながら、単一パルスの持続時間内により大きな強度を提供することは、欠陥形成につながる可能性がある。その代わりに、一実施形態では、複数のパルスバーストの列が、アブレーション加工のために使用される。
マルチステップレーザスクライビングを用いる場合でさえ、フェムト秒ベースのレーザの使用は（例えば、ピコ系ベースのレーザ又はナノ秒ベースのレーザと比較して）、個片化プロセスを行う複雑な層スタックのアブレーション性能を更に最適化するために使用することができる。このように、一実施形態では、レーザスクライビングプロセスでマスク２０６をパターニングする工程は、フェムト秒範囲内のパルス幅を有するレーザを使用することを含む。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）範囲内の波長（合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク２０２、ストリート２０７、及びひょっとすると半導体ウェハ又は基板２０４の一部の膜）に適している。
図５は、本発明の一実施形態に係る、フェムト秒範囲内のレーザパルス幅とより長いパルス幅を使用した場合の効果の比較を示す。図５を参照すると、フェムト秒範囲内のパルス幅を有するレーザを用いることによって、より長いパルス幅（例えば、ビア５００Ｂのピコ秒処理による損傷５０２Ｂ、及びビア５００Ａのナノ秒処理による顕著な損傷５０２Ａ）と比較して、熱損傷の問題が軽減又は取り除かれる（例えば、ビア５００Ｃのフェムト秒処理では僅かな損傷から損傷無し５０２Ｃ）。ビア５００Ｃの形成中の損傷の除去又は軽減は、図５に示されるように、（ピコ秒ベースのレーザアブレーションに対して見られるような）低エネルギー再結合又は（ナノ秒ベースのレーザアブレーションに対して見られるような）熱平衡の欠如に起因する可能性がある。
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。
図６を参照すると、ストリート領域６００は、シリコン基板の上部６０２、第１二酸化ケイ素層６０４、第１エッチストップ層６０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層６０８、第２エッチストップ層６１０、第２低Ｋ誘電体層６１２、第３エッチストップ層６１４、非ドープシリカガラス（ＵＳＧ）層６１６、第２二酸化ケイ素層６１８、及びフォトレジスト６２０の層を、図示の相対的な厚さで含む。銅メタライゼーション６２２は、第１及び第３のエッチストップ層６０６及び６１４の間に、第２エッチストップ層６１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層６０６、６１０、６１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層６０８及び６１２は、炭素ドープ酸化シリコン材料で構成される。
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート６００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。一実施形態では、マルチステップレーザスクライビングプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、フェムト秒ベースのレーザスクライビングプロセスで、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用される。
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及びチッピングを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。
しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
フローチャート１００の操作１０６及び対応する図２Ｃを参照すると、半導体ウェハ２０４は、パターニングされたマスク２０８内のギャップ２１０を貫通してエッチングされ、これによって個片化された集積回路２０６を形成する。本発明の一実施形態によると、半導体ウェハ２０４をエッチングする工程は、マルチステップレーザスクライビングプロセスによって初めに形成されたトレンチ２１２をエッチングすることによって、図２Ｃに示されるように、最終的に、半導体ウェハ２０４を完全に貫通してエッチングする工程を含む。
一実施形態では、半導体ウェハ２０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ２０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ２０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。一実施形態では、図２Ｃに示されるように、マスク層２０８は、個片化プロセス後に除去される。
したがって、フローチャート１００及び図２Ａ〜図２Ｃを再び参照すると、ウェハのダイシングは、マスク層を貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内へアブレーション加工するマルチステップレーザスクライビングプロセスを用いた最初のアブレーションによって実行することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図７Ａ〜図７Ｆに関連して後述される。
図７Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシング用の材料スタックは、マスク層７０２、デバイス層７０４、及び基板７０６を含む。マスク層、デバイス層、及び基板は、バッキングテープ７１０に貼り付けられたダイアタッチフィルム７０８の上方に配置される。一実施形態では、マスク層７０２は、マスク２０２に関連して上述したフォトレジスト層などのフォトレジスト層である。デバイス層７０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層７０４はまた、集積回路間に配置され、集積回路と同一又は類似の層を含むストリートを含むことができる。一実施形態では、基板７０６は、バルクの単結晶シリコン基板である。
一実施形態では、バルクの単結晶シリコン基板７０６は、ダイアタッチフィルム７０８に貼り付けられる前に、裏側から薄化される。薄化は、裏面研削プロセスによって実行することができる。一実施形態では、バルクの単結晶シリコン基板７０６が、約５０〜１００ミクロンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーション・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要である。一実施形態では、フォトレジスト層７０２は、約５ミクロンの厚さを有し、デバイス層７０４は、約２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイアタッチフィルム７０８（又は薄化された又は薄いウェハ又は基板をバッキングテープ７１０に接着可能な任意の適した代替物）は、約２０ミクロンの厚さを有する。
図７Ｂを参照すると、マスク７０２、デバイス層７０４、及び基板７０６の一部が、マルチステップレーザスクライビングプロセス７１２によってパターニングされ、これによって基板７０６内にトレンチ７１４を形成する。図７Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス７１６が、ダイアタッチフィルム７０８の上部を露出させ、シリコン基板７０６を個片化するダイアタッチフィルム７０８までトレンチ７１４を拡張するために使用される。デバイス層７０４は、スルーシリコンディーププラズマエッチングプロセス７１６中に、フォトレジスト層７０２によって保護される。
図７Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム７０８をパターニングする工程と、バッキングテープ７１０の上部を露出させる工程と、ダイアタッチフィルム７０８を個片化する工程を更に含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスによって、又はエッチングプロセスによって個片化される。更なる実施形態は、続いてバッキングテープ７１０から（例えば、個々の集積回路として）基板７０６の個片化された部分を除去する工程を含むことができる。一実施形態では、個片化されたダイアタッチフィルム７０８は、基板７０６の個片化された部分の背面側に保持される。他の実施形態は、デバイス層７０４からマスキングフォトレジスト層７０２を除去する工程を含むことができる。代替の一実施形態では、基板７０６が約５０ミクロンよりも薄い場合は、レーザアブレーションプロセス７１２を使用して、追加のプラズマ処理を用いることなく、基板７０６を完全に個片化する。
ダイアタッチフィルム７０８の個片化に続いて、一実施形態では、マスキングフォトレジスト層７０２がデバイス層７０４から除去される。一実施形態では、個片化された集積回路がパッケージングのためにバッキングテープ７１０から除去される。このような一実施形態では、パターニングされたダイアタッチフィルム７０８は、各集積回路の裏面に保持され、最終パッケージに含まれる。しかしながら、別の一実施形態では、パターニングされたダイアタッチフィルム７０８は、個片化プロセスの間又は後に除去される。
単一のプロセスツールは、ハイブリッドマルチステップレーザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実行するように構成することができる。例えば、図８は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
図８を参照すると、プロセスツール８００は、複数のロードロック８０４が結合されたファクトリインタフェース８０２（ＦＩ）を含む。クラスタツール８０６は、ファクトリインタフェース８０２に結合される。クラスタツール８０６は、１以上のプラズマエッチングチャンバ（例えば、プラズマエッチングチャンバ８０８）を含む。レーザスクライブ装置８１０もまた、ファクトリインタフェース８０２に結合される。プロセスツール８００全体の設置面積は、一実施形態では、図８に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
一実施形態では、レーザスクライブ装置８１０は、マルチステップレーザスクライビングプロセスを実行するように構成されたレーザ装置を収容する。レーザは、ハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している。一実施形態では、レーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置８１０に含まれる。上述のような特定の一実施形態では、レーザもまた、移動可能である。レーザスクライブ装置８１０全体の設置面積は、一実施形態では、図８に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
一実施形態では、レーザスクライブ装置８１０は、各ビーム経路に沿って配置された出力減衰開口部を含み、これによってレーザ出力及びビームサイズを細かく調整する。一実施形態では、減衰要素は、ビーム部分を減衰させるために、各ビーム経路に沿って配置され、その部分でパルスの強度又は強さを調整する。一実施形態では、シャッタが、ビーム部分の各パルスの形状を制御するために、各ビーム経路に沿って配置される。
一実施形態では、１以上のプラズマエッチングチャンバ８０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、１以上のプラズマエッチングチャンバ８０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、１以上のプラズマエッチングチャンバ８０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（商標名） Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ８０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバが、プロセスツール８００のクラスタツール８０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
ファクトリインタフェース８０２は、レーザスクライブ装置８１０を有する外部の製造施設とクラスタツール８０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリインタフェース８０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール８０６又はレーザスクライブ装置８１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
クラスタツール８０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ８１２が含まれる。堆積チャンバ８１２は、ウェハ又は基板のレーザスクライビングの前に、ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ８１２は、フォトレジスト層を堆積するのに適している。別の一実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション８１４が含まれる。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測ステーションもまた、プロセスツール８００の構成要素として含まれる。
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図８に関連して説明された処理ツール８００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
図９は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム９００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。
例示的なコンピュータシステム９００は、プロセッサ９０２、メインメモリ９０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ９１８（例えば、データ記憶装置）を含み、これらはバス９３０を介して互いに通信する。
プロセッサ９０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ９０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ９０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ９０２は、本明細書に記載の操作を実行するための処理ロジック９２６を実行するように構成される。
コンピュータシステム９００は更に、ネットワークインターフェースデバイス９０８を含むことができる。コンピュータシステム９００は、ビデオディスプレイユニット９１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置９１２（例えば、キーボード）、カーソル制御装置９１４（例えば、マウス）、及び信号生成装置９１６（例えば、スピーカ）も含むことができる。
二次メモリ９１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア９２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）９３１を含むことができる。ソフトウェア９２２はまた、コンピュータシステム９００、メインメモリ９０４及びプロセッサ９０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ９０４内及び／又はプロセッサ９０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア９２２は更に、ネットワークインターフェースデバイス９０８を介してネットワーク９２０上で送信又は受信されることができる。
マシンアクセス可能な記憶媒体９３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
本発明の一実施形態によれば、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。この方法は、集積回路を覆い、保護する層からなるマスクを、半導体ウェハの上に形成する工程を含む。その後、マスクは、マルチステップレーザスクライブプロセスによってパターニングされ、これによってギャップを有するパターニングされたマスクを提供する。半導体ウェハの領域は、集積回路間で露出される。その後、半導体ウェハは、パターニングされたマスク内のギャップを貫通してエッチングされ、これによって集積回路を個片化する。
このように、各ウェハが複数の集積回路を有する半導体ウェハをダイシングする方法が開示された。本発明の一実施形態によると、複数の集積回路を有する半導体ウェハをダイシングする方法は、集積回路を覆い、保護する層からなるマスクを半導体ウェハの上方に形成する工程を含む。本方法はまた、マルチステップレーザスクライビングプロセスでマスクをパターニングし、これによって集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供する工程を含む。本方法はまた、パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む。一実施形態では、マルチステップレーザスクライビングプロセスは、オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、その後、ガウシアンビームパスに重なるトップハットビームパスでスクライビングする工程を含む。

Claims (15)

  1. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    集積回路を覆い保護する層を含むマスクを半導体ウェハの上方に形成する工程と、
    集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、マルチステップレーザスクライビングプロセスでマスクをパターニングする工程であって、マルチステップレーザスクライビングプロセスは、
    オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、
    その後、ガウシアンビームパスに重なるトップハットビームパスでスクライビングする工程を含むパターニングする工程と、
    パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む方法。
  2. オフセットされてはいるが重なっている２以上のガウシアンビームパスは、順次実行される請求項１記載の方法。
  3. オフセットされてはいるが重なっている２以上のガウシアンビームパスは、同時に実行される請求項１記載の方法。
  4. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約３００〜３８０ｎｍの範囲内の波長を有するＵＶレーザを用いて実行される請求項１記載の方法。
  5. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約５〜５０ピコ秒の範囲内のパルス幅を有するＵＶレーザを用いて実行される請求項１記載の方法。
  6. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約２５〜５０ミクロンの範囲内のレーザスポット径を有するＵＶレーザを用いて実行される請求項１記載の方法。
  7. トップハットビームパスは、ガウシアンビームパスの平均フルエンスの約２５％〜５０％で実行される請求項１記載の方法。
  8. マスクを半導体ウェハの上方に形成する工程は、水溶性マスクを形成する工程を含む請求項１記載方法。
  9. 複数の集積回路を含む半導体ウェハをダイシングする方法であって、
    集積回路を覆い保護する層を含むマスクを半導体ウェハの上方に形成する工程と、
    集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、マルチステップレーザスクライビングプロセスでマスクをパターニングする工程であって、マルチステップレーザスクライビングプロセスは、
    オフセットされてはいるが重なっている２以上のガウシアンビームパスでスクライビングする工程と、
    その後、オフセットされたガウシアンビームパスに重なる幅広いガウシアンビームパスでスクライビングする工程を含むパターニングする工程と、
    パターニングされたマスク内のギャップを貫通して半導体ウェハをエッチングし、これによって集積回路を個片化する工程を含む方法。
  10. オフセットされてはいるが重なっている２以上のガウシアンビームパスは、順次実行される請求項９記載の方法。
  11. オフセットされてはいるが重なっている２以上のガウシアンビームパスは、同時に実行される請求項９記載の方法。
  12. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約３００〜３８０ｎｍの範囲内の波長を有するＵＶレーザを用いて実行される請求項９記載の方法。
  13. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約５〜５０ピコ秒の範囲内のパルス幅を有するＵＶレーザを用いて実行される請求項９記載の方法。
  14. オフセットされてはいるが重なっている２以上のガウシアンビームパスの各々は、約２５〜５０ミクロンの範囲内のレーザスポット径を有するＵＶレーザを用いて実行される請求項９記載の方法。
  15. マスクを半導体ウェハの上方に形成する工程は、水溶性マスクを形成する工程を含む請求項９記載方法。
JP2015505783A 2012-04-10 2013-04-01 プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング Pending JP2015519732A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261622398P 2012-04-10 2012-04-10
US61/622,398 2012-04-10
US13/851,442 US8652940B2 (en) 2012-04-10 2013-03-27 Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US13/851,442 2013-03-27
PCT/US2013/034841 WO2013154859A1 (en) 2012-04-10 2013-04-01 Wafer dicing using hybrid multi-step laser scribing process with plasma etch

Publications (1)

Publication Number Publication Date
JP2015519732A true JP2015519732A (ja) 2015-07-09

Family

ID=49292610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015505783A Pending JP2015519732A (ja) 2012-04-10 2013-04-01 プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング

Country Status (6)

Country Link
US (2) US8652940B2 (ja)
JP (1) JP2015519732A (ja)
KR (1) KR102024364B1 (ja)
CN (1) CN104169040B (ja)
TW (2) TWI494983B (ja)
WO (1) WO2013154859A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098411A (ja) * 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20190049468A (ko) * 2017-10-31 2019-05-09 가부시기가이샤 디스코 피가공물의 가공 방법
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2019110272A (ja) * 2017-12-20 2019-07-04 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10410924B2 (en) 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
JP2019175976A (ja) * 2018-03-28 2019-10-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20200118912A (ko) * 2018-03-12 2020-10-16 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60303371T2 (de) * 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
GB2514084B (en) * 2013-02-21 2016-07-27 M-Solv Ltd Method of forming an electrode structure for capacitive touch sensor
GB2511064A (en) 2013-02-21 2014-08-27 M Solv Ltd Method of forming electrode structure for capacitive touch sensor
US20150153622A1 (en) * 2013-12-03 2015-06-04 Sage Electrochromics, Inc. Methods for producing lower electrical isolation in electrochromic films
US9610543B2 (en) 2014-01-31 2017-04-04 Infineon Technologies Ag Method for simultaneous structuring and chip singulation
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US9570314B2 (en) * 2014-10-13 2017-02-14 UTAC Headquarters Pte. Ltd. Methods for singulating semiconductor wafer
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
DE102015100783A1 (de) 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
US9817927B2 (en) * 2015-08-31 2017-11-14 Globalfoundries Inc. Hard mask etch and dielectric etch aware overlap for via and metal layers
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US20180130705A1 (en) * 2016-11-07 2018-05-10 Corning Incorporated Delayed Via Formation in Electronic Devices
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6935126B2 (ja) 2017-04-05 2021-09-15 株式会社ディスコ ウェーハのレーザ加工方法
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
CN110770881B (zh) * 2017-06-22 2023-09-26 应用材料公司 用于铜的图案化的等离子体蚀刻
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
CN109894725B (zh) * 2018-11-30 2021-11-02 全讯射频科技(无锡)有限公司 一种等离子切割实现超窄切割道的工艺
TWI689997B (zh) * 2019-01-18 2020-04-01 典琦科技股份有限公司 晶片封裝體的製造方法
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11232951B1 (en) * 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US20220020705A1 (en) * 2020-07-20 2022-01-20 Western Digital Technologies, Inc. Semiconductor wafer thinned by stealth lasing
CN113953689A (zh) * 2021-12-16 2022-01-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆的切割方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
CN100369235C (zh) * 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040137700A1 (en) 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
DE60303371T2 (de) 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
KR101119387B1 (ko) 2003-07-18 2012-03-07 하마마츠 포토닉스 가부시키가이샤 절단방법
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
JP2022191302A (ja) * 2016-03-03 2022-12-27 アプライド マテリアルズ インコーポレイテッド 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
US11217536B2 (en) 2016-03-03 2022-01-04 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2018098411A (ja) * 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10410924B2 (en) 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
KR20190049468A (ko) * 2017-10-31 2019-05-09 가부시기가이샤 디스코 피가공물의 가공 방법
JP2019081194A (ja) * 2017-10-31 2019-05-30 株式会社ディスコ 被加工物の加工方法
KR102644401B1 (ko) * 2017-10-31 2024-03-06 가부시기가이샤 디스코 피가공물의 가공 방법
JP7005281B2 (ja) 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法
JP7085342B2 (ja) 2017-12-20 2022-06-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019110272A (ja) * 2017-12-20 2019-07-04 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2021515986A (ja) * 2018-03-12 2021-06-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
JP7109564B2 (ja) 2018-03-12 2022-07-29 アプライド マテリアルズ インコーポレイテッド マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
KR102476266B1 (ko) * 2018-03-12 2022-12-08 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
KR20200118912A (ko) * 2018-03-12 2020-10-16 어플라이드 머티어리얼스, 인코포레이티드 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7142236B2 (ja) 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11551974B2 (en) 2018-03-28 2023-01-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip using laser grooving and plasma-etching
JP2019175976A (ja) * 2018-03-28 2019-10-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7479243B2 (ja) 2020-08-14 2024-05-08 株式会社ディスコ チップの製造方法

Also Published As

Publication number Publication date
CN104169040A (zh) 2014-11-26
US8846498B2 (en) 2014-09-30
TWI494983B (zh) 2015-08-01
US20130267076A1 (en) 2013-10-10
KR20150005966A (ko) 2015-01-15
TW201442094A (zh) 2014-11-01
US8652940B2 (en) 2014-02-18
TW201349322A (zh) 2013-12-01
KR102024364B1 (ko) 2019-09-23
CN104169040B (zh) 2016-08-24
WO2013154859A1 (en) 2013-10-17
TWI459458B (zh) 2014-11-01
US20140120698A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
KR102024364B1 (ko) 플라즈마 에칭을 갖는 하이브리드 멀티-스텝 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
JP6081993B2 (ja) プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング
KR102273854B1 (ko) 펨토초-기반의 레이저를 이용한 웨이퍼 다이싱 및 플라즈마 식각
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP5926448B2 (ja) Ｕｖ反応性接着フィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8951819B2 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
JP2017199910A (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US20150028446A1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
KR20190012268A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング