JP2021515986A - マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ - Google Patents

マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ Download PDF

Info

Publication number
JP2021515986A
JP2021515986A JP2020546856A JP2020546856A JP2021515986A JP 2021515986 A JP2021515986 A JP 2021515986A JP 2020546856 A JP2020546856 A JP 2020546856A JP 2020546856 A JP2020546856 A JP 2020546856A JP 2021515986 A JP2021515986 A JP 2021515986A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
path
scribe
mask
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020546856A
Other languages
English (en)
Other versions
JP7109564B2 (ja
Inventor
ジョンネ パク，
ジョンネ パク，
ジェームス エス． パパヌ，
ジェームス エス． パパヌ，
アジャイ クマール，
アジャイ クマール，
ウェイ−ション レイ，
ウェイ−ション レイ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021515986A publication Critical patent/JP2021515986A/ja
Application granted granted Critical
Publication of JP7109564B2 publication Critical patent/JP7109564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/359—Working by laser beam, e.g. welding, cutting or boring for surface treatment by providing a line or line pattern, e.g. a dotted break initiation line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

半導体ウエハをダイシングする方法について説明する。一例では、上に集積回路を有する半導体ウエハをダイシングする方法は、半導体ウエハの上に、集積回路を覆い保護する層で構成されるマスクを形成することを含む。マスクは次に、集積回路間の半導体ウエハの領域を露出させる空隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスでパターニングされ、マルチパスレーザスクライビングプロセスは、第１のエッジスクライブパスに沿った第１のパスと、中心スクライブパスに沿った第２のパスと、第２のエッジスクライブパスに沿った第３のパスと、第２のエッジスクライブパスに沿った第４のパスと、中心スクライブパスに沿った第５のパスと、第１のエッジスクライブパスに沿った第６のパスとを含む。半導体ウエハは次に、集積回路を個片化するために、パターニングされたマスクの空隙を通してプラズマエッチングされる。【選択図】図１

Description

関連出願の相互参照
本出願は、２０１８年３月１２日出願の米国特許出願第１５／９１８，６７３号の優先権を主張するものであり、この出願の全内容が、本明細書で参照することにより本書に組み込まれる。
本開示の実施形態は、半導体処理の分野に関し、特に、各ウエハ上に複数の集積回路を有する半導体ウエハをダイシングする方法に関する。
半導体ウエハ処理では、集積回路はシリコン又は他の半導体材料で構成されるウエハ（基板とも称される）上に形成される。一般に、半導性、導電性、又は絶縁性の様々な材料の層が集積回路の形成に利用される。これらの材料が様々な周知のプロセスを使用してドープ、堆積、エッチングされて、集積回路が形成される。各ウエハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
集積回路形成プロセスに続いて、ウエハが「ダイシング」されて個々のダイに互いに分離され、パッケージングされる、又はより大きな回路内でパッケージされていない形で使用される。ウエハダイシングに使用される２つの主な技術は、スクライビングと鋸切断（ｓａｗｉｎｇ）である。スクライビングでは、ダイヤモンドチップスクライブを、事前に形成されたスクライブラインに沿ってウエハ表面を横切って移動させる。これらのスクライブラインは、ダイ間の空間に沿って延在する。これらの空間は、一般に「ストリート」と称される。ダイヤモンドスクライブにより、ストリートに沿ってウエハ表面に浅い傷が形成される。ローラ等で圧力をかけると、ウエハはスクライブラインに沿って分離する。ウエハの切れ目は、ウエハ基板の結晶格子構造に沿っている。スクライビングは、厚さが約１０ミル（１０００分の１インチ）以下のウエハに使用され得る。厚いウエハの場合、ダイシングには現在、鋸切断が推奨されている。
鋸切断では、高い毎分回転数で回転するダイヤモンドチップ鋸刃がウエハ表面に接触し、ウエハをストリートに沿って切断する。ウエハは、膜フレームに張られた接着膜等の支持部材に装着され、鋸が垂直と水平ストリートの両方に繰り返し適用される。スクライビング又は鋸切断の問題の１つは、欠け目（ｃｈｉｐ）とゴージ（ｇｏｕｇｅ）がダイの切断されたエッジに沿って形成され得ることである。更に、亀裂が生じてダイのエッジから基板に伝播し、集積回路が機能しなくなり得ることである。
結晶構造の＜１１０＞方向にスクライブできるのは正方形又は長方形ダイの片側だけであるため、欠け目と亀裂は特にスクライビングの問題である。
その結果、ダイの反対側を劈開すると、ギザギザの分離ラインが生じる。欠け目と亀裂のため、集積回路への損傷を防ぐ、例えば、欠け目と亀裂を実際の集積回路からある距離だけ離れたところに維持するために、ウエハ上のダイ間に追加の間隔が必要である。間隔要件の結果、標準サイズのウエハ上に形成できるダイの数が少なくなり、他の方法であれば回路に使用可能であるウエハの面積が無駄になる。鋸の使用により、半導体ウエハ上の面積の無駄が悪化する。鋸刃の厚さは約１５ミクロンである。このように、鋸によって生じた切断部を取り巻く亀裂やその他の損傷が集積回路に害を及ぼさないようにするために、３００から５００ミクロンで各ダイの回路を分離する必要がある。更に、切断後、各ダイは鋸切断プロセスから生じる粒子及び他の汚染物質を除去するためにかなりの洗浄を必要とする。
プラズマダイシングも使用されているが、これにも制限があり得る。例えば、プラズマダイシングの実装を妨げる１つの制限は、コストであり得る。レジストをパターニングするための標準的なリソグラフィ工程では、実装コストが法外に高くなり得る。プラズマダイシングの実装を妨げ得るもう１つの制限は、ストリートに沿ったダイシングでよく遭遇する金属（銅等）のプラズマ処理により、生産上の問題やスループットの制限が引き起こされ得ることである。
本開示の実施形態は、半導体ウエハをダイシングする方法及び装置を含む。
一実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法は、半導体ウエハの上に、集積回路を覆い保護する層で構成されるマスクを形成することを含む。マスクは次に、集積回路間の半導体ウエハの領域を露出させる空隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスでパターニングされ、マルチパスレーザスクライビングプロセスは、第１のエッジスクライブパスに沿った第１のパスと、中心スクライブパスに沿った第２のパスと、第２のエッジスクライブパスに沿った第３のパスと、第２のエッジスクライブパスに沿った第４のパスと、中心スクライブパスに沿った第５のパスと、第１のエッジスクライブパスに沿った第６のパスとを含む。半導体ウエハは次に、集積回路を個片化するために、パターニングされたマスクの空隙を通してプラズマエッチングされる。
別の実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法は、半導体ウエハの上に、集積回路を覆い保護する層で構成されるマスクを形成することを含む。マスクは次に、集積回路間の半導体ウエハの領域を露出させる空隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスでパターニングされ、マルチパスレーザスクライビングプロセスは、中心スクライブパスに沿った第１のパスと、第１のエッジスクライブパスに沿った第２のパスと、第２のエッジスクライブパスに沿った第３のパスと、第２のエッジスクライブパスに沿った第４のパスと、第１のエッジスクライブパスに沿った第５のパスと、中心スクライブパスに沿った第６のパスとを含む。半導体ウエハは次に、集積回路を個片化するために、パターニングされたマスクの空隙を通してプラズマエッチングされる。
別の実施形態では、複数の集積回路を有する半導体ウエハをダイシングするためのシステムは、ファクトリインターフェースを含む。本システムはまた、ファクトリインターフェースと連結され、第１のエッジスクライブパスに沿った複数のパス、中心スクライブパスに沿った複数のパス、及び第２のエッジスクライブパスに沿った複数のパスを含むマルチパスレーザスクライビングプロセスを提供するように構成されたレーザアセンブリを有するレーザスクライブ装置も含む。本システムはまた、ファクトリインターフェースに連結されたプラズマエッチングチャンバも含む。
本開示の一実施形態に係る、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図である。 本開示の一実施形態に係る、図１のフロー図の工程１０２に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 本開示の一実施形態に係る、図１のフロー図の工程１０４に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 本開示の一実施形態に係る、図１のフロー図の工程１０８に対応する、半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。 Ａ及びＢは、本開示の一実施形態に係る、それぞれ、スクライブが深い及び浅いマルチパスレーザスクライビングプロセスの第１のシーケンスを示す図である。 Ａ及びＢは、本開示の一実施形態に係る、それぞれ、スクライブが深い及び浅いマルチパスレーザスクライビングプロセスの第２のシーケンスを示す図である。 本開示の一実施形態に係る、複数のレーザスクライブパスの結果としてのトレンチプロファイルを示す図である。 本開示の一実施形態に係る、フェムト秒の範囲、ピコ秒の範囲、及びナノ秒の範囲のレーザパルス幅の使用の影響を示す図である。 本開示の一実施形態に係る、半導体ウエハ又は基板のストリート領域で使用され得る材料のスタックを示す断面図である。 Ａ及びＢは、本開示の一実施形態に係る、半導体ウエハをダイシングする方法の様々な工程を示す断面図である。 Ｃ及びＤは、本開示の一実施形態に係る、半導体ウエハをダイシングする方法の様々な工程を示す断面図である。 本開示の一実施形態に係る、ウエハ又は基板をレーザ及びプラズマダイシングするツールのレイアウトを示すブロック図である。 本開示の一実施形態に係る、例示のコンピュータシステムを示すブロック図である。
各ウエハ上に複数の集積回路を有する半導体ウエハをダイシングする方法を説明する。以下の説明には、本開示の実施形態を徹底して理解できるようにするために、マルチパスレーザスクライビングアプローチやプラズマエッチング条件や材料レジーム等、多くの具体的な詳細が記載される。本開示の実施形態は、これらの特定の詳細なしで実施され得ることが当業者には明らかであろう。他の例では、集積回路製造等の周知の態様は更に、本開示の実施形態を不必要に不明瞭にしないために、詳細には説明されない。更に、図面に示す様々な実施形態は例示的表現であり、必ずしも一定の縮尺で描かれていないことを理解されたい。
最初のレーザスクライブとそれに続くプラズマエッチングを含むハイブリッドウエハ又は基板ダイシングプロセスは、ダイ個片化のために実装され得る。レーザスクライブプロセスを使用して、マスク層、有機及び無機誘電体層、デバイス層をきれいに除去することができる。レーザエッチングプロセスはその後、ウエハ又は基板が露出するか、部分的にエッチングされれば、プロセスを終了することができる。次に、ダイシングプロセスのプラズマエッチング部分を利用して、スルーバルク（ｔｈｒｏｕｇｈ ｂｕｌｋ）単結晶シリコン等、ウエハ又は基板を一括バルクエッチングして、ダイ又はチップの個片化又はダイシングを得ることができる。より具体的には、１又は複数の実施形態は、例えばダイシング用途のためのマルチパスレーザスクライビングプロセスを実装することを対象とする。
本書に記載の１又は複数の実施形態は、ダイシング品質とスループットを向上させるために設計されたスクライビングシーケンスを使用したマルチパスレーザスクライビングプロセスを対象とする。パターン化レーザスクライビングによるハイブリッドウエハダイシングについて説明する。本書に記載の実施形態は、ウエハをダイシングするフェムト秒レーザスクライビングと、プラズマエッチングハイブリッド技術に実装され得る。レーザスクライビング／プラズマエッチングプロセスを使用することにより、プロセスの歩留とスループットの改善が達成され得る。レーザスクライビングプロセスで作成されたトレンチのプロファイルと清浄度は、次のプラズマエッチングプロセスに大きな影響を与え得る。本書に記載したように、パターン化スクライビングは、ダイ個片化のためのプラズマエッチングプロセスにおいて平底プロファイルを生成するように実装され得、プロセス品質の改善及び費用効果の利点を有する。
コンテキストを提供するために、ダイシングプロセスの歩留とスループットは、レーザスクライビングプロセス工程とプラズマエッチングプロセス工程の両方の品質と時間に依存し得る。エッチングプロセスを容易にするには、レーザスクライビングによって作成された平底トレンチプロファイルが好ましい場合がある。
平坦上部ビームプロファイルを生成する特殊な光学系を使用して、所望のトレンチプロファイルを形成することができるが、このような実装態様は、ビームプロファイル変換において大幅なレーザ出力損失の代価を支払うことに関連し得る。このような特殊な光学系を使用してデバイスの厚い層をスクライブするには、更に高いレーザ出力が必要になり得る。ただし、市販のフェムト秒レーザ源は、レーザ出力に関して限界があり得る。
本開示の一実施形態によれば、後続のプラズマエッチングプロセスの便宜上の所望のトレンチプロファイルを作成するのに、マルチパススクライビングプロセスにおいて、ガウスプロファイルのレーザビームが使用される。一実施形態では、レーザスクライビングのマルチパスは、設計されたシーケンスで実施される。レーザスクライビングのシーケンスを１つのパスから次のパスに変更することで、異なるトレンチプロファイルが実現され得る。更に、レーザスポットサイズとパス間の分離距離（ピッチ）を変更することは、トレンチ底部の粗さのより正確な制御に貢献し得る。実施形態は、非常に柔軟なアプローチを提供するように実装することができ、特定のデバイス層条件に従って所望のトレンチプロファイルを作成するように調整可能である。他の実施形態では、ガウスプロファイルのレーザビームプロセスの代わりに、平坦な上部を有するライン状レーザビームが使用可能である。
本書に記載のパターン化されたスクライビングアプローチには、スクライビングプロセス中に光学損失を低減する等の利点があり得る。レーザスクライブされるトレンチプロファイル制御に追加の光学系を使用しなくても、最初のビームパスからの反射、透過、散乱等による光学損失はない。実施形態は、簡単な構成を実現するために実装され得る。光学系の使用への依存度が低いため、光学系の構成が簡単なものになる。コストの節約が達成され得る。光学損失が低減することで、レーザビーム源の費用対効果の高い選択が更に可能になる。本書に記載のアプローチは、プロセス品質の向上と費用対効果を組み合わせた利点を有し得る。例えば、高出力のレーザ源を必要としない、大きな光学損失のないガウス型ビーム光学構成が実装され得る。本書に記載の実施形態は、マイクロ流体チャネル形成、ガイド形成等の光学機械加工用途にも適用可能である。
したがって、本開示の一態様では、マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスとの組み合わせを使用して、半導体ウエハを個片化された集積回路にダイシングすることができる。図１は、本開示の実施形態に係る、複数の集積回路を含む半導体ウエハをダイシングする方法の工程を表すフロー図である。図２Ａ〜図２Ｃは、本開示の一実施形態に係る、フロー図１００の工程に対応する半導体ウエハをダイシングする方法を実施中の複数の集積回路を含む半導体ウエハを示す断面図である。
フロー図１００の工程１０２及び対応する図２Ａを参照すると、マスク２０２は、半導体ウエハ又は基板２０４の上に形成される。マスク２０２は、半導体ウエハ２０４の表面上に形成された集積回路２０６を覆い保護する層から構成される。マスク２０２はまた、集積回路２０６のそれぞれの間に形成された介在するストリート２０７も覆う。
本開示の一実施形態によれば、マスク２０２を形成することは、フォトレジスト層又はＩラインパターニング層等であるがこれらに限定されない層を形成することを含む。例えば、フォトレジスト層等のポリマー層は、リソグラフィプロセスでの使用に別の方法で適した材料で構成され得る。一実施形態では、フォトレジスト層は、限定はしないが、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極端紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を含むフェノール樹脂マトリクス等のポジティブフォトレジスト材料で構成される。別の実施形態では、フォトレジスト層は、限定しないが、ポリ−シス−イソプレン及びポリ桂皮酸ビニル等のネガティブフォトレジスト材料で構成される。
別の実施形態では、マスク２０２を形成することは、プラズマ堆積プロセスで堆積される層を形成することを含む。例えば、上記のような一実施形態では、マスク２０２は、プラズマ堆積されたテフロン又はテフロン様（ポリマーＣＦ２）層で構成される。特定の実施形態では、ポリマーＣＦ２層は、ガスＣ４Ｆ８を伴うプラズマ堆積プロセスで堆積される。
別の実施形態では、マスク２０２を形成することは、水溶性マスク層を形成することを含む。一実施形態では、水溶性マスク層は、水性媒体に容易に溶解可能である。例えば、一実施形態では、水溶性マスク層は、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの１又は複数に可溶な材料で構成される。一実施形態では、水溶性マスク層は、例えば、摂氏約５０度〜１６０度の範囲で加熱等の加熱プロセスに暴露されてもその水溶性を維持する。例えば、一実施形態では、水溶性マスク層は、レーザ及びプラズマエッチング個片化プロセスで使用されるチャンバ条件への暴露後、水溶液に可溶である。
一実施形態では、水溶性マスク層は、限定しないが、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシド等の材料で構成される。特定の実施形態では、水溶性マスク層は、水溶液中で約１〜１５ミクロン／分、より具体的には約１．３ミクロン／分の範囲のエッチング速度を有する。
別の実施形態では、マスク２０２を形成することは、ＵＶ硬化性マスク層を形成することを含む。一実施形態では、マスク層は、ＵＶ硬化層の接着性を少なくとも約８０％低下させるＵＶ光に対する感受性を有する。上記のような一実施形態では、ＵＶ層は、ポリ塩化ビニル又はアクリルベースの材料から構成される。一実施形態では、ＵＶ硬化性層は、ＵＶ光に暴露されると弱くなる接着特性を有する材料又は材料のスタックから構成される。一実施形態では、ＵＶ硬化性接着膜は、約３６５ｎｍのＵＶ光に敏感である。上記のような一実施形態では、この感光度により、ＬＥＤ光を使用して硬化を実施することが可能になる。
一実施形態では、半導体ウエハ又は基板２０４は、製造プロセスに耐えるのに適した材料で構成され、その上に半導体処理層が適切に配置され得る。例えば、一実施形態では、半導体ウエハ又は基板２０４は、限定しないが、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウム等のグループＩＶベースの材料から構成される。特定の実施形態では、半導体ウエハ２０４を提供することは、単結晶シリコン基板を提供することを含む。特定の実施形態では、単結晶シリコン基板は、不純物原子でドープされる。別の実施形態では、半導体ウエハ又は基板２０４は、例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板等のＩＩＩ−Ｖ材料から構成される。
一実施形態では、半導体ウエハ又は基板２０４はその上又は内部に、集積回路２０６の一部として、半導体デバイスのアレイが配置されている。このような半導体デバイスの例は、メモリデバイス又はシリコン基板に製造され、誘電体層に包まれた相補型金属酸化物（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、デバイス又はトランジスタの上、及び周囲の誘電体層に形成され得、デバイス又はトランジスタを電気的に結合させて集積回路２０６を形成するのに使用され得る。ストリート２０７を構成する材料は、集積回路２０６を形成するのに使用される材料と同様又は同じであり得る。例えば、ストリート２０７は、誘電体材料、半導体材料、及びメタライゼーションの層から構成され得る。一実施形態では、ストリート２０７の１又は複数は、集積回路２０６の実際のデバイスと同様のテストデバイスを含む。
フロー図１００の工程１０４及び対応する図２Ｂを参照すると、マスク２０２は、マルチパスレーザスクライビングプロセスでパターニングされ、空隙２１０を有するパターニングされたマスク２０８が得られる。上記のような一実施形態では、マスク２０２は、マルチパスレーザスクライビングプロセスでパターニングされ、集積回路２０６間の半導体ウエハ又は基板２０４の領域を露出させる空隙２１０を有するパターニングされたマスク２０８が得られる。上記のような一実施形態では、レーザスクライビングプロセスを使用して、集積回路２０６間に最初に形成されたストリート２０７の材料を除去する。本開示の一実施形態によれば、マルチパスレーザスクライビングプロセスでマスク２０２をパターニングすることは、図２Ｂに示すように、集積回路２０６間の半導体ウエハ２０４の領域に部分的にトレンチ２１２を形成することを含む。
マルチパスレーザスクライビングプロセスでは、スクライブトレンチに実質的に平坦な底部を提供するために、任意の適切なシーケンスが伴い得る。２つの例示的な処理シーケンスを以下に説明するが、本書で考えられる実施形態の実装態様はそれほど限定されなくてよい。例示の数字及び矢印は、スクライビングの順序を定義するものである。スクライブトレンチの幅と深さを制御するために、パス間の分離の調整を変えることができることを理解されたい。
第１の例示的なスクライビングシーケンスにおいて、図３Ａ及び図３Ｂは、本開示の一実施形態に係る、深いスクライブ及び浅いスクライブのためのマルチパスレーザスクライビングプロセスの第１のシーケンスをそれぞれ示す図である。図３Ａ及び図３Ｂを参照すると、マルチパスレーザスクライビングプロセスは、第１のエッジスクライブパスに沿った第１のパス（１）、中心スクライブパスに沿った第２のパス（２）、第２のエッジスクライブパスに沿った第３のパス（３）、第２のエッジスクライブパスに沿った第４のパス（４）、中心スクライブパスに沿った第５のパス（５）、及び第１のエッジスクライブパスに沿った第６のパス（６）を含む。
第２の例示的なスクライビングシーケンスにおいて、図４Ａ及び図４Ｂは、本開示の一実施形態に係る、深いスクライブ及び浅いスクライブのためのマルチパスレーザスクライビングプロセスの第２のシーケンスをそれぞれ示す図である。図４Ａ及び図４Ｂを参照すると、マルチパスレーザスクライビングプロセスは、中心スクライブパスに沿った第１のパス（１）、第１のエッジスクライブパスに沿った第２のパス（２）、第２のエッジスクライブパスに沿った第３のパス（３）、第２のエッジスクライブパスに沿った第４のパス（４）、第１のエッジスクライブパスに沿った第５のパス（５）、及び中心スクライブパスに沿った第６のパス（６）を含む。
図３Ａ、図３Ｂ、図４Ａ及び図４Ｂを参照すると、一実施形態では、マルチパスレーザスクライビングプロセスはガウス型レーザビームに基づくものである。別の実施形態では、マルチパスレーザスクライビングプロセスは、平坦な上部を有するライン状のレーザビームに基づくものである。
一実施形態では、図３Ａ及び図４Ａを参照すると、マルチパスレーザスクライビングプロセスは、約１０ミクロンのスポットサイズを有するレーザビームを使用することを含み、第１のエッジスクライブパスの中心と中心スクライブパスの中心との間の間隔は約５ミクロンであり、中心スクライブパスの中心と第２のエッジスクライブパスの中心との間の間隔は約５ミクロンである。上記例は、パス間の重なりが比較的多く、スクライビングプロセスが比較的深いと言われ得る。上記の実施形態では、マルチパスレーザスクライビングプロセスにより、集積回路間の半導体ウエハの領域にトレンチが形成され、各トレンチは、約２０ミクロンの幅と５〜６ミクロンの範囲の深さを有する。
別の実施形態では、図３Ｂ及び図４Ｂを参照すると、マルチパスレーザスクライビングプロセスは、約１０ミクロンのスポットサイズを有するレーザビームを使用することを含み、第１のエッジスクライブパスの中心と中心スクライブパスの中心との間の間隔は約８ミクロンであり、中心スクライブパスの中心と第２のエッジスクライブパスの中心との間の間隔は約８ミクロンである。上記の例は、パス間の重なりが比較的少なく、スクライビングプロセスが比較的浅いと言われ得る。上記の一実施形態では、マルチパスレーザスクライビングプロセスにより、集積回路間の半導体ウエハの領域にトレンチが形成され、各トレンチは、２５〜３０ミクロンの範囲の幅と５ミクロン以下の深さを有する。
レーザスポットサイズを小さくすることにより、スクライブトレンチのより正確に制御された底部が得られ得ることを理解されたい。図５に、本開示の一実施形態に係る、複数のレーザスクライブパスの結果としてのトレンチプロファイルを示す。トレンチプロファイル（ａ）、（ｂ）、（ｃ）および（ｄ）は、それぞれ図３Ａ、図４Ａ、図３Ｂおよび図４Ｂのスクライブシーケンスに対応する。トレンチプロファイル（ａ）、（ｂ）、（ｃ）、及び（ｄ）のそれぞれの下部は、トレンチ底部の地形に対応する。
一実施形態では、フェムト秒ベースのレーザが、マルチパスレーザビームスクライビングプロセスの源として使用される。例えば、一実施形態では、可視スペクトルの波長に加えて紫外（ＵＶ）および赤外線（ＩＲ）範囲（合計で広帯域光スペクトル）の波長を有するレーザが、フェムト秒（１０−１５秒）の規模のパルス幅を有する、フェムト秒ベースのレーザパルスを提供するために使用される。一実施形態では、アブレーションは波長に依存しない、または本質的に依存しないので、マスク２０２、ストリート２０７、および場合によっては半導体ウエハまたは基板２０４の一部の膜などの複雑な膜に適している。
図６に、本開示の一実施形態に係る、フェムト秒範囲、ピコ秒範囲、およびナノ秒範囲のレーザパルス幅を使用することの効果を示す。図６を参照すると、フェムト秒範囲のレーザビームを使用することで、パルス幅が長い（たとえば、ビア６００Ａのナノ秒処理では損傷が大きい６０２Ａ）のに対し、熱損傷の問題が軽減または解消される（たとえば、ビア６００Ｃのフェムト秒処理で損傷が最小又はゼロになる６０２Ｃ）。図６に示すように、ビア６００Ｃ形成中の損傷の除去または軽減は、低エネルギー再結合（６００Ｂ／６０２Ｂのピコ秒ベースのレーザアブレーションで見られる）または熱平衡（ナノ秒ベースレーザアブレーションで見られる）のないことに起因する。
ビームプロファイルなどのレーザパラメータの選択は、きれいなレーザスクライブカットを達成するために、チッピング、微小亀裂、層間剥離を最小限に抑えるレーザスクライビングとダイシングプロセスを成功させるのに重要であり得る。レーザスクライブカットがきれいであるほど、最終的なダイ個片化のために実施され得るエッチングプロセスがスムーズになる。半導体デバイスウエハでは、通常、さまざまな材料タイプ（導体、絶縁体、半導体など）と厚さの多くの機能層がその上に配置される。上記材料には、ポリマーなどの有機材料、金属、または二酸化ケイ素や窒化ケイ素などの無機誘電体が含まれ得るが、これらに限定されない。
ウエハまたは基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様または同じ層を含み得る。例えば、図７に、本開示の一実施形態に係る、半導体ウエハまたは基板のストリート領域で使用され得る材料のスタックの断面図を示す。図７を参照すると、ストリート領域７００は、シリコン基板の上部７０２、第１の二酸化ケイ素層７０４、第１のエッチング停止層７０６、第１の低誘電率誘電体層７０８（例えば、比誘電率が二酸化ケイ素の比誘電率４．０未満）、第２のエッチング停止層７１０、第２の低誘電率誘電体層７１２、第３のエッチング停止層７１４、非ドープ石英ガラス（ＵＳＧ）層７１６、第２の二酸化ケイ素層７１８、および相対的な厚さが図示されたフォトレジスト７２０の層を含む。銅メタライゼーション７２２は、第１のエッチング停止層７０６と第３のエッチング停止層７１４との間に、かつ第２のエッチング停止層７１０を通して配置される。特定の実施形態では、第１のエッチング停止層７０６、第２のエッチング停止層７１０、および第３のエッチング停止層７１４は窒化ケイ素で構成され、低誘電率誘電体層７０８および７１２は炭素がドープされた酸化ケイ素材料で構成される。
従来のレーザ照射（ナノ秒ベースの照射など）の下では、ストリート７００の材料は、光吸収とアブレーションのメカニズムの点でまったく異なる作用を示す。例えば、二酸化ケイ素のような誘電体層は、通常の条件下ですべての市販のレーザ波長に対して本質的に透過的である。対照的に、金属、有機物（低誘電率材料など）、シリコンは、特にナノ秒ベースの照射に反応して、光子を非常に簡単に結合し得る。一実施形態では、ガウス形状のプロファイルまたはライン状のプロファイルのマルチパスレーザスクライビングプロセスを使用して、低誘電率材料の層および銅の層をアブレーションする前に二酸化ケイ素の層をアブレーションすることにより、二酸化ケイ素の層、低誘電率材料の層、及び銅の層をパターニングする。
レーザビームがフェムト秒ベースのレーザビームである場合、一実施形態では、適切なフェムト秒ベースのレーザプロセスは、通常、様々な材料において非線形相互作用をもたらす高いピーク強度（放射照度）を特徴とする。このような一実施形態では、フェムト秒レーザ源は、約１０フェムト秒から５００フェムト秒の範囲のパルス幅を有するが、好ましくは１００フェムト秒から４００フェムト秒の範囲である。一実施形態では、フェムト秒レーザ源は、約１５７０ナノメートルから２００ナノメートルの範囲の波長を有するが、好ましくは５４０ナノメートルから２５０ナノメートルの範囲である。一実施形態では、レーザおよび対応する光学システムは、約３ミクロンから１５ミクロンの範囲、好ましくは約５ミクロンから１０ミクロンの範囲または１０から１５ミクロンの間の作業面に焦点スポットを提供する。
一実施形態では、レーザ源は、約５００ｋＨｚから５ＭＨｚの範囲が好ましいが、約２００ｋＨｚから１０ＭＨｚの範囲のパルス繰返し率を有する。一実施形態では、レーザ源は、被削面において、約０．５ｕＪから１００ｕＪの範囲であるが、好ましくは約１ｕＪから５ｕＪの範囲のパルスエネルギーを送達する。一実施形態では、レーザスクライビングプロセスは、約５００ｍｍ／秒から５ｍ／秒の範囲の速度で、好ましくは約６００ｍｍ／秒から２ｍ／秒の範囲の速度でワークピース表面に沿って実行される。
スクライビングプロセスは、単一パスのみで、または複数パスで実行可能であるが、一実施形態では、好ましくは１〜２のパスで実行される。一実施形態では、ワークピースのスクライブ深さは、約５ミクロンから５０ミクロンの範囲の深さ、好ましくは約１０ミクロンから２０ミクロンの範囲の深さである。一実施形態では、生成されたレーザビームのカーフ幅は、約２ミクロンから１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定して、約６ミクロンから１０ミクロンの範囲であることが好ましい。
レーザパラメータは、無機誘電体（二酸化ケイ素など）のイオン化を達成し、無機誘電体を直接アブレーションする前に下層の損傷によって引き起こされる層間剥離とチッピングを最小限に抑えるのに十分高いレーザ強度を提供するなどの利益と利点を有するように選択され得る。また、パラメータは、アブレーションの幅（カーフ幅など）と深さが正確に制御された、産業用途に有意義なプロセススループットを提供するように選択され得る。一実施形態では、上記利点を得るには、ガウス形状プロファイルまたはライン状プロファイルのマルチパスレーザスクライビングプロセスが好適である。
ダイを個片化するために、マスクをパターニングするだけでなく、ウエハまたは基板を完全にスクライブするためにレーザスクライビングが使用される場合は、上記のレーザスクライビングの後にダイシングまたは個片化プロセスを停止できることを理解されたい。したがって、このような場合には、それ以上の個片化処理は必要ない。しかしながら、以下の実施形態は、完全な個片化においてレーザスクライビングのみが実施されるわけではない場合に考慮され得る。
ここで、フロー図１００のオプションの工程１０６を参照すると、中間マスク開口後洗浄工程が実施される。一実施形態では、マスク開口後洗浄工程は、プラズマベースの洗浄プロセスである。第１の例では、以下に説明するように、プラズマベースの洗浄プロセスは、間隙２１０によって露出した基板２０４の領域と反応する。反応性プラズマベースの洗浄プロセスの場合、反応性プラズマベースの洗浄工程が基板２０４にとって少なくとも多少のエッチング液効果があるため、洗浄プロセス自体が基板２０４にトレンチ２１２を形成または延長し得る。以下に説明するように、第２の異なる例では、プラズマベースの洗浄プロセスは、間隙２１０によって露出した基板２０４の領域に対して非反応性である。
第１の実施形態によれば、プラズマベースの洗浄プロセスは、洗浄プロセス中に露出領域が部分的にエッチングされるという点で、基板２０４の露出領域に反応する。そのような一実施形態では、Ａｒまたは別の非反応性ガス（または混合物）は、スクライブ開口部を洗浄するための高バイアスプラズマ処理においてＳＦ６と組み合わされる。高バイアス電力下で混合ガスＡｒ＋ＳＦ６を使用するプラズマ処理は、マスク開口領域に衝撃を与えてマスク開口領域の洗浄を達成するように実施される。反応性ブレークスループロセスでは、ＡｒとＳＦ６からの物理的衝撃と、ＳＦ６とＦイオンによる化学エッチングの両方が、マスク開口領域の洗浄に寄与する。このアプローチは、フォトレジストまたはプラズマ堆積テフロンマスク２０２に好適であり得、ブレークスルー処理により、マスクの厚さ減少がかなり均一になり、Ｓｉエッチングが穏やかになる。しかしながら、そのようなブレークスルーエッチングプロセスは、水溶性マスク材料には最適ではない場合がある。
第２の実施形態によれば、プラズマベースの洗浄プロセスは、洗浄プロセス中に露出領域がエッチングされないか、または無視できる程度にしかエッチングされないという点で、基板２０４の露出領域に対して非反応性である。そのような一実施形態では、非反応性ガスプラズマ洗浄のみが使用される。例えば、Ａｒまたは他の非反応性ガス（または混合物）を使用して、マスクの凝縮およびスクライブ開口部の洗浄の両方に高バイアスプラズマ処理が実施される。このアプローチは、水溶性マスクまたはより薄いプラズマ堆積テフロン２０２に好適であり得る。
別のそのような実施形態では、別個のマスク凝縮およびスクライブトレンチ洗浄工程が使用され、例えば、マスク凝縮のためにＡｒまたは非反応性ガス（または混合物）の高バイアスプラズマ処理が最初に実施され、次にレーザスクライブトレンチのＡｒ＋ＳＦ６プラズマ洗浄が実施される。この実施形態は、マスク材料が厚すぎるためにＡｒ洗浄がトレンチ洗浄に十分でない場合に適している場合がある。マスクが薄いほど洗浄効率は向上するが、マスクのエッチング速度は大幅に低く、後続のディープシリコンエッチングプロセスでの消費はほとんどない。さらに別のこのような実施形態では、（ａ）マスク凝縮のためのＡｒまたは非反応性ガス（または混合物）の高バイアスプラズマ処理、（ｂ）レーザスクライブトレンチのＡｒ＋ＳＦ６の高バイアスプラズマ洗浄、および（ｃ）マスク凝縮のためのＡｒまたは非反応性ガス（または混合物）の高バイアスプラズマ処理による３つの工程による洗浄が実施される。本開示の別の実施形態によれば、プラズマ洗浄工程は、工程１０６の第１の態様で上述したような、反応性プラズマ洗浄処理を最初に使用することを含む。反応性プラズマ洗浄処理の後に、工程１０６の第２の態様に関連して説明したような非反応性プラズマ洗浄処理が続く。
フロー図１００の工程１０８および対応する図２Ｃを参照すると、半導体ウエハ２０４は、パターニングされたマスク２０８の間隙２１０を通してエッチングされ、集積回路２０６が個片化される。本開示の一実施形態によれば、半導体ウエハ２０４をエッチングすることは、図２Ｃに示すように、最終的にマルチパスレーザスクライビングプロセスで最初に形成されたトレンチ２１２をエッチングすることにより、半導体ウエハ２０４全体を完全にエッチングすることを含む。
一実施形態では、レーザスクライビングプロセスでマスクをパターニングすることは、集積回路間の半導体ウエハの領域にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることは、対応するトレンチ延長部を形成するためにトレンチを延長することを含む。そのような一実施形態では、各トレンチは幅を有し、対応する各トレンチ延長部は幅を有する。
本開示の一実施形態によれば、レーザスクライビングから得られるマスク開口部の粗さは、その後のプラズマエッチングされたトレンチの形成から生じるダイ側壁品質に影響を与え得る。リソグラフィで開口形成されたマスクは、多くの場合滑らかなプロファイルを有し、プラズマエッチングされたトレンチの対応する側壁が滑らかになる。対照的に、不適切なレーザプロセスパラメータが選択されると、従来のレーザで開口形成されたマスクはスクライブ方向に沿って非常に粗いプロファイルを有し得る（スポットオーバーラップ（ｓｐｏｔ ｏｖｅｒｌａｐ）など、プラズマエッチングされたトレンチの側壁が水平方向に粗くなる）。追加のプラズマプロセスによって表面粗さを滑らかにすることはできるが、このような問題を解決するにはコストとスループットの問題がある。したがって、本書に記載の実施形態は、個片化プロセスのレーザスクライビング部分からのより滑らかなスクライビングプロセスを提供するのに有利であり得る。
一実施形態では、半導体ウエハ２０４をエッチングすることは、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通ビアタイプのエッチングプロセスが使用される。例えば、特定の実施形態では、半導体ウエハ２０４の材料のエッチング速度は、毎分２５ミクロンより大きい。ダイ個片化プロセスのプラズマエッチング部分に、超高密度プラズマ源を使用することができる。上記プラズマエッチングプロセスを実施するのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ社から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチシステムは、容量性と誘導性のＲＦ結合を組み合わせたもので、磁気強化によって得られる改善にもかかわらず、容量性結合のみで可能であったよりもはるかに独立したイオン密度とイオンエネルギーの制御を提供する。この組み合わせにより、イオン密度をイオンエネルギーから効果的に分離できるため、非常に低い圧力においても損傷の可能性のある高いＤＣバイアスレベルなしで比較的高密度のプラズマを達成できる。その結果、プロセスウィンドウが非常に広くなる。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバが使用可能である。例示的な実施形態では、ディープシリコンエッチングを使用して、本質的に正確なプロファイル制御および実質的にスカラップのない側壁を維持しながら、従来のシリコンエッチング速度の約４０％を超えるエッチング速度で単結晶シリコン基板またはウエハ２０４をエッチングする。特定の実施形態では、シリコン貫通ビアタイプのエッチングプロセスが使用される。エッチングプロセスは、通常、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などのフッ素ベースのガスである反応性ガス、または比較的速いエッチング速度でシリコンをエッチングできるその他いずれかの反応性ガスから生成されたプラズマに基づく。一実施形態では、図２Ｃに示すように、個片化プロセスの後にマスク層２０８が除去される。別の実施形態では、図２Ｃに関連して説明したプラズマエッチング工程は、従来のボッシュ式堆積／エッチング／堆積プロセスを使用して、基板２０４をエッチングする。一般に、ボッシュ式プロセスは、堆積、指向性衝撃エッチング、およびシリコンがエッチングされるまで多くの反復（サイクル）を経る等方性化学エッチングの３つの副工程で構成される。
したがって、フロー図１００および図２Ａ〜図２Ｃを再び参照すると、ウエハダイシングは、マルチパスレーザスクライビングプロセスを使用する初期アブレーションによって実施され、マスク層を通して、ウエハストリート（メタライゼーションを含む）を通して、そして部分的にシリコン基板の中までアブレーションが行われ得る。次に、後続のシリコン貫通ディーププラズマエッチングによってダイの個片化が完了し得る。本開示の一実施形態に係る、ダイシング用の材料スタックの特定例を、図８Ａ〜図８Ｄに関連して以下で説明する。
図８Ａを参照すると、ハイブリッドレーザアブレーションおよびプラズマエッチングダイシングのための材料スタックは、マスク層８０２、デバイス層８０４、および基板８０６を含む。マスク層、デバイス層、および基板は、バッキングテープ８１０に貼り付けられたダイアタッチフィルム８０８の上に配置される。一実施形態では、マスク層８０２は、マスク２０２に関連して上述した水溶性層などの水溶性層である。デバイス層８０４は、１または複数の金属層（銅層など）および１または複数の低誘電率の誘電体層（炭素がドープされた酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素など）を含む。デバイス層８０４はまた、集積回路の間に配置されたストリートを含み、ストリートは、集積回路と同じまたは同様の層を含む。基板８０６は、バルク単結晶シリコン基板である。
一実施形態では、バルク単結晶シリコン基板８０６は、ダイアタッチフィルム８０８に貼り付けられる前に、裏側から薄化される。薄化は、裏側研磨プロセスによって実施され得る。一実施形態では、バルク単結晶シリコン基板８０６は、約５０〜１００ミクロンの範囲の厚さに薄化される。一実施形態では、薄化は、レーザアブレーションおよびプラズマエッチングダイシングプロセスの前に実施されることに留意することが重要である。一実施形態では、フォトレジスト層８０２は約５ミクロンの厚さを有し、デバイス層８０４は約２〜３ミクロンの範囲の厚さを有する。一実施形態では、ダイアタッチフィルム８０８（または薄化されたまたは薄いウエハまたは基板をバッキングテープ８１０に結合させ得る任意の適切な代替物）は、約２０ミクロンの厚さを有する。
図８Ｂを参照すると、マスク８０２、デバイス層８０４、および基板８０６の一部は、基板８０６にトレンチ８１４を形成するために、マルチパスレーザスクライビングプロセス８１２でパターニングされる。図８Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセス８１６を使用して、トレンチ８１４をダイアタッチフィルム８０８まで延長し、ダイアタッチフィルム８０８の上部を露出させ、シリコン基板８０６を個片化する。デバイス層８０４は、シリコン貫通ディーププラズマエッチングプロセス８１６の間、マスク層８０２によって保護される。
図８Ｄを参照すると、個片化プロセスはさらに、ダイアタッチフィルム８０８をパターニングし、バッキングテープ８１０の上部を露出させ、ダイアタッチフィルム８０８を個片化することを含み得る。一実施形態では、ダイアタッチフィルムは、レーザプロセスまたはエッチングプロセスによって個片化される。さらなる実施形態は、基板８０６の個片化された部分を（例えば、個々の集積回路として）バッキングテープ８１０から後に除去することを含み得る。一実施形態では、個片化されたダイアタッチフィルム８０８は、基板８０６の個片化部分の裏側に保持される。他の実施形態は、デバイス層８０４からマスク層８０２を除去することを含み得る。代替的な実施形態では、基板８０６が約５０ミクロンより薄い場合、マルチパスレーザスクライビングプロセス８１２を使用して、追加のプラズマプロセスを使用せずに基板８０６を完全に個片化する。
単一のプロセスツールは、マルチパスレーザビームアブレーションおよびプラズマエッチング個片化プロセスにおける工程の多くまたはすべてを実施するように構成され得る。例えば、図９に、本開示の一実施形態に係る、ウエハまたは基板のレーザおよびプラズマダイシングのためのツールレイアウトのブロック図を示す。
図９を参照すると、プロセスツール９００は、複数のロードロック９０４が連結されたファクトリインターフェース９０２（ＦＩ）を含む。クラスタツール９０６は、ファクトリインターフェース９０２と連結されている。クラスタツール９０６は、プラズマエッチングチャンバ９０８などの１または複数のプラズマエッチングチャンバを含む。レーザスクライブ装置９１０もまた、ファクトリインターフェース９０２に連結される。図９に示すように、プロセスツール９００の全体的な設置面積は、一実施形態では、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であり得る。
一実施形態では、レーザスクライブ装置９１０は、第１のエッジスクライブパスに沿った複数のパス、中心スクライブパスに沿った複数のパス、および第２のエッジスクライブパスに沿った複数のパスを含むマルチパスレーザスクライビングプロセスを提供するように構成されるレーザアセンブリを収容する。そのような一実施形態では、レーザアセンブリは、第１のエッジスクライブパスに沿った第１のパス、中心スクライブパスに沿った第２のパス、第２のエッジスクライブパスに沿った第３のパス、第２のエッジスクライブパスに沿った第４のパス、中心スクライブパスに沿った第５のパス、及び第１のエッジスクライブパスに沿った第６のパスを含むマルチパスレーザスクライビングプロセスを提供するように構成される。別のそのような実施形態では、レーザアセンブリは、中心スクライブパスに沿った第１のパス、第１のエッジスクライブパスに沿った第２のパス、第２のエッジスクライブパスに沿った第３のパス、第２のエッジスクライブパスに沿った第４のパス、第１のエッジスクライブパスに沿った第５のパス、及び中心スクライブパスに沿った第６のパスを含むマルチパスレーザスクライビングプロセスを提供するように構成される。一実施形態では、レーザアセンブリは、フェムト秒ベースのレーザビームを含む。
一実施形態では、レーザは、上述のレーザアブレーションプロセスなどの、ハイブリッドレーザおよびエッチング個片化プロセスのレーザアブレーション部分を実施するのに好適である。一実施形態では、レーザスクライブ装置９１０は、レーザに対してウエハまたは基板（またはそのキャリア）を移動させるように構成された可動ステージも含む。特定の実施形態では、レーザも可動である。レーザスクライブ装置９１０の全体的な接地面積は、一実施形態では、図９に示すように、約２２４０ミリメートル×約１２７０ミリメートルであり得る。
一実施形態では、１または複数のプラズマエッチングチャンバ９０８は、複数の集積回路を個片化するために、パターニングされたマスクの間隙を通してウエハまたは基板をエッチングするように構成される。そのような一実施形態では、１または複数のプラズマエッチングチャンバ９０８は、ディープシリコンエッチングプロセスを実施するように構成される。特定の実施形態では、１または複数のプラズマエッチングチャンバ８０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ社から入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）エッチシステムである。エッチングチャンバは、単結晶シリコン基板またはウエハ上またはその中に収容された個片化された集積回路を作成するために使用されるディープシリコンエッチング用に特に設計され得る。一実施形態では、高密度プラズマ源がプラズマエッチングチャンバ９０８に含まれ、高いシリコンエッチング速度を促進する。一実施形態では、個片化またはダイシングプロセスの高い製造スループットを可能にするために、プロセスツール９００のクラスタツール９０６部分に２つ以上のエッチングチャンバが含まれる。
ファクトリインターフェース９０２は、外部の製造施設とレーザスクライブ装置９１０とクラスタツール９０６との間を接合するのに適した大気ポートであり得る。ファクトリインターフェース９０２は、ウエハ（またはそのキャリア）をストレージユニット（前方開口型統一ポッドなど）からクラスタツール９０６またはレーザスクライブ装置９１０のいずれか、または両方に移送するためのアームまたはブレードを備えたロボットを含み得る。
クラスタツール９０６は、個片化の方法において機能を実施するのに適した他のチャンバを含み得る。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ９１２が含まれる。堆積チャンバ９１２は、ウエハまたは基板のレーザスクライビングの前に、ウエハまたは基板のデバイス層に、またはその上にマスク堆積を行うように構成され得る。そのような一実施形態では、堆積チャンバ９１２は、フォトレジスト層を堆積させるのに好適である。別の実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション９１４が含まれる。ウェット／ドライステーションは、基板またはウエハのレーザスクライブおよびプラズマエッチング個片化プロセスに続いて、残留物および断片を洗浄するため、またはマスクを除去するために好適であり得る。さらに別の実施形態では、追加のディープシリコンエッチングチャンバの代わりに、プラズマエッチングチャンバが含まれ、プラズマベースの洗浄プロセスを実施するように構成される。一実施形態では、計測ステーションもプロセスツール９００の構成要素として含まれる。
本開示の実施形態は、コンピュータシステム（または他の電子デバイス）をプログラムして、本開示の実施形態に従ってプロセスを実施するのに使用可能な命令を格納した機械可読媒体を含み得るコンピュータプログラム製品またはソフトウェアとして提供され得る。一実施形態では、コンピュータシステムは、図９に関連して説明したプロセスツール９００と結合される。機械可読媒体は、機械（例えば、コンピュータ）によって読み取り可能な形式で情報を格納または送信するための任意の機構を含む。例えば、機械可読（例えば、コンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、機械（例えば、コンピュータ）可読伝送媒体（電気信号、光信号、音響信号、またはその他の形式の伝播信号（赤外線信号、デジタル信号など）などを含む。
図１０に、本書に記載の方法の任意の１または複数を機械に実施させる命令セットをその中で実行可能なコンピュータシステム１０００の例示的な形の機械の図式表現を示す。代替的な実施形態では、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネット内の他の機械に接続（例えば、ネットワーク化）され得る。機械は、クライアントサーバネットワーク環境ではサーバまたはクライアントマシンの能力で、またはピアツーピア（または分散）ネットワーク環境ではピアマシンとして動作し得る。機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、Ｗｅｂアプライアンス、サーバ、ネットワークルータ、スイッチ、またはブリッジ、またはその機械が実行する動きを指定する命令セット（順次またはその他）を実行できるいずれかの機械であり得る。さらに、単一の機械のみを示したが、「機械」という用語は、命令セット（または複数の命令セット）を個別または共同で実行して、本書に記載の方法の任意の１又は複数を実行する機械（たとえば、コンピュータ）の任意の集合体も含むものとする。
例示的なコンピュータシステム１０００は、プロセッサ１００２、メインメモリ１００４（例えば、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、バス１０３０を介して互いに通信する静的メモリ１００６（例えば、フラッシュメモリ、静的ランダムアクセスメモリ（ＳＲＡＭ）、ＭＲＡＭ等）、および二次メモリ１０１８（例えば、データストレージデバイス）を含む。
プロセッサ１００２は、マイクロプロセッサ、中央処理装置などの１または複数の汎用処理デバイスを表す。より具体的には、プロセッサ１００２は、複雑命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、または命令セットの組み合わせを実行するプロセッサであり得る。プロセッサ１００２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどの１または複数の専用処理デバイスであり得る。プロセッサ１００２は、本書に記載の工程を実施するための処理ロジック１０２６を実行するように構成される。
コンピュータシステム１０００は、ネットワークインターフェースデバイス１００８をさらに含み得る。コンピュータシステム１０００はまた、ビデオディスプレイユニット１０１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線管（ＣＲＴ））、英数字入力デバイス１０１２（例えば、キーボード）、カーソル制御デバイス１０１４（例えば、マウス）、および信号生成デバイス１０１６（例えば、スピーカー）も含み得る。
二次メモリ１０１８は、本書に記載の方法または機能のいずれか１または複数を具体化する１または複数の命令セット（たとえば、ソフトウェア１０２２）が格納される機械アクセス可能な記憶媒体（またはより具体的にはコンピュータ可読記憶媒体）１０３２を含み得る。ソフトウェア１０２２はまた、コンピュータシステム１０００によるその実行中に、完全にまたは少なくとも部分的に、メインメモリ１００４内および／またはプロセッサ１００２内に常駐し得、ソフトウェア１０２２はさらに、ネットワークインターフェースデバイス１００８を介してネットワーク１０２０上で送信または受信され得る。
機械アクセス可能な記憶媒体１０３２は、例示的な実施形態では単一の媒体であると示したが、１又は複数の命令セットを格納する「機械可読記憶媒体」という用語は、単一の媒体または複数の媒体（例えば、集中型または分散型データベース、および／または関連するキャッシュとサーバ）を含むと解釈すべきである。「機械可読記憶媒体」という用語もまた、機械による実行のための命令セットを格納または符号化することができ、機械に本開示の方法のいずれか１または複数を実行させる任意の媒体を含むと解釈されるべきである。したがって、「機械可読記憶媒体」という用語は、限定しないが、固体メモリ、ならびに光学式媒体および磁気媒体を含むと解釈されるべきである。
本開示の一実施形態によれば、機械アクセス可能な記憶媒体に、複数の集積回路を有する半導体ウエハをダイシングする方法をデータ処理システムに実施させる命令が格納されている。本方法は、半導体ウエハの上にマスクを形成することを含み、マスクは、集積回路を覆い保護する層からなる。次に、集積回路間の半導体ウエハの領域を露出させる間隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスでマスクがパターニングされる。マルチパスレーザスクライビングプロセスは、第１のエッジスクライブパスに沿った複数のパス、中心スクライブパスに沿った複数のパス、および第２のエッジスクライブパスに沿った複数のパスを含む。次に、集積回路を個片化するために、パターニングされたマスクの間隙を通して半導体ウエハがプラズマエッチングされる。
このように、マルチパスレーザスクライビングおよびプラズマエッチングプロセスを使用するハイブリッドウエハダイシングアプローチが開示されている。

Claims (15)

  1. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハの上に、前記集積回路を覆い保護する層を備えるマスクを形成することと、
    前記集積回路間の前記半導体ウエハの領域を露出させる空隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることであって、前記マルチパスレーザスクライビングプロセスは、第１のエッジスクライブパスに沿った第１のパスと、中心スクライブパスに沿った第２のパスと、第２のエッジスクライブパスに沿った第３のパスと、前記第２のエッジスクライブパスに沿った第４のパスと、前記中心スクライブパスに沿った第５のパスと、前記第１のエッジスクライブパスに沿った第６のパスとを含む、マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることと、
    前記集積回路を個片化するために、前記パターニングされたマスクの空隙を通して前記半導体ウエハをプラズマエッチングすることと
    を含む方法。
  2. 前記マルチパスレーザスクライビングプロセスは、約１０ミクロンのスポットサイズを有するレーザビームを使用することを含む、請求項１に記載の方法。
  3. 前記第１のエッジスクライブパスの中心と前記中心スクライブパスの中心との間の間隔が約５ミクロンであり、前記中心スクライブパスの中心と前記第２のエッジスクライブパスの中心との間の間隔が約５ミクロンである、請求項２に記載の方法。
  4. 前記マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることは、前記集積回路間の前記半導体ウエハの前記領域にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることは、対応するトレンチ延長部を形成するために前記トレンチを延長することを含み、前記トレンチは、約２０ミクロンの幅、及び５〜６ミクロンの範囲の深さを有する、請求項３に記載の方法。
  5. 前記第１のエッジスクライブパスの中心と前記中心スクライブパスの中心との間の間隔が約８ミクロンであり、前記中心スクライブパスの中心と前記第２のエッジスクライブパスの中心との間の間隔が約８ミクロンである、請求項２に記載の方法。
  6. 前記マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることは、前記集積回路間の前記半導体ウエハの前記領域にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることは、対応するトレンチ延長部を形成するために前記トレンチを延長することを含み、前記トレンチは２５〜３０ミクロンの範囲の幅、及び５ミクロン以下の深さを有する、請求項５に記載の方法。
  7. 前記マルチパスレーザスクライビングプロセスは、ガウス型レーザビームに基づく、請求項１に記載の方法。
  8. 前記マルチパスレーザスクライビングプロセスは、平坦な上部を有するライン状レーザビームに基づく、請求項１に記載の方法。
  9. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハの上に、前記集積回路を覆い保護する層を備えるマスクを形成することと、
    前記集積回路間の前記半導体ウエハの領域を露出させる空隙を有するパターニングされたマスクを提供するために、マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることであって、前記マルチパスレーザスクライビングプロセスは、中心スクライブパスに沿った第１のパスと、第１のエッジスクライブパスに沿った第２のパスと、第２のエッジスクライブパスに沿った第３のパスと、前記第２のエッジスクライブパスに沿った第４のパスと、前記第１のエッジスクライブパスに沿った第５のパスと、前記中心スクライブパスに沿った第６のパスとを含む、マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることと、
    前記集積回路を個片化するために、前記パターニングされたマスクの空隙を通して前記半導体ウエハをプラズマエッチングすることと
    を含む方法。
  10. 前記マルチパスレーザスクライビングプロセスは、約１０ミクロンのスポットサイズを有するレーザビームを使用することを含む、請求項９に記載の方法。
  11. 前記第１のエッジスクライブパスの中心と前記中心スクライブパスの中心との間の間隔が約５ミクロンであり、前記中心スクライブパスの中心と前記第２のエッジスクライブパスの中心との間の間隔が約５ミクロンである、請求項１０に記載の方法。
  12. 前記マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることは、前記集積回路間の前記半導体ウエハの前記領域にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることは、対応するトレンチ延長部を形成するために前記トレンチを延長することを含み、前記トレンチは約２０ミクロンの幅、及び５〜６ミクロンの範囲の深さを有する、請求項１１に記載の方法。
  13. 前記第１のエッジスクライブパスの中心と前記中心スクライブパスの中心との間の間隔は約８ミクロンであり、前記中心スクライブパスの中心と前記第２のエッジスクライブパスの中心との間の間隔は約８ミクロンである、請求項１０に記載の方法。
  14. 前記マルチパスレーザスクライビングプロセスで前記マスクをパターニングすることは、前記集積回路間の前記半導体ウエハの前記領域にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることは、対応するトレンチ延長部を形成するために前記トレンチを延長することを含み、前記トレンチは２５から３０ミクロンの範囲の幅、及び５ミクロン以下の深さを有する、請求項１３に記載の方法。
  15. 前記マルチパスレーザスクライビングプロセスは、ガウス型レーザビームに基づく、請求項９に記載の方法。
JP2020546856A 2018-03-12 2019-02-13 マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ Active JP7109564B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/918,673 2018-03-12
US15/918,673 US10535561B2 (en) 2018-03-12 2018-03-12 Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
PCT/US2019/017893 WO2019177737A1 (en) 2018-03-12 2019-02-13 Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process

Publications (2)

Publication Number Publication Date
JP2021515986A true JP2021515986A (ja) 2021-06-24
JP7109564B2 JP7109564B2 (ja) 2022-07-29

Family

ID=67842030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020546856A Active JP7109564B2 (ja) 2018-03-12 2019-02-13 マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ

Country Status (6)

Country Link
US (1) US10535561B2 (ja)
JP (1) JP7109564B2 (ja)
KR (1) KR102476266B1 (ja)
SG (1) SG11202007772WA (ja)
TW (1) TWI753235B (ja)
WO (1) WO2019177737A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020036694A1 (en) * 2018-08-16 2020-02-20 Applied Materials, Inc. Photomask laser etch
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
JP7296718B2 (ja) * 2018-12-11 2023-06-23 株式会社ディスコ ウェーハの加工方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
TWI782703B (zh) 2021-09-13 2022-11-01 錼創顯示科技股份有限公司 發光二極體結構及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535114A (ja) * 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2015519732A (ja) * 2012-04-10 2015-07-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
US9034731B2 (en) 2005-02-03 2015-05-19 Stats Chippac Ltd. Integrated, integrated circuit singulation system
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US20100081255A1 (en) 2008-09-29 2010-04-01 Erasenthiran Poonjolai Methods for reducing defects through selective laser scribing
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8735772B2 (en) 2011-02-20 2014-05-27 Electro Scientific Industries, Inc. Method and apparatus for improved laser scribing of opto-electric devices
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535114A (ja) * 2010-06-22 2013-09-09 アプライド マテリアルズ インコーポレイテッド フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP2015519732A (ja) * 2012-04-10 2015-07-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマエッチングによるハイブリッドマルチステップレーザスクライビングプロセスを用いたウェハダイシング

Also Published As

Publication number Publication date
SG11202007772WA (en) 2020-09-29
KR102476266B1 (ko) 2022-12-08
JP7109564B2 (ja) 2022-07-29
KR20200118912A (ko) 2020-10-16
CN111801788A (zh) 2020-10-20
WO2019177737A1 (en) 2019-09-19
TWI753235B (zh) 2022-01-21
US10535561B2 (en) 2020-01-14
TW201939608A (zh) 2019-10-01
US20190279902A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20150243559A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
TWI826798B (zh) 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
US9196536B1 (en) Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
TWI783251B (zh) 使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法
US11342226B2 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
CN111801788B (zh) 使用多程激光划刻工艺及等离子体蚀刻工艺的混合晶片切割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150