TWI826798B - 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制 - Google Patents

在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制 Download PDF

Info

Publication number
TWI826798B
TWI826798B TW110122759A TW110122759A TWI826798B TW I826798 B TWI826798 B TW I826798B TW 110122759 A TW110122759 A TW 110122759A TW 110122759 A TW110122759 A TW 110122759A TW I826798 B TWI826798 B TW I826798B
Authority
TW
Taiwan
Prior art keywords
mask
laser
semiconductor wafer
intensity
laser process
Prior art date
Application number
TW110122759A
Other languages
English (en)
Other versions
TW202213473A (zh
Inventor
正來 朴
在勇 陳
卡斯克 巴拉瑞希南
詹姆士Ｓ 帕帕那
維生 類
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202213473A publication Critical patent/TW202213473A/zh
Application granted granted Critical
Publication of TWI826798B publication Critical patent/TWI826798B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本文揭示的實施例包含切割包括複數個積體電路的晶圓之方法。在實施例中，此方法包括在半導體晶圓上方形成遮罩，並且藉由第一雷射製程將遮罩及半導體晶圓圖案化。此方法可進一步包括藉由第二雷射製程將遮罩及半導體晶圓圖案化，其中第二雷射製程與第一雷射製程不同。在實施例中，此方法可進一步包括藉由電漿蝕刻製程來蝕刻半導體晶圓以切單積體電路。

Description

在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
本揭示案之實施例係關於半導體處理之領域，並且特定而言，係關於切割半導體晶圓之方法，每個晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料組成的晶圓（亦稱作基板）上。一般而言，採用半導電、導電或絕緣任一者的各種材料層來形成積體電路。使用各種熟知的製程來摻雜、沉積及蝕刻這些材料以形成積體電路。每個晶圓經處理以形成大量的、含有稱作晶粒(dice)的積體電路的個別區域。
在積體電路形成製程之後，將晶圓「切割」以將個別晶粒(die)彼此分離用於封裝或用於在更大電路內以未封裝的形式使用。用於晶圓切割的兩個主要技術為劃線(scribing)及鋸切(sawing)。藉由劃線，使鑽石尖端劃片(diamond tipped scribe)沿預先形成的劃線(scribe line)跨晶圓表面移動。這些劃線沿晶粒之間的空間延伸。這些空間通常被稱作「切割道(street)」。鑽石劃片在晶圓表面中沿切割道形成淺劃痕(scratch)。當施加壓力時，例如藉由滾軸(roller)，使晶圓沿劃線分離。晶圓中的破裂(break)遵循晶圓基板之晶格結構。劃線可用於厚度約10密耳（千分之一吋）或更薄的晶圓。對於較厚的晶圓，鋸切為目前用於切割的較佳的方法。
藉由鋸切，於每分鐘高轉數下旋轉的鑽石尖端鋸接觸晶圓表面並且沿切割道鋸切晶圓。將晶圓安裝在支撐構件上，例如跨膜框架(film frame)拉伸的黏合膜(adhesive film)，並且鋸重複地施加至垂直及水平切割道兩者。劃線或鋸切任一者帶來的一個問題為碎片(chip)及鑿痕(gouge)可沿晶粒之切斷的邊緣形成。此外，裂縫(crack)可從晶粒之邊緣形成並且從邊緣傳播至基板中而導致積體電路損壞。碎片(chipping)及裂縫(cracking)為劃線所特別具有的問題，因為方形或矩形晶粒僅有一側可沿結晶結構之＜110＞方向被劃線。因此，晶粒之另一側的裂開造成鋸齒狀分離線(jagged separation line)。因為碎片及裂縫，在晶圓上的晶粒之間需要另外的間隔以避免損壞積體電路，舉例而言，使碎片及裂縫維持在與實際的積體電路具有一段距離處。由於間隔需求，沒有那麼多的晶粒可形成在標準尺寸的晶圓上，而浪費了原本可用作電路系統的晶圓使用面積(wafer real estate)。鋸切的使用加劇了半導體晶圓上使用面積的浪費。鋸之刀刃大約15微米厚。因此，為了確保由鋸所引起的環繞切口的裂縫及其他損壞不會傷害積體電路，晶粒之各者之電路系統經常必須隔開三百至五百微米。此外，在切割之後，每個晶粒需要大量的清潔以移除由鋸切製程所造成的顆粒及其他污染物。
亦使用過電漿切割，但電漿切割可亦具有限制條件。舉例而言，妨礙電漿切割之實施的一個限制條件可為成本。用於圖案化阻劑的標準微影術操作可導致實施成本過高。可能妨礙電漿切割之實施的另一個限制條件在於沿切割道切割中常見金屬（例如，銅）之電漿處理可產生生產問題或產量限制。
本文揭示的實施例包含切割包括複數個積體電路的晶圓之方法。在實施例中，此方法包括在半導體晶圓上方形成遮罩，並且藉由第一雷射製程將遮罩及半導體晶圓圖案化。此方法可進一步包括藉由第二雷射製程將遮罩及半導體晶圓圖案化，其中第二雷射製程與第一雷射製程不同。在實施例中，此方法可進一步包括藉由電漿蝕刻製程來蝕刻半導體晶圓以切單積體電路。
根據本文揭示的另外的實施例，提供切割包括複數個積體電路的半導體晶圓之方法。在實施例中，此方法包括在半導體晶圓上方形成遮罩，並且執行第一雷射製程以形成穿過遮罩並且進入半導體晶圓之元件層中的開口。在實施例中，此方法進一步包括執行第二雷射製程以切單此複數個積體電路。
根據本文揭示的另外的實施例，提供用於切割包括複數個積體電路的半導體晶圓的系統。在實施例中，此系統包括工廠介面及與工廠介面耦合的雷射劃線設備。雷射劃線設備包括經配置以提供第一雷射製程及第二雷射製程的雷射組件。在實施例中，此系統進一步包括與工廠介面耦合的電漿蝕刻腔室。
本文描述切割半導體晶圓之方法，每個晶圓上具有複數個積體電路。在以下的描述中記載了眾多具體細節，例如雙雷射劃線製程及電漿蝕刻條件及材料方案(material regime)，用以提供本揭示案之實施例之透徹理解。對於熟習此項技術者而言將為顯而易見的是，在沒有這些具體細節的情況下可實踐本揭示案之實施例。在其他情況下，並未詳細描述熟知態樣，例如積體電路製造，以免不必要地使本揭示案之實施例模糊。此外，應理解圖式中所示的各種實施例為說明性表示並且未必按比例繪製。
對於晶粒切單可實施涉及初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板切割製程。雷射劃線製程可用以乾淨地移除遮罩層、有機及無機介電層以及元件層。然後當晶圓或基板暴露或晶圓或基板部分蝕刻時可終止雷射蝕刻製程。然後可採用切割製程之電漿蝕刻部分以蝕刻穿過晶圓或基板之塊體(bulk)，例如穿過塊體單晶矽(bulk single crystalline silicon)，以產生晶粒或晶片切單或切割。更具體而言，一或更多個實施例針對實施舉例而言用於切割應用的雙雷射劃線製程，雙雷射劃線製程包含第一雷射製程及第二雷射製程。
描述用於混合式雷射劃線及電漿蝕刻方式的雙雷射劃線製程。舉例而言，雙雷射劃線製程可藉由提供具有第一雷射條件的第一雷射劃線製程及具有第二雷射條件的第二雷射劃線製程來實施。第一條件及第二條件可包含例如雷射能量密度(fluence)、光束尺寸、光束偏振等參數。可實施本文所述的雙雷射劃線製程以提供混合式雷射劃線及電漿蝕刻製程之改善的切口(kerf)寬度控制。亦可實施實施例以提供雷射切割製程之改善的切口寬度控制。在實施例中，第一雷射劃線製程設定半導體晶圓之元件層中的切口寬度，並且第二雷射劃線製程使穿過元件層上方的遮罩層的溝槽之寬度加寬。在實施例中，第二雷射劃線製程維持期望的切口寬度並且亦改善元件層中的表面之品質以準備用於後續電漿蝕刻。第二雷射劃線製程可不顯著改變由第一雷射劃線製程設定的切口寬度。
為了提供上下文，目前藉由雷射來實施用於雷射劃線操作的雷射，該雷射形成穿過遮罩並且進入下方的半導體晶圓中的溝槽。雷射劃線提供穿過遮罩並且進入半導體晶圓之元件層中的具有期望的寬度的溝槽開口。選擇期望的寬度（亦即，切口寬度）使得切口寬度等於或小於半導體晶圓上的晶粒之間的切割道之寬度。然而，穿過遮罩的小的寬度導致用於切單晶粒的後續電漿蝕刻的困難。因此，需要增加切口寬度，以為後續電漿蝕刻提供適合的條件。
為了解決此問題，本文揭示的實施例包含雙雷射劃線製程，其允許半導體晶圓中的小的切口寬度及穿過遮罩層的加寬的溝槽。在實施例中，可於第一雷射強度下實施第一雷射劃線操作以提供穿過遮罩並且進入半導體晶圓之元件層中的第一開口。然後使用第二（更高）雷射強度來實施第二雷射劃線操作，用以使穿過遮罩層的溝槽開口加寬而不顯著增加元件層中的切口寬度。更高強度的雷射亦可完成穿過元件層的溝槽之形成以暴露出下方的塊體半導體基板。由於雷射脈衝之尾部被遮罩層實質上阻擋，因此沒有增加切口寬度。
實現本文所述的一或更多個實施例的優點可包含以下中之一或更多者：（1）較低的切口寬度，（2）增加晶圓上的晶粒密度，及/或（3）更高的晶圓良率。由於後續蝕刻遮罩以增加開口之寬度而無需增加切口寬度，因此可獲得較低的切口寬度。因此，可減少切割道之寬度並且增加晶粒密度。另外，藉由第二雷射劃線操作可使穿過元件層的晶粒邊緣之表面更平滑，這造成改善的電漿蝕刻。這可造成更高的晶圓良率。
根據本揭示案之一或更多個實施例，揭示用於改善混合式雷射切割中的雷射劃線操作的雙雷射劃線製程。因此，在本揭示案之態樣中，雙雷射劃線製程與電漿蝕刻製程之組合可用於將半導體晶圓切割成切單的積體電路。第1圖為根據本揭示案之實施例的代表切割包含複數個積體電路的半導體晶圓之方法中的操作的流程圖120。第2A圖至第2D圖繪示根據本揭示案之實施例的對應於流程圖120之操作，在執行切割半導體晶圓之方法期間包含複數個積體電路的半導體晶圓之剖面圖。
參照流程圖120之操作121，及對應的第2A圖，將遮罩202形成於半導體晶圓或基板204上方。遮罩202由覆蓋並且保護在半導體晶圓204之表面上形成的積體電路206的層組成。遮罩202亦覆蓋在積體電路206之各者之間形成的介於中間的切割道207。
根據本揭示案之實施例，形成遮罩202的步驟包含形成例如但不限於光阻劑層或I線圖案化層的層。舉例而言，例如光阻劑層的聚合物層可由另外適用於微影製程的材料組成。在一個實施例中，光阻劑層由正光阻劑材料組成，例如但不限於，248奈米（nm）阻劑、193 nm阻劑、157 nm阻劑、極紫外光（EUV）阻劑，或帶有重氮萘醌(diazonaphthoquinone)敏化劑的酚醛樹脂基質(phenolic resin matrix)。在另一個實施例中，光阻劑層由負光阻劑材料組成，例如但不限於，聚順異戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。
在另一個實施例中，形成遮罩202的步驟涉及形成在電漿沉積製程中沉積的層。舉例而言，在一個這樣的實施例中，遮罩202由電漿沉積的聚四氟乙烯(Teflon)或類聚四氟乙烯（聚合CF 2）層組成。在具體的實施例中，在涉及氣體C 4F 8的電漿沉積製程中沉積聚合CF 2層。
在另一個實施例中，形成遮罩202的步驟涉及形成水溶性遮罩層。在實施例中，水溶性遮罩層容易溶解在水性介質中。舉例而言，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液中之一或更多者或溶於去離子水的材料組成。在實施例中，水溶性遮罩層在暴露於加熱製程時維持其水溶性，例如在大約攝氏50度~160度的範圍中的加熱。舉例而言，在一個實施例中，在暴露於雷射及電漿蝕刻切單製程中使用的腔室條件之後，水溶性遮罩層可溶於水溶液。在一個實施例中，水溶性遮罩層由例如但不限於聚乙烯醇(polyvinyl alcohol)、聚丙烯酸(polyacrylic acid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亞胺(polyethylene imine)或聚環氧乙烷(polyethylene oxide)的材料組成。在具體的實施例中，水溶性遮罩層在水溶液中的蝕刻率大約在每分鐘1微米~15微米的範圍中，更特定而言，大約每分鐘1.3微米。
在另一個實施例中，形成遮罩202的步驟涉及形成UV可固化遮罩層。在實施例中，遮罩層對UV光具有易感性，此易感性使UV可固化層之黏合性減少至少大約80%。在一個這樣的實施例中，UV層由聚氯乙烯(polyvinyl chloride)或丙烯酸系(acrylic-based)材料組成。在實施例中，UV可固化層由具有黏合性質的材料或材料之堆疊組成，此黏合性質當暴露於UV光時弱化。在實施例中，UV可固化黏合膜對於大約365 nm的UV光敏感。在一個這樣的實施例中，此敏感性促使使用LED光以執行固化。
在實施例中，半導體晶圓或基板204由適於承受製造過程的材料組成，並且可在半導體晶圓或基板204上適當地設置半導體處理層。舉例而言，在一個實施例中，半導體晶圓或基板204由基於第IV族的材料組成，例如但不限於，結晶矽、鍺或矽/鍺。在具體的實施例中，提供半導體晶圓204的步驟包含提供單晶矽基板。在特定的實施例中，單晶矽基板摻雜有雜質原子。在另一個實施例中，半導體晶圓或基板204由III-V族材料組成，例如，製造發光二極體（LED）中使用的III-V族材料基板。
在實施例中，半導體晶圓或基板204具有設置在其上或其中的作為積體電路206之一部分的半導體元件之陣列。上述半導體元件之實例包含但不限於在矽基板中製造並且被封裝在介電層中的記憶體元件或互補式金屬氧化物半導體（CMOS）電晶體。複數個金屬互連可形成在元件或電晶體上方以及周圍的介電層中，並且可用於將元件或電晶體電耦合以形成積體電路206。構成切割道207的材料可與用於形成積體電路206的材料類似或相同。舉例而言，切割道207可由介電材料、半導體材料及金屬化之層組成。在一個實施例中，切割道207中之一或更多者包含類似於積體電路206之實際元件的測試元件。
在實施例中，積體電路206及切割道207可具有第一厚度並且遮罩202可具有第二厚度。第二厚度可大於第一厚度。舉例而言，第一厚度可介於3 µm與6 µm之間，第二厚度可介於30 µm與40 µm之間。
參照流程圖120之操作122，以及對應的第2B圖，藉由第一雷射劃線製程將遮罩202圖案化以提供具有溝槽210的圖案化遮罩208。溝槽210可延伸穿過圖案化遮罩208並且進入切割道207中。在實施例中，在圖案化遮罩208與元件層（包含積體電路206及切割道207）之間的介面處沒有凹陷（或實質上沒有凹陷）。亦即，穿過圖案化遮罩208的溝槽210之側壁可與進入切割道207中的溝槽210之側壁實質上共面。在一些實施例中，溝槽210之側壁可為錐形的（亦即，非正交於圖案化遮罩208之頂表面）。在實施例中，第一雷射劃線製程涉及使用高斯源雷射束。在一個這樣的實施例中，第一雷射劃線製程涉及使用飛秒源雷射束。
在實施例中，基於飛秒的雷射用作為第一雷射劃線製程的來源。舉例而言，在實施例中，具有波長在可見光譜加上紫外光（UV）範圍及紅外光（IR）範圍（合計為寬帶光譜）中的雷射用以提供基於飛秒的雷射脈衝，其具有在飛秒之等級（10 −15秒）的脈衝寬度。在一個實施例中，剝蝕與波長無關或基本上與波長無關，且因此適合複雜膜，例如遮罩202、切割道207之膜。
雷射參數選擇，例如束輪廓，可能對於發展成功的雷射劃線及切割製程為關鍵性的，其使得碎片、微裂縫及分層最小化用以達成乾淨雷射劃線切口。雷射劃線切口越乾淨，可用於最終晶粒切單而執行的蝕刻製程越順利。在半導體元件晶圓中，許多不同材料類型（例如，導體、絕緣體、半導體）及厚度的功能性層通常設置於半導體元件晶圓上。上述材料可包含但不限於有機材料（例如聚合物）、金屬或無機介電質（例如二氧化矽及氮化矽）。
設置於晶圓或基板上個別積體電路之間的切割道可包含與積體電路本身類似或相同的層。舉例而言，第3圖繪示根據本揭示案之實施例可用於半導體晶圓或基板之切割道區域中的材料之堆疊之剖面圖。
參照第3圖，切割道區域300包含矽基板之頂部分302、第一二氧化矽層304、第一蝕刻終止層306、第一低K介電層308（例如，具有比二氧化矽的介電常數4.0低的介電常數）、第二蝕刻終止層310、第二低K介電層312、第三蝕刻終止層314、無摻雜氧化矽玻璃（USG）層316、第二二氧化矽層318及光阻劑層320，描繪了相對厚度。銅金屬化322設置於第一蝕刻終止層306與第三蝕刻終止層314之間並且穿過第二蝕刻終止層310。在具體的實施例中，第一、第二及第三蝕刻終止層306、310及314是由氮化矽組成，而低K介電層308及312是由摻雜碳的氧化矽材料組成。
在第一雷射束為基於飛秒的雷射束的情況下，在實施例中，適合的基於飛秒的雷射製程的特徵在於高峰值強度（照度），其通常導致各種材料的非線性交互作用。在一個這樣的實施例中，飛秒雷射源具有大約在10飛秒至500飛秒的範圍中的脈衝寬度，儘管較佳為在100飛秒至400飛秒的範圍中。在實施例中，雷射束可具有大約在10飛秒至100皮秒的範圍中的脈衝寬度。在一個實施例中，飛秒雷射源具有大約在1570奈米至200奈米的範圍中的波長，儘管較佳為在540奈米至250奈米的範圍中。在一個實施例中，雷射與對應的光學系統提供於工作表面處大約在3微米至15微米的範圍中的焦點，儘管較佳為大約在5微米至10微米的範圍中或介於10微米~15微米之間。
在實施例中，第一雷射劃線製程以第一雷射條件212來實施。雷射條件212可包括一組雷射參數，用於提供具有期望的形貌的溝槽。舉例而言，雷射條件212可包含參數，例如但不限於脈衝重複率(pulse repetition rate)、雷射能量密度、跨表面的雷射速度及切口寬度。
在實施例中，第一雷射條件212包括大約在200 kHz至10 MHz的範圍中的脈衝重複率，儘管較佳為大約在500 kHz至5 MHz的範圍中。在實施例中，雷射條件212在工作表面處傳遞大約在1 µJ至3 µJ的範圍中的脈衝能量。在實施例中，雷射劃線製程沿工作件表面以大約在500 mm/秒至5 m/秒的範圍中的速度行進，儘管較佳為大約在600 mm/秒至2 m/秒的範圍中。
第一劃線製程可以僅單次運作，或以多次運作，但在實施例中，較佳為1次至2次。在實施例中，產生的雷射束之切口寬度大約在2微米至15微米的範圍中，儘管在矽晶圓劃線/切割中於元件/矽介面處量測的較佳為大約在6微米至10微米的範圍中。
參照流程圖120之操作123，及對應的第2C圖，藉由第二雷射劃線製程將遮罩208圖案化以提供具有溝槽211的圖案化遮罩208’。在實施例中，第二雷射劃線製程由第二雷射條件214來實施。第二雷射劃線製程之第二雷射條件可類似於所述的第一雷射劃線製程之第一雷射條件之實施例，但雷射能量密度不同。舉例而言，第二雷射條件214包含高於第一雷射條件之雷射能量密度的雷射能量密度。舉例而言，雷射條件214在工作表面處傳遞大約在6 µJ至8 µJ的範圍中的脈衝能量。在實施例中，第二雷射劃線製程與第一雷射劃線製程之間的雷射能量密度之比例可大約為3:1或更大。
在實施例中，第二雷射劃線製程增加圖案化遮罩208’中的溝槽211之寬度。然而，切割道207中的切口寬度並未實質上增加。因此，實施例可包含在與切割道207的介面處的圖案化遮罩208’之少量凹陷。舉例而言，切割道207之頂表面217之一部分可在第二雷射劃線製程期間被暴露出。在實施例中，脈衝之低強度尾部被遮罩層阻擋，所以在遮罩/元件層介面處的遮罩之凹陷為最小的。在實施例中，溝槽211之穿過圖案化遮罩208’的最小寬度大於溝槽211之穿過切割道207的最大寬度。
在實施例中，第二雷射劃線製程增加穿過切割道207的溝槽211之深度。在一些實施例中，溝槽211可延伸至切割道207下方的基板204中。在一些實施例中，第二雷射劃線製程亦可清潔溝槽211之表面。
在實施例中，第一雷射劃線製程及第二雷射劃線製程可用單一雷射源來實施。舉例而言，單一雷射源可以第一強度進行第一次通過（或多次通過），並且單一雷射源可以第二強度進行第二次通過（或多次通過）。在其他實施例中，第一雷射源可實施第一雷射劃線製程，第二雷射源可實施第二雷射劃線製程。
用於第一雷射製程及第二雷射製程的雷射參數可經選擇而具有益處及優點，例如提供足夠高的雷射強度以達成無機介電質（例如，二氧化矽）之離子化，及使得在直接剝蝕無機介電質之前由下層損壞導致的分層及碎片最小化。此外，參數可經選擇以提供用於工業應用的有意義的製程產量且具有精確控制的剝蝕寬度（例如，切口寬度）及深度。在實施例中，第一雷射劃線製程及第二雷射劃線製程適於提供上述優點。
應理解，在雷射劃線用於將遮罩圖案化以及完全劃線穿過晶圓或基板用以切單晶粒的情況下，在上述雙雷射劃線製程之後可停止切割或切單製程。因此，在這樣的情況下將不需要進一步切單處理。然而，在對於整個切單並非單獨實施雷射劃線的情況下，可考慮以下實施例。
現參照流程圖120之任選的操作124，執行中間的後遮罩開口(post mask-opening)清潔操作。在實施例中，後遮罩開口清潔操作為基於電漿的清潔製程。在第一實例中，如下所述，基於電漿的清潔製程對由溝槽211暴露出的基板204之區域具有反應性。在反應性基於電漿的清潔製程的情況下，清潔製程本身可形成基板204中的溝槽211或延伸溝槽211，因為反應性基於電漿的清潔操作至少在某種程度上為用於基板204的蝕刻劑。在第二個不同的實例中，亦如下所述，基於電漿的清潔製程對由溝槽211暴露出的基板204之區域為非反應性的。
根據第一實施例，基於電漿的清潔製程對基板204之暴露的區域具有反應性，因為在清潔製程期間暴露的區域被部分地蝕刻。在一個這樣的實施例中，將Ar或另一種非反應性氣體（或混合物）與SF 6結合用於高偏壓電漿處理以清潔劃線開口。執行在高偏壓功率下使用混合氣體Ar+SF 6的電漿處理以轟擊遮罩開口區域，以達成遮罩開口區域的清潔。在反應性貫穿製程中，來自Ar及SF 6的物理轟擊以及由於SF 6及F離子引起的化學蝕刻兩者皆有助於清潔遮罩開口區域。此方式可適用於光阻劑或電漿沉積的聚四氟乙烯遮罩202，其中貫穿處理導致相當均勻的遮罩厚度減小及溫和的Si蝕刻。然而，上述貫穿蝕刻製程可能不是最適合水溶性遮罩材料。
根據第二實施例，基於電漿的清潔製程對基板204之暴露的區域為非反應性，因為在清潔製程期間暴露的區域未被蝕刻或僅可忽略不計的蝕刻。在一個這樣的實施例中，僅使用非反應性氣體電漿清潔。舉例而言，使用Ar或另一種非反應性氣體（或混合物）執行高偏壓電漿處理，用於遮罩凝結及劃線開口清潔兩者。此方式可適用於水溶性遮罩或適用於較薄的電漿沉積的聚四氟乙烯202。在另一個這樣的實施例中，使用單獨的遮罩凝結及劃線溝槽清潔操作，例如，首先執行用於遮罩凝結的Ar或非反應性氣體（或混合物）高偏壓電漿處理，然後執行雷射劃線溝槽之Ar+SF 6電漿清潔。此實施例可適用於由於遮罩材料太厚而Ar清潔不足以進行溝槽清潔的情況。對於較薄的遮罩改善了清潔效率，但遮罩蝕刻率更低得多，在隨後的深矽蝕刻製程中幾乎沒有消耗。在又另一個這樣的實施例中，執行三操作清潔：（a）用於遮罩凝結的Ar或非反應性氣體（或混合物）高偏壓電漿處理，（b）雷射劃線溝槽之Ar+SF 6高偏壓電漿清潔，及（c）用於遮罩凝結的Ar或非反應性氣體（或混合物）高偏壓電漿處理。根據本揭示案之另一個實施例，電漿清潔操作涉及首先使用反應性電漿清潔處理，例如以上在操作106之第一態樣中所述。然後，如關聯操作106之第二態樣所述的在反應性電漿清潔處理之後為非反應性電漿清潔處理。
參照流程圖120之操作125，及對應的第2D圖，將半導體晶圓204蝕刻穿過圖案化遮罩208中的間隙210，以切單積體電路206。根據本揭示案之實施例，蝕刻半導體晶圓204的步驟包含藉由蝕刻最初由雙雷射劃線製程形成的溝槽211，最終完全蝕刻穿過半導體晶圓204，如第2D圖中描繪。
在實施例中，由雷射劃線製程將遮罩圖案化的步驟涉及在半導體晶圓之介於積體電路之間的區域中形成溝槽，並且電漿蝕刻半導體晶圓的步驟涉及延伸溝槽以形成對應的溝槽延伸部。在一個這樣的實施例中，溝槽中之每一者具有寬度，並且對應的溝槽延伸部中之每一者具有此寬度。
根據本揭示案之實施例，雷射劃線所產生的遮罩開口之粗糙度可影響隨後的電漿蝕刻溝槽之形成而造成的晶粒側壁品質。微影開口的遮罩經常具有光滑的輪廓，從而導致電漿蝕刻溝槽之光滑的對應側壁。相比之下，若選擇了不適當的雷射製程參數（例如斑點重疊，導致電漿蝕刻溝槽之水平側壁粗糙），則習知的雷射開口遮罩沿劃線方向可具有非常粗糙的輪廓。儘管可藉由另外的電漿製程使表面粗糙度變得光滑，但解決上述問題仍然存在成本及產量問題。因此，本文所述的實施例可有利於從切單製程之雷射劃線部分提供更平滑的劃線製程及/或更可靠的溝槽形成製程。
在實施例中，蝕刻半導體晶圓204的步驟包含使用電漿蝕刻製程。在一個實施例中，使用穿矽貫孔型(through-silicon via type)蝕刻製程。舉例而言，在具體的實施例中，半導體晶圓204之材料之蝕刻率大於每分鐘25微米。超高密度電漿源可用於晶粒切單製程之電漿蝕刻部分。適合執行這樣的電漿蝕刻製程的製程腔室之實例為可自美國加州森尼韋爾之應用材料公司購得的Applied Centura® Silvia TMEtch系統。Applied Centura® Silvia TMEtch系統結合電容式及電感式RF耦合，比起僅用電容式耦合可能的即使具有由磁性增強提供的改進，此結合仍給予離子密度及離子能量之更加獨立的控制。此結合實現離子密度從離子能量有效解耦，以便即使在非常低壓下仍達成相對高密度電漿而沒有高的、可能造成損壞的直流偏壓位準。此造成異常寬的製程窗口。然而，可使用任何能夠蝕刻矽的電漿蝕刻腔室。在示例性實施例中，使用深矽蝕刻，以於大於習知矽蝕刻率之大約40%的蝕刻率來蝕刻單晶矽基板或晶圓204，同時維持基本上精確輪廓控制及幾乎無扇形(scallop-free)的側壁。在具體的實施例中，使用穿矽貫孔型蝕刻製程。蝕刻製程為基於從反應性氣體產生的電漿，反應性氣體大致上為基於氟的氣體，例如SF 6、C 4F 8、CHF 3、XeF 2或任何能在相對快的蝕刻率下蝕刻矽的其他反應氣體。在實施例中，如第2D圖中描繪，在切單製程之後移除遮罩層208’。在另一個實施例中，關聯第2D圖所述的電漿蝕刻操作採用習知的波希(Bosch)型沉積/蝕刻/沉積製程來蝕刻穿過基板204。大體上，波希型製程由三個子操作組成：沉積、定向轟擊蝕刻及各向同性化學蝕刻，其運行經歷許多迭代（循環）直到矽被蝕刻穿過為止。
因此，再次參照流程圖120以及第2A圖~第2D圖，晶圓切割可藉由使用雙雷射劃線製程的初始剝蝕來執行，以剝蝕穿過遮罩層、穿過晶圓切割道（包含金屬化）並且部分進入矽基板中。然後可藉由後續的穿矽深電漿蝕刻來完成晶粒切單。根據本揭示案之實施例，以下關聯第4A圖~第4E圖描述用於切割的材料堆疊之具體實例。
參照第4A圖，用於混合式雷射剝蝕及電漿蝕刻切割的材料堆疊包含遮罩層402、元件層404及基板406。遮罩層、元件層及基板設置在晶粒黏著膜408上方，晶粒黏著膜408黏著至支撐帶410。在實施例中，遮罩層402為水溶性層，例如上述關聯遮罩202的水溶性層。元件層404包含設置於一或更多個金屬層（例如銅層）及一或更多個低K介電層（例如碳摻雜的氧化物層）上方的無機介電層（例如二氧化矽）。元件層404亦可包含配置於積體電路之間的切割道，切割道包含與積體電路相同或類似的層。基板406為塊體單晶矽基板。
在實施例中，在黏著至晶粒黏著膜408之前，從背側將塊體單晶矽基板406薄化。可藉由背側研磨製程來執行薄化步驟。在一個實施例中，將塊體單晶矽基板406薄化至大約在50微米~100微米的範圍中的厚度。重要的是應注意，在實施例中，於雷射剝蝕及電漿蝕刻切割製程之前執行薄化步驟。在實施例中，光阻劑層402具有大約30微米至40微米的厚度並且元件層404具有大約在2微米~6微米的範圍中的厚度。在實施例中，晶粒黏著膜408（或任何能將薄化的或薄的晶圓或基板接合至支撐帶410的適合取代物）具有大約20微米的厚度。
參照第4B圖，藉由第一雷射劃線製程412將遮罩402及元件層404之一部分圖案化，以形成溝槽410。在實施例中，第一雷射劃線製程412具有第一雷射條件。在特定的實施例中，第一雷射條件在工作表面處傳遞大約在2 µJ至3 µJ的範圍中的脈衝能量。溝槽410可具有錐形側壁輪廓，並且元件層404內的溝槽410之側壁可與遮罩402中的溝槽之側壁實質上共面。
參照第4C圖，實施第二雷射劃線製程414以使遮罩402中的溝槽410加寬並且將溝槽410延伸穿過元件層404。修改的溝槽411亦可延伸至矽基板406中。在實施例中，第二雷射劃線製程414為藉由第二雷射條件來實施。在特定的實施例中，第二雷射條件在工作表面處傳遞大約在6 µJ至8 µJ的範圍中的脈衝能量。在實施例中，第二雷射條件之能量密度與第一雷射條件之能量密度之比例可為大約3:1或更大。
在實施例中，第二雷射劃線製程增加圖案化遮罩402中的溝槽411之寬度。然而，元件層404中的切口寬度並未實質上增加。因此，實施例可包含在與元件層404的介面處的圖案化遮罩402之少量凹陷。舉例而言，元件層404之頂表面417之一部分可在第二雷射劃線製程期間被暴露出。在實施例中，脈衝之低強度尾部被遮罩層阻擋，所以在遮罩/元件層介面處的遮罩之凹陷為最小的。在實施例中，溝槽411之穿過遮罩402的最小寬度大於溝槽411之穿過元件層404的最大寬度。
參照第4D圖，使用穿矽深電漿蝕刻製程416將溝槽413向下延伸至晶粒黏著膜408，從而暴露出晶粒黏著膜408之頂部分並且切單矽基板406。在穿矽深電漿蝕刻製程416期間，藉由遮罩層402來保護元件層404。
參照第4E圖，切單製程可進一步包含將晶粒黏著膜408圖案化，從而暴露出支撐帶410之頂部分並且切單晶粒黏著膜408。在實施例中，藉由雷射製程或藉由蝕刻製程來切單晶粒黏著膜。進一步實施例可包含後續從支撐帶410移除基板406之切單部分（例如，作為個別的積體電路）。在一個實施例中，將切單的晶粒黏著膜408保留在基板406之切單部分之背側上。其他實施例可包含從元件層404移除遮罩層402。在替代的實施例中，在基板406比大約50微米薄的情況下，使用雙雷射劃線製程412/414來完全切單基板406而不需使用另外的電漿製程。
單一製程工具可經配置以執行在雙雷射劃線剝蝕及電漿蝕刻切單製程中的許多或全部操作。舉例而言，第5圖繪示根據本揭示案之實施例的用於晶圓或基板之雷射及電漿切割的工具佈局之方塊圖。
參照第5圖，製程工具500包含工廠介面502（FI） ，工廠介面502具有與工廠介面502耦合的複數個裝載閘(load lock) 504。群集工具506與工廠介面502耦合。群集工具506包含一或更多個電漿蝕刻腔室，例如電漿蝕刻腔室508。雷射劃線設備510亦與工廠介面502耦合。在一個實施例中，如第5圖中描繪，製程工具500之整體佔地面積可為大約3500毫米（3.5公尺）乘以大約3800毫米（3.8公尺）。
在實施例中，雷射劃線設備510容置經配置以提供雙雷射劃線製程的雷射組件。在一個這樣的實施例中，雷射組件經配置以提供具有第一雷射條件的第一雷射劃線製程以及具有第二雷射條件的第二雷射劃線製程。第一雷射條件設定半導體晶圓之元件層中的切口寬度，而第二雷射條件增加穿過元件層上方的遮罩層的溝槽之寬度。第二雷射條件可不顯著增加元件層中的切口寬度。在實施例中，雷射組件包含高斯源雷射束。在實施例中，雷射組件包含飛秒源雷射束。
在實施例中，雷射適於執行混合式雷射及蝕刻切單製程之雷射剝蝕部分，例如上述的雷射剝蝕製程。在一個實施例中，雷射劃線設備510中亦包含可移動的平台，此可移動的平台經配置以相對於雷射移動晶圓或基板（或晶圓或基板之載具）。在具體的實施例中，雷射亦為可移動的。在一個實施例中，如第5圖中描繪，雷射劃線設備510之整體佔地面積可為大約2240毫米乘以大約1270毫米。
在實施例中，一或更多個電漿蝕刻腔室508經配置用於穿過圖案化遮罩中的間隙而蝕刻晶圓或基板，以切單複數個積體電路。在一個這樣的實施例中，一或更多個電漿蝕刻腔室508經配置以執行深矽蝕刻製程。在具體的實施例中，一或更多個電漿蝕刻腔室508為可自美國加州森尼韋爾之應用材料公司購得的Applied Centura® Silvia TMEtch系統。可將蝕刻腔室具體設計為針對用以切單積體電路的深矽蝕刻，積體電路容置於單晶矽基板或晶圓上或在單晶矽基板或晶圓中。在實施例中，電漿蝕刻腔室508中包含高密度電漿源，以促進高矽蝕刻率。在實施例中，製程工具500之群集工具506部分中包含多於一個的蝕刻腔室，使切單或切割製程能有高製造產量。
工廠介面502可為適合的常壓端口，以在具有雷射劃線設備510的外部製造設施與群集工具506之間介接。工廠介面502可包含具有手臂或葉片的機器人，用於將晶圓（或晶圓之載具）從儲存單元（如前開式晶圓傳送盒）傳送進入群集工具506或雷射劃線設備510中之任一者或二者。
群集工具506可包含其他適合執行在切單之方法中的功能的腔室。舉例而言，在一個實施例中，包含沉積腔室512取代另外的蝕刻腔室。沉積腔室512可經配置用於在晶圓或基板之雷射劃線之前於晶圓或基板之元件層上或於晶圓或基板之元件層上方的遮罩沉積。在一個這樣的實施例中，沉積腔室512適合沉積光阻劑層。在另一個實施例中，包含濕式/乾式站514取代另外的蝕刻腔室。在基板或晶圓之雷射劃線及電漿蝕刻切單製程之後，濕式/乾式站可適於清潔殘留物及碎片，或適於移除遮罩。在又一個實施例中，包含電漿蝕刻腔室取代另外的深矽蝕刻腔室，電漿蝕刻腔室經配置用於執行基於電漿的清潔製程。在實施例中，亦包含計量站作為製程工具500之部件。
可提供本揭示案之實施例作為電腦程式產品或軟體，該電腦程式產品或軟體可包含具有儲存於其上的指令的機器可讀取媒體，指令可用以程式化電腦系統（或其他電子裝置）以執行根據本揭示案之實施例的製程。在一個實施例中，電腦系統與關聯第5圖所述的製程工具500耦合。機器可讀取媒體包含任何用於以機器（例如，電腦）可讀取的形式來儲存或傳輸資訊的機制。舉例而言，機器可讀取（例如，電腦可讀取）媒體包含機器（例如，電腦）可讀取儲存媒體（例如，唯讀記憶體（「ROM」）、隨機存取記憶體（「RAM」）、磁碟儲存媒體、光學儲存媒體、快閃記憶體元件等）、機器（例如，電腦）可讀取傳輸媒體（電性、光學、聲學或其他形式的傳播訊號（例如，紅外訊號、數位訊號等））等。
第6圖繪示以電腦系統600之示例性形式的機器之圖示表示，在電腦系統600內可執行用於導致機器執行本文所述的方法中之任何一或更多者的一組指令。在替代的實施例中，可將機器連接（例如，網路連接）至在區域網路（LAN）、內部網路、外部網路或網際網路中的其他機器。機器可在客戶端-伺服器網路環境中以伺服器或客戶端機器之能力操作，或在同級間(peer-to-peer)（或分佈式）網路環境中作為同級點機器(peer machine)。機器可為個人電腦（PC）、平板PC、機上盒（STB）、個人數位助理（PDA）、行動電話、網路應用設備、伺服器、網路路由器、交換機或橋接器，或能夠執行指明機器將採取的行動的一組指令（依序的或其他方式）的任何機器。此外，儘管僅繪示單一機器，但用語「機器」亦應視為包含單獨地或聯合地執行一組（或多組）指令以執行本文所述的方法中之任何一或更多者的機器（例如，電腦）之任何組合。
示例性電腦系統600包含處理器602、主記憶體604（例如，唯讀記憶體（ROM）、快閃記憶體、動態隨機存取記憶體（DRAM），例如同步DRAM（SDRAM）或Rambus DRAM（RDRAM）等）、靜態記憶體606（例如，快閃記憶體、靜態隨機存取記憶體（SRAM）、MRAM等），以及二次記憶體618（例如，資料儲存裝置），處理器602、主記憶體604、靜態記憶體606以及二次記憶體618經由匯流排630彼此通訊。
處理器602代表一或更多個通用處理裝置，例如微處理器、中央處理單元或類似者。更特定而言，處理器602可為複雜指令集計算(complex instruction set computing; CISC)微處理器、精簡指令集計算(reduced instruction set computing; RISC)微處理器、超長指令字集(very long instruction word; VLIW)微處理器、實施其他指令集的處理器或實施指令集之組合的處理器。處理器602亦可為一或更多個專用處理裝置，例如特殊應用積體電路(application specific integrated circuit; ASIC)、現場可程式化閘陣列(field programmable gate array; FPGA)、數位訊號處理器(digital signal processor; DSP)、網路處理器或類似者。處理器602經配置以執行處理邏輯626用於執行本文所述的操作。
電腦系統600可進一步包含網路介面裝置608。電腦系統600亦可包含影像顯示單元610（例如，液晶顯示器（LCD）、發光二極體（LED）顯示器或陰極射線管（CRT））、字母數字輸入裝置612（例如，鍵盤）、游標控制裝置614（例如，滑鼠）及訊號產生裝置616（例如，揚聲器）。
二次記憶體618可包含機器可存取儲存媒體（或更具體而言為電腦可讀取儲存媒體）632，實施本文所述的方法或功能中之任何一或更多者的一或更多組指令（例如，軟體622）儲存於機器可存取儲存媒體632上。在由電腦系統600執行軟體622期間，軟體622亦可完全地或至少部分地駐留於主記憶體604內及/或於處理器602內，主記憶體604及處理器602亦構成機器可讀取儲存媒體。軟體622可進一步經由網路介面裝置608透過網路620傳輸或接收。
儘管機器可存取儲存媒體632在示例性實施例中圖示為單一媒體，但用語「機器可讀取儲存媒體」應解讀為包含儲存一或更多組指令的單一媒體或多個媒體（例如，集中式或分散式資料庫，及/或關聯的快取記憶體及伺服器）。用語「機器可讀取儲存媒體」亦應解讀為包含能夠儲存或編碼由機器所執行之一組指令的任何媒體，且指令導致機器執行本揭示案之方法中之任何一或更多者。用語「機器可讀取儲存媒體」因此應解讀為包含但不限於固態記憶體，以及光學及磁性媒體。
根據本揭示案之實施例，機器可存取儲存媒體具有儲存於其上的指令，指令導致資料處理系統執行切割具有複數個積體電路的半導體晶圓之方法。此方法包含在半導體晶圓上方形成遮罩，此遮罩由覆蓋並且保護積體電路的層組成。然後使用雙雷射劃線製程將遮罩圖案化以提供具有間隙的圖案化遮罩，從而暴露出半導體晶圓之介於積體電路之間的區域。然後將半導體晶圓電漿蝕刻穿過圖案化遮罩中的間隙，以切單積體電路。
因此，已揭示使用雙雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方式。
120:流程圖 121:操作 122:操作 123:操作 124:操作 125:操作 202:遮罩 204:半導體晶圓或基板 206:積體電路 207:切割道 208:圖案化遮罩 208’:圖案化遮罩 210:溝槽/間隙 211:溝槽 212:第一雷射條件 214:第二雷射條件 217:頂表面 300:切割道區域 302:矽基板之頂部分 304:第一二氧化矽層 306:第一蝕刻終止層 308:第一低K介電層 310:第二蝕刻終止層 312:第二低K介電層 314:第三蝕刻終止層 316:無摻雜氧化矽玻璃（USG）層 318:第二二氧化矽層 320:光阻劑層 322:銅金屬化 402:遮罩層/光阻劑層/遮罩 404:元件層 406:基板 408:晶粒黏著膜 410:支撐帶/溝槽 411:溝槽 412:第一雷射劃線製程 413:溝槽 414:第二雷射劃線製程 416:穿矽深電漿蝕刻製程 417:元件層之頂表面 500:製程工具 502:工廠介面 504:裝載閘 506:群集工具 508:電漿蝕刻腔室 510:雷射劃線設備 512:沉積腔室 514:濕式/乾式站 600:電腦系統 602:處理器 604:主記憶體 606:靜態記憶體 608:網路介面裝置 610:影像顯示單元 612:字母數字輸入裝置 614:游標控制裝置 616:訊號產生裝置 618:二次記憶體 620:網路 622:軟體 626:處理邏輯 630:匯流排 632:機器可存取儲存媒體
第1圖為根據本揭示案之實施例的代表切割包含複數個積體電路的半導體晶圓之方法中的操作的流程圖。
第2A圖繪示根據本揭示案之實施例的對應於第1圖的流程圖之操作121，在執行切割半導體晶圓之方法期間，包含複數個積體電路的半導體晶圓之剖面圖。
第2B圖繪示根據本揭示案之實施例的對應於第1圖的流程圖之操作122，在執行切割半導體晶圓之方法期間，包含複數個積體電路的半導體晶圓之剖面圖。
第2C圖繪示根據本揭示案之實施例的對應於第1圖的流程圖之操作123，在執行切割半導體晶圓之方法期間，包含複數個積體電路的半導體晶圓之剖面圖。
第2D圖繪示根據本揭示案之實施例的對應於第1圖的流程圖之操作125，在執行切割半導體晶圓之方法期間，包含複數個積體電路的半導體晶圓之剖面圖。
第3圖繪示根據本揭示案之實施例的可用於半導體晶圓或基板之切割道區域中的材料之堆疊之剖面圖。
第4A圖至第4E圖繪示根據本揭示案之實施例的在切割半導體晶圓之方法中的各種操作之剖面圖。
第5圖繪示根據本揭示案之實施例的用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第6圖繪示根據本揭示案之實施例的示例性電腦系統之方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
120:流程圖
121:操作
122:操作
123:操作
124:操作
125:操作

Claims (20)

  1. 一種切割包括複數個積體電路的一半導體晶圓之方法，該方法包括以下步驟：在該半導體晶圓上方形成一遮罩；藉由一第一雷射製程將該遮罩及該半導體晶圓圖案化；藉由一第二雷射製程將該遮罩及該半導體晶圓圖案化，其中該第二雷射製程與該第一雷射製程不同；及藉由一電漿蝕刻製程來蝕刻該半導體晶圓以切單該等積體電路，其中實施該第一雷射製程以形成穿過該遮罩並且進入該半導體晶圓之一元件層中的一溝槽，該元件層中的該溝槽之一寬度為一切口寬度，及其中實施該第二雷射製程以加寬該遮罩中的該溝槽而不實質上增加該元件層中的該切口寬度。
  2. 如請求項1所述之方法，其中該第一雷射製程具有一第一強度並且該第二雷射製程具有一第二強度，並且其中該第二強度大於該第一強度。
  3. 如請求項2所述之方法，其中該第二強度與該第一強度之一比例大約為3：1或更大。
  4. 如請求項2所述之方法，其中該第二強度大約為6μJ或更大，並且其中該第一強度大約為3μJ或更小。
  5. 如請求項1所述之方法，其中在該第一雷射 製程之後，該遮罩與該半導體晶圓之間的一介面處實質上沒有凹陷。
  6. 如請求項1所述之方法，其中該第一雷射製程與該第二雷射製程形成穿過該遮罩的一第一開口以及穿過該半導體晶圓之該元件層的一第二開口。
  7. 如請求項6所述之方法，其中該第一開口與該第二開口實質上對準。
  8. 如請求項6所述之方法，其中該第二開口之一最大寬度小於該第一開口之一最小寬度。
  9. 如請求項1所述之方法，其中該第二雷射製程使該溝槽延伸穿過該元件層。
  10. 如請求項1所述之方法，進一步包括以下步驟：在該第二雷射製程與該電漿蝕刻製程之間進行一電漿清潔操作。
  11. 如請求項1所述之方法，其中該第一雷射製程具有在10飛秒與100皮秒之間的一脈衝寬度。
  12. 一種切割包括複數個積體電路的一半導體晶圓之方法，該方法包括以下步驟：在該半導體晶圓上方形成一遮罩；執行一第一雷射製程以形成穿過該遮罩並且進入該半導體晶圓之一元件層中的一溝槽，該元件層中的該溝槽之一寬度為一切口寬度；及執行一第二雷射製程，以加寬該遮罩中的該溝槽而不 實質上增加該元件層中的該切口寬度，以及用以切單該複數個積體電路。
  13. 如請求項12所述之方法，其中該第一雷射製程具有一第一強度並且該第二雷射製程具有一第二強度，其中該第二強度大於該第一強度。
  14. 如請求項13所述之方法，其中該第二強度與該第一強度之一比例大約為3：1或更大。
  15. 如請求項13所述之方法，其中該第二強度大約為6μJ或更大，並且其中該第一強度大約為3μJ或更小。
  16. 如請求項13所述之方法，其中在該第一雷射製程之後，該遮罩與該半導體晶圓之間的一介面處實質上沒有該遮罩之凹陷。
  17. 如請求項16所述之方法，其中在該第二雷射製程之後，該遮罩與該半導體晶圓之間的該介面處具有該遮罩之一凹陷。
  18. 如請求項17所述之方法，其中穿過該半導體晶圓的一開口之一最大寬度小於穿過該遮罩的一最小寬度。
  19. 一種用於切割包括複數個積體電路的一半導體晶圓的系統，該系統包括：一工廠介面；一雷射劃線設備，該雷射劃線設備與該工廠介面耦合並且包括一雷射組件，該雷射組件經配置以提供一第一 雷射製程及一第二雷射製程；及一電漿蝕刻腔室，該電漿蝕刻腔室與該工廠介面耦合，其中實施該第一雷射製程用以形成穿過一遮罩的一溝槽，該遮罩形成在該半導體晶圓上方，並且用以形成進入該半導體晶圓之一元件層中的該溝槽，該元件層中的該溝槽之一寬度為一切口寬度，及其中實施該第二雷射製程以加寬該遮罩中的該溝槽而不實質上增加該元件層中的該切口寬度。
  20. 如請求項19所述之系統，其中該第一雷射製程具有一第一強度並且該第二雷射製程具有一第二強度，其中該第二強度大於該第一強度。
TW110122759A 2020-06-22 2021-06-22 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制 TWI826798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/908,542 US11854888B2 (en) 2020-06-22 2020-06-22 Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US16/908,542 2020-06-22

Publications (2)

Publication Number Publication Date
TW202213473A TW202213473A (zh) 2022-04-01
TWI826798B true TWI826798B (zh) 2023-12-21

Family

ID=79021966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122759A TWI826798B (zh) 2020-06-22 2021-06-22 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制

Country Status (7)

Country Link
US (2) US11854888B2 (zh)
EP (1) EP4169063A1 (zh)
JP (1) JP2023531441A (zh)
KR (1) KR20230027244A (zh)
CN (1) CN115769367A (zh)
TW (1) TWI826798B (zh)
WO (1) WO2021262361A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786435A (zh) * 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构及其制备方法
CN114535836A (zh) * 2022-03-25 2022-05-27 华虹半导体(无锡)有限公司 晶圆的切割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201306110A (zh) * 2011-06-15 2013-02-01 Applied Materials Inc 多步驟且非對稱塑形的雷射束劃線
TW201706067A (zh) * 2015-04-21 2017-02-16 Asm Tech Singapore Pte Ltd 用於切割晶元的方法和設備
TW201834057A (zh) * 2016-05-13 2018-09-16 應用材料股份有限公司 用於混合式雷射劃線及電漿蝕刻晶圓切單處理的蝕刻遮罩
TW201939608A (zh) * 2018-03-12 2019-10-01 美商應用材料股份有限公司 使用多程雷射劃線製程及電漿蝕刻製程的混合晶圓切割方法
CN110800097A (zh) * 2017-05-26 2020-02-14 应用材料公司 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
GB2458475B (en) * 2008-03-18 2011-10-26 Xsil Technology Ltd Processing of multilayer semiconductor wafers
KR20120023258A (ko) 2010-09-01 2012-03-13 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
JP5982172B2 (ja) 2012-05-15 2016-08-31 株式会社ディスコ ウエーハのレーザー加工方法
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
US10410924B2 (en) * 2017-01-12 2019-09-10 Panasonic Intellectual Property Management Co., Ltd. Manufacturing process of element chip
JP7357237B2 (ja) * 2019-03-14 2023-10-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201306110A (zh) * 2011-06-15 2013-02-01 Applied Materials Inc 多步驟且非對稱塑形的雷射束劃線
TW201706067A (zh) * 2015-04-21 2017-02-16 Asm Tech Singapore Pte Ltd 用於切割晶元的方法和設備
TW201834057A (zh) * 2016-05-13 2018-09-16 應用材料股份有限公司 用於混合式雷射劃線及電漿蝕刻晶圓切單處理的蝕刻遮罩
CN110800097A (zh) * 2017-05-26 2020-02-14 应用材料公司 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模
TW201939608A (zh) * 2018-03-12 2019-10-01 美商應用材料股份有限公司 使用多程雷射劃線製程及電漿蝕刻製程的混合晶圓切割方法

Also Published As

Publication number Publication date
WO2021262361A1 (en) 2021-12-30
TW202213473A (zh) 2022-04-01
CN115769367A (zh) 2023-03-07
EP4169063A1 (en) 2023-04-26
US11854888B2 (en) 2023-12-26
US20240079273A1 (en) 2024-03-07
JP2023531441A (ja) 2023-07-24
US20210398854A1 (en) 2021-12-23
KR20230027244A (ko) 2023-02-27

Similar Documents

Publication Publication Date Title
US9972575B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20240079273A1 (en) Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
TWI666729B (zh) 利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法
TWI813895B (zh) 使用均勻旋轉光束雷射刻劃處理及電漿蝕刻處理之混合式晶圓切割方法
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US20210398853A1 (en) Automatic kerf offset mapping and correction system for laser dicing