TWI666729B - 利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 - Google Patents

利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 Download PDF

Info

Publication number
TWI666729B
TWI666729B TW104115628A TW104115628A TWI666729B TW I666729 B TWI666729 B TW I666729B TW 104115628 A TW104115628 A TW 104115628A TW 104115628 A TW104115628 A TW 104115628A TW I666729 B TWI666729 B TW I666729B
Authority
TW
Taiwan
Prior art keywords
laser beam
laser
scribing
polarization
mask
Prior art date
Application number
TW104115628A
Other languages
English (en)
Other versions
TW201603192A (zh
Inventor
類維生
伊頓貝德
庫默亞傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201603192A publication Critical patent/TW201603192A/zh
Application granted granted Critical
Publication of TWI666729B publication Critical patent/TWI666729B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/359—Working by laser beam, e.g. welding, cutting or boring for surface treatment by providing a line or line pattern, e.g. a dotted break initiation line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

本發明描述切割半導體晶圓之方法，每一晶圓具有複數個積體電路。在一實例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上方形成遮罩，該遮罩包括覆蓋及保護積體電路的層。該方法亦涉及利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩，以提供具有間隙的經圖案化遮罩，從而曝露半導體晶圓的介於積體電路之間的區域。超短脈衝拉蓋爾高斯雷射光束雷射劃線製程涉及利用具有軸向對稱偏振的雷射光束進行劃線。該方法亦涉及經由經圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以切單積體電路。

Description

利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程 的混合式晶圓切割方法 【相關申請案之交叉引用】
本申請案主張於2014年5月16日提交申請之美國臨時申請案第61/994,385號之權益，該美國臨時申請案之全部內容以引用之方式併入本文。
本發明之實施例係關於半導體處理領域，且更特定言之，係關於切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在半導體晶圓處理中，在由矽或其他半導體材料所組成的晶圓(亦稱為基板)上形成積體電路。大體而言，利用各種材料層形成積體電路，該等材料為半導體、導體或者絕緣體。使用各種熟知製程摻雜、沉積及蝕刻該等材料以形成積體電路。每一晶圓經處理以形成眾多含有積體電路的個別區域，該等區域被稱為晶粒。
遵循積體電路形成製程，「切割」晶圓以使個別晶粒彼此分離以便封裝或以未封裝形式用 於較大電路內。用於晶圓切割的兩種主要技術為劃線及鋸切。在劃線情況中，沿預形成之劃割線跨越晶圓表面移動金剛石鑲頭劃線器。該等劃割線沿晶粒之間的空間延伸。該等空間通常被稱為「劃道(streets)」。金剛石劃線器沿劃道在晶圓表面中形成淺劃痕。在諸如利用滾軸施加壓力後，晶圓沿劃割線分離。晶圓的斷裂遵循晶圓基板之晶格結構。劃線可用於約10密耳(千分之一吋)或以下厚度的晶圓。對於較厚晶圓，鋸切係目前較佳之切割方法。
使用鋸切時，以高的每分鐘轉數旋轉的金剛石鑲頭鋸接觸晶圓表面，並沿劃道鋸切晶圓。將晶圓安裝在支撐構件上，該支撐構件為諸如跨越薄膜框拉伸的黏合薄膜，並將鋸反復應用於垂直與水平劃道兩者。劃線或鋸切的一個問題在於可沿晶粒之切斷邊緣形成碎屑及槽。另外，可形成裂紋，且該等裂紋可自晶粒邊緣傳播至基板內，並導致積體電路無法操作。碎裂及開裂尤其是劃線所具有的問題，因為僅可對正方形或矩形晶粒之一側按結晶結構之<110>方向劃線。因此，晶粒之另一側之斷裂產生鋸齒狀分離線。由於碎裂及開裂，晶圓上的晶粒之間需要額外間距，以防止損傷積體電路，例如，使碎屑及裂紋與實際積體電路保持距離。由於間隔要求，所以在標準尺寸之晶圓上形成的晶粒不多，且浪費了本可用於電路系統之晶圓使用面積。使用鋸加重了半導體晶圓上的 使用面積浪費。鋸刃之厚度為約15微米。因此，為確保由鋸產生的切口周圍之開裂及其他損傷不損害積體電路，通常必須將每一晶粒之電路系統分離三百至五百微米。此外，在切割後，每一晶粒需要大量清潔以移除產生自鋸切製程的顆粒及其他污染物。
亦已經使用電漿切割，但電漿切割亦可具有限制。舉例而言，妨礙電漿切割實施的一個限制可為成本。用於圖案化抗蝕劑的標準微影術操作可導致實施成本過高。可能妨礙電漿切割實施的另一限制在於在沿劃道切割常見金屬(例如，銅)時對該等常見金屬之電漿處理可產生生產問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法及設備。
在一實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上方形成遮罩，該遮罩包括覆蓋及保護積體電路的層。該方法亦涉及利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩，以提供具有間隙的經圖案化遮罩，從而曝露半導體晶圓的介於積體電路之間的區域。超短脈衝拉蓋爾高斯雷射光束雷射劃線製程涉及利用具有軸向對稱偏振的雷射光束進行劃線。該方法亦涉及經由經圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以切單積體電路。
在另一實施例中，用於切割具有複數個積體電路的半導體晶圓之系統包括工廠介面。將雷射劃線設備與工廠介面耦接且該雷射劃線設備包括雷射總成，該雷射總成經配置以提供具有軸向對稱偏振的超短脈衝拉蓋爾高斯雷射光束。亦將電漿蝕刻腔室與工廠介面耦接。
在另一實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上方形成遮罩，該遮罩包含覆蓋及保護積體電路的層。該方法亦涉及利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化遮罩及切單積體電路。超短脈衝拉蓋爾高斯雷射光束雷射劃線製程涉及利用具有軸向對稱偏振的雷射光束進行劃線。
100‧‧‧流程圖
102‧‧‧操作
104‧‧‧操作
106‧‧‧操作
108‧‧‧操作
202‧‧‧遮罩
204‧‧‧半導體晶圓/基板
206‧‧‧積體電路
207‧‧‧劃道
208‧‧‧經圖案化遮罩
210‧‧‧間隙
212‧‧‧溝槽
302‧‧‧部分
304‧‧‧部分
306‧‧‧部分
308‧‧‧部分
310‧‧‧線性或圓形偏振
312‧‧‧徑向與方位角偏振
314‧‧‧示意圖
316‧‧‧示意圖
318‧‧‧部分
320‧‧‧部分
322‧‧‧部分
324‧‧‧部分
326‧‧‧部分
328‧‧‧光點
330‧‧‧部分
332‧‧‧部分
334‧‧‧部分
336‧‧‧光點
338‧‧‧具有不同強度結構的雷射光束
340‧‧‧具有圓柱對稱強度結構的雷射光束
342‧‧‧部分
344‧‧‧部分
346‧‧‧部分
348‧‧‧部分
350‧‧‧光點
402‧‧‧部分
404‧‧‧部分
500A‧‧‧通孔
500B‧‧‧通孔
500C‧‧‧通孔
600‧‧‧劃道區域
602‧‧‧矽基板頂部部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低介電常數介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低介電常數介電層
614‧‧‧第三蝕刻終止層
616‧‧‧未摻雜二氧化矽玻璃層
618‧‧‧第二二氧化矽層
620‧‧‧光阻層
622‧‧‧銅金屬化材料
702‧‧‧遮罩層
704‧‧‧裝置層
706‧‧‧矽基板
708‧‧‧晶粒黏著薄膜
710‧‧‧襯帶
712‧‧‧超短脈衝拉蓋爾高斯雷射光束雷射劃線製程
714‧‧‧溝槽
716‧‧‧透矽深層電漿蝕刻製程
800‧‧‧製程工具
802‧‧‧工廠介面
804‧‧‧裝載鎖
806‧‧‧群集工具
808‧‧‧電漿蝕刻腔室
810‧‧‧雷射劃線設備
812‧‧‧沉積室
814‧‧‧潤濕/乾燥站
900‧‧‧電腦系統
902‧‧‧處理器
904‧‧‧主記憶體
906‧‧‧靜態記憶體
908‧‧‧網路介面裝置
910‧‧‧視訊顯示單元
912‧‧‧文數字輸入裝置
914‧‧‧游標控制裝置
916‧‧‧訊號產生裝置
918‧‧‧二級記憶體
920‧‧‧網路
922‧‧‧軟體
926‧‧‧處理邏輯
930‧‧‧匯流排
932‧‧‧機器可存取儲存媒體
第1圖係表示根據本發明之實施例的切割包括複數個積體電路之半導體晶圓之方法中的操作之流程圖。
第2A圖圖示根據本發明之實施例的在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該視圖對應於第1圖之流程圖之操作102。
第2B圖圖示根據本發明之實施例的在執行切割半導體晶圓之方法期間的包括複數個積體 電路之半導體晶圓之橫截面視圖，該視圖對應於第1圖之流程圖之操作104。
第2C圖圖示根據本發明之實施例的在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該視圖對應於第1圖之流程圖之操作108。
第3A圖圖示作為偏振面的電元件之平面。
第3B圖圖示雷射光束之P偏振及S偏振之概念。
第3C圖圖示根據本發明之實施例的如箭頭所表示之習知及向量雷射光束的不同類型偏振。
第3D圖示意性圖示根據本發明之實施例的對耦合至材料中的雷射能之偏振效應。
第3E圖圖示根據本發明之實施例的偏振方向對比雷射劃線方向。
第3F圖圖示根據本發明之實施例的偏振方向對比雷射劃線方向之效應。
第3G圖圖示具有簡單強度結構及習知偏振之雷射光束。
第3H圖圖示根據本發明之實施例的具有複雜強度結構及偏振之雷射光束。
第3I圖圖示根據本發明之實施例的具有不同強度結構之雷射光束之實例及具有圓柱對稱強度結構之雷射光束之實例。
第3J圖圖示根據本發明之實施例的具有複雜偏振與複雜強度結構兩者之雷射光束。
第4圖圖示根據本發明之實施例的具有徑向及/或方位角偏振之TEM01*雷射光束之形成。
第5圖圖示根據本發明之實施例的使用飛秒範圍、皮秒範圍及奈秒範圍內的雷射脈衝寬度之效應。
第6圖圖示根據本發明之實施例的可用於半導體晶圓或基板之劃道區域中的材料堆疊之橫截面視圖。
第7A圖至第7D圖圖示根據本發明之實施例的切割半導體晶圓之方法中的各個操作之橫截面視圖。
第8圖圖示根據本發明之實施例的用於雷射及電漿切割晶圓或基板的工具佈置之方塊圖。
第9圖圖示根據本發明之實施例的示例性電腦系統之方塊圖。
本發明描述切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。在下文描述中闡述眾多特定細節，諸如超短脈衝拉蓋爾高斯雷射劃線方法 及電漿蝕刻條件及材料範圍，以便提供對本發明之實施例的透徹理解。對熟習此項技術者將顯而易見的是，可在無該等特定細節的情況下實施本發明之實施例。在其他情形中，並未詳細描述諸如積體電路製造之熟知的態樣，以免不必要地模糊本發明之實施例。此外，應理解，圖式中所示之各種實施例為說明性表示，且不一定按比例繪製。
可實施涉及初始雷射劃線及後續電漿蝕刻之混合式晶圓或基板切割製程，用於晶粒切單。可使用雷射劃線製程以清潔地移除遮罩層、有機與無機介電層及裝置層。隨後，在晶圓或基板之已曝露或部分蝕刻之後，可終止雷射蝕刻製程。隨後，可採用切割製程之電漿蝕刻部分以蝕刻穿過晶圓或基板的塊體，諸如穿過塊狀單晶矽，以產生晶粒或晶片之切單或切割。更特定言之，一或更多個實施例係針對實施用於例如切割應用之超短脈衝拉蓋爾高斯雷射光束雷射劃線製程。在一特定此類實施例中，雷射光束具有軸向對稱偏振。
為了提供情境，針對晶圓切割的飛秒雷射劃線及後續電漿蝕刻已被證明對於晶圓切單可行。取決於特定應用，雷射劃線深度可限於遮罩開口及裝置層移除，直至曝露下層矽(Si)基板，或可延伸至Si基板中。在光譜之最末端處，基本上穿過整個晶圓厚度執行雷射劃線，且電漿蝕刻用於修復已切單晶 粒側壁。覆蓋遮罩層可取決於凸塊高度及晶圓厚度為厚的或薄的。在一般範圍中，以下兩個態樣可需要改良：(1)可需要減小由雷射劃線所產生之溝槽側壁之表面粗糙度；(2)可需要增加雷射材料移除速率，以便利用給定雷射功率來改良雷射製程產量。
習知地，實施圓形偏振高斯模式TEM00雷射光束以在雷射微機械加工中執行雷射劃線或切割，以避免當雷射劃線方向改變時與線性偏振雷射光束另外關聯的溝槽寬度變化。然而，可能以降低雷射吸收係數為代價實現圓形偏振光束之採用，此可影響製程產量。另外，儘管在應用適當雷射光點重疊下可實現雷射劃線溝槽之相對較低側壁粗糙度，例如藉由降低劃線速度或增加雷射脈衝頻率，但是可能以較低劃線速度或較昂貴的雷射總成為代價實現該相對較低側壁粗糙度。由於在較高脈衝頻率下仍必須實現最小雷射脈衝能量，因而可導致成本增加。以及，可改良雷射劃線溝槽之側壁表面粗糙度，以便減少基於電漿蝕刻的切割後側壁平坦化處理工作之費用。
根據本文描述之一或更多個實施例，實施超短脈衝拉蓋爾高斯雷射光束(諸如具有軸向對稱偏振的TEM01*模式)以便進行雷射劃線。隨後可執行後續電漿蝕刻操作以便晶圓切割。在一個實施例中，軸向對稱偏振包括徑向偏振及方位角偏振中的一 者或兩者。具有TEM01*模式的軸向偏振雷射光束可提供與圓形偏振高斯光束(例如，TEM00模式)所提供的相比多達兩倍之高雷射吸收係數。此外，由軸向偏振雷射光束所產生之溝槽上的側壁表面粗糙度可比由圓形偏振雷射光束所實現的更低。軸向偏振雷射光束與方位角偏振雷射光束兩者皆可提供較深穿透深度，且方位角偏振光束可產生具有較陡峭錐度的側壁。在一個實施例中，具有軸向對稱偏振模式(例如，徑向偏振或方位角偏振或兩者)的環形圈形狀雷射光束(例如，TEM01*模式)可由初始線性偏振高斯光束(TEM00模式)轉換而成。在本文描述之一或更多個實施例中，具有軸向對稱偏振的雷射光束經實施以改良雷射開口溝槽之光滑度，該雷射開口溝槽可轉變為更光滑的電漿蝕刻溝槽輪廓。在本文描述之一或更多個實施例中，與軸向偏振關聯的較高能量耦合效率改良了雷射劃線產量及/或賦能厚遮罩開口、厚裝置層移除或較寬切口形成，上述之任一者本可能在利用相同雷射功率位準的圓形偏振光束下難以完成。
因此，在本發明之一態樣中，可使用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程與電漿蝕刻製程之組合將半導體晶圓切割成切單積體電路。第1圖係表示根據本發明之實施例的切割包括複數個積體電路之半導體晶圓之方法中的操作之流程圖 100。第2A圖至第2C圖圖示根據本發明之實施例的在執行切割半導體晶圓之方法期間的包括複數個積體電路之半導體晶圓之橫截面視圖，該等視圖對應於流程圖100之操作。
參看流程圖100之操作102，及對應的第2A圖，在半導體晶圓或基板204上形成遮罩202。遮罩202由半導體晶圓204之表面上所形成之覆蓋及保護積體電路206的層組成。遮罩202亦覆蓋積體電路206之各者之間所形成的介入劃道207。
根據本發明之一實施例，形成遮罩202涉及形成一層，該層諸如但不限於光阻層或I形線圖案化層。舉例而言，諸如光阻層之聚合物層可由在其他情況下適用於微影製程的材料組成。在一個實施例中，光阻層由正向光阻材料組成，該正向光阻材料諸如但不限於248奈米(nm)抗蝕劑、193nm抗蝕劑、157nm抗蝕劑、超紫外線(extreme ultra-violet；EUV)抗蝕劑或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施例中，光阻層由負向光阻材料組成，該負向光阻材料諸如但不限於聚順異戊二烯及聚乙烯基肉桂酸酯。
在另一實施例中，形成遮罩202涉及形成電漿沉積製程中沉積的層。舉例而言，在一個此類實施例中，遮罩202由電漿沉積聚四氟乙烯或類似聚四氟乙烯(聚合CF2)層組成。在一特定實施例中， 在涉及氣體C4F8的電漿沉積製程中沉積聚合CF2層。
在另一實施例中，形成遮罩202涉及形成水溶性遮罩層。在一實施例中，水溶性遮罩層在水介質中可輕易溶解。舉例而言，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液或去離子水中的一或更多者的材料組成。在一實施例中，水溶性遮罩層在曝露於加熱製程(諸如大約處於50-160攝氏度範圍內加熱)後保持該遮罩層之水溶性。舉例而言，在一個實施例中，在曝露於雷射及電漿蝕刻切單製程中所使用的腔室條件下後，水溶性遮罩層可溶於水性溶液。在一個實施例中，水溶性遮罩層由一材料組成，該材料諸如而不限於聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亞胺或聚氧化乙烯。在一特定實施例中，水溶性遮罩層在水性溶液中具有大約處於1-15微米/分鐘範圍內的蝕刻速率，且更特定言之具有大約1.3微米/分鐘的蝕刻速率。
在另一實施例中，形成遮罩202涉及形成紫外線可固化遮罩層。在一實施例中，遮罩層具有對紫外光的易感性，該易感性使紫外線可固化層之黏合度減小了至少約80%。在一個此類實施例中，紫外線層由聚氯乙烯或丙烯酸基材料組成。在一實施例中，紫外線可固化層由具有黏合特性的材料或材料堆疊組成，該黏合特性在曝露於紫外光後減弱。在一實 施例中，紫外線可固化黏合薄膜對大約365nm紫外光敏感。在一個此類實施例中，此敏感性賦能使用LED光來執行固化。
在一實施例中，半導體晶圓或基板204由一材料組成，該材料適合於經受製造製程，且半導體處理層可適宜地安置在該材料之上。舉例而言，在一個實施例中，半導體晶圓或基板204由基於IV族之材料組成，該材料諸如但不限於結晶矽、鍺或矽/鍺。在一特定實施例中，提供半導體晶圓204包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板204由III-V族材料組成，諸如例如在發光二極體(light emitting diode；LED)之製造中使用的III-V族材料基板。
在一實施例中，在半導體晶圓或基板204上或中安置有作為積體電路206之一部分的半導體裝置之陣列。此類半導體裝置之實例包括但不限於製造在矽基板中且封裝在介電層中的記憶體裝置或互補金屬氧化物半導體(complimentary metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連可在該等裝置或電晶體上方及在周圍的介電層中形成，並可用於電性耦接該等裝置或電晶體以形成積體電路206。構成劃道207之材料可與用於形成積體電路206之彼等材料類似或相同。舉 例而言，劃道207可由介電材料層、半導體材料層及金屬化材料組成。在一個實施例中，劃道207中的一或更多者包括類似於積體電路206之實際裝置之測試裝置。
參看流程圖100之操作104及對應的第2B圖，利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化遮罩202以提供具有間隙210的經圖案化遮罩208，從而曝露半導體晶圓或基板204的介於積體電路206之間的區域。因此，使用雷射劃線製程移除最初形成於積體電路206之間的劃道207之材料。根據本發明之一實施例，利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化遮罩202包括使溝槽212部分地形成於半導體晶圓204的介於積體電路206之間的區域內，如第2B圖中所描繪。
根據本發明之一實施例，超短脈衝拉蓋爾高斯雷射光束雷射劃線製程涉及利用具有軸向對稱偏振的雷射光束進行劃線。在一個實施例中，雷射光束具有徑向偏振元件。在另一實施例中，雷射光束具有方位角偏振元件。在另一實施例中，雷射光束具有徑向偏振元件與方位角偏振元件兩者。在另一實施例中，雷射光束具有TEM01*模式。在另一實施例中，雷射光束具有環形圈形狀。
為了提供進一步情境，雷射輻射之偏振係所有雷射光束中所固有之基本光學特性。雷射光係 含有電分量與磁分量兩者之橫向電磁波，且電場與磁場向量指向垂直於波行進方向。電磁波之偏振方向已經傳統界定以沿電場向量之振盪方向。當光以非垂直角度撞擊光學表面(諸如光束分光器)時，反射及透射特徵取決於偏振。位於含有入射及反射光束的平面內有偏振向量的光被稱為經P偏振，且垂直於含有入射及反射光束的平面偏振的光被稱為經S偏振。可將入射偏振之任何任意狀態表示為S及P分量之向量和。
第3A圖圖示作為偏振面的電分量之平面。參看第3A圖之部分302，圖示相對於光束行進方向的電場與磁場向量之定向。參看第3A圖之部分304，圖示在z方向(或k方向)上傳播的線性偏振光以及電場振幅Y及磁場振幅X。參看第3A圖之部分306，圖示傳播方向及偏振面以及磁場與電場向量。第3B圖圖示雷射光束之P偏振及S偏振之概念。參看第3B圖，部分308圖示自光束分光器相對於雷射光束傳播方向的反射光束與透射光束之S偏振及P偏振。
應瞭解，存在不同類型偏振。習知偏振狀態包括線性偏振與圓形偏振。在兩種情況中，電向量之方向並不取決於光束截面中的空間位置。線性偏振雷射具有在固定方向上延伸的固定電向量。具有圓形偏振的雷射使得自身電向量以圓形圖案均勻旋轉。非習知偏振狀態包括徑向偏振，其中光束截面之平面內的電向量方向平行於徑向方向。非習知偏振狀 態亦包括方位角偏振，其中光束截面之平面內的電向量方向垂直於徑向方向。在雷射光束內，電向量(而非磁向量)含有處理功率。因此，電向量定向(亦即，偏振狀態/方向)影響雷射材料相互作用，且因此影響材料處理能力。詳言之，根據本發明之一實施例，偏振方向可對雷射劃線/切割製程之品質及產量/效率具有明顯影響。
第3C圖圖示根據本發明之實施例的如箭頭所表示之習知及向量雷射光束的不同類型偏振。參看第3C圖，對於習知偏振狀態，諸如線性或圓形偏振310，電向量之方向並不取決於光束截面中的空間位置。在向量光束中，偏振狀態為諸如徑向與方位角偏振312之空間變體。
第3D圖示意性圖示根據本發明之實施例的對耦合至材料中的雷射能之偏振效應。參看第3D圖，示意圖314表明，可將作為入射的雷射輻射之總能量(表示為1或100%)分成透射率(T)、反射率(R)及吸收率(A)，其中A+R+T=1，或A=1-R-T。由A表示之能量耦合效率受R及T影響。偏振對雷射輻射之一個已知效應為，偏振可影響材料表面上的雷射光束之反射率。
根據本發明之一實施例，對耦合至材料中的雷射能之偏振效應可歸於以下觀察：偏振方向藉由影響材料表面上的雷射反射性來影響耦合至給定 材料中的雷射能。例如，第3E圖圖示根據本發明之實施例的偏振方向對比雷射劃線方向。參看第3E圖，示意圖316圖示偏振方向可改變，且因此可取決於偏振方向與切割/劃線(雷射運動)方向之間的關聯影響雷射劃線/切割製程之品質及產量/效率。在第3E圖中描繪所使用坐標系中的相關樣本及雷射光束位置。
第3F圖圖示根據本發明之實施例的偏振方向對比雷射劃線方向之效應。參看第3F圖之部分318，在線性偏振的情況中，光束與物質相互作用之參數取決於偏振方向。參看第3F圖之部分320，當改變雷射劃線方向時，可發生切口寬度變化。該變化之原因可為當偏振成直線及垂直於雷射光束行進方向時吸收之雷射功率不同。
更概括而言，根據本發明之一實施例，在線性偏振情況中，光束與物質相互作用之參數取決於偏振方向。此外，當改變雷射劃線方向時可發生劃線深度變化，因為當偏振成直線及垂直於雷射光束行進方向時吸收之雷射功率不同。在某些情況中，能量效率被定義為切割深度乘以切割速度之乘積。在圓形或隨機偏振光束的情況中，電向量隨時間推移快速變化。亦即，電向量在所有切割方向上被均勻定向，使得偏振對切割品質之效應經時間平均，且可看到對切口寬度或切割深度無影響。然而，根據本發明之一實施例，從雷射能量耦合效率或切割及關聯切割產量觀 點來看，圓形偏振對於最小損失或最大吸收並非最佳。
第3G圖圖示具有簡單強度結構及習知偏振之雷射光束。參看第3G圖，部分322圖示對於習知高斯光束之圓形及線性偏振模式。部分324圖示TEM00光束之高斯強度結構。部分326係隨光束輪廓函數變化之功率曲線圖，具有對應光點328。
第3H圖圖示根據本發明之實施例的具有複雜強度結構及偏振之雷射光束。參看第3H圖，部分330圖示繪製為隨時間函數變化之線性偏振拉蓋爾高斯光束偏振模式。部分332圖示TEM01*光束之環形圈形狀強度結構。部分334係隨光束輪廓函數變化之功率曲線圖，具有對應光點336。為了提供情境，第3I圖圖示根據本發明之實施例的具有不同強度結構的雷射光束(338)之實例及具有圓柱對稱強度結構的雷射光束(340)之實例。
第3J圖圖示根據本發明之實施例的具有複雜偏振與複雜強度結構兩者之雷射光束。參看第3J圖之部分342，(a)圖示徑向偏振光束，及(b)圖示方位角偏振光束。部分344圖示繪製為隨時間函數變化之徑向偏振拉蓋爾高斯光束偏振模式。部分346圖示環形圈形狀強度結構。部分348係隨光束輪廓函數變化之功率曲線圖，具有對應光點350。在一實施 例中，非習知偏振與獨特強度輪廓之組合提供了雷射剝蝕方面的改良效率及精確度。
在一實施例中，隨後，使用具有複雜偏振與複雜強度結構兩者的雷射光束執行雷射剝蝕。在一個實施例中，使用徑向偏振光束。為了比較，徑向偏振光束對比圓形偏振光束，在徑向偏振情況中的有效吸收係數為圓形偏振之有效吸收係數的兩倍。因此，對於徑向偏振光束，切割深度乘以切割速度之乘積比圓形偏振光束之乘積高出約1.5-2.0倍。在一個實施例中，就雷射機械加工之粗糙度而言，實現改良的劃線/切割品質。在一特定實施例中，徑向偏振光束與圓形偏振光束相比產生更光滑的側壁。在一特定實例中，徑向偏振光束TEM01*與圓形偏振高斯光束TEM00相比展示出高出約兩倍之雷射吸收，及穿過切割厚度(例如，上部分及下部分)的下側壁表面粗糙度(Rz)。
第4圖圖示根據本發明之實施例的具有徑向及/或方位角偏振之TEM01*雷射光束之形成。參看第4圖，部分402圖示路徑(a)，其中實現徑向偏振以提供TME01*。部分404圖示路徑(b)，其中實現方位角偏振以提供TME01*。在一個實施例中，將偏振形成為兩個平面偏振模式TEM01之重疊。在一實施例中，此類線性至徑向/方位角偏振轉換(radial/azimuthal polarization conversion；LRAC)係基於分段半波片。在比較徑向偏振光束TEM01*與方位角偏振光束TEM01*時，相對於切割效率，方位角偏振光束可實現與徑向偏振光束相比兩倍深度的穿透。相對於切口輪廓，方位角偏振光束比徑向偏振光束產生具有較大錐度的較窄切割。
在一實施例中，將基於飛秒之雷射用作超短脈衝拉蓋爾高斯雷射光束雷射劃線製程的來源。舉例而言，在一實施例中，使用波長處於可見光譜加紫外線(ultra-violet；UV)及紅外線(infra-red；IR)範圍(總稱為寬頻帶光譜)內的雷射來提供基於飛秒之雷射，亦即脈衝寬度在飛秒(10-15秒)數量級之雷射。在一個實施例中，剝蝕並非或基本上並非依波長而定，且因此，剝蝕適合於複雜薄膜，該等薄膜諸如遮罩202之薄膜、劃道207之薄膜，及在可能情況下的半導體晶圓或基板204的一部分之薄膜。
第5圖圖示根據本發明之實施例的使用飛秒範圍、皮秒範圍及奈秒範圍內的雷射脈衝寬度之效應。參看第5圖，與使用較長脈衝寬度(例如，通孔500A經奈秒處理後得到顯著損傷502A)相比，藉由使用具有來自飛秒範圍內之貢獻的雷射光束輪廓使熱損傷問題得以減緩或消除(例如，通孔500C經飛秒處理後損傷最小化至無損傷502C)。在通孔 500C之形成期間，損傷之消除或減緩可歸因於缺乏低能回耦(如500B/502B之基於皮秒之雷射剝蝕所見)或熱平衡(如基於奈秒之雷射剝蝕所見)，如第5圖中所描繪。
諸如光束輪廓之雷射參數選擇對開發成功的雷射劃線及切割製程而言可能至關重要，該製程使碎裂、微裂紋及分層最小化，以便實現清潔的雷射劃線切痕。雷射劃線切痕愈清潔，可在最終晶粒切單時執行的蝕刻製程便愈平滑。在半導體裝置晶圓中，通常在晶圓上安置不同材料類型(例如，導體、絕緣體、半導體)及厚度之眾多功能層。此類材料可包括但不限於諸如聚合物之有機材料、金屬或諸如二氧化矽及氮化矽之無機介電質。
安置在晶圓或基板上的個別積體電路之間的劃道可包括與積體電路自身類似或相同的層。舉例而言，第6圖圖示根據本發明之實施例的可用於半導體晶圓或基板之劃道區域中的材料堆疊之橫截面視圖。
參看第6圖，劃道區域600包括矽基板之頂部部分602、第一二氧化矽層604、第一蝕刻終止層606、第一低介電常數介電層608(例如，具有一介電常數，該介電常數低於二氧化矽之介電常數4.0)、第二蝕刻終止層610、第二低介電常數介電層612、第三蝕刻終止層614、未摻雜二氧化矽玻璃 (undoped silica glass；USG)層616、第二二氧化矽層618及光阻層620，該等層以相對厚度加以描繪。在第一蝕刻終止層606與第三蝕刻終止層614之間且穿過第二蝕刻終止層610安置銅金屬化材料622。在一特定實施例中，第一蝕刻終止層606、第二蝕刻終止層610及第三蝕刻終止層614由氮化矽組成，而低介電常數介電層608及612由摻雜碳的氧化矽材料組成。
在習知雷射照射(諸如基於奈秒之照射)下，劃道600之材料在光學吸收及剝蝕機制方面表現差異巨大。舉例而言，諸如二氧化矽之介電層在正常條件下對於所有市售雷射波長而言基本上為透明。相比而言，金屬、有機物(例如，低介電常數材料)及矽可非常容易地耦合光子，尤其是回應於基於奈秒之照射。在一實施例中，藉由剝蝕二氧化矽層，隨後剝蝕低介電常數材料層及銅層，將超短脈衝拉蓋爾高斯雷射光束雷射劃線製程用於圖案化二氧化矽層、低介電常數材料層及銅層。
可以單道次執行或以多道次執行劃線製程，但在一實施例中，較佳為執行1至2道次。在一個實施例中，工件中的劃線深度大約處於5微米至50微米深的範圍內，較佳地大約處於10微米至20微米深的範圍內。在一實施例中，所產生之雷射光束切口寬度大約處於2微米至15微米範圍內，但在矽晶圓劃線 /切割中較佳的切口寬度大約處於6微米至10微米範圍內，該等切口寬度在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，諸如提供足夠高的雷射強度以實現無機介電質(例如，二氧化矽)之游離化及在直接剝蝕無機介電質之前將由下層損傷導致的分層及碎裂最小化。此外，可選擇參數以提供具有精確控制剝蝕寬度(例如，切口寬度)及深度之有意義的工業應用製程產量。在一實施例中，超短脈衝拉蓋爾高斯雷射光束雷射劃線製程適合於提供此等優勢。
應瞭解，在使用雷射劃線圖案化遮罩以及劃線完全穿過晶圓或基板以便切單晶粒的情況中，在上文所描述之雷射劃線後，可停止切割或切單製程。因此，在此情況中將不需要進一步切單處理。然而，在並未針對總體切單實施雷射劃線的情況中，可考慮以下實施例。
現參看流程圖100之可選操作106，執行中間的遮罩開口後清潔操作。在一實施例中，遮罩開口後清潔操作係基於電漿之清潔製程。在第一實例中，如下文所述，基於電漿之清潔製程對基板204的由間隙210所曝露之區域具有反應性。在基於反應性電漿之清潔製程情況中，清潔製程自身可在基板204中形成或延伸溝槽212，因為基於反應性電漿之清潔操作至少在某種程度上對於基板204係蝕刻劑。在第 二不同實例中，亦如下文所述，基於電漿之清潔製程對基板204的由間隙210所曝露之區域無反應性。
根據第一實施例，基於電漿之清潔製程對基板204之已曝露區域具有反應性，因為在清潔製程期間部分地蝕刻了已曝露區域。在一個此類實施例中，Ar或另一非反應性氣體(或混合物)與SF6組合用於高偏壓電漿處理以便清潔已劃割開口。使用混合氣體Ar+SF6在高偏壓功率下執行電漿處理，以便轟擊遮罩開口區域來實現遮罩開口區域之清潔。在反應性穿透製程中，來自Ar及SF6的物理轟擊與因SF6及F離子的化學蝕刻兩者皆有助於清潔遮罩開口區域。該方法可適合於光阻或電漿沉積聚四氟乙烯遮罩202，其中穿透處理導致相當均勻的遮罩厚度減小及溫和的Si蝕刻。然而，此類穿透蝕刻製程可並非最適合於水溶性遮罩材料。
根據第二實施例，基於電漿之清潔製程對基板204之已曝露區域無反應性，因為在清潔製程期間並未蝕刻或僅可忽略地蝕刻已曝露區域。在一個此類實施例中，僅使用非反應性氣體電漿清潔。舉例而言，使用Ar或另一非反應性氣體(或混合物)執行高偏壓電漿處理，兩者皆用於遮罩凝結(mask condensation)及清潔已劃割開口。該方法可適合於水溶性遮罩或更薄的電漿沉積聚四氟乙烯202。在另一此類實施例中，使用單獨遮罩凝結及已 劃割溝槽清潔操作，例如，先執行Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結，並隨後執行雷射已劃割溝槽之Ar+SF6電漿清潔。此實施例可適合於以下情況：由於遮罩材料過厚，Ar清潔不足以用於溝槽清潔。提高清潔效率用於更薄遮罩，但遮罩蝕刻速率更低得多，在後續深層矽蝕刻製程中幾乎無消耗。在又一此類實施例中，執行三個操作清潔：(a)Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結，(b)雷射已劃割溝槽之Ar+SF6高偏壓電漿清潔，及(c)Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結。根據本發明之另一實施例，電漿清潔操作涉及先使用反應性電漿清潔處理，諸如上文在操作106之第一態樣中所描述的清潔處理。反應性電漿清潔處理隨後繼之以非反應性電漿清潔處理，諸如與操作106之第二態樣關聯所描述的清潔處理。
參看流程圖100之操作108，及對應的第2C圖，經由經圖案化遮罩208中的間隙210來蝕刻半導體晶圓204，以切單積體電路206。根據本發明之一實施例，蝕刻半導體晶圓204包括：藉由蝕刻利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程最初形成之溝槽212，最終蝕刻完全貫穿半導體晶圓204，如第2C圖中所描繪。
根據本發明之一實施例，自雷射劃線所得之遮罩開口粗糙度可因電漿蝕刻溝槽之後續形成而影響晶粒側壁品質。微影開口遮罩常常具有光滑輪廓，從而導致電漿蝕刻溝槽光滑的對應側壁。相比之下，若選擇不適當的雷射製程參數，則習知雷射開口遮罩可沿劃線方向具有非常粗糙的輪廓(諸如點重疊，導致電漿蝕刻溝槽於水平方向中之側壁粗糙)。儘管可藉由額外電漿製程使表面粗糙度光滑，但在補救此類問題上存在成本與產量打擊。因此，本文所描述之實施例在自切單製程之雷射劃線部分提供更光滑的劃線製程方面可為有利的。
在一實施例中，蝕刻半導體晶圓204包括使用電漿蝕刻製程。在一個實施例中，使用透矽通孔型蝕刻製程。舉例而言，在一特定實施例中，對半導體晶圓204之材料的蝕刻速率大於25微米/分鐘。可在晶粒切單製程之電漿蝕刻部分中使用超高密度電漿源。適合於執行此種電漿蝕刻製程之製程腔室之實例為Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。Applied Centura® SilviaTM蝕刻系統結合電容式及電感式射頻耦合，從而提供可能比僅使用電容式耦合，甚至比利用由磁性增強所提供之改良更為獨立的離子密度及離子能控制。此組合賦能離子密度與離子能之有效解耦，以便實現相對較高密度 的電漿，且該電漿即使在極低壓力下亦不具有潛在損傷性的高直流偏壓位準。此特徵導致製程窗口格外寬。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室。在一示例性實施例中，使用深層矽蝕刻以蝕刻單晶矽基板或晶圓204，所用蝕刻速率比習知矽蝕刻速率大約40%，同時保持基本上精確的輪廓控制及幾乎無扇形之側壁。在一特定實施例中，使用透矽通孔型蝕刻製程。蝕刻製程基於由反應性氣體所產生之電漿，該反應氣體一般為基於氟的氣體，例如SF6、C4F8、CHF3、XeF2，或任何其他能夠以相對較快之蝕刻速率蝕刻矽的反應物氣體。在一實施例中，在切單製程後移除遮罩層208，如第2C圖中所描繪。在另一實施例中，與第2C圖關聯所描述之電漿蝕刻操作採用習知Bosch型沉積/蝕刻/沉積製程以蝕刻穿過基板204。大體而言，Bosch型製程由三個子操作組成：沉積、定向轟擊蝕刻及等向性化學蝕刻，該製程被執行許多迭代(循環)直至蝕刻穿過矽為止。
因此，再次參看流程圖100及第2A圖至第2C圖，可藉由使用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程進行初始剝蝕以剝蝕穿過遮罩層、穿過晶圓劃道(包括金屬化材料)及部分進入矽基板中來執行晶圓切割。可隨後藉由後續透矽深層電漿蝕刻完成晶粒切單。根據本發明之一實施例，下文將與第7A 圖至第7D圖關聯描述用於切割之材料堆疊之特定實例。
參看第7A圖，用於混合式雷射剝蝕及電漿蝕刻切割的材料堆疊包括遮罩層702、裝置層704及基板706。在黏附於襯帶710的晶粒黏著薄膜708上安置遮罩層、裝置層及基板。在一實施例中，遮罩層702為水溶性層，諸如上文與遮罩202關聯所描述之水溶性層。裝置層704包括安置於一或更多個金屬層(諸如銅層)及一或更多個低介電常數介電層(諸如摻雜碳的氧化物層)上的無機介電層(諸如二氧化矽)。裝置層704亦包括積體電路之間排列的劃道，該等劃道包括與積體電路相同或相似的層。基板706係塊狀單晶矽基板。
在一實施例中，在將塊狀單晶矽基板706黏附至晶粒黏著薄膜708前，自背側使該矽基板薄化。可藉由背側研磨製程執行此薄化操作。在一個實施例中，塊狀單晶矽基板706經薄化至大約處於50-100微米範圍內之厚度。應注意，在一實施例中，在雷射剝蝕及電漿蝕刻切割製程之前執行此薄化操作很重要。在一實施例中，遮罩層702具有約5微米之厚度且裝置層704具有大約處於2-3微米範圍內之厚度。在一實施例中，晶粒黏著薄膜708(或能夠將經薄化或薄的晶圓或基板黏接至襯帶710之任何適宜替代物)具有約20微米之厚度。
參看第7B圖，利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程712圖案化遮罩層702、裝置層704及基板706的一部分，以在基板706中形成溝槽714。參看第7C圖，使用透矽深層電漿蝕刻製程716使溝槽714向下延伸至晶粒黏著薄膜708，從而曝露晶粒黏著薄膜708之頂部部分並切單矽基板706。在透矽深層電漿蝕刻製程716期間，由遮罩層702保護裝置層704。
參看第7D圖，切單製程可進一步包括圖案化晶粒黏著薄膜708，從而曝露襯帶710之頂部部分並切單晶粒黏著薄膜708。在一實施例中，藉由雷射製程或藉由蝕刻製程來切單晶粒黏著薄膜。另外的實施例可包括隨後自襯帶710移除基板706之已切單部分(例如，作為個別積體電路)。在一個實施例中，已切單晶粒黏著薄膜708保留在基板706之已切單部分的背側上。其他實施例可包括自裝置層704移除遮罩層702。在一替代實施例中，在基板706厚度小於約50微米的情況中，使用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程712完全切單基板706，而無需使用額外電漿製程。
單個製程工具可經配置以執行利用超短脈衝拉蓋爾高斯雷射光束剝蝕及電漿蝕刻切單製程之混合式雷射系列中的許多或全部操作。舉例而言， 第8圖圖示根據本發明之實施例的用於雷射及電漿切割晶圓或基板的工具佈置之方塊圖。
參看第8圖，製程工具800包括工廠介面802(factory interface；FI)，該介面耦接有複數個裝載鎖804。群集工具806與工廠介面802耦接。群集工具806包括一或更多個電漿蝕刻腔室，諸如電漿蝕刻腔室808。雷射劃線設備810亦耦接至工廠介面802。在一個實施例中，該製程工具800之總佔地面積可為約3500毫米(3.5公尺)乘以約3800毫米(3.8公尺)，如第8圖所描繪。
在一實施例中，雷射劃線設備810容納雷射總成，該雷射總成經配置以提供超短脈衝拉蓋爾高斯雷射光束。在一個此類實施例中，雷射光束具有軸向對稱偏振。在一特定實施例中，雷射總成經配置以提供具有徑向偏振元件的雷射光束。在另一特定實施例中，雷射總成經配置以提供具有方位角偏振分量的雷射光束。在另一特定實施例中，雷射總成經配置以提供具有徑向偏振分量及方位角偏振分量兩者的雷射光束。在另一特定實施例中，雷射總成經配置以提供具有TEM01*模式的雷射光束。在另一特定實施例中，雷射總成經配置以提供具有環形圈形狀的雷射光束。在一實施例中，雷射劃線設備經配置以基於分段半波片提供線性至徑向轉換，或線性至方位角轉換，或線性至徑向與方位角兩者的轉換。
在一實施例中，雷射適合於執行混合式雷射及蝕刻切單製程中的雷射剝蝕部分，諸如上文所描述之雷射剝蝕製程。在一個實施例中，雷射劃線設備810中亦包括可移動平臺，該可移動平臺經配置用於相對於雷射移動晶圓或基板(或晶圓或基板之載體)。在一特定實施例中，雷射亦為可移動的。在一個實施例中，雷射劃線設備810之總佔地面積可為約2240毫米乘以約1270毫米，如第8圖中所描繪。
在一實施例中，一或更多個電漿蝕刻腔室808經配置用於經由經圖案化遮罩中的間隙蝕刻晶圓或基板，以切單複數個積體電路。在一個此類實施例中，一或更多個電漿蝕刻腔室808經配置以執行深層矽蝕刻製程。在一特定實施例中，一或更多個電漿蝕刻腔室808係Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。蝕刻腔室可經特定設計以用於深層矽蝕刻，該蝕刻用於產生切單積體電路，該等積體電路被容納在單晶矽基板或晶圓之上或之中。在一實施例中，在電漿蝕刻腔室808中包括高密度電漿源以促進高矽蝕刻速率。在一實施例中，在製程工具800之群集工具806部分中包括一個以上蝕刻腔室，以賦能切單或切割製程的高製造產量。
工廠介面802可為適宜大氣埠，該埠在具有雷射劃線設備810之外部製造設施與群集工具 806之間建立介面。工廠介面802可包括具有手臂或刀刃之機器人以用於將晶圓(或晶圓之載體)自儲存單元(諸如前開口式晶圓盒)移送至群集工具806或雷射劃線設備810或兩者內。
群集工具806可包括適合於執行切單方法中的各功能之其他腔室。舉例而言，在一個實施例中，包括沉積室812，以代替額外蝕刻腔室。沉積室812可經配置用於在晶圓或基板之雷射劃線前在晶圓或基板之裝置層上或上方進行遮罩沉積。在一個此類實施例中，沉積室812適合於沉積光阻層。在另一實施例中，包括潤濕/乾燥站814，以代替額外蝕刻腔室。潤濕/乾燥站可適合於在基板或晶圓之雷射劃線及電漿蝕刻切單製程之後清潔殘餘物及碎片，或移除遮罩。在一實施例中，亦包括計量站作為製程工具800中的元件。
本發明之實施例可作為電腦程式產品或軟體而提供，該電腦程式產品或軟體可包括機器可讀取媒體，在該媒體上儲存有指令，該電腦程式產品或軟體可用於程式化電腦系統(或其他電子裝置)以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與第8圖關聯所描述之製程工具800耦接。機器可讀取媒體包括任何以機器(例如，電腦)可讀取的形式儲存或傳輸資訊之機構。舉例而言，機器可讀取(例如，電腦可讀取)媒體包括機器(例如，電腦) 可讀取儲存媒體(例如，唯讀記憶體(read only memory；「ROM」)、隨機存取記憶體(random access memory；「RAM」)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置等)、機器(例如，電腦)可讀取傳輸媒體(電訊號、光訊號、聲訊號或其他形式之傳播訊號(例如，紅外線訊號、數位訊號等))等。
第9圖圖示電腦系統900之示例性形式之機器的圖解表示，可在該電腦系統中執行指令集以用於引發該機器執行本文所描述之方法中的任何一或更多者。在替代實施例中，可在區域網路(Local Area Network；LAN)、內部網路、外部網路或網際網路中將機器連接(例如，網路連接)至其他機器。該機器可作為主從式網路環境中的伺服器或客戶端機器操作，或作為同級間(或分散式)網路環境中的同級機器操作。該機器可為個人電腦(personal computer；PC)、平板PC、機上盒(set-top box；STB)、個人數位助理(Personal Digital Assistant；PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能夠執行指令集(按順序或以其他方式)之機器，該指令集指定將由彼機器所採取的動作。進一步地，儘管僅圖示單個機器，但術語「機器」應亦被視為包括機器(例如，電腦)之任何集合，該等機器個別或共同執行一 個指令集(或多個指令集)以執行本文所描述之方法中的任何一或更多者。
示例性電腦系統900包括處理器902、主記憶體904(例如，唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)之動態隨機存取記憶體(dynamic random access memory；DRAM)等)、靜態記憶體906(例如，快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)及二級記憶體918(例如，資料儲存裝置)，上述各者經由匯流排930與彼此通訊。
處理器902表示一或更多個通用處理裝置，諸如微處理器、中央處理單元或類似者。更特定言之，處理器902可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字(very long instruction word；VLIW)微處理器、實施其他指令集的處理器或實施指令集組合的處理器。處理器902亦可為一或更多個專用處理裝置，諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array； FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器或類似者。處理器902經配置以執行處理邏輯926，該處理邏輯用於執行本文所描述之操作。
電腦系統900可進一步包括網路介面裝置908。電腦系統900亦可包括視訊顯示單元910(例如，液晶顯示器(liquid crystal display；LCD)、發光二極體顯示器(light emitting diode display；LED)或陰極射線管(cathode ray tube；CRT))、文數字輸入裝置912(例如，鍵盤)、游標控制裝置914(例如，滑鼠)及訊號產生裝置916(例如，揚聲器)。
二級記憶體918可包括機器可存取儲存媒體(或更特定言之，電腦可讀取儲存媒體)932，在該媒體上儲存有一或更多個指令集(例如，軟體922)，該等指令集具體實現本文所描述之方法或功能中的任何一或更多者。軟體922亦可完全或至少部分位於主記憶體904內及/或在由電腦系統900執行該軟體期間位於處理器902內，主記憶體904及處理器902亦組成機器可讀取儲存媒體。可經由網路介面裝置908在網路920上進一步傳輸或接收軟體922。
儘管機器可存取儲存媒體932在一示例性實施例中展示為單個媒體，但術語「機器可讀取儲存媒體」應被視為包括儲存一或更多個指令集之單個 媒體或多個媒體(例如，集中式或分散式資料庫，及/或關聯的快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視為包括任何能夠儲存或編碼一指令集之媒體，該指令集由該機器執行，並引發該機器執行本發明之方法中的任何一或更多者。因此，術語「機器可讀取儲存媒體」應被視為包括但不限定於固態記憶體及光學媒體與磁性媒體。
根據本發明之一實施例，機器可存取儲存媒體上儲存有指令，該等指令引發資料處理系統執行切割具有複數個積體電路的半導體晶圓之方法。該方法包括在半導體晶圓上方形成遮罩，該遮罩包括覆蓋及保護積體電路的層。隨後利用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩，以提供具有間隙的經圖案化遮罩，從而曝露半導體晶圓的介於積體電路之間的區域。超短脈衝拉蓋爾高斯雷射光束雷射劃線製程涉及利用具有軸向對稱偏振的雷射光束進行劃線。隨後經由經圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以切單積體電路。
因此，已揭示使用超短脈衝拉蓋爾高斯雷射光束雷射劃線製程及電漿蝕刻的混合式晶圓切割方法。

Claims (20)

  1. 一種切割包含複數個積體電路的一半導體晶圓之方法，該方法包含以下步驟：在該半導體晶圓上方形成一遮罩，該遮罩包含覆蓋及保護該等積體電路的一層；利用一超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩，以提供具有間隙的一經圖案化遮罩，從而曝露該半導體晶圓的介於該等積體電路之間的區域，其中該超短脈衝拉蓋爾高斯雷射光束雷射劃線製程包含利用具有軸向對稱偏振的一雷射光束進行劃線；以及經由該經圖案化遮罩中的該等間隙電漿蝕刻該半導體晶圓，以切單該等積體電路。
  2. 如請求項1所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一徑向偏振分量的一雷射光束進行劃線。
  3. 如請求項1所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一方位角偏振分量的一雷射光束進行劃線。
  4. 如請求項1所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一徑向偏振分量與一方位角偏振分量兩者的一雷射光束進行劃線。
  5. 如請求項1所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一TEM01*模式的一雷射光束進行劃線。
  6. 如請求項1所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用一環形圈形狀進行劃線。
  7. 如請求項1所述之方法，其中利用該雷射劃線製程圖案化該遮罩之步驟包含以下步驟：在該半導體晶圓的介於該等積體電路之間的該等區域中形成溝槽，且其中電漿蝕刻該半導體晶圓之步驟包含以下步驟：延伸該等溝槽以形成對應溝槽延伸部。
  8. 如請求項7所述之方法，其中該等溝槽中之各者具有一寬度，且其中該等對應溝槽延伸部中之各者具有該寬度。
  9. 如請求項1所述之方法，進一步包含以下步驟：在利用該超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩之後且在經由該等間隙電漿蝕刻該半導體晶圓之前，利用一電漿製程清潔該半導體晶圓之該等曝露區域。
  10. 一種切割包含複數個積體電路的一半導體晶圓之系統，該系統包含：一工廠介面；一雷射劃線設備，該雷射劃線設備與該工廠介面耦接且包含一雷射總成，該雷射總成經配置以提供具有軸向對稱偏振的一超短脈衝拉蓋爾高斯雷射光束；以及一電漿蝕刻腔室，該電漿蝕刻腔室與該工廠介面耦接。
  11. 如請求項10所述之系統，其中該雷射總成經配置以提供具有一徑向偏振分量的該雷射光束。
  12. 如請求項10所述之系統，其中該雷射總成經配置以提供具有一方位角偏振分量的該雷射光束。
  13. 如請求項10所述之系統，其中該雷射總成經配置以提供具有一徑向偏振分量與一方位角偏振分量兩者的該雷射光束。
  14. 如請求項10所述之系統，其中該雷射總成經配置以提供具有一TEM01*模式的該雷射光束。
  15. 如請求項10所述之系統，其中該雷射總成經配置以提供具有一環形圈形狀的該雷射光束。
  16. 如請求項10所述之系統，其中該雷射劃線設備經配置以基於分段半波片提供一線性至徑向轉換，或線性至方位角轉換，或線性至徑向與方位角兩者的轉換。
  17. 一種切割包含複數個積體電路的一半導體晶圓之方法，該方法包含以下步驟：在該半導體晶圓上方形成一遮罩，該遮罩包含覆蓋及保護該等積體電路的一層；以及利用一超短脈衝拉蓋爾高斯雷射光束雷射劃線製程圖案化該遮罩及切割該等積體電路，該雷射劃線製程包含以下步驟：利用具有軸向對稱偏振的一雷射光束進行劃線。
  18. 如請求項17所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一徑向偏振分量、一方位角偏振分量或一徑向偏振分量與一方位角偏振分量兩者的一雷射光束進行劃線。
  19. 如請求項17所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用具有一TEM01*模式的一雷射光束進行劃線。
  20. 如請求項17所述之方法，其中利用具有軸向對稱偏振的一雷射光束進行劃線之步驟包含以下步驟：利用一環形圈形狀進行劃線。
TW104115628A 2014-05-16 2015-05-15 利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 TWI666729B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461994385P 2014-05-16 2014-05-16
US61/994,385 2014-05-16
US201414297274A 2014-06-05 2014-06-05
US14/297,274 2014-06-05

Publications (2)

Publication Number Publication Date
TW201603192A TW201603192A (zh) 2016-01-16
TWI666729B true TWI666729B (zh) 2019-07-21

Family

ID=54480452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115628A TWI666729B (zh) 2014-05-16 2015-05-15 利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法

Country Status (2)

Country Link
TW (1) TWI666729B (zh)
WO (1) WO2015175268A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6608713B2 (ja) * 2016-01-19 2019-11-20 株式会社ディスコ ウエーハの加工方法
CN107117807A (zh) * 2016-12-01 2017-09-01 塔工程有限公司 划片设备
TWI612621B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子元件及其製法
US10510550B2 (en) 2017-09-26 2019-12-17 The Board Of Trustees Of The University Of Illinois Polarization-dependent laser-assisted plasma etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047956A1 (en) * 2010-08-31 2012-03-01 Xinghua Li Methods of separating strengthened glass substrates
US20140008338A1 (en) * 2012-07-06 2014-01-09 Toshiba Kikai Kabushiki Kaisha Laser dicing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624157B2 (en) * 2006-05-25 2014-01-07 Electro Scientific Industries, Inc. Ultrashort laser pulse wafer scribing
KR100976035B1 (ko) * 2008-07-15 2010-08-17 나노전광 주식회사 레이저 절단장치
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120047956A1 (en) * 2010-08-31 2012-03-01 Xinghua Li Methods of separating strengthened glass substrates
US20140008338A1 (en) * 2012-07-06 2014-01-09 Toshiba Kikai Kabushiki Kaisha Laser dicing method

Also Published As

Publication number Publication date
WO2015175268A1 (en) 2015-11-19
TW201603192A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9012305B1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US10535561B2 (en) Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US20160315009A1 (en) Uv-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US20240079273A1 (en) Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US20150243559A1 (en) Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20150287638A1 (en) Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
TWI666729B (zh) 利用超短脈衝拉蓋爾高斯光束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法
US9245803B1 (en) Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US9196536B1 (en) Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9281244B1 (en) Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US10903121B1 (en) Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US9177861B1 (en) Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US20160197015A1 (en) Hybrid wafer dicing approach using a polygon scanning-based laser scribing process and plasma etch process
US9330977B1 (en) Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process