CN110800097A - 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模 - Google Patents

用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模 Download PDF

Info

Publication number
CN110800097A
CN110800097A CN201880042815.2A CN201880042815A CN110800097A CN 110800097 A CN110800097 A CN 110800097A CN 201880042815 A CN201880042815 A CN 201880042815A CN 110800097 A CN110800097 A CN 110800097A
Authority
CN
China
Prior art keywords
mask
water
semiconductor wafer
integrated circuits
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880042815.2A
Other languages
English (en)
Other versions
CN110800097B (zh
Inventor
李文广
詹姆斯·S·帕帕努
雷伟圣
普拉巴特·库马尔
布拉德·伊顿
阿杰伊·库马尔
亚历山大·N·勒纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110800097A publication Critical patent/CN110800097A/zh
Application granted granted Critical
Publication of CN110800097B publication Critical patent/CN110800097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述了光吸收掩模和对半导体晶片进行切片的方法。在一示例中，一种对包括多个集成电路的半导体晶片进行切片的方法包含在所述半导体晶片上方形成掩模。所述掩模包括基于固体组分和水的水溶性基质、以及遍布所述水溶性基质中的光吸收剂物种。用激光刻划工艺来将所述掩模、以及所述半导体晶片的一部分图案化以提供在所述集成电路之间的区域中具有间隙的图案化掩模以及在所述半导体晶片中在所述集成电路之间的区域中提供对应的沟槽。穿过所述图案化掩模中的所述间隙对所述半导体晶片进行等离子体蚀刻以延伸所述沟槽并切割所述集成电路。所述图案化掩模在所述等离子体蚀刻期间保护所述集成电路。

Description

用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收 掩模
技术领域
本发明的实施方式涉及半导体处理领域，并且特别地是涉及对半导体晶片进行切片的方法，每个晶片上具有多个集成电路。
背景技术
在半导体晶片处理中，在由硅或其他半导体材料组成的晶片(也被称为衬底)上形成集成电路。一般地，利用半导电、导电或绝缘的各种材料的层来形成集成电路。使用各种熟知的工艺对这些材料进行掺杂、沉积和蚀刻以形成集成电路。每个晶片被处理以形成包含被称为管芯的集成电路的大量的单独区域。
在集成电路形成工艺之后，将晶片“切片”来将单独管芯彼此分开以进行封装或用于以未封装的形式用在较大电路内。用于晶片切片的两种主要技术是划刻和锯切。在划刻时，尖端装金刚石的划刻机沿预形成的划线在晶片表面上移动。这些划线沿在管芯之间的空间延伸。这些空间通常被称为“划道”。金刚石划刻机在晶片表面中沿划道形成浅划痕。在施加压力时，诸如用辊，晶片沿划线分开。晶片中的断裂遵循晶片衬底的晶格结构。划刻可以用于厚度约10密耳(千分之一英寸)或更小的晶片。对于较厚晶片，锯切在目前是进行切片的优选方法。
在锯切时，以每分钟高转数旋转的尖端装金刚石的锯接触晶片表面并沿划道锯切晶片。晶片安装在支撑构件(诸如跨膜框伸展的粘合剂膜)上，并且锯反复地施加到竖直和水平划道两者。划刻或锯切的一个问题是，可能沿管芯的切断边缘形成切屑和凿屑。另外地，可能形成裂纹并从管芯的边缘蔓延到衬底中，并且使集成电路无法正常操作。划刻特别地引起破碎和破裂的问题，因为方形或矩形管芯的仅一侧能在晶体结构的<1l0>方向上划刻。因此，切分管芯的另一侧造成锯齿状分割线。由于破碎和破裂，在晶片上的管芯之间需要附加的间距来防止损坏集成电路，例如，维持碎屑和裂缝处于距实际的集成电路的一定距离处。由于间距要求，在标准大小的晶片上不能形成那么多的管芯并浪费了原本可用于电路的晶片空间。锯的使用加剧半导体晶片上的空间的浪费。锯的刀片大约为15微米厚。因此，为了确保在锯所做出的切口周围的破裂和其他损坏不会有损集成电路，每个管芯的电路通常必须分开三百至五百微米。此外，在切割之后，每个管芯都要求大量清洁以去除锯切工艺中产生的颗粒和其他污染物。
也使用了等离子体切片，但是也可能有局限性。例如，一个妨碍实施等离子体切片的限制可能是成本。用于将抗蚀剂图案化的标准光刻操作可能使实施成本过高。另一个可能妨碍实施等离子体切片的限制是在沿划道切片时通常遇到的金属(例如，铜)的等离子体蚀刻可能产生生产问题或产量限制。
发明内容
本发明的实施方式包括对半导体晶片进行切片的方法和设备。
在一实施方式中，一种对包括多个集成电路的半导体晶片进行切片的方法包含在所述半导体晶片上方形成掩模。所述掩模包括基于固体组分和水的水溶性基质、以及遍布所述水溶性基质中的光吸收剂物种。用激光划刻工艺来将所述掩模、以及所述半导体晶片的一部分图案化以提供在所述集成电路之间的区域中具有间隙的图案化掩模以及在所述半导体晶片中在所述集成电路之间的所述区域中提供对应的沟槽。穿过所述图案化掩模中的所述间隙对所述半导体晶片进行等离子体蚀刻以延伸所述沟槽并切割所述集成电路。所述图案化掩模在所述等离子体蚀刻期间保护所述集成电路。
在另一个实施方式中，一种对包括多个集成电路的半导体晶片进行切片的方法包含在所述半导体晶片上方形成掩模。所述掩模包括基于固体组分和水的水溶性基质、以及遍布所述水溶性基质中的光吸收剂物种。用激光划刻工艺来图案化所述掩模以及切割所述半导体晶片的所述集成电路。
在另一个实施方式中，一种用于晶片切割工艺的掩模包括基于固体组分和水的水溶性基质。光吸收剂物种遍布所述水溶性基质中。多个颗粒分散得遍布所述水溶性基质中。所述多个颗粒不同于所述光吸收剂物种。
附图说明
图1是根据本发明的实施方式的表示对包括多个集成电路的半导体晶片进行切片的方法中的操作的流程图。
图2A示出了根据本发明的实施方式的在执行对半导体晶片进行切片的方法期间的包括多个集成电路的半导体晶片的截面图，其对应于图1的流程图的操作102。
图2B示出了根据本发明的实施方式的在执行对半导体晶片进行切片的方法期间的包括多个集成电路的半导体晶片的截面图，其对应于图1的流程图的操作104。
图2C示出了根据本发明的实施方式的在执行对半导体晶片进行切片的方法期间的包括多个集成电路的半导体晶片的截面图，其对应于图1的流程图的操作106。
图3A示出了根据本发明的实施方式的在激光划刻之后但在掩模去除之前从沟槽轮廓透视图截取的关于染料浓度为0％、0.25％和0.5％的扫描电子显微镜(SEM)图像。
图3B示出了根据本发明的实施方式的在激光划刻掩模去除之后的沟槽表面的关于染料浓度为0％、0.25％和0.5％的扫描电子显微镜(SEM)图像和光学显微镜图像。
图4示出了根据本发明的实施方式的可在半导体晶片或衬底的划道区域中使用的材料堆叠的截面图。
图5A-5D示出了根据本发明的实施方式的对半导体晶片进行切片的方法中的各种操作的截面图。
图6示出了根据本发明的实施方式的用于对晶片或衬底进行激光和等离子体切片的工具布局的框图。
图7示出了根据本发明的实施方式的示例性计算机系统的框图。
具体实施方式
描述了对半导体晶片进行切片的方法，每个晶片上具有多个集成电路。在下面的描述中，阐述了许多具体细节，诸如光吸收掩模材料和处理、激光划刻条件、以及等离子体蚀刻条件和材料方案，以便提供对本发明的实施方式的透彻理解。对于本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施方式。在其他情况下，未详细地描述诸如集成电路制造的所熟知的方面，以免不必要地使本发明的实施方式模糊不清。此外，将理解，附图中所示的各种实施方式是说明性表示，并且不一定按比例绘制。
一个或多个实施方式特别是针对使用光吸收剂以减少蚀刻掩模中的激光损坏。实施方式可适用于激光和蚀刻晶片切片方法以及用于将电子器件晶片切割或切片的工具。为了提供上下文，在将晶片切割为单个管芯期间，沿管芯之间的切片划道来切削或切分晶片。传统上，使用机械锯执行切片。移动装置和其他技术驱动器可能需要更高级的切割方法，以减少破裂、分层和破碎缺陷。激光和蚀刻晶片切片方法可以包括将水溶性保护涂层施加到衬底，去除该涂层中通过激光划刻去除的划道区域中的任何器件测试层以露出下面的衬底材料，该衬底材料典型地是硅(Si)。然后等离子体蚀刻穿过暴露的硅的整个厚度，以将晶片切割为单个管芯。在基于去离子(DI)水的清洁操作中去除保护涂层。出于环境考虑以及为了容易处理，可能期望水溶性保护涂层。这样的水溶性涂层可以主要地用作在等离子体蚀刻步骤期间的蚀刻掩模，并且还可以用作收集在激光划刻期间产生的任何碎片的层。为了提供进一步上下文，在该工艺的激光划刻部分中可优选飞秒激光。与纳秒和其他长脉冲激光不同，飞秒激光由于相关联的超短脉冲而几乎没有热效应。飞秒激光的另一个优点可以是去除大多数材料，包括吸收性、反射性和透明材料的能力。在典型的晶片上，有反射性和吸收性的金属、透明的电介质以及对大多数激光有吸收性的硅衬底。水溶性保护涂层是完全地或大部分透明的。这些列出材料可以用飞秒激光烧蚀。
典型的飞秒激光具有所谓的“高斯束”，其在束的中心附近具有高强度，而朝向束的边缘具有低强度。当飞秒激光被用于处理在吸收性衬底上具有透明层(例如，在硅上或在硅上的介电层上具有透明保护涂层(例如，水溶性掩模))的晶片时，高斯束可能会成为问题。为了去除透明层，激光工艺需要适当的高强度(例如，高斯束的前沿部分)以产生非线性吸收。然而，由于高斯束的低强度部分(尾沿)没有足够的强度以产生非线性吸收，因此高斯束的低强度部分以几乎没有衰减的方式穿过透明层。然而，高斯束的低强度部分被硅吸收。这种情况可能导致透明层/硅界面的加热，这可能导致透明层与硅之间分层，并导致透明层和硅两者破碎或甚至破裂。因此，高斯束通常产生激光损坏区，该激光损坏区比预期的划刻区宽得多。然而，在另一个实施方式中，激光不是高斯束，而是具有高强度部分和低强度部分的非高斯束。根据本发明的一个或多个实施方式，光吸收剂用于保护涂层中，诸如用在水溶性掩模中，以防止高斯束的低强度部分到达透明层/硅界面。在一个这样的实施方式中，激光损坏区显著地减小或完全地去除。在一实施方式中，在本来透明的掩模材料中包括光吸收剂物种使得能够进行划刻工艺，其中在激光划刻期间将高斯束的尾沿保持或限制在掩模内，而仅允许高斯束的前沿部分渗透到衬底中。
应当理解，尽管以下描述的许多实施方式与飞秒激光划刻相关联，但是在其他实施方式中，使用其他激光束类型的激光划刻也可以与本文所述的掩模材料兼容。还应当理解，尽管以下描述的许多实施方式与具有金属化特征的划刻划道相关联，但是在其他实施方式中，也可以考虑无金属划刻划道。因此，在本发明的一方面中，将光吸收掩模用于基于激光划刻工艺与等离子体蚀刻工艺的组合的切割工艺，以将半导体晶片切片成单个的集成电路。图1是根据本发明的实施方式的表示对包括多个集成电路的半导体晶片进行切片的方法中的操作的流程图100。图2A-2C示出了根据本发明的实施方式的在执行对半导体晶片进行切片的方法期间的包括多个集成电路的半导体晶片的截面图，它们对应于流程图100的操作。参照流程图100的操作102、以及对应图2A，在半导体晶片或衬底204上方形成掩模202。掩模202覆盖并保护形成在半导体晶片204的表面上的集成电路206。掩模202还覆盖形成在集成电路206的每个集成电路之间的居间划道207。在一实施方式中，掩模202包括基于固体组分和水的水溶性基质，以及遍布水溶性基质中的光吸收剂物种。
在一个实施方式中，水溶性基质是基于聚乙烯醇(PVA)的水溶性基质，其中PVA是固体组分。在另一个实施方式中，用于水溶性基质的固体组分选自由聚环氧乙烷、聚乙二醇、聚丙烯酸、聚丙烯酰胺、聚苯乙烯-马来酸共聚物、羟乙基纤维素和羟乙基淀粉组成的组。在一个实施方式中，水溶性基质包含约10重量％-40重量％的固体组分，其余为水。在一个实施方式中，在半导体晶片204上方形成掩模202包括在半导体晶片204上旋涂掩模202。在一特定的实施方式中，在涂覆之前，执行等离子体或化学预处理以使得能够更好地润湿和涂覆晶片。
在一实施方式中，掩模202是水溶性掩模，因为它易于溶解在水性介质中。例如，在一个实施方式中，所沉积的水溶性掩模202由可溶于碱性溶液、酸性溶液或去离子水中的一种或多种的材料组成。在一特定的实施方式中，所沉积的水溶性掩模202在水性溶液中的蚀刻或去除速率大约在每分钟1微米-15微米的范围内，并且更特别地，大约每分钟1.3微米。
在一实施方式中，遍布掩模202的水溶性基质中的光吸收剂物种是诸如但不限于以下物质的物种：溶解在水溶性基质中的水溶性染料、颜料的遍布水溶性基质中的纳米分散体、或溶解在水溶性基质中的水溶性染料与颜料的遍布水溶性基质中的纳米分散体的组合。
在一实施方式中，对于530纳米的绿色激光，光吸收剂物种选自由以下项组成的组：若丹明B、若丹明G和D&C红27。在一实施方式中，对于530纳米的绿色激光，光吸收剂物种选自以下项的组：吸收530nm光的染料或颜料，其中染料的示例为若丹明B、若丹明G、甜菜苷和D&C红27。应当理解，由于相对较大的颜料分散体可以散射光并对晶片对准有负面影响，因此水溶性染料可以是优选的光吸收剂。然而，在一实施方式中，使用颜料的纳米分散体(具有纳米级大小的颜料颗粒的分散体)并且其显示出相对低的光散射。在一个实施方式中，颜料颗粒的分散体由炭黑、氧化铁或金胶体组成。在一实施方式中，CeO2颗粒的分散体用作UV吸收物种。
在另一方面，典型的水溶性聚合物对等离子体蚀刻不具有高抗性，而具有良好的抗蚀刻性的聚合物通常不溶于水。蚀刻选择性可以定义为在蚀刻工艺期间去除的衬底材料(例如，Si)的量与掩模损失的量的比率。水溶性聚合物通常具有相对低的选择性，并且在不牺牲水溶性的情况下增强掩模的选择性可能是有利的。
根据本发明的实施方式，在光吸收水溶性掩模中具有附加的颗粒，该附加的颗粒被提供以用于激光划刻和等离子蚀刻晶片切割的蚀刻选择性。实施方式可以解决在水溶性切片掩模中对提高的耐蚀刻性的潜在需求。在特定示例中，提供在其中分散有二氧化硅颗粒的聚乙烯醇(PVA)基质作为蚀刻掩模。更一般地，在一实施方式中，将颗粒分散体与水溶性聚合物混合以形成复合掩模。不溶于水的材料，诸如氧化物和聚合物，可以作为分散体混入水溶性聚合物混合物中。合适的颗粒分散体可以是无机颗粒和聚合物的胶态分散体。合适的无机颗粒可以包括氧化物(诸如氧化硅、氧化铝、氧化钛和氧化铈)、以及其他颗粒(诸如碳酸钙、硫酸钡等)。合适的聚合物颗粒可以包括聚苯乙烯和PTFE。应当理解，由于掩模被激光划刻，因此掩模通常要求低雾度。为了使雾度最小化，在一实施方式中，小于100纳米的颗粒可以被包括在基质中。
因此，在一实施方式中，多个颗粒分散得遍布包括光吸收剂物种的掩模的水溶性基质中。所述多个颗粒不同于光吸收剂物种。在一个实施方式中，多个颗粒具有大约在5纳米-100纳米的范围内的平均直径。在一个实施方式中，水溶性基质的固体组分的重量％与多个颗粒的重量％的比率大约在1:0.1-1:4的范围内。在一个实施方式中，多个颗粒具有大约在5纳米-100纳米的范围内的平均直径，并且水溶性基质的固体组分的重量％与多个颗粒的重量％的比率大约在1:0.1-1:4的范围内。在一个实施方式中，多个颗粒具有大约在5纳米-50纳米的范围内的平均直径。应当理解，较小的直径可能是优选的，以便减轻或消除任何潜在的激光散射或雾度。在一个实施方式中，固体组分的重量％与多个颗粒的重量％的比率大约在1:0.5-1:2的范围内。在一个实施方式中，多个颗粒是选自由以下项组成的组中的多个颗粒：二氧化硅(SiO2)颗粒、氧化铝(Al2O3)颗粒、涂覆氧化铝的硅颗粒、聚四氟乙烯(PTFE)颗粒和以上项的组合。应当理解，其他氧化物(诸如氧化钛、氧化铈、氧化锌、氧化铟锡、氧化锆)以及其他无机颗粒(诸如碳酸钙、硫酸钡等)也可以用作颗粒添加剂。合适的聚合物颗粒还包括聚苯乙烯、环氧树脂等。在一个实施方式中，多个颗粒是多种吸收剂物种。
在一实施方式中，半导体晶片或衬底204由适于承受制造工艺并可在其上适当地设置半导体处理层的材料组成。例如，在一个实施方式中，半导体晶片或衬底204由基于IV族的材料组成，诸如但不限于晶体硅、锗、或硅/锗。在一特定的实施方式中，提供半导体晶片204包括提供单晶硅衬底。在一特定的实施方式中，单晶硅衬底掺杂有杂质原子。在另一个实施方式中，半导体晶片或衬底204由III-V族材料组成，诸如例如用于制造发光二极管(LED)的III-V族材料衬底。
在一个实施方式中，半导体晶片或衬底204具有设置在其上或其中的半导体器件的阵列，作为集成电路206的一部分。此类半导体器件的示例包括但不限于在硅衬底中制造并包封在介电层中的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连件可以形成在器件或晶体管上方以及周围介电层中，并且可以用于电耦接器件或晶体管以形成集成电路206。制成划道207的材料可以与用于形成集成电路206的材料类似或相同。例如，划道207可以由介电材料层、半导体材料层和金属化层组成。在一个实施方式中，划道207中的一个或多个包括类似于集成电路206的实际器件的测试器件。
在任选的实施方式中，在掩模的激光图案化之前烘烤掩模202。在一实施方式中，烘烤掩模202以增加掩模202的抗蚀刻性。在一特定的实施方式中，在大约在50摄氏度至130摄氏度的范围内的较高温度下烘烤掩模202。这种较高温度烘烤可以引起掩模202的交联，以便显著地增加抗蚀刻性。例如，当在130摄氏度或130摄氏度左右烘烤掩模202掩模约3分钟时，所得的增强的光吸收且抗蚀刻掩模相对于硅蚀刻工艺是坚固的。在一个实施方式中，使用热板技术或从晶片正面(例如，在使用衬底载体的情况下为非带(tape)安装面)施加的热(光)辐射或其他合适的技术来执行烘烤。
参照流程图100的操作104，以及对应图2B，用激光划刻工艺来将掩模202图案化以提供具有间隙210的图案化掩模208，从而暴露在集成电路206之间的半导体晶片或衬底204的区域。因此，使用激光划刻工艺来去除原始地形成在集成电路206之间的划道207的材料。根据本发明的实施方式，用激光划刻工艺来将掩模202图案化还包括将沟槽212部分地形成在集成电路206之间的半导体晶片204的区域中，亦如图2B所示。
在一实施方式中，用高斯激光束将掩模202图案化。在图案化期间，掩模的光吸收剂物种基本上将高斯束的尾沿限制到掩模202。在图案化期间，将高斯束的前沿部分基本上限制到半导体晶片或衬底204。在一实施方式中，在掩模202还包括用于增加抗蚀刻性的多个颗粒的情况下，在用激光划刻工艺来将掩模202图案化期间，掩模202的多个颗粒基本上不干扰激光划刻工艺。
在一实施方式中，基于飞秒的激光器用作激光划刻工艺的源。例如，在一实施方式中，具有可见光谱加上紫外(UV)和红外(IR)范围(合为宽带光谱)的波长的激光器用于提供基于飞秒的激光，即，具有飞秒(10-15秒)量级的脉冲宽度的激光。在一个实施方式中，烧蚀不依赖于波长，或基本上不依赖于波长，因此适于复合膜，诸如掩模202、划道207和可能地半导体晶片或衬底204的一部分的膜。
为了确定光吸收剂对激光划刻工艺的影响，例如，作为相对量的光吸收剂，制备具有和不具有光吸收剂物种的液体涂层，并且然后在划刻环境中进行测试。图3A示出了根据本发明的实施方式的在激光划刻之后但在掩模去除之前的从沟槽轮廓透视图截取的关于染料浓度为0％、0.25％和0.5％的扫描电子显微镜(SEM)图像。图3B示出了根据本发明的实施方式的在激光划刻掩模去除之后的沟槽表面的关于染料浓度为0％、0.25％和0.5％的扫描电子显微镜(SEM)图像和光学显微镜图像。
参照图3A和3B，将透明水溶性掩模样品制备为不包括光吸收剂、包括0.25重量％的光吸收剂和包括0.5重量％的光吸收剂。使用的光吸收剂是D&C红27。将水溶性掩模材料用该涂覆材料涂覆在裸硅(Si)晶片上。将涂层烘烤至干燥。使用激光划刻工艺来打开掩模材料。执行等离子体蚀刻以在Si中实现期望沟槽蚀刻深度。将晶片劈开/剖开成样品以获得SEM图像以及激光影响区的宽度的测量。如图3A和3B所示，0.5％的D&C红27显著地减小激光损坏区的宽度。应当理解，通过使用具有飞秒范围的组成(contribution)的激光束轮廓，对比更长脉冲宽度(例如，纳秒处理)，减少或消除了热损坏问题。激光划刻期间的损坏的消除或减少可能是由于缺少了低能量再耦合或热平衡。还应当理解，激光参数选择，诸如束轮廓，对于开发成功的激光划刻和切割工艺可能是关键的，所述工艺最小化碎屑、微裂和分层，以便实现干净的激光划刻切削。激光划刻切削得越干净，针对最终管芯切割可执行的蚀刻工艺就越平滑。在半导体器件晶片中，通常在其上设置有许多不同材料类型(例如，导体、绝缘体、半导体)和厚度的功能层。此类材料可以包括但不限于有机材料(诸如聚合物、金属)或无机电介质(诸如二氧化硅和氮化硅)。
在设置在晶片或衬底上的单独集成电路之间的划道可以包括与集成电路本身类似或相同的层。例如，图4示出了根据本发明的实施方式的可在半导体晶片或衬底的划道区域中使用的材料堆叠的截面图。参照图4，划道区域400包括硅衬底的顶部部分402、第一二氧化硅层404、第一蚀刻停止层406、第一低K介电层408(例如，具有小于二氧化硅的为4.0的介电常数的介电常数)、第二蚀刻停止层410、第二低K介电层412、第三蚀刻停止层414、未掺杂二氧化硅玻璃(USG)层416、第二二氧化硅层418、以及划刻和/或蚀刻掩模420(诸如上面结合掩模202描述的掩模)。铜金属化物422设置在第一蚀刻停止层406与第三蚀刻停止层414之间并穿过第二蚀刻停止层410。在一特定的实施方式中，第一蚀刻停止层406、第二蚀刻停止层410和第三蚀刻停止层414由氮化硅组成，而低K介电层408和412由碳掺杂氧化硅材料组成。
在常规激光辐照(例如基于纳秒的辐照)下，划道400的材料在光吸收和烧蚀机制方面表现出很大的差异。例如，在正常条件下，诸如二氧化硅的介电层对于所有可商购的激光波长是基本上透明的。相比之下，金属、有机物(例如，低K材料)和硅可以非常容易地耦合光子，特别是响应于基于纳秒的辐照。在一实施方式中，使用基于飞秒的激光划刻工艺来在烧蚀低K材料层和铜层之前通过烧蚀二氧化硅层来将二氧化硅层、低K材料层和铜层图案化。
在激光束是基于飞秒的激光束的情况下，在一实施方式中，合适的基于飞秒的激光工艺的特征为高峰强度(辐照度)，该峰强度通常引起各种材料中的非线性相互作用。在一个这样的实施方式中，飞秒激光源具有大约在10飞秒至500飞秒的范围内的脉冲宽度，但是优选地在100飞秒至400飞秒的范围内。在一个实施方式中，飞秒激光源具有大约在1570纳米至200纳米的范围内的波长，但是优选地在540纳米至250纳米的范围内。在一个实施方式中，激光器和对应光学系统在工作表面处提供大约在3微米至15微米的范围内的焦点，但是优选地大约在5微米至10微米的范围内或在10微米-15微米之间的范围内。
在一实施方式中，激光源具有大约在200kHz至10MHz的范围内的脉冲重复速率，但是优选地大约在500kHz至5MHz的范围内。在一实施方式中，激光源在工作表面处传递大约在0.5uJ至100uJ的范围内的脉冲能量，但是优选地大约在luJ至5uJ的范围内。在一实施方式中，激光划刻工艺沿工件表面以大约在500mm/sec至5m/sec的范围内的速度运行，但是优选地大约在600mm/sec至2m/sec的范围内。
划刻工艺可以仅进行单遍，或者可以进行多遍，然而，在一实施方式中，优选地进行1-2遍。在一个实施方式中，工件中的划刻深度大约在5微米至50微米深的范围内，优选地大约在10微米至20微米深的范围内。在一实施方式中，所产生的激光束的切口宽度大约在2微米至15微米的范围内，但是在硅晶片划刻/切片中优选地大约在6微米至10微米的范围内，如在器件/硅界面处测量。
可以选择具有益处和优点的激光参数，诸如提供足够高的激光强度以实现无机电介质(例如，二氧化硅)的电离并在直接烧蚀无机电介质之前最小化由下层损坏引起的分层和破碎。而且，可以选择参数来以精确地控制的烧蚀宽度(例如，切口宽度)和深度为工业应用提供有意义的工艺产量。
应当了解，在上述激光划刻之后，在使用激光划刻将掩模图案化以及完全地划刻穿过晶片或衬底以便切割管芯的情况下，可以停止切片或切割工艺。根据这样的方式，在一实施方式中，一种对包括多个集成电路的半导体晶片进行切片的方法包含在半导体晶片上方形成掩模。所述掩模包括基于固体组分和水的水溶性基质、以及遍布水溶性基质中的光吸收剂物种。用激光划刻工艺来图案化掩模、以及切割半导体晶片的集成电路。在这个特定的实施方式中，用高斯束来将掩模图案化。掩模的光吸收剂物种在图案化期间将高斯束的尾沿部分基本上限制到掩模。在图案化期间，高斯束的前沿部分基本上被限制到半导体晶片。激光划刻完成切割。因此，在一实施方式中，不需要诸如等离子体蚀刻的另外的切割处理来实现切割。然而，在没有仅实施激光划刻来进行完全切割的情况下，可以考虑以下实施方式。
在一任选的实施方式中，在激光划刻工艺之后并在等离子体蚀刻切割工艺之前，执行中间掩模开口后清洁操作。在一实施方式中，掩模开口后清洁操作是基于等离子体的清洁工艺。在一示例中，如下所述，基于等离子体的清洁工艺对由间隙210暴露的衬底204的沟槽212不反应。
根据一个实施方式，基于等离子体的清洁工艺对衬底204的暴露区域不反应，因为在清洁工艺期间暴露区域不被蚀刻或仅被可忽略地蚀刻。在一个这样的实施方式中，仅使用非反应性气体等离子体清洁。例如，使用Ar或另一种非反应性气体(或其混合物)进行高度偏置等离子体处理，以进行掩模凝结和划刻开口清洁。该方法可以适于水溶性掩模，诸如掩模202。在另一个这样的实施方式中，使用分开的掩模凝结(将表面层致密化)和划刻沟槽清洁操作，例如，首先执行用于掩模凝结的Ar或非反应性气体(或其混合物)高度偏置等离子体处理，并且然后对激光划刻沟槽进行Ar+SF6等离子体清洁。该实施方式可以适于因掩模材料太厚而造成Ar清洁不足以用于进行沟槽清洁的情况。参照流程图100的操作106，以及对应的图2C，穿过图案化掩模208中的间隙210蚀刻半导体晶片204以切割集成电路206。根据本发明的实施方式，蚀刻半导体晶片204包括通过蚀刻由激光划刻工艺初始形成的沟槽212来最终地完全蚀刻穿过半导体晶片204，如图2C所示。图案化掩模208在等离子体蚀刻期间保护集成电路。根据本发明的实施方式，穿过间隙对半导体晶片进行等离子体蚀刻包括等离子体蚀刻单晶硅晶片。在一个这样的实施方式中，在等离子体蚀刻期间单晶硅晶片的蚀刻速率与掩模202的蚀刻速率的比率大约在15:1-170:1的范围内。
在一实施方式中，用激光划刻工艺来将掩模202图案化包含在集成电路之间的半导体晶片的区域中形成沟槽，并且对半导体晶片进行等离子体蚀刻包括延伸沟槽以形成对应的沟槽延伸部。在一个这样的实施方式中，每个沟槽具有宽度，并且每个对应的沟槽延伸部具有所述宽度。
在一实施方式中，蚀刻半导体晶片204包括使用等离子体蚀刻工艺。在一个实施方式中，使用穿硅通孔型蚀刻工艺。例如，在一特定的实施方式中，半导体晶片204的材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可以用于管芯切割工艺的等离子体蚀刻部分。适于执行这种等离子体蚀刻工艺的处理腔室的示例是可从美国加利福尼亚州桑尼维尔应用材料公司(Applied Materials of Sunnyvale,CA,USA)获得的Applied
Figure BDA0002336643980000121
SilviaTM蚀刻系统。Applied
Figure BDA0002336643980000122
SilviaTM蚀刻系统结合电容和电感RF耦合，其与仅用电容耦合相比，提供对离子密度和离子能量的更独立的控制，即使在具有由磁性增强提供的改进的情况下也是如此。这种组合使得能够有效地解耦离子密度与离子能量，以便即使在非常低的压力下也实现相对高密度的等离子体，而不产生高的有可能造成损坏的DC偏置电平。这造成异常宽的工艺窗口。然而，可以使用能够蚀刻硅的任何等离子体蚀刻腔室。在一示例性实施方式中，深硅蚀刻用于以大于常规硅蚀刻速率的大约40％的蚀刻速率蚀刻单晶硅衬底或晶片204，同时维持基本上精确的轮廓控制和实际上无扇形的侧壁。在一特定的实施方式中，使用穿硅通孔型蚀刻工艺。该蚀刻工艺基于由反应性气体产生的等离子体，该反应性气体一般是基于氟的气体，诸如SF6、C4F8、CHF3、XeF2，或能够以相对快的蚀刻速率蚀刻硅的任何其他反应物气体。在一实施方式中，在切割工艺之后去除光吸收水溶性图案化掩模208，如图2C所示，并且如下面更详细地描述的。在另一个实施方式中，结合图2C描述的等离子体蚀刻操作采用常规Bosch型沉积/蚀刻/沉积工艺来蚀刻穿过衬底204。通常，Bosch型工艺由三个子操作组成：沉积、定向轰击蚀刻和各向同性化学蚀刻，其经过多次重复(循环)，直到硅被蚀刻穿过为止。
在一实施方式中，在切割工艺之后，去除图案化掩模208。在一实施方式中，使用水性溶液去除图案化掩模208。在一个这样的实施方式中，通过诸如热水处理的热水性处理去除图案化掩模208。在一特定的实施方式中，大约在40摄氏度-100摄氏度的范围内的温度下在热水处理中去除图案化掩模208。在一特定的实施方式中，大约在80摄氏度-90摄氏度的范围内的温度下在热水处理中去除图案化掩模208。应当理解，水的温度越高，热水处理所需时间越少。根据本发明的实施方式，还可以在蚀刻之后执行等离子体清洁工艺以帮助去除图案化掩模208。
应当理解，其他情况可受益于较低水处理温度。例如，在用于切片的晶片被支撑在可能受较高温度水处理的影响(例如，通过粘附力的损失)的切片带上的情况下，可以采用相对较低的水处理温度，即使比相对较高水处理温度需要较长持续时间。在一个这样的实施方式中，水处理是在室温之间(即，水不被加热)但低于大约40摄氏度的温度下进行。在这种特定的实施方式中，大约在35摄氏度-40摄氏度的范围内的温度下在温水处理中去除图案化掩模208。
因此，再次参考流程图100和图2A-2C，可以通过初始烧蚀以烧蚀穿过掩模202、穿过晶片划道(包括金属化物)并部分地烧蚀到硅衬底中来执行晶片切片。然后可以通过后续穿硅深等离子体蚀刻来完成管芯切割。根据本发明的实施方式，下面结合图5A-5D描述用于切片的材料堆叠的具体示例。
参照图5A，用于混合激光烧蚀和等离子体蚀刻切片的材料堆叠包括掩模502、器件层504和衬底506。掩模层502、器件层504和衬底506设置在管芯贴附膜508上方，该管芯贴附膜508固定到背衬带510。在其他实施方式中，使用与标准切片带的直接耦接。在一实施方式中，掩模502是诸如以上结合掩模202所述的掩模。器件层504包括设置在一个或多个金属层(诸如铜层)和一个或多个低K介电层(诸如碳掺杂的氧化物层)上方的无机介电层(诸如二氧化硅)。器件层504还包括布置在集成电路之间的划道，该划道包括与集成电路相同或类似的层。衬底506是块状单晶硅衬底。在一实施方式中，使用诸如如上所述的热处理或烘烤599来制造掩模502。
在一实施方式中，使块状单晶硅衬底506在被固定到管芯贴附膜508之前从背面减薄。可以通过背磨工艺进行减薄。在一个实施方式中，块状单晶硅衬底506被减薄至大约在50微米-100微米的范围内的厚度。重要的是，要注意，在一实施方式中，减薄是在激光烧蚀和等离子体蚀刻切片工艺之前执行。
在一实施方式中，掩模502具有大约在1微米-5微米的范围内的厚度，而器件层504具有大约在2微米-3微米的范围内的厚度。在一实施方式中，管芯贴附膜508(或能够将减薄或薄的晶片或衬底粘结到背衬带510的任何合适的替代物，诸如由上粘合剂层和基膜组成的切片带)具有大约在10微米-200微米的范围内的厚度。参照图5B，用激光划刻工艺512来将掩模502、器件层504、和衬底506的一部分图案化以在衬底506中形成沟槽514。参照图5C，使用穿硅深等离子体蚀刻工艺516将沟槽514向下延伸到管芯贴附膜508，从而暴露管芯贴附膜508的顶部部分并切割硅衬底506。在穿硅深等离子体蚀刻工艺516期间，器件层504由掩模502保护。
参照图5D，切割工艺还可以包括将管芯贴附膜508图案化、暴露背衬带510的顶部部分并切割管芯贴附膜508。在一实施方式中，通过激光工艺或通过蚀刻工艺切割管芯贴附膜。另外的实施方式可以包括之后从背衬带510去除衬底506的被切割的部分(例如，作为单独集成电路)。在一个实施方式中，被切割的管芯贴附膜508保持在衬底506的被切割的部分的背面上。在替代的实施方式中，在衬底506比约50微米更薄的情况下，激光划刻工艺512用于完全地切割衬底506，而不使用附加等离子体工艺。实施方式还可以包括从器件层504去除掩模502。掩模502的去除可以是如上关于去除图案化掩模208所述的。
单个工艺工具可以被配置为利用光吸收水溶性掩模执行混合激光烧蚀和等离子体蚀刻切割工艺中的许多或全部操作。例如，图6示出了根据本发明的实施方式的用于对晶片或衬底进行激光和等离子体切片的工具布局的框图。
参照图6，工艺工具600包括工厂接口602(FI)，该工厂接口具有与该工厂接口耦接的多个装载锁604。群集工具606与工厂接口602耦接。群集工具606包括一个或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室608。激光划刻设备610也耦接到工厂接口602。在一个实施方式中，工艺工具600的总占地面积可以为约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图6所示。
在一实施方式中，激光划刻设备610容纳激光器组件，该激光器组件被配置为提供基于飞秒的激光束。在一实施方式中，该激光器适于执行混合激光和蚀刻切割工艺的激光烧蚀部分，诸如上述激光烧蚀工艺。在一个实施方式中，可移动台也包括在激光划刻设备610中，该可移动台被配置为用于相对于激光器移动晶片或衬底(或其载体)。在一特定的实施方式中，激光器也是可移动的。在一个实施方式中，激光划刻设备610的总占地面积可以是约2240毫米乘以约1270毫米，如图6所示。
在一实施方式中，一个或多个等离子体蚀刻腔室608被配置为用于穿过图案化掩模中的间隙蚀刻晶片或衬底以切割多个集成电路。在一个这样的实施方式中，一个或多个等离子体蚀刻腔室608被配置为执行深硅蚀刻工艺。在一特定的实施方式中，一个或多个等离子体蚀刻腔室608是可从美国加利福尼亚州桑尼维尔应用材料公司获得的Applied SilviaTM蚀刻系统。蚀刻腔室可以被特定地设计以用于深硅蚀刻，该深硅蚀刻用于产生容纳在单晶硅衬底或晶片上或单晶硅衬底或晶片中的单片集成电路。在一实施方式中，等离子体蚀刻腔室608中包括高密度等离子体源以促进高硅蚀刻速率。在一实施方式中，工艺工具600的群集工具606部分中包括多于一个蚀刻腔室以使得能够实现切割或切片工艺的高制造产量。
工厂接口602可以是合适的气氛端口，以介接在外部制造设施与激光划线设备610和群集工具606之间。工厂接口602可以包括具有臂或叶片的机器人，以用于将晶片(或其载体)从存储单元(诸如前开式联合晶片盒)传送到群集工具606或激光划刻设备610或两者中。
群集工具606可以包括适于执行切割方法中的功能的其他腔室。例如，在一个实施方式中，包括沉积和/或烘烤腔室612。沉积和/或烘烤腔室612可以被配置为用于在激光划刻晶片或衬底之前在晶片或衬底的器件层上或上方进行掩模沉积。可以在切片工艺之前烘烤这种掩模材料，如上所述。这种掩模材料可以是水溶性的，同样如上所述。
在一实施方式中，再次参考图6，包括润湿站614。在对衬底或晶片进行激光划刻和等离子体蚀刻切割工艺之后，或在仅激光划刻切割工艺之后，该润湿站可以适于进行清洁以执行室温或热水性处理来去除光吸收水溶性掩模，如上所述。在一实施方式中，尽管未示出，但是计量站也被包括，作为工艺工具600的部件。清洁腔室可以包括雾化的雾和/或为清洁工艺增加物理部件的超音速(megasonics)喷嘴硬件，从而增强掩模的溶解速度。
本发明的实施方式可以被提供为计算机程序产品或软件，该计算机程序产品或软件可以包括在其上存储有指令的机器可读介质，该指令可以用于对计算机系统(或其他电子装置)进行编程以执行根据本发明的实施方式的工艺。在一个实施方式中，计算机系统与结合图6描述的工艺工具600耦接。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机构。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存存储器装置等)、机器(例如，计算机)可读传输介质(电学、光学、声学或其他形式的传播信号(例如，红外信号、数字信号等))等。
图7以计算机系统700的示例性形式示出了机器的示意表示，在该机器内可以执行用于致使机器执行本文所述的方法中的任一种或多种的指令集。在替代的实施方式中，机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网或互联网中的其他机器。机器可以在客户端-服务器网络环境中以服务器或客户端机器的身份进行操作，或在对等(或分布式)网络环境中作为对等机器进行操作。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥、或能够执行指定该机器要采取的动作的指令集(顺序或以其他方式)的任何机器。另外，虽然仅示出了单个机器，但是术语“机器”还应当被视为包括单独地或联合地执行一个(或多个)指令集以执行本文所述的方法中的任一种或多种的任何机器(例如，计算机)的集合。
示例性计算机系统700包括处理器702、主存储器704(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM))等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(SRAM)等)和辅助存储器718(例如，数据存储装置)，它们经由总线730彼此通信。
处理器702表示一个或多个通用处理装置，诸如微处理器、中央处理单元或类似装置。更特定地，处理器702可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现其他指令集的处理器、或实现指令集的组合的处理器。处理器702还可以是一个或多个专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似装置。处理器702被配置为执行处理逻辑726以用于执行本文所述的操作。
计算机系统700还可以包括网络接口装置708。计算机系统700还可以包括视频显示单元710(例如，液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入装置712(例如，键盘)、光标控制装置714(例如，鼠标)和信号发生装置716(例如，扬声器)。
辅助存储器718可以包括机器可存取存储介质(或更特定地，计算机可读存储介质)732，该存储介质上存储了实施本文所述的方法或功能中的任一种或多种的一个或多个指令集(例如，软件722)。软件722还可以在其由计算机系统700执行期间完全地或至少部分地驻留在主存储器704内和/或处理器702内，主存储器704和处理器702也构成了机器可读存储介质。软件722还可以经由网络接口装置708通过网络720传输或接收。
虽然在示例性实施方式中将机器可存取存储介质732示出为单个介质，但是术语“机器可读存储介质”还应当被视为包括存储一个或多个指令集的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还应当被视为包括能够存储指令集或对其进行编码以供机器执行并致使机器执行本发明的方法中的任一种或多种的任何介质。术语“机器可读存储介质”应当相应地被视为包括但不限于固态存储器、以及光学和磁性介质。
根据本发明的实施方式，机器可存取存储介质具有存储在其上的指令，该指令致使数据处理系统执行对具有多个集成电路的半导体晶片进行切片的方法，诸如本文所述的方法中的一种或多种。
因此，已经公开使用实现光吸收掩模的激光划刻工艺和等离子蚀刻工艺的混合晶片切片方法。

Claims (15)

1.一种对包括多个集成电路的半导体晶片进行切片的方法，所述方法包括：
在所述半导体晶片上方形成掩模，所述掩模包括基于固体组分和水的水溶性基质，并且所述掩模包括遍布所述水溶性基质中的光吸收剂物种；
用激光划刻工艺来将所述掩模、以及所述半导体晶片的一部分图案化以提供在所述集成电路之间的区域中具有间隙的图案化掩模以及在所述半导体晶片中在所述集成电路之间的所述区域中提供对应的沟槽；以及
穿过所述图案化掩模中的所述间隙对所述半导体晶片进行等离子体蚀刻以延伸所述沟槽并切割所述集成电路，其中所述图案化掩模在所述等离子体蚀刻期间保护所述集成电路。
2.如权利要求1所述的方法，其中用激光划刻工艺来将所述掩模图案化包括用高斯束来图案化，其中在所述图案化期间，所述掩模的所述光吸收剂物种将所述高斯束的尾沿部分基本上限制到所述掩模，并且其中在所述图案化期间，将所述高斯束的前沿部分基本上限制到所述半导体晶片。
3.如权利要求1所述的方法，其中所述光吸收剂物种是溶解在所述水溶性基质中的水溶性染料。
4.如权利要求1所述的方法，其中所述光吸收剂物种是遍布所述水溶性基质中的颜料的纳米分散体。
5.如权利要求1所述的方法，其中所述掩模还包括分散得遍布所述水溶性基质中的多个颗粒，其中所述固体组分的重量％与所述多个颗粒的重量％的比率大约在1:0.1-1:4的范围内。
6.如权利要求5所述的方法，其中所述多个颗粒具有大约在5纳米-100纳米的范围内的平均直径。
7.如权利要求6所述的方法，其中在用激光划刻工艺来将所述掩模图案化期间，所述掩模的所述多个颗粒基本不干扰所述激光划刻工艺。
8.如权利要求5所述的方法，其中等离子体蚀刻所述半导体晶片包括等离子体蚀刻单晶硅晶片，并且其中在所述等离子体蚀刻期间所述单晶硅晶片的蚀刻速率与所述掩模的蚀刻速率的比率大约在15:1-170:1的范围内。
9.如权利要求1所述的方法，其中在所述半导体晶片上方形成所述掩模包括在所述半导体晶片上旋涂所述掩模。
10.如权利要求1所述的方法，还包括：
在等离子体蚀刻所述半导体晶片之后，使用水性溶液去除所述图案化掩模。
11.如权利要求1所述的方法，还包括：
在将所述掩模图案化之后且在穿过所述图案化掩模中的所述间隙对所述半导体晶片进行等离子体蚀刻以切割所述集成电路之前，用等离子体清洁工艺来清洁所述半导体晶片中的所述沟槽。
12.一种用于晶片切割工艺的掩模，所述掩模包括：
基于固体组分和水的水溶性基质；
遍布所述水溶性基质中的光吸收剂物种；以及
多个颗粒，所述多个颗粒分散得遍布所述水溶性基质中，所述多个颗粒不同于所述光吸收剂物种。
13.如权利要求12所述的掩模，其中所述光吸收剂物种选自由以下项组成的组：溶解在所述水溶性基质中的水溶性染料和遍布所述水溶性基质中的颜料的纳米分散体。
14.如权利要求12所述的掩模，其中所述多个颗粒具有大约在5纳米-100纳米的范围内的平均直径。
15.如权利要求12所述的掩模，其中所述固体组分的重量％与所述多个颗粒的重量％的比率大约在1:0.1-1:4的范围内。
CN201880042815.2A 2017-05-26 2018-05-11 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模 Active CN110800097B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/606,456 2017-05-26
US15/606,456 US11158540B2 (en) 2017-05-26 2017-05-26 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
PCT/US2018/032444 WO2018217481A1 (en) 2017-05-26 2018-05-11 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Publications (2)

Publication Number Publication Date
CN110800097A true CN110800097A (zh) 2020-02-14
CN110800097B CN110800097B (zh) 2023-08-15

Family

ID=64395895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042815.2A Active CN110800097B (zh) 2017-05-26 2018-05-11 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模

Country Status (6)

Country Link
US (1) US11158540B2 (zh)
EP (1) EP3631848A4 (zh)
JP (1) JP7181899B6 (zh)
KR (1) KR102566322B1 (zh)
CN (1) CN110800097B (zh)
WO (1) WO2018217481A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111822886A (zh) * 2020-06-11 2020-10-27 华东师范大学重庆研究院 一种微流控芯片微通道的多焦点超快激光制备装置及方法
TWI826798B (zh) * 2020-06-22 2023-12-21 美商應用材料股份有限公司 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
EP3882959A4 (en) 2018-11-15 2022-08-17 Tokyo Ohka Kogyo Co., Ltd. PROTECTIVE FILM FORMING AGENT FOR PLASMA DICING AND SEMICONDUCTOR CHIP MANUFACTURING METHOD
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP2022522345A (ja) * 2019-02-27 2022-04-18 ムーア、ジョン・クリーオン レーザー相互作用用途用の水洗可能な耐熱および耐プラズマ性コーティング
JPWO2021131472A1 (zh) * 2019-12-24 2021-07-01
US11211247B2 (en) * 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
WO2024064494A1 (en) * 2022-09-19 2024-03-28 Lam Research Corporation Plasma-exposed parts comprising an etch-resistant material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
EP1681129A1 (en) * 2005-01-14 2006-07-19 Nitto Denko Corporation Method of manufacturing parts by laser using an adhesive having an extinction coefficient less than 1 ; adhesive sheet for laser processing parts used in such method
US20070120271A1 (en) * 2005-11-29 2007-05-31 Shin-Etsu Chemical Co., Ltd. Dicing and die bonding adhesive tape
US20120322238A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using water-soluble die attach film
US20140017882A1 (en) * 2012-07-13 2014-01-16 Wei-Sheng Lei Method of coating water soluble mask for laser scribing and plasma etch
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
US4990417A (en) * 1987-02-23 1991-02-05 Sony Corporation Method of manufacturing a cathode ray tube
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6491835B1 (en) 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP2002221801A (ja) 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
JP4571850B2 (ja) 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP2008105709A (ja) * 2006-10-25 2008-05-08 Nihon Tetra Pak Kk 紙積層包装材料及びその製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
KR101071059B1 (ko) 2009-05-11 2011-10-10 에스티에스반도체통신 주식회사 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US20150243559A1 (en) * 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9349648B2 (en) * 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196536B1 (en) * 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9245803B1 (en) * 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
JP2016207737A (ja) 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US9721839B2 (en) * 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
EP1681129A1 (en) * 2005-01-14 2006-07-19 Nitto Denko Corporation Method of manufacturing parts by laser using an adhesive having an extinction coefficient less than 1 ; adhesive sheet for laser processing parts used in such method
US20070120271A1 (en) * 2005-11-29 2007-05-31 Shin-Etsu Chemical Co., Ltd. Dicing and die bonding adhesive tape
US20120322238A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using water-soluble die attach film
US20130299088A1 (en) * 2011-06-15 2013-11-14 Wei-Sheng Lei Laser and plasma etch wafer dicing using water-soluble die attach film
US20140017882A1 (en) * 2012-07-13 2014-01-16 Wei-Sheng Lei Method of coating water soluble mask for laser scribing and plasma etch
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111822886A (zh) * 2020-06-11 2020-10-27 华东师范大学重庆研究院 一种微流控芯片微通道的多焦点超快激光制备装置及方法
TWI826798B (zh) * 2020-06-22 2023-12-21 美商應用材料股份有限公司 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
US11854888B2 (en) 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach

Also Published As

Publication number Publication date
JP7181899B6 (ja) 2022-12-16
CN110800097B (zh) 2023-08-15
US20180342422A1 (en) 2018-11-29
WO2018217481A1 (en) 2018-11-29
EP3631848A1 (en) 2020-04-08
US11158540B2 (en) 2021-10-26
JP7181899B2 (ja) 2022-12-01
KR20200003252A (ko) 2020-01-08
KR102566322B1 (ko) 2023-08-14
EP3631848A4 (en) 2021-03-03
JP2020522137A (ja) 2020-07-27

Similar Documents

Publication Publication Date Title
CN110800097B (zh) 用于混合激光划刻和等离子体蚀刻晶片切割工艺的光吸收掩模
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
CN109155280B (zh) 用于混合式激光划线及等离子体蚀刻晶片切单处理的蚀刻掩模
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP2019512875A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
WO2015116389A1 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US11011424B2 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11764061B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant