KR102566322B1 - 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크 - Google Patents

하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크 Download PDF

Info

Publication number
KR102566322B1
KR102566322B1 KR1020197038363A KR20197038363A KR102566322B1 KR 102566322 B1 KR102566322 B1 KR 102566322B1 KR 1020197038363 A KR1020197038363 A KR 1020197038363A KR 20197038363 A KR20197038363 A KR 20197038363A KR 102566322 B1 KR102566322 B1 KR 102566322B1
Authority
KR
South Korea
Prior art keywords
mask
semiconductor wafer
integrated circuits
dicing
patterning
Prior art date
Application number
KR1020197038363A
Other languages
English (en)
Other versions
KR20200003252A (ko
Inventor
원구앙 리
제임스 에스. 파파누
웨이-셩 레이
프라바트 쿠마르
브래드 이튼
에이제이 쿠마르
알렉산더 엔. 레너
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200003252A publication Critical patent/KR20200003252A/ko
Application granted granted Critical
Publication of KR102566322B1 publication Critical patent/KR102566322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 웨이퍼들을 다이싱하는 방법들 및 광흡수 마스크들이 설명된다. 예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는, 고체 성분 및 물 기재의 수용성 매트릭스, 및 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함한다. 마스크 및 반도체 웨이퍼의 일부는, 갭들을 갖는 패터닝된 마스크, 및 집적 회로들 사이의 영역들의 반도체 웨이퍼의 대응하는 트렌치들을 제공하기 위해, 레이저 스크라이빙 프로세스로 패터닝된다. 반도체 웨이퍼는, 트렌치들을 연장하고 집적 회로들을 싱귤레이션하기 위해, 패터닝된 마스크의 갭들을 통해 플라즈마 식각된다. 패터닝된 마스크는 플라즈마 식각 동안 집적 회로들을 보호한다.

Description

하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크
본 발명의 실시예들은 반도체 처리 분야에 관한 것이며, 구체적으로, 반도체 웨이퍼들 ― 각각의 웨이퍼는 웨이퍼 상에 복수의 집적 회로들을 가짐 ― 을 다이싱하는 방법들에 관한 것이다.
반도체 웨이퍼 처리에서, 집적 회로들은 규소 또는 다른 반도체 물질로 구성된 웨이퍼(또한, 기판으로서 지칭됨) 상에 형성된다. 일반적으로, 집적 회로들을 형성하기 위해, 반도체성이거나, 전도성이거나 또는 절연성인 다양한 물질들의 층들이 활용된다. 이러한 물질들은, 집적 회로들을 형성하기 위해, 다양한 잘 알려진 프로세스들을 사용하여 도핑되고 증착되고 식각된다. 각각의 웨이퍼는, 다이들(dice)로서 알려진, 집적 회로들을 포함하는 다수의 개별 영역들을 형성하기 위해 처리된다.
집적 회로 형성 프로세스에 후속하여, 웨이퍼는, 더 큰 회로들 내에서 패키징되지 않은 형태로 사용하기 위해 또는 패키징을 위해 개별 다이를 서로로부터 분리하도록 "다이싱"된다. 웨이퍼 다이싱을 위해 사용되는 2가지 주된 기술은 스크라이빙(scribing) 및 소잉(sawing)이다. 스크라이빙의 경우, 다이아몬드 선단형 스크라이브가, 미리 형성된 스크라이브 라인들을 따라 웨이퍼 표면을 가로질러 이동된다. 이러한 스크라이브 라인들은 다이들 간의 공간들을 따라 연장된다. 이러한 공간들은 통상적으로 "스트리트들"로서 지칭된다. 다이아몬드 스크라이브는 스트리트들을 따라 웨이퍼 표면에 얕은 스크래치들을 형성한다. 예컨대 롤러를 이용하여 압력을 인가하면, 웨이퍼는 스크라이브 라인들을 따라 분리된다. 웨이퍼에서의 쪼개짐들은 웨이퍼 기판의 결정 격자 구조를 따른다. 스크라이빙은 약 10 밀(1000분의 1 인치) 이하의 두께를 갖는 웨이퍼들을 위해 사용될 수 있다. 더 두꺼운 웨이퍼들의 경우, 소잉이 다이싱을 위한 현재의 바람직한 방법이다.
소잉의 경우, 고 rpm으로 회전하는 다이아몬드 선단형 톱이 웨이퍼 표면과 접촉하고, 스트리트들을 따라 웨이퍼를 소잉한다. 웨이퍼는 지지 부재, 예컨대, 필름 프레임에 걸쳐 신장된 접착 필름 상에 장착되고, 톱은 수직 스트리트들 및 수평 스트리트들 둘 모두에 대해 반복하여 적용된다. 스크라이빙 또는 소잉 중 어느 하나에서의 한가지 문제점은, 다이들의 절단된 에지들을 따라 칩들 및 가우지들이 형성될 수 있다는 것이다. 부가적으로, 균열들이 형성되어 다이들의 에지들로부터 기판 내로 전파되고, 집적 회로를 작동 불능으로 만들 수 있다. 치핑 및 균열은 특히 스크라이빙에서 문제가 되는데, 왜냐하면 정사각형 또는 직사각형 다이의 일 측만이 결정질 구조의 <110> 방향으로 스크라이빙될 수 있기 때문이다. 결과적으로, 다이의 다른 측의 절단은 들쭉날쭉한 분리 라인을 초래한다. 치핑 및 균열로 인해, 집적 회로들에 대한 손상을 방지하기 위해 웨이퍼 상의 다이들 간에 부가적인 간격이 요구되는데, 예를 들어, 칩들 및 균열들은 실제 집적 회로들로부터 소정 거리에 유지된다. 간격 요건들의 결과로서, 표준 크기의 웨이퍼 상에 많은 다이들이 형성될 수 없고, 간격 요건들이 아니었으면 회로를 위해 사용되었을 수 있는 웨이퍼 면적이 낭비된다. 톱의 이용은 반도체 웨이퍼 상의 면적의 낭비를 악화시킨다. 톱의 날은 대략 15 미크론 두께이다. 이로써, 톱에 의해 만들어지는 절단부 주위의 균열 및 다른 손상이 집적 회로들에 해를 끼치지 않는다는 것을 보증하기 위해, 보통, 300 내지 500 미크론으로 다이들 각각의 회로가 분리되어야 한다. 게다가, 절단 후에, 각각의 다이는 소잉 프로세스로부터 기인하는 입자들 및 다른 오염물질들을 제거하기 위해 상당한 세정을 요구한다.
플라즈마 다이싱이 또한 사용되어 왔지만, 이 또한 제한들을 가질 수 있다. 예를 들어, 플라즈마 다이싱의 구현을 방해하는 하나의 제한은 비용일 수 있다. 레지스트를 패터닝하기 위한 표준 리소그래피 작동은 구현 비용을 막대하게 할 수 있다. 아마도 플라즈마 다이싱의 구현을 방해하는 다른 제한은, 스트리트들을 따른 다이싱에서 통상적으로 만나는 금속들(예를 들어, 구리)의 플라즈마 식각이, 제조 문제들 또는 처리량 제한들을 생성할 수 있다는 것이다.
본 발명의 실시예들은 반도체 웨이퍼들을 다이싱하는 방법들 및 다이싱하기 위한 장치들을 포함한다.
실시예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는, 고체 성분 및 물 기재의 수용성 매트릭스, 및 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함한다. 마스크 및 반도체 웨이퍼의 일부는, 갭들을 갖는 패터닝된 마스크, 및 집적 회로들 사이의 영역들의 반도체 웨이퍼의 대응하는 트렌치들을 제공하기 위해, 레이저 스크라이빙 프로세스로 패터닝된다. 반도체 웨이퍼는, 트렌치들을 연장하고 집적 회로들을 싱귤레이션하기 위해, 패터닝된 마스크의 갭들을 통해 플라즈마 식각된다. 패터닝된 마스크는 플라즈마 식각 동안 집적 회로들을 보호한다.
다른 실시예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는, 고체 성분 및 물 기재의 수용성 매트릭스, 및 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함한다. 레이저 스크라이빙 프로세스에 의해, 마스크가 패터닝되고 반도체 웨이퍼의 집적 회로들이 싱귤레이션된다.
다른 실시예에서, 웨이퍼 싱귤레이션 프로세스를 위한 마스크는, 고체 성분 및 물 기재의 수용성 매트릭스를 포함한다. 광흡수체 종들은 수용성 매트릭스 전체에 있다. 복수의 입자들은 수용성 매트릭스 전체에 분산된다. 복수의 입자들은 광흡수체 종들과 상이하다.
도 1은, 본 발명의 실시예에 따른, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법에서의 작동들을 나타내는 흐름도이다.
도 2a는, 본 발명의 실시예에 따른, 도 1의 흐름도의 작동들(102)에 대응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 횡단면도를 예시한다.
도 2b는, 본 발명의 실시예에 따른, 도 1의 흐름도의 작동(104)에 대응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 횡단면도를 예시한다.
도 2c는, 본 발명의 실시예에 따른, 도 1의 흐름도의 작동(106)에 대응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 횡단면도를 예시한다.
도 3a는, 본 발명의 실시예에 따른, 0%, 0.25% 및 0.5%의 염료 농도들에 대한, 레이저 스크라이빙 이후 그러나 마스크 제거 이전의 트렌치 프로파일 시점으로부터 취해진 주사 전자 현미경(SEM) 이미지들을 예시한다.
도 3b는, 본 발명의 실시예에 따른, 0%, 0.25% 및 0.5%의 염료 농도들에 대한, 레이저 스크라이빙 마스크 제거 이후의 트렌치 표면들의 주사 전자 현미경(SEM) 이미지들 및 광학 현미경 이미지들을 예시한다.
도 4는, 본 발명의 실시예에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에서 사용될 수 있는 물질들의 스택의 횡단면도를 예시한다.
도 5a-5d는, 본 발명의 실시예에 따른, 반도체 웨이퍼를 다이싱하는 방법에서의 다양한 작동들의 횡단면도들을 예시한다.
도 6은, 본 발명의 실시예에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃의 블록도를 예시한다.
도 7은, 본 발명의 실시예에 따른, 예시적인 컴퓨터 시스템의 블록도를 예시한다.
반도체 웨이퍼들 ― 각각의 웨이퍼는 웨이퍼 상에 복수의 집적 회로들을 가짐 ― 을 다이싱하는 방법들이 설명된다. 다음의 설명에서, 본 발명의 실시예들의 철저한 이해를 제공하기 위해, 다수의 구체적인 세부 사항들, 예컨대, 광흡수 마스크 물질들 및 처리들, 레이저 스크라이빙 조건들, 및 플라즈마 식각 조건들 및 물질 체제들이 열거된다. 본 발명의 실시예들이 이러한 구체적인 세부 사항들 없이 실시될 수 있다는 점이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 다른 경우들에서, 본 발명의 실시예들을 불필요하게 모호하게 하지 않기 위해, 집적 회로 제조와 같은 잘 알려진 양상들은 상세하게 설명되지 않는다. 또한, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이며, 반드시 비례에 맞춰 도시되지는 않는다는 점이 이해되어야 한다.
하나 이상의 실시예는 특히, 식각 마스크들에서 레이저 손상을 감소시키기 위해 광흡수체들을 사용하는 것에 관한 것이다. 실시예들은, 전자 디바이스 웨이퍼들의 싱귤레이션 또는 다이싱을 위한 툴 일습 및 레이저 및 식각 웨이퍼 다이싱 접근법들에 적용가능할 수 있다.
맥락을 제공하기 위해, 웨이퍼를 개별 다이로 싱귤레이션하는 동안, 웨이퍼는 다이들 사이의 다이싱 스트리트들을 따라 절단되거나 분할된다. 전통적으로, 다이싱은 기계식 톱으로 수행되어 왔다. 이동식 디바이스들 및 다른 기술 드라이버들은, 균열, 박리, 및 치핑 결함들을 감소시키기 위해, 더 진보된 싱귤레이션 접근법들을 요구할 수 있다. 레이저 및 식각 웨이퍼 다이싱 접근법은, 수용성 보호 코팅을 기판에 도포하는 것, 전형적으로 규소(Si)인 아래놓인 기판 물질을 드러내기 위해, 레이저 스크라이빙에 의해 제거되는 스트리트 영역들의 임의의 디바이스 시험 층들의 코팅을 제거하는 것을 수반할 수 있다. 그 다음, 웨이퍼를 개별 다이로 싱귤레이션하기 위해, 노출된 Si는 그 전체 두께를 통해 플라즈마 식각된다. 그 다음, 보호 코팅은 탈이온(DI)수 기재의 세정 작동으로 제거된다. 수용성 보호 코팅들은 처리의 용이성 및 환경 조건들의 이유로 바람직할 수 있다. 그러한 수용성 코팅은 플라즈마 식각 단계 동안 식각 마스크로서, 그리고 또한, 레이저 스크라이빙 동안 발생되는 임의의 파편을 수집하는 층으로서 주로 사용될 수 있다.
추가의 맥락을 제공하기 위해, 프로세스의 레이저 스크라이빙 부분에서 펨토초 레이저들이 바람직할 수 있다. 나노초 및 다른 긴 펄스 레이저들과 달리, 펨토초 레이저들은 연관된 초단 펄스들 때문에 열 효과가 거의 없다. 펨토초 레이저들의 다른 장점은, 흡수성 물질, 반사성 물질 및 투명한 물질을 포함하는 대부분의 물질들을 제거하는 능력일 수 있다. 전형적인 웨이퍼들 상에는, 반사성 및 흡수성인 금속들, 투명한 유전체들, 및 대부분의 레이저 광에 흡수성인 규소 기판이 존재한다. 수용성 보호 코팅은 완전히 또는 거의 투명하다. 이러한 열거된 물질들은 펨토초 레이저들에 의해 절제될 수 있다.
전형적인 펨토초 레이저들은, 빔의 중심 근처에서 높은 세기를 갖고 빔의 에지 쪽으로는 낮은 세기를 갖는 소위 "가우시안 빔"을 갖는다. 가우시안 빔들은, 펨토초 레이저가, 흡수성 기판들 상에 투명한 층들을 갖는, 예를 들어, 규소 상에 또는 규소 상의 유전체 층들 상에 투명한 보호 코팅(예를 들어, 수용성 마스크)을 갖는 웨이퍼들을 처리하는 데에 사용될 때 문제가 될 수 있다. 투명한 층(들)을 제거하기 위해, 레이저 프로세스는 비선형 흡수를 생성하기 위해 적합하게 높은 세기(예를 들어, 가우시안 빔의 선두 부분)를 필요로 한다. 그러나, 가우시안 빔의 낮은 세기 부분(후미 부분)은 비선형 흡수를 생성하기에 충분한 세기를 갖지 않기 때문에, 가우시안 빔의 낮은 세기 부분은 투명한 층들을 거의 감쇠 없이 통과한다. 그러나, 가우시안 빔의 낮은 세기 부분은 규소에 의해 흡수된다. 그러한 시나리오는, 투명한 층들과 규소 사이의 박리, 그리고 투명한 층들과 규소 양쪽 모두에서의 치핑 또는 심지어 균열로 이어질 수 있는, 투명한 층/규소 계면의 가열을 야기할 수 있다. 결과적으로, 가우시안 빔은 전형적으로, 레이저 손상된 영역을 생성하고, 이는 의도된 스크라이브 영역보다 훨씬 더 넓다. 그러나, 다른 실시예에서, 레이저는 가우시안 빔이 아니라 대신에, 높은 세기 부분들 및 낮은 세기 부분들을 갖는 비-가우시안 빔이다.
본 발명의 하나 이상의 실시예에 따르면, 가우시안 빔의 낮은 세기 부분이, 투명한 층/규소 계면에 도달하는 것을 방지하기 위해, 광흡수체들이 보호 코팅에, 예컨대, 수용성 마스크에 사용된다. 하나의 그러한 실시예에서, 레이저 손상된 구역은 상당히 감소되거나 완전히 제거된다. 실시예에서, 그 외에는 투명한 마스크 물질에 광흡수체 종들을 포함하는 것은, 가우시안 빔의 후미 부분이 레이저 스크라이빙 동안 마스크에 유지되거나 마스크로 국한되고 가우시안 빔의 선두 부분만이 기판 내로 관통하는 것을 허용하는 스크라이빙 프로세스를 가능하게 한다.
아래에서 설명되는 많은 실시예들이 펨토초 레이저 스크라이빙과 연관되지만, 다른 실시예들에서, 다른 레이저 빔 유형들을 갖는 레이저 스크라이빙이 또한, 본원에서 설명된 마스킹 물질들과 양립가능할 수 있다는 것을 이해해야 한다. 또한, 아래에서 설명되는 많은 실시예들이, 금속화된 피처들을 갖는 스크라이빙 스트리트들과 연관되지만, 다른 실시예들에서, 금속이 없는 스크라이빙 스트리트들이 또한 고려될 수 있다는 것을 이해해야 한다.
이로써, 본 발명의 양상에서, 반도체 웨이퍼를 싱귤레이션된 집적 회로들로 다이싱하기 위해, 레이저 스크라이빙 프로세스와 플라즈마 식각 프로세스의 조합에 기초한 싱귤레이션 프로세스에 광흡수 마스크가 사용된다. 도 1은, 본 발명의 실시예에 따른, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법에서의 작동들을 나타내는 흐름도(100)이다. 도 2a-2c는, 본 발명의 실시예에 따른, 흐름도(100)의 작동들에 대응하는, 반도체 웨이퍼를 다이싱하는 방법의 수행 동안의 복수의 집적 회로들을 포함하는 반도체 웨이퍼의 횡단면도들을 예시한다.
흐름도(100)의 작동(102), 및 대응하는 도 2a를 참조하면, 마스크(202)가 반도체 웨이퍼 또는 기판(204) 위에 형성된다. 마스크(202)는 반도체 웨이퍼(204)의 표면 상에 형성된 집적 회로들(206)을 커버하고 보호한다. 마스크(202)는 또한, 집적 회로들(206) 각각의 사이에 형성된 개재 스트리트들(207)을 커버한다. 실시예에서, 마스크(202)는, 고체 성분 및 물 기재의 수용성 매트릭스, 및 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함한다.
일 실시예에서, 수용성 매트릭스는 폴리비닐 알콜(PVA)-기재의 수용성 매트릭스이고, PVA는 고체 성분이다. 다른 실시예에서, 수용성 매트릭스를 위한 고체 성분은, 폴리에틸렌 옥사이드, 폴리에틸렌 글리콜, 폴리아크리클릭산, 폴리아크릴아미드, 폴리스티렌-말레산 공중합체, 히드록시에틸 셀룰로스, 및 히드록시에틸 스타치로 구성된 군으로부터 선택된다. 일 실시예에서, 수용성 매트릭스는 대략 10 ― 40 중량%의 고체 성분과 나머지 물을 포함한다.
일 실시예에서, 마스크(202)를 반도체 웨이퍼(204) 위에 형성하는 것은 마스크(202)를 반도체 웨이퍼(204) 상에 스핀-코팅하는 것을 포함한다. 구체적인 실시예에서, 코팅 이전에, 웨이퍼의 더 양호한 습윤성 및 코팅을 가능하게 하기 위해, 플라즈마 또는 화학적 전처리가 수행된다.
실시예에서, 마스크(202)는, 수성 매질에서 쉽게 용해가능한 수용성 마스크이다. 예를 들어, 일 실시예에서, 증착된 그 상태의 수용성 마스크(202)는 알칼리성 용액, 산성 용액, 또는 탈이온수 중 하나 이상에 가용성인 물질로 구성된다. 구체적인 실시예에서, 증착된 그 상태의 수용성 마스크(202)는 수용액에서 대략 분당 1 ― 15 미크론 범위, 더 구체적으로 대략 분당 1.3 미크론의 식각률 또는 제거율을 갖는다.
실시예에서, 마스크(202)의 수용성 매트릭스 전체에 있는 광흡수체 종들은, 수용성 매트릭스에 용해된 수용성 염료, 수용성 매트릭스 전체에 걸친 안료들의 나노-분산물, 또는 수용성 매트릭스에 용해된 수용성 염료와 수용성 매트릭스 전체에 걸친 안료들의 나노-분산물의 조합과 같은 종들이지만 이에 제한되지 않는다.
실시예에서, 530 나노미터 녹색 레이저의 경우, 광흡수체 종들은 로다민 B, 로다민 G, 및 D&C 레드 27로 구성된 군으로부터 선택된다. 실시예에서, 530 나노미터 녹색 레이저의 경우, 광흡수체 종들은 530 nm 광을 흡수하는 염료들 또는 안료들의 군으로부터 선택되고, 염료들의 예들은 로다민 B, 로다민 G, 베타닌 및 D&C 레드 27이다. 상대적으로 더 큰 안료 분산물이 광을 산란시키고 웨이퍼 정렬에 부정적인 영향을 줄 수 있기 때문에, 수용성 염료들이 바람직한 광흡수체들일 수 있다는 것을 이해해야 한다. 그러나, 실시예에서, 안료들의 나노-분산물(나노미터 규모의 크기를 갖는 안료 입자들의 분산물)이 사용되고, 비교적 낮은 광 산란을 보여준다. 일 실시예에서, 안료 입자들의 분산물은 카본 블랙, 산화철, 또는 금 콜로이드들로 구성된다. 실시예에서, CeO2 입자들의 분산물은 UV 흡수 종들로서 사용된다.
추가적인 양상에서, 전형적인 수용성 중합체들은 플라즈마 식각에 대한 높은 내성을 갖지 않으며, 양호한 내식각성을 갖는 중합체들은 전형적으로 물에 가용성이 아니다. 식각 선택도는 식각 프로세스 동안 제거된 기판 물질(예를 들어, Si)의 양 대 손실된 마스크의 양의 비율로서 정의될 수 있다. 수용성 중합체들은 전형적으로, 비교적 낮은 선택도를 가지며, 수용성을 희생하지 않으면서 마스크의 선택도를 증진시키는 것이 유리할 수 있다.
본 발명의 실시예에 따르면, 광흡수 수용성 마스크는, 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션을 위한 식각 선택도를 위해, 추가적인 입자들을 내부에 갖는다. 실시예들은 수용성 다이싱 마스크의 개선된 내식각성에 대한 잠재적인 필요성들을 다룰 수 있다. 구체적인 예에서, 실리카 입자들이 내부에 분산된 폴리비닐 알콜(PVA) 매트릭스가 식각 마스크로서 제공된다. 더 일반적으로, 실시예에서, 복합 마스크를 형성하기 위해, 입자 분산물들이 수용성 중합체들과 혼합된다. 수용성이 아닌 물질들, 예컨대, 산화물들 및 중합체들이 분산물들로서 수용성 중합체 혼합물들에 혼입될 수 있다. 적합한 입자 분산물들은 무기 입자들 및 중합체들의 콜로이드 분산물들일 수 있다. 적합한 무기 입자들은 산화물, 예컨대, 산화규소, 산화알루미늄, 산화티타늄, 및 산화세륨, 및 다른 입자들, 예컨대, 탄산칼슘, 황산바륨 등을 포함할 수 있다. 적합한 중합체 입자들은 폴리스티렌 및 PTFE를 포함할 수 있다. 마스크가 레이저 스크라이빙되기 때문에 마스크에 대해 낮은 연무가 일반적으로 요구된다는 것을 이해해야 한다. 연무를 최소화하기 위해, 실시예에서, 100 나노미터보다 작은 입자들이 매트릭스에 포함될 수 있다.
따라서, 실시예에서, 복수의 입자들은, 광흡수체 종들을 포함하는 마스크의 수용성 매트릭스 전체에 분산된다. 복수의 입자들은 광흡수체 종들과 상이하다. 일 실시예에서, 복수의 입자들은 대략 5 ― 100 나노미터 범위의 평균 직경을 갖는다. 일 실시예에서, 수용성 매트릭스의 고체 성분의 중량% 대 복수의 입자들의 중량%의 비율은 대략 1:0.1 ― 1:4의 범위에 있다. 일 실시예에서, 복수의 입자들은 대략 5 ― 100 나노미터 범위의 평균 직경을 갖고, 수용성 매트릭스의 고체 성분의 중량% 대 복수의 입자들의 중량%의 비율은 대략 1:0.1 ― 1:4의 범위에 있다. 일 실시예에서, 복수의 입자들은 대략 5 ― 50 나노미터 범위의 평균 직경을 갖는다. 임의의 잠재적인 레이저 광 산란 또는 연무를 완화 또는 무효화하기 위해, 더 작은 직경이 바람직할 수 있음을 이해해야 한다. 일 실시예에서, 고체 성분의 중량% 대 복수의 입자들의 중량%의 비율은 대략 1:0.5 ― 1:2의 범위에 있다.
일 실시예에서, 복수의 입자들은, 실리카(SiO2) 입자들, 알루미나(Al2O3) 입자들, 알루미나-코팅된 규소 입자들, 폴리테트라플루오로에틸렌(PTFE) 입자들, 및 이들의 조합들로 구성된 군으로부터 선택된 복수의 입자들이다. 다른 산화물들, 예컨대, 산화티타늄, 산화세륨, 산화아연, 산화인듐주석, 산화지르코늄, 및 다른 무기 입자들, 예컨대, 탄산칼슘, 황산바륨 등이 또한 입자 첨가물들로서 사용될 수 있다는 것을 이해해야 한다. 적합한 중합체 입자들은 또한, 폴리스티렌, 에폭시들 등을 포함할 수 있다. 일 실시예에서, 복수의 입자들은 복수의 흡수체 종들이다.
실시예에서, 반도체 웨이퍼 또는 기판(204)은 제조 프로세스를 견디기에 적합하고 반도체 처리 층들이 상부에 적합하게 배치될 수 있는 물질로 구성된다. 예를 들어, 일 실시예에서, 반도체 웨이퍼 또는 기판(204)은 Ⅳ족 기재의 물질, 예컨대, 결정질 규소, 게르마늄 또는 규소/게르마늄(그러나 이에 제한되지 않음)으로 구성된다. 구체적인 실시예에서, 반도체 웨이퍼(204)를 제공하는 것은 단결정질 규소 기판을 제공하는 것을 포함한다. 특정 실시예에서, 단결정질 규소 기판은 불순물 원자들로 도핑된다. 다른 실시예에서, 반도체 웨이퍼 또는 기판(204)은 Ⅲ-Ⅴ 물질, 예컨대, 예를 들어 발광 다이오드들(LED들)의 제조에 사용되는 Ⅲ-Ⅴ 물질 기판으로 구성된다.
실시예에서, 반도체 웨이퍼 또는 기판(204)은 그 위에 또는 내부에 집적 회로들(206)의 일부로서 배치된, 반도체 디바이스들의 어레이를 갖는다. 그러한 반도체 디바이스들의 예들은, 규소 기판에 제조되고 유전체 층 내에 매립된 메모리 디바이스들 또는 상보성 금속 산화물 반도체(CMOS) 트랜지스터들을 포함하지만 이에 제한되지는 않는다. 복수의 금속 인터커넥트들이 디바이스들 또는 트랜지스터들 위에 그리고 주위의 유전체 층들에 형성될 수 있고, 집적 회로들(206)을 형성하기 위해 디바이스들 또는 트랜지스터들을 전기적으로 결합하는 데에 사용될 수 있다. 스트리트들(207)을 구성하는 물질들은, 집적 회로들(206)을 형성하는 데에 사용되는 물질들과 유사하거나 동일할 수 있다. 예를 들어, 스트리트들(207)은 유전체 물질들, 반도체 물질들 및 금속화의 층들로 구성될 수 있다. 일 실시예에서, 스트리트들(207) 중 하나 이상은 집적 회로들(206)의 실제 디바이스들과 유사한 테스트 디바이스들을 포함한다.
선택적 실시예에서, 마스크(202)는 마스크의 레이저 패터닝 이전에 베이킹된다. 실시예에서, 마스크(202)는 마스크(202)의 내식각성을 증가시키기 위해 베이킹된다. 구체적인 실시예에서, 마스크(202)는 대략 섭씨 50 내지 130 도 범위의 비교적 높은 온도에서 베이킹된다. 그러한 더 높은 온도의 베이킹은, 내식각성을 상당히 증가시키기 위해 마스크(202)의 교차결합을 야기할 수 있다. 예를 들어, 마스크(202)가 대략 3 분 동안 섭씨 130 도 또는 그 근처에서 베이킹되는 경우, 그 결과로 생성된 증진된 광흡수 및 내식각성 마스크는 규소 식각 프로세스에 대해 강건하다. 일 실시예에서, 베이킹은 가열판 기법 또는 웨이퍼 전방 측(예를 들어, 기판 캐리어를 사용하는 경우 테이프 미장착 측)으로부터 가해지는 열(광) 복사 또는 다른 적합한 기법들을 사용하여 수행된다.
흐름도(100)의 작동(104), 및 대응하는 도 2b를 참조하면, 마스크(202)는, 갭들(210)을 갖는 패터닝된 마스크(208)를 제공하기 위해, 레이저 스크라이빙 프로세스로 패터닝되어, 집적 회로들(206) 사이의, 반도체 웨이퍼 또는 기판(204)의 영역들을 노출시킨다. 이로써, 레이저 스크라이빙 프로세스는 집적 회로들(206) 사이에 본래 형성되는 스트리트들(207)의 물질을 제거하는 데에 사용된다. 본 발명의 실시예에 따르면, 레이저 스크라이빙 프로세스로 마스크(202)를 패터닝하는 것은, 도 2b에 또한 도시된 바와 같이, 집적 회로들(206) 사이의, 반도체 웨이퍼(204)의 영역들 내에 부분적으로, 트렌치들(212)을 형성하는 것을 더 포함한다.
실시예에서, 마스크(202)는 가우시안 레이저 빔으로 패터닝된다. 마스크의 광흡수체 종들은 패터닝 동안 가우시안 빔의 후미 부분을 마스크(202)로 실질적으로 국한시킨다. 가우시안 빔의 선두 부분은 패터닝 동안 반도체 웨이퍼 또는 기판(204)으로 실질적으로 국한된다. 실시예에서, 마스크(202)가 내식각성을 증가시키기 위해 복수의 입자들을 더 포함하는 경우에, 마스크(202)의 복수의 입자들은, 레이저 스크라이빙 프로세스를 이용한 마스크(202)의 패터닝 동안 레이저 스크라이빙 프로세스를 실질적으로 방해하지 않는다.
실시예에서, 펨토초 기반 레이저는 레이저 스크라이빙 프로세스를 위한 공급원으로서 사용된다. 예를 들어, 실시예에서, 가시 스펙트럼에 자외선(UV) 및 적외선(IR)을 더한 범위들(이들을 합하여 광대역 광학 스펙트럼이 됨) 내의 파장을 갖는 레이저가, 펨토초 기반 레이저, 즉, 펨토초(10-15 초) 정도의 펄스 폭을 갖는 레이저를 제공하는 데에 사용된다. 일 실시예에서, 절제는 파장 종속적이지 않거나 본질적으로 파장 종속적이지 않으며, 따라서 복합 필름들, 예컨대, 마스크(202)의 필름들, 스트리트들(207), 및 아마도 반도체 웨이퍼 또는 기판(204)의 일부에 적합하다.
예를 들어, 광흡수체의 상대적 양으로서, 레이저 스크라이브 프로세스에 대한 광흡수체들의 효과를 측정하기 위해, 액체 코팅들이 광흡수체 종들의 존재 및 부재 하에 제조된 다음 스크라이빙 환경에서 시험되었다. 도 3a는, 본 발명의 실시예에 따른, 0%, 0.25% 및 0.5%의 염료 농도들에 대한, 레이저 스크라이빙 이후 그러나 마스크 제거 이전의 트렌치 프로파일 시점으로부터 취해진 주사 전자 현미경(SEM) 이미지들을 예시한다. 도 3b는, 본 발명의 실시예에 따른, 0%, 0.25% 및 0.5%의 염료 농도들에 대한, 레이저 스크라이빙 마스크 제거 이후의 트렌치 표면들의 주사 전자 현미경(SEM) 이미지들 및 광학 현미경 이미지들을 예시한다.
도 3a 및 3b를 참조하면, 투명한 수용성 마스크 샘플들이 광흡수체를 포함하지 않도록, 0.25 중량%의 광흡수체를 포함하도록, 그리고 0.5 중량%의 광흡수체를 포함하도록 제조되었다. 사용된 광흡수체는 D&C 레드 27이었다. 수용성 마스크 물질들은 노출된 규소(Si) 웨이퍼들 상에 코팅 물질들로 코팅되었다. 코팅들은 베이킹되어 건조되었다. 레이저 스크라이브 프로세스는 마스크 물질을 드러내는 데에 사용되었다. Si에 원하는 트렌치 식각 깊이를 달성하기 위해 플라즈마 식각이 수행되었다. 웨이퍼들은, 레이저 영향을 받은 영역들의 SEM 이미지들 및 폭의 측정들을 획득하기 위해 샘플들로 절단/단면화되었다. 도 3a 및 3b에 도시된 바와 같이, 0.5% D&C 레드 27은 레이저 손상된 구역들의 폭을 상당히 감소시킨다.
펨토초 범위로부터의 기여들을 갖는 레이저 빔 프로파일을 사용함으로써, 더 긴 펄스 폭들(예를 들어, 나노초 처리)과 대비하여, 열 손상 문제들이 완화되거나 없어진다는 것을 이해해야 한다. 레이저 스크라이빙 동안의 손상의 완화 또는 제거는, 열 평형 또는 낮은 에너지 재결합의 결핍에 기인할 수 있다. 또한, 빔 프로파일과 같은 레이저 파라미터들 선택이, 깔끔한 레이저 스크라이브 절단부들을 달성하기 위해 치핑, 미세균열들 및 박리를 최소화하는 성공적인 레이저 스크라이빙 및 다이싱 프로세스를 개발하는 데에 중요할 수 있다는 것을 이해해야 한다. 레이저 스크라이브 절단부가 더 깔끔할수록, 궁극적인 다이 싱귤레이션을 위해 수행될 수 있는 식각 프로세스가 더 원활해진다. 반도체 디바이스 웨이퍼들에서, 상이한 물질 유형들(예를 들어, 전도체들, 절연체들, 반도체들) 및 두께들의 많은 기능 층들이 전형적으로 웨이퍼들 상에 배치된다. 그러한 물질들은 유기 물질들, 예컨대, 중합체들, 금속들, 또는 무기 유전체들, 예컨대, 이산화규소 및 질화규소를 포함할 수 있지만, 이에 제한되지는 않는다.
웨이퍼 또는 기판 상에 배치된 개별 집적 회로들 사이의 스트리트는 집적 회로들 자체와 유사하거나 동일한 층들을 포함할 수 있다. 예를 들어, 도 4는, 본 발명의 실시예에 따른, 반도체 웨이퍼 또는 기판의 스트리트 영역에서 사용될 수 있는 물질들의 스택의 횡단면도를 예시한다.
도 4를 참조하면, 스트리트 영역(400)은, 규소 기판의 최상부 부분(402), 제1 이산화규소 층(404), 제1 식각 정지 층(406), (예를 들어, 이산화규소에 대해 4.0의 유전 상수보다 더 작은 유전 상수를 갖는) 제1 저 K(low K) 유전체 층(408), 제2 식각 정지 층(410), 제2 저 K 유전체 층(412), 제3 식각 정지 층(414), 도핑되지 않은 실리카 유리(USG) 층(416), 제2 이산화규소 층(418), 및 스크라이빙 및/또는 식각 마스크(420)(예컨대, 마스크(202)와 연관되어 위에서 설명된 마스크)를 포함한다. 구리 금속화 층(422)은 제1 식각 정지 층(406)과 제3 식각 정지 층(414) 사이에 그리고 제2 식각 정지 층(410)을 통해 배치된다. 구체적인 실시예에서, 제1, 제2, 및 제3 식각 정지 층들(406, 410, 및 414)은 질화규소로 구성되는 한편, 저 K 유전체 층들(408 및 412)은 탄소 도핑된 산화규소 물질로 구성된다.
종래의 레이저 조사(예컨대, 나노초 기반 조사) 하에서, 스트리트(400)의 물질들은 광학적 흡수 및 절제 기구들의 측면에서 매우 상이하게 거동한다. 예를 들어, 이산화규소와 같은 유전체 층들은 통상 조건들 하에서 상업적으로 이용 가능한 레이저 파장들 전부에 대해 본질적으로 투과성이다. 대조적으로, 금속들, 유기물들(예를 들어, 저 K 물질들) 및 규소는 나노초 기반 조사에 특히 응답하여 광자들을 매우 쉽게 결합시킬 수 있다. 실시예에서, 저 K 물질의 층 및 구리의 층을 절제하기 전에 이산화규소의 층을 절제함으로써 이산화규소의 층, 저 K 물질의 층, 및 구리의 층을 패터닝하기 위해, 펨토초 기반 레이저 스크라이빙 프로세스가 사용된다.
레이저 빔이 펨토초 기반 레이저 빔인 경우, 실시예에서, 적합한 펨토초 기반 레이저 프로세스들은 다양한 물질들에서의 비선형 상호 작용들로 일반적으로 이어지는 높은 피크 세기(복사 조도)를 특징으로 한다. 하나의 그러한 실시예에서, 펨토초 레이저 공급원들은 대략 10 펨토초 내지 500 펨토초의 범위, 그러나 바람직하게는 100 펨토초 내지 400 펨토초의 범위의 펄스 폭을 갖는다. 일 실시예에서, 펨토초 레이저 공급원들은 대략 1570 나노미터 내지 200 나노미터의 범위, 그러나 바람직하게는 540 나노미터 내지 250 나노미터의 범위의 파장을 갖는다. 일 실시예에서, 레이저 및 대응하는 광학 시스템은 작업 표면에 대략 3 미크론 내지 15 미크론의 범위, 그러나 바람직하게는 대략 5 미크론 내지 10 미크론 또는 10 ― 15 미크론 사이의 범위의 초점을 제공한다.
실시예에서, 레이저 공급원은 대략 200 kHz 내지 10 MHz의 범위, 그러나 바람직하게는 대략 500 kHz 내지 5 MHz의 범위의 펄스 반복률을 갖는다. 실시예에서, 레이저 공급원은 작업 표면에 대략 0.5 uJ 내지 100 uJ의 범위, 그러나 바람직하게는 대략 1 uJ 내지 5 uJ의 범위의 펄스 에너지를 전달한다. 실시예에서, 레이저 스크라이빙 프로세스는 대략 500 mm/초 내지 5 m/초의 범위, 그러나 바람직하게는 대략 600 mm/초 내지 2 m/초의 범위의 속도로 작업물 표면을 따라 진행된다.
스크라이빙 프로세스는 단일 패스로만 또는 다수의 패스들로 진행될 수 있지만, 실시예에서, 바람직하게는 1 ― 2 회 패스로 진행될 수 있다. 일 실시예에서, 작업물에서의 스크라이빙 깊이는 대략 5 미크론 내지 50 미크론 깊이의 범위, 바람직하게는 대략 10 미크론 내지 20 미크론 깊이의 범위에 있다. 실시예에서, 발생되는 레이저 빔의 커프 폭은, 디바이스/규소 계면에서 측정될 때, 대략 2 미크론 내지 15 미크론의 범위에 있지만, 규소 웨이퍼 스크라이빙/다이싱에서는 바람직하게는 대략 6 미크론 내지 10 미크론의 범위에 있다.
레이저 파라미터들은, 무기 유전체의 직접적인 절제 이전에 하부층 손상에 의해 야기되는 박리 및 치핑을 최소화하고 무기 유전체(예를 들어, 이산화규소)의 이온화를 달성하기 위해 충분히 높은 레이저 세기를 제공하는 것과 같은 이익들 및 장점들로 선택될 수 있다. 또한, 파라미터들은 정밀하게 제어되는 절제 폭(예를 들어, 커프 폭) 및 깊이를 갖는 산업 응용을 위한 의미있는 프로세스 처리량을 제공하도록 선택될 수 있다.
마스크를 패터닝할 뿐만 아니라 다이들을 싱귤레이션하기 위해 웨이퍼 또는 기판을 완전히 통해 스크라이빙하는 데에 레이저 스크라이빙이 사용되는 경우, 위에서 설명된 레이저 스크라이빙 이후에 다이싱 또는 싱귤레이션 프로세스가 정지될 수 있다는 것이 이해되어야 한다. 그러한 접근법에 따르면, 실시예에서, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법은, 반도체 웨이퍼 위에 마스크를 형성하는 단계를 수반한다. 마스크는, 고체 성분 및 물 기재의 수용성 매트릭스, 및 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함한다. 레이저 스크라이빙 프로세스에 의해, 마스크가 패터닝되고 반도체 웨이퍼의 집적 회로들이 싱귤레이션된다. 그러한 특정 실시예에서, 마스크는 가우시안 빔으로 패터닝된다. 마스크의 광흡수체 종들은 패터닝 동안 가우시안 빔의 후미 부분을 마스크로 실질적으로 국한시킨다. 가우시안 빔의 선두 부분은 패터닝 동안 반도체 웨이퍼로 실질적으로 국한된다. 레이저 스크라이빙은 싱귤레이션을 완료한다.
이에 따라, 실시예에서, 추가의 싱귤레이션 처리, 예컨대, 싱귤레이션을 실시하기 위한 플라즈마 식각이 필요하지 않다. 그러나, 전체 싱귤레이션을 위해 레이저 스크라이빙이 단독으로 구현되지 않는 경우에, 다음의 실시예들이 고려될 수 있다.
선택적 실시예에서, 레이저 스크라이빙 프로세스에 이어서, 그리고 플라즈마 식각 싱귤레이션 프로세스 이전에, 중간의 사후 마스크 개구부 세정 작동이 수행된다. 실시예에서, 사후 마스크 개구부 세정 작동은 플라즈마 기반 세정 프로세스이다. 예에서, 아래에서 설명되는 바와 같이, 플라즈마 기반 세정 프로세스는, 갭들(210)에 의해 노출된, 기판(204)의 트렌치들(212)에 대해 비반응성이다.
일 실시예에 따르면, 플라즈마 기반 세정 프로세스는, 노출된 영역들이 세정 프로세스 동안 식각되지 않거나 무시할 수 있는 정도만 식각된다는 점에서, 기판(204)의 노출된 영역들에 대해 비반응성이다. 하나의 그러한 실시예에서, 오직 비반응성 가스 플라즈마 세정만 사용된다. 예를 들어, 마스크 축합 및 스크라이빙된 개구부들의 세정 둘 모두를 위한 고도로 바이어스된 플라즈마 처리를 수행하는 데에 Ar 또는 다른 비반응성 가스(또는 혼합물)가 사용된다. 이 접근법은 수용성 마스크들, 예컨대, 마스크(202)에 적합할 수 있다. 또 다른 그러한 실시예에서, 별도의 마스크 축합(표면 층의 치밀화) 및 스크라이빙된 트렌치 세정 작동들이 사용되는데, 예를 들어, 마스크 축합을 위한, Ar 또는 비반응성 가스(또는 혼합물) 고도로 바이어스된 플라즈마 처리가 먼저 수행된 후, 레이저 스크라이빙된 트렌치의 Ar + SF6 플라즈마 세정이 수행된다. 이러한 실시예는, 마스크 물질이 너무 두꺼워서 Ar 세정이 트렌치 세정에 충분하지 않은 경우들에 적합할 수 있다.
흐름도(100)의 작동(106), 및 대응하는 도 2c를 참조하면, 반도체 웨이퍼(204)는, 집적 회로들(206)을 싱귤레이션하기 위해, 패터닝된 마스크(208)의 갭들(210)을 통해 식각된다. 본 발명의 실시예에 따르면, 반도체 웨이퍼(204)를 식각하는 것은, 도 2c에 도시된 바와 같이, 레이저 스크라이빙 프로세스로 초기에 형성된 트렌치들(212)을 식각함으로써, 반도체 웨이퍼(204)를 완전히 통해 궁극적으로 식각하는 것을 포함한다. 패터닝된 마스크(208)는 플라즈마 식각 동안 집적 회로들을 보호한다.
본 발명의 실시예에 따르면, 갭들을 통해 반도체 웨이퍼를 플라즈마 식각하는 것은 단결정질 규소 웨이퍼를 플라즈마 식각하는 것을 수반한다. 하나의 그러한 실시예에서, 단결정질 규소 웨이퍼의 식각률 대 마스크(202)의 식각률의 비율은 플라즈마 식각 동안 대략 15:1 ― 170:1의 범위에 있다.
실시예에서, 레이저 스크라이빙 프로세스로 마스크(202)를 패터닝하는 것은, 집적 회로들 사이의, 반도체 웨이퍼의 영역들에 트렌치들을 형성하는 것을 수반하고, 반도체 웨이퍼를 플라즈마 식각하는 것은, 대응하는 트렌치 연장부들을 형성하기 위해, 트렌치들을 연장하는 것을 수반한다. 하나의 그러한 실시예에서, 트렌치들 각각은 소정의 폭을 갖고, 대응하는 트렌치 연장부들 각각이 이 폭을 갖는다.
실시예에서, 반도체 웨이퍼(204)를 식각하는 것은 플라즈마 식각 프로세스를 사용하는 것을 포함한다. 일 실시예에서, 규소-관통 비아 유형의 식각 프로세스가 사용된다. 예를 들어, 구체적인 실시예에서, 반도체 웨이퍼(204)의 물질의 식각률은 분당 25 미크론 초과이다. 다이 싱귤레이션 프로세스의 플라즈마 식각 부분을 위해 초고밀도 플라즈마 공급원이 사용될 수 있다. 그러한 플라즈마 식각 프로세스를 수행하기에 적합한 프로세스 챔버의 예는 미국 캘리포니아주 서니베일에 있는 어플라이드 머티어리얼스(Applied Materials)로부터 입수 가능한 어플라이드 센츄라® 실비아™(Centura® Silvia™) 식각 시스템이다. 어플라이드 센츄라® 실비아™ 식각 시스템은 용량성 및 유도성 RF 커플링을 결합하는데, 이는 자성 증대에 의해 제공되는 개선들을 가지면서도, 용량성 커플링만을 이용할 때 가능한 것에 비해, 이온 밀도 및 이온 에너지에 대한 훨씬 더 독립적인 제어를 제공한다. 이 조합은, 매우 낮은 압력들에서조차도, 잠재적으로 손상을 주는 높은 DC 바이어스 수준들 없이 비교적 고밀도 플라즈마들을 달성하기 위해, 이온 에너지로부터 이온 밀도를 효과적으로 디커플링하는 것을 가능하게 한다. 이는, 예외적으로 넓은 프로세스 윈도우를 초래한다. 그러나, 규소를 식각할 수 있는 임의의 플라즈마 식각 챔버가 사용될 수 있다. 예시적인 실시예에서, 본질적으로 정밀한 프로파일 제어 및 사실상 스캘럽이 없는 측벽들을 유지하면서, 종래의 규소 식각률들의 대략 40%를 초과하는 식각률로 단결정질 규소 기판 또는 웨이퍼(204)를 식각하기 위해 깊은 규소 식각이 사용된다. 구체적인 실시예에서, 규소-관통 비아 유형의 식각 프로세스가 사용된다. 식각 프로세스는, 반응성 가스로부터 발생된 플라즈마에 기반하며, 이러한 반응성 가스는 일반적으로, 불소계 가스, 예컨대, SF6, C4F8, CHF3, XeF2, 또는 비교적 빠른 식각률로 규소를 식각할 수 있는 임의의 다른 반응성 가스이다. 실시예에서, 도 2c에 도시되고 아래에서 더욱 더 상세히 설명되는 바와 같이, 싱귤레이션 프로세스 이후, 패터닝된 광흡수 수용성 마스크(208)가 제거된다. 다른 실시예에서, 도 2c와 관련하여 설명된 플라즈마 식각 작동은, 기판(204)을 통해 식각하기 위해, 종래의 보쉬 유형의 증착/식각/증착 프로세스를 채용한다. 일반적으로, 보쉬 유형의 프로세스는 3개의 하위 작동들: 증착, 지향성 충격 식각, 및 규소가 관통 식각될 때까지 많은 반복들(주기들)을 통해 진행되는 등방성 화학 식각으로 구성된다.
실시예에서, 싱귤레이션 프로세스 이후에, 패터닝된 마스크(208)가 제거된다. 실시예에서, 패터닝된 마스크(208)는 수용액을 사용하여 제거된다. 하나의 그러한 실시예에서, 패터닝된 마스크(208)는 고온 수성 처리, 예컨대, 고온수 처리에 의해 제거된다. 구체적인 실시예에서, 패터닝된 마스크(208)는 대략 섭씨 40 ― 100 도 범위의 온도의 고온수 처리로 제거된다. 특정 실시예에서, 패터닝된 마스크(208)는 대략 섭씨 80 ― 90 도 범위의 온도의 고온수 처리로 제거된다. 물의 온도가 더 고온일수록, 고온수 처리에 더 적은 시간이 필요할 수 있다는 것을 이해해야 한다. 본 발명의 실시예에 따르면, 플라즈마 세정 프로세스가 또한, 패터닝된 마스크(208)의 제거를 보조하기 위해, 식각 이후에 수행될 수 있다.
다른 상황들이, 더 낮은 수 처리 온도로부터 이익을 취할 수 있다는 것을 이해해야 한다. 예를 들어, 다이싱을 위한 웨이퍼가, 더 높은 온도의 수 처리에 의해 영향받을 수 있는(예를 들어, 접착력의 완전한 상실) 다이싱 테이프에 지지되는 경우, 상대적으로 더 높은 수 처리 온도에 비해 더 긴 지속 기간이 걸리더라도, 상대적으로 더 낮은 수 처리 온도가 채용될 수 있다. 하나의 그러한 실시예에서, 수 처리는 실온(즉, 물이 가열되지 않음) 사이에, 그러나 대략 섭씨 40 도의 온도 미만에 있다. 그러한 구체적인 실시예에서, 패터닝된 마스크(208)는 대략 섭씨 35 ― 40 도 범위의 온도의 온수 처리로 제거된다.
이에 따라, 흐름도(100) 및 도 2a-2c를 다시 참조하면, 마스크(202)를 통해서, (금속화 층을 포함하는) 웨이퍼 스트리트들을 통해서, 그리고 부분적으로 규소 기판 내로 절제하기 위해, 초기 절제에 의해 웨이퍼 다이싱이 수행될 수 있다. 그 다음, 후속하는 규소-관통 깊은 플라즈마 식각에 의해, 다이 싱귤레이션이 완료될 수 있다. 본 발명의 실시예에 따르면, 다이싱을 위한 물질들 스택의 구체적인 예가 도 5a-5d와 관련하여 아래에서 설명된다.
도 5a를 참조하면, 하이브리드 레이저 절제 및 플라즈마 식각 다이싱을 위한 물질들 스택은 마스크(502), 디바이스 층(504), 및 기판(506)을 포함한다. 마스크(502), 디바이스 층(504), 및 기판(506)은, 후면 테이프(510)에 부착되는 다이 부착 필름(508) 위에 배치된다. 다른 실시예들에서, 표준 다이싱 테이프에 대한 직접 결합이 사용된다. 실시예에서, 마스크(502)는 마스크(202)와 관련하여 위에서 설명된 것과 같은 마스크이다. 디바이스 층(504)은 하나 이상의 금속 층(예컨대, 구리 층) 위에 배치된 무기 유전체 층(예컨대, 이산화규소) 및 하나 이상의 저 K 유전체 층(예컨대, 탄소-도핑된 산화물 층)을 포함한다. 디바이스 층(504)은 또한, 집적 회로들 사이에 배열된 스트리트들을 포함하고, 스트리트들은 집적 회로들과 동일하거나 유사한 층들을 포함한다. 기판(506)은 벌크 단결정질 규소 기판이다. 실시예에서, 마스크(502)는, 위에서 설명된 바와 같이, 열 처리 또는 베이크(599)를 사용하여 제조된다.
실시예에서, 벌크 단결정질 규소 기판(506)은 다이 부착 필름(508)에 부착되기 전에 후면으로부터 박형화된다. 박형화는 후면 그라인드 프로세스에 의해 수행될 수 있다. 일 실시예에서, 벌크 단결정질 규소 기판(506)은 대략 50 ― 100 미크론 범위의 두께로 박형화된다. 실시예에서, 박형화는 레이저 절제 및 플라즈마 식각 다이싱 프로세스 이전에 수행된다는 점에 주목하는 것이 중요하다. 실시예에서, 마스크(502)는 대략 1 ― 5 미크론 범위의 두께를 갖고, 디바이스 층(504)은 대략 2 ― 3 미크론 범위의 두께를 갖는다. 실시예에서, 다이 부착 필름(508)(또는 박형화된 또는 얇은 웨이퍼 또는 기판을 후면 테이프(510)에 접착시킬 수 있는 임의의 적합한 대체물, 예컨대, 상부 접착제 층 및 베이스 필름으로 구성된 다이싱 테이프들)은 대략 10 ― 200 미크론 범위의 두께를 갖는다.
도 5b를 참조하면, 마스크(502), 디바이스 층(504) 및 기판(506)의 일부는, 기판(506)에 트렌치들(514)을 형성하기 위해, 레이저 스크라이빙 프로세스(512)로 패터닝된다.
도 5c를 참조하면, 규소-관통 깊은 플라즈마 식각 프로세스(516)는, 트렌치(514)를 다이 부착 필름(508)까지 아래로 연장하여, 다이 부착 필름(508)의 최상부 부분을 노출시키고 규소 기판(506)을 싱귤레이션하는 데에 사용된다. 디바이스 층(504)은, 규소-관통 깊은 플라즈마 식각 프로세스(516) 동안, 마스크(502)에 의해 보호된다.
도 5d를 참조하면, 싱귤레이션 프로세스는 다이 부착 필름(508)을 패터닝하여, 후면 테이프(510)의 최상부 부분을 노출시키고 다이 부착 필름(508)을 싱귤레이션하는 것을 더 포함할 수 있다. 실시예에서, 다이 부착 필름은 레이저 프로세스에 의해 또는 식각 프로세스에 의해 싱귤레이션된다. 추가적인 실시예들은 (예를 들어, 개별 집적 회로들로서) 기판(506)의 싱귤레이션된 부분들을 후면 테이프(510)로부터 후속하여 제거하는 것을 포함할 수 있다. 일 실시예에서, 싱귤레이션된 다이 부착 필름(508)은 기판(506)의 싱귤레이션된 부분들의 후면들 상에 유지된다. 대안적인 실시예에서, 기판(506)이 대략 50 미크론보다 더 얇은 경우, 추가적인 플라즈마 프로세스를 사용하지 않으면서 기판(506)을 완전히 싱귤레이션하는 데에 레이저 스크라이빙 프로세스(512)가 사용된다. 실시예들은 디바이스 층(504)으로부터 마스크(502)를 제거하는 것을 더 포함할 수 있다. 마스크(502)의 제거는 패터닝된 마스크(208)의 제거에 대해 위에서 설명된 바와 같을 수 있다.
단일 프로세스 툴이, 광흡수 수용성 마스크를 활용하는 하이브리드 레이저 절제 및 플라즈마 식각 싱귤레이션 프로세스에서의 작동들 중 다수 또는 전부를 수행하도록 구성될 수 있다. 예를 들어, 도 6은, 본 발명의 실시예에 따른, 웨이퍼들 또는 기판들의 레이저 및 플라즈마 다이싱을 위한 툴 레이아웃의 블록도를 예시한다.
도 6을 참조하면, 프로세스 툴(600)은 팩토리 인터페이스(602)(FI)를 포함하고, 이 팩토리 인터페이스에는 복수의 로드 록들(604)이 결합되어 있다. 클러스터 툴(606)이 팩토리 인터페이스(602)와 결합된다. 클러스터 툴(606)은 하나 이상의 플라즈마 식각 챔버, 예컨대 플라즈마 식각 챔버(608)를 포함한다. 또한, 레이저 스크라이브 장치(610)가 팩토리 인터페이스(602)에 결합된다. 일 실시예에서, 프로세스 툴(600)의 전체 풋프린트는 도 6에 도시된 바와 같이, 대략 3500 밀리미터(3.5 미터) x 대략 3800 밀리미터(3.8 미터)일 수 있다.
실시예에서, 레이저 스크라이브 장치(610)는, 펨토초 기반 레이저 빔을 제공하도록 구성된 레이저 조립체를 수납한다. 실시예에서, 레이저는 위에서 설명된 레이저 절제 프로세스들과 같은, 하이브리드 레이저 및 식각 싱귤레이션 프로세스의 레이저 절제 부분을 수행하기에 적합하다. 일 실시예에서, 이동 가능한 스테이지가 또한, 레이저 스크라이브 장치(610)에 포함되고, 이동 가능한 스테이지는 레이저에 대하여 웨이퍼 또는 기판(또는 웨이퍼나 기판의 캐리어)을 이동시키도록 구성된다. 구체적인 실시예에서, 레이저가 또한 이동 가능하다. 일 실시예에서, 레이저 스크라이브 장치(610)의 전체 풋프린트는 도 6에 도시된 바와 같이, 대략 2240 밀리미터 x 대략 1270 밀리미터일 수 있다.
실시예에서, 하나 이상의 플라즈마 식각 챔버(608)는, 복수의 집적 회로들을 싱귤레이션하기 위해, 패터닝된 마스크의 갭들을 통해 웨이퍼 또는 기판을 식각하도록 구성된다. 하나의 그러한 실시예에서, 하나 이상의 플라즈마 식각 챔버(608)는 깊은 규소 식각 프로세스를 수행하도록 구성된다. 구체적인 실시예에서, 하나 이상의 플라즈마 식각 챔버(608)는 미국 캘리포니아주 서니베일에 있는 어플라이드 머티어리얼스로부터 입수 가능한 어플라이드 센츄라® 실비아™ 식각 시스템이다. 식각 챔버는 구체적으로, 단결정질 규소 기판들 또는 웨이퍼들 상에 또는 내에 수납되는 싱귤레이션 집적 회로들을 생성하는 데에 사용되는 깊은 규소 식각을 위해 설계될 수 있다. 실시예에서, 높은 규소 식각률들을 용이하게 하기 위해, 고밀도 플라즈마 공급원이 플라즈마 식각 챔버(608)에 포함된다. 실시예에서, 싱귤레이션 또는 다이싱 프로세스의 높은 제조 처리량을 가능하게 하기 위해, 하나 초과의 식각 챔버가 프로세스 툴(600)의 클러스터 툴(606) 부분에 포함된다.
팩토리 인터페이스(602)는 레이저 스크라이브 장치(610)를 갖는 외부 제조 설비와 클러스터 툴(606) 사이를 인터페이싱하기 위한 적합한 대기 포트일 수 있다. 팩토리 인터페이스(602)는 웨이퍼들(또는 웨이퍼들의 캐리어들)을 저장 유닛들(예컨대, 정면 개구부 통합 포드들)로부터 클러스터 툴(606) 또는 레이저 스크라이브 장치(610) 중 어느 하나 또는 둘 모두에 이송하기 위한 암들 또는 날들을 갖는 로봇들을 포함할 수 있다.
클러스터 툴(606)은 싱귤레이션의 방법에서의 기능들을 수행하기에 적합한 다른 챔버들을 포함할 수 있다. 예를 들어, 일 실시예에서, 증착 및/또는 베이킹 챔버(612)가 포함된다. 증착 및/또는 베이킹 챔버(612)는 웨이퍼 또는 기판의 레이저 스크라이빙 이전에 웨이퍼 또는 기판의 디바이스 층 상에 또는 위에 마스크를 증착시키도록 구성될 수 있다. 그러한 마스크 물질은, 위에서 설명된 바와 같이, 다이싱 프로세스 이전에 베이킹될 수 있다. 그러한 마스크 물질은, 또한 위에서 설명된 바와 같이, 수용성일 수 있다.
실시예에서, 다시 도 6을 참조하면, 습식 스테이션(614)이 포함된다. 습식 스테이션은, 기판 또는 웨이퍼의 레이저 스크라이브 및 플라즈마 식각 싱귤레이션 프로세스에 후속하여, 또는 레이저 스크라이브 단독 싱귤레이션 프로세스에 후속하여, 위에서 설명된 바와 같은 광흡수 수용성 마스크를 제거하기 위한 실온 또는 고온 수성 처리를 수행하는 세정에 적합할 수 있다. 실시예에서, 도시되지 않았지만, 계측 스테이션이 또한, 프로세스 툴(600)의 구성요소로서 포함된다. 세정 챔버는, 물리적 성분을 세정 프로세스에 추가하여 마스크의 용해 속도를 증진시키는 분무화된 미스트 및/또는 메가소닉 노즐 하드웨어를 포함할 수 있다.
본 발명의 실시예들은, 본 발명의 실시예들에 따른 프로세스를 수행하도록 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그래밍하는 데에 사용될 수 있는 명령어들이 저장되어 있는 기계 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 일 실시예에서, 컴퓨터 시스템은 도 6과 관련되어 설명된 프로세스 툴(600)과 결합된다. 기계 판독가능 매체는 기계(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하거나 전송하기 위한 임의의 기구를 포함한다. 예를 들어, 기계 판독가능(예를 들어, 컴퓨터 판독가능) 매체는 기계(예를 들어, 컴퓨터) 판독가능 저장 매체(예를 들어, 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스 등), 기계(예를 들어, 컴퓨터) 판독가능 전송 매체(전기적, 광학적, 음향적 또는 다른 형태의 전파 신호들(예를 들어, 적외선 신호들, 디지털 신호들 등)) 등을 포함한다.
도 7은, 기계로 하여금 본원에 설명된 방법론들 중 임의의 하나 이상을 수행하게 하기 위한 명령어들의 세트가 내부에서 실행될 수 있는 컴퓨터 시스템(700)의 예시적인 형태의 기계의 도식적인 표현을 예시한다. 대안적인 실시예들에서, 기계는 근거리 네트워크(LAN), 인트라넷, 엑스트라넷 또는 인터넷에서 다른 기계들에 연결(예를 들어, 네트워킹)될 수 있다. 기계는 클라이언트-서버 네트워크 환경에서의 서버 또는 클라이언트 기계로서, 또는 피어-투-피어(또는 분산형) 네트워크 환경에서의 피어 기계로서 작동할 수 있다. 기계는 개인용 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), 휴대 정보 단말기(PDA), 셀룰러 전화기, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 기계에 의해 취해질 동작들을 명시하는 명령어들의 세트(순차적 또는 다른 방식)를 실행할 수 있는 임의의 기계일 수 있다. 또한, 단일 기계만이 예시되어 있지만, "기계"라는 용어는 또한, 본원에 설명된 방법론들 중 임의의 하나 이상을 수행하도록 명령어들의 세트(또는 복수의 세트들)를 개별적으로 또는 공동으로 실행하는 기계들(예를 들어, 컴퓨터들)의 임의의 집합을 포함하는 것으로 간주되어야 한다.
예시적인 컴퓨터 시스템(700)은, 버스(730)를 통해 서로 통신하는, 프로세서(702), 주 메모리(704)(예를 들어, 판독 전용 메모리(ROM), 플래시 메모리, 동적 랜덤 액세스 메모리(DRAM), 예컨대, 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM) 등), 정적 메모리(706)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등) 및 이차 메모리(718)(예를 들어, 데이터 저장 디바이스)를 포함한다.
프로세서(702)는 마이크로프로세서, 중앙 처리 유닛 등과 같은 하나 이상의 범용 처리 디바이스를 나타낸다. 더 구체적으로, 프로세서(702)는 복합 명령어 세트 컴퓨팅(CISC) 마이크로프로세서, 축소 명령어 세트 컴퓨팅(RISC) 마이크로프로세서, 매우 긴 명령어(VLIW) 마이크로프로세서, 다른 명령어 세트들을 구현하는 프로세서, 또는 명령어 세트들의 조합을 구현하는 프로세서들일 수 있다. 또한, 프로세서(702)는 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 디지털 신호 프로세서(DSP), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 처리 디바이스일 수 있다. 프로세서(702)는 본원에 설명된 작동들을 수행하기 위한 처리 로직(726)을 실행하도록 구성된다.
컴퓨터 시스템(700)은 네트워크 인터페이스 디바이스(708)를 더 포함할 수 있다. 컴퓨터 시스템(700)은 또한, 비디오 디스플레이 유닛(710)(예를 들어, 액정 디스플레이(LCD), 발광 다이오드 디스플레이(LED) 또는 음극선관(CRT)), 문자숫자식 입력 디바이스(712)(예를 들어, 키보드), 커서 제어 디바이스(714)(예를 들어, 마우스) 및 신호 발생 디바이스(716)(예를 들어, 스피커)를 포함할 수 있다.
이차 메모리(718)는, 본원에 설명된 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령어들의 하나 이상의 세트(예를 들어, 소프트웨어(722))가 저장되어 있는 기계 액세스가능 저장 매체(또는 더 구체적으로는 컴퓨터 판독가능 저장 매체)(732)를 포함할 수 있다. 또한, 소프트웨어(722)는 컴퓨터 시스템(700)에 의한 소프트웨어의 실행 동안 완전하게 또는 적어도 부분적으로 주 메모리(704) 내에 그리고/또는 프로세서(702) 내에 상주할 수 있으며, 주 메모리(704) 및 프로세서(702)는 또한, 기계 판독가능 저장 매체를 구성한다. 소프트웨어(722)는 네트워크 인터페이스 디바이스(708)를 통해 네트워크(720)를 경유하여 추가로 송신 또는 수신될 수 있다.
예시적인 실시예에서 기계 액세스가능 저장 매체(732)가 단일 매체인 것으로 도시되어 있지만, "기계 판독가능 저장 매체"라는 용어는 명령어들의 하나 이상의 세트를 저장하는 단일 매체 또는 복수 매체들(예를 들어, 중앙집중형 또는 분산형 데이터베이스 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 간주되어야 한다. "기계 판독가능 저장 매체"라는 용어는 또한, 기계에 의한 실행을 위해 명령어들의 세트를 저장하거나 인코딩할 수 있으며 기계로 하여금 본 발명의 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 간주되어야 한다. 이에 따라, "기계 판독가능 저장 매체"라는 용어는, 고체 상태 메모리들, 및 광학 및 자기 매체들(그러나 이에 제한되지는 않음)을 포함하는 것으로 간주되어야 한다.
본 발명의 실시예에 따르면, 기계 액세스가능 저장 매체에는, 데이터 처리 시스템으로 하여금 복수의 집적 회로들을 갖는 반도체 웨이퍼를 다이싱하는 방법, 예컨대, 본원에 설명된 방법들 중 하나 이상의 방법을 수행하게 하는 명령어들이 저장되어 있다.
따라서, 광흡수 마스크를 구현하는 플라즈마 식각 프로세스 및 레이저 스크라이빙 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법들이 개시되었다.

Claims (17)

  1. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼 위에 마스크를 형성하는 단계 ― 상기 마스크는, 고체 성분 및 물 기재의 투명한 수용성 매트릭스를 포함하고, 상기 마스크는 상기 투명한 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함함 ―;
    갭들을 갖는 패터닝된 마스크, 및 집적 회로들 사이의 영역들의 상기 반도체 웨이퍼의 대응하는 트렌치들을 제공하기 위해, 상기 마스크 및 상기 반도체 웨이퍼의 일부를 레이저 스크라이빙 프로세스로 패터닝하는 단계 ― 상기 레이저 스크라이빙 프로세스로 상기 마스크를 패터닝하는 단계는 레이저 빔으로 패터닝하는 단계를 포함하고, 상기 마스크의 상기 광흡수체 종들은 상기 패터닝 동안 상기 레이저 빔의 제1 부분을 상기 마스크에 국한시키고, 상기 패터닝 동안 상기 레이저 빔의 제2 부분은 상기 반도체 웨이퍼에 국한됨 ―; 및
    상기 트렌치들을 연장하고 상기 집적 회로들을 싱귤레이션하기 위해, 상기 패터닝된 마스크의 갭들을 통해 상기 반도체 웨이퍼를 플라즈마 식각하는 단계 ― 상기 패터닝된 마스크는 상기 플라즈마 식각 동안 상기 집적 회로들을 보호함 ― 를 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  2. 제1항에 있어서,
    상기 레이저 빔은 가우시안 빔이고, 상기 마스크의 상기 광흡수체 종들은 상기 패터닝 동안 상기 가우시안 빔의 후미 부분을 상기 마스크로 국한시키며, 상기 가우시안 빔의 선두 부분은 상기 패터닝 동안 상기 반도체 웨이퍼로 국한되는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  3. 제1항에 있어서,
    상기 광흡수체 종들은 상기 투명한 수용성 매트릭스에 용해된 수용성 염료인, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  4. 제1항에 있어서,
    상기 광흡수체 종들은 상기 투명한 수용성 매트릭스 전체에 걸친 안료들의 나노-분산물인, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  5. 제1항에 있어서,
    상기 마스크는 상기 투명한 수용성 매트릭스 전체에 분산된 복수의 입자들을 더 포함하고, 상기 고체 성분의 중량% 대 상기 복수의 입자들의 중량%의 비율은 1:0.1 ― 1:4의 범위에 있는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  6. 제5항에 있어서,
    상기 복수의 입자들은 5 ― 100 나노미터 범위의 평균 직경을 갖는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  7. 제6항에 있어서,
    상기 마스크의 복수의 입자들은, 상기 레이저 스크라이빙 프로세스를 이용한 상기 마스크의 패터닝 동안 상기 레이저 스크라이빙 프로세스를 방해하지 않는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  8. 제5항에 있어서,
    상기 반도체 웨이퍼를 플라즈마 식각하는 단계는, 단결정질 규소 웨이퍼를 플라즈마 식각하는 것을 포함하고, 상기 단결정질 규소 웨이퍼의 식각률 대 상기 마스크의 식각률의 비율은 상기 플라즈마 식각 동안 15:1 ― 170:1의 범위에 있는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  9. 제1항에 있어서,
    상기 마스크를 상기 반도체 웨이퍼 위에 형성하는 단계는, 상기 마스크를 상기 반도체 웨이퍼 상에 스핀-코팅하는 것을 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  10. 제1항에 있어서,
    상기 반도체 웨이퍼를 플라즈마 식각하는 단계에 후속하여, 상기 패터닝된 마스크를 수용액을 사용하여 제거하는 단계를 더 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  11. 제1항에 있어서,
    상기 마스크를 패터닝하는 단계에 후속하여, 그리고 상기 집적 회로들을 싱귤레이션하기 위해 상기 패터닝된 마스크의 갭들을 통해 상기 반도체 웨이퍼를 플라즈마 식각하는 단계 이전에, 상기 반도체 웨이퍼의 상기 트렌치들을 플라즈마 세정 프로세스로 세정하는 단계를 더 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  12. 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법으로서,
    상기 반도체 웨이퍼 위에 마스크를 형성하는 단계 ― 상기 마스크는, 고체 성분 및 물 기재의 투명한 수용성 매트릭스를 포함하고, 상기 마스크는 상기 투명한 수용성 매트릭스 전체에 있는 광흡수체 종들을 포함함 ―; 및
    레이저 스크라이빙 프로세스로 상기 마스크를 패터닝하고 상기 반도체 웨이퍼의 상기 집적 회로들을 싱귤레이션하는 단계 ― 상기 레이저 스크라이빙 프로세스로 상기 마스크를 패터닝하는 단계는 레이저 빔으로 패터닝하는 단계를 포함하고, 상기 마스크의 상기 광흡수체 종들은 상기 패터닝 동안 상기 레이저 빔의 제1 부분을 상기 마스크에 국한시키고, 상기 패터닝 동안 상기 레이저 빔의 제2 부분은 상기 반도체 웨이퍼에 국한됨 ―
    를 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  13. 제12항에 있어서,
    상기 레이저 빔은 가우시안 빔이고, 상기 마스크의 상기 광흡수체 종들은 상기 패터닝 동안 상기 가우시안 빔의 후미 부분을 상기 마스크로 국한시키며, 상기 가우시안 빔의 선두 부분은 상기 패터닝 동안 상기 반도체 웨이퍼로 국한되는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  14. 제12항에 있어서,
    상기 광흡수체 종들은 상기 투명한 수용성 매트릭스에 용해된 수용성 염료인, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  15. 제12항에 있어서,
    상기 광흡수체 종들은 상기 투명한 수용성 매트릭스 전체에 걸친 안료들의 나노-분산물인, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  16. 제12항에 있어서,
    상기 마스크를 상기 반도체 웨이퍼 위에 형성하는 단계는, 상기 마스크를 상기 반도체 웨이퍼 상에 스핀-코팅하는 것을 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
  17. 제12항에 있어서,
    상기 레이저 스크라이빙 프로세스로 상기 마스크를 패터닝하고 상기 반도체 웨이퍼의 상기 집적 회로들을 싱귤레이션하는 단계에 후속하여, 상기 패터닝된 마스크를 수용액을 사용하여 제거하는 단계를 더 포함하는, 복수의 집적 회로들을 포함하는 반도체 웨이퍼를 다이싱하는 방법.
KR1020197038363A 2017-05-26 2018-05-11 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크 KR102566322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/606,456 US11158540B2 (en) 2017-05-26 2017-05-26 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US15/606,456 2017-05-26
PCT/US2018/032444 WO2018217481A1 (en) 2017-05-26 2018-05-11 Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process

Publications (2)

Publication Number Publication Date
KR20200003252A KR20200003252A (ko) 2020-01-08
KR102566322B1 true KR102566322B1 (ko) 2023-08-14

Family

ID=64395895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038363A KR102566322B1 (ko) 2017-05-26 2018-05-11 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크

Country Status (6)

Country Link
US (1) US11158540B2 (ko)
EP (1) EP3631848B1 (ko)
JP (1) JP7181899B6 (ko)
KR (1) KR102566322B1 (ko)
CN (1) CN110800097B (ko)
WO (1) WO2018217481A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019071333A (ja) * 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
US11929284B2 (en) 2018-11-15 2024-03-12 Tokyo Ohka Kogyo Co., Ltd. Protective film forming agent for plasma dicing and method for manufacturing semiconductor chip
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
IL285846B1 (en) * 2019-02-27 2024-07-01 John Cleaon Moore Heat and plasma resistant and water cleanable coating for laser interactive applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
EP4060717A4 (en) * 2019-12-24 2023-12-13 Tokyo Ohka Kogyo Co., Ltd. PROTECTIVE FILM FORMING AGENT AND SEMICONDUCTOR CHIP MANUFACTURING METHOD
US11211247B2 (en) * 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
CN111822886B (zh) * 2020-06-11 2022-11-22 华东师范大学重庆研究院 一种微流控芯片微通道的多焦点超快激光制备装置及方法
US11901232B2 (en) * 2020-06-22 2024-02-13 Applied Materials, Inc. Automatic kerf offset mapping and correction system for laser dicing
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
WO2024064494A1 (en) * 2022-09-19 2024-03-28 Lam Research Corporation Plasma-exposed parts comprising an etch-resistant material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US20150243559A1 (en) 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20160027697A1 (en) * 2014-07-22 2016-01-28 Wei-Sheng Lei Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensiional top hat laser beam profile laser scribing process and plasma etch process
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US20160365283A1 (en) * 2015-06-12 2016-12-15 Wei-Sheng Lei Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
US4990417A (en) * 1987-02-23 1991-02-05 Sony Corporation Method of manufacturing a cathode ray tube
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP2002221801A (ja) 2001-01-29 2002-08-09 Hitachi Ltd 配線基板の製造方法
JP2002341525A (ja) * 2001-05-14 2002-11-27 Fuji Photo Film Co Ltd ポジ型フォトレジスト転写材料およびそれを用いた基板表面の加工方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US20040137700A1 (en) 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
DE60303371T2 (de) 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
JP4571850B2 (ja) * 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4873863B2 (ja) * 2005-01-14 2012-02-08 日東電工株式会社 レーザー加工品の製造方法及びレーザー加工用粘着シート
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP2007150065A (ja) 2005-11-29 2007-06-14 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP2008105709A (ja) * 2006-10-25 2008-05-08 Nihon Tetra Pak Kk 紙積層包装材料及びその製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
KR101071059B1 (ko) 2009-05-11 2011-10-10 에스티에스반도체통신 주식회사 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8859397B2 (en) * 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9196536B1 (en) * 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9245803B1 (en) * 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166459A (ja) * 1999-12-06 2001-06-22 Fuji Photo Film Co Ltd 感熱性平版印刷用原板
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US20150243559A1 (en) 2014-02-27 2015-08-27 Jungrae Park Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch
US20160027697A1 (en) * 2014-07-22 2016-01-28 Wei-Sheng Lei Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensiional top hat laser beam profile laser scribing process and plasma etch process
JP2016207737A (ja) * 2015-04-17 2016-12-08 株式会社ディスコ 分割方法
US20160365283A1 (en) * 2015-06-12 2016-12-15 Wei-Sheng Lei Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch

Also Published As

Publication number Publication date
CN110800097A (zh) 2020-02-14
EP3631848B1 (en) 2024-10-16
US11158540B2 (en) 2021-10-26
JP7181899B2 (ja) 2022-12-01
KR20200003252A (ko) 2020-01-08
WO2018217481A1 (en) 2018-11-29
US20180342422A1 (en) 2018-11-29
JP2020522137A (ja) 2020-07-27
EP3631848A1 (en) 2020-04-08
EP3631848A4 (en) 2021-03-03
CN110800097B (zh) 2023-08-15
JP7181899B6 (ja) 2022-12-16

Similar Documents

Publication Publication Date Title
KR102566322B1 (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 광흡수 마스크
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
KR102468060B1 (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 식각 웨이퍼 싱귤레이션 프로세스를 위한 식각 마스크
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102476266B1 (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US11355394B2 (en) Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
KR20230027244A (ko) 하이브리드 레이저 스크라이빙 및 플라즈마 에칭 방식을 사용한 웨이퍼 다이싱에서 레이저 스크라이빙 트렌치 개구 제어
US11211247B2 (en) Water soluble organic-inorganic hybrid mask formulations and their applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant