TWI783251B - 使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 - Google Patents

使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 Download PDF

Info

Publication number
TWI783251B
TWI783251B TW109126273A TW109126273A TWI783251B TW I783251 B TWI783251 B TW I783251B TW 109126273 A TW109126273 A TW 109126273A TW 109126273 A TW109126273 A TW 109126273A TW I783251 B TWI783251 B TW I783251B
Authority
TW
Taiwan
Prior art keywords
laser
laser beam
semiconductor wafer
depth
focused
Prior art date
Application number
TW109126273A
Other languages
English (en)
Other versions
TW202121519A (zh
Inventor
正來 朴
在勇 陳
詹姆士 Ｓ 帕帕那
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202121519A publication Critical patent/TW202121519A/zh
Application granted granted Critical
Publication of TWI783251B publication Critical patent/TWI783251B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B23K26/0617—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis and with spots spaced along the common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • B23K26/0673—Dividing the beam into multiple beams, e.g. multifocusing into independently operating sub-beams, e.g. beam multiplexing to provide laser beams for several stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述切割半導體晶圓之方法，每個晶圓具有複數個積體電路。在實例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上方形成遮罩，該遮罩由覆蓋並且保護積體電路的層組成。然後由空間多聚焦雷射束雷射劃線製程將遮罩圖案化以提供具有間隙的圖案化遮罩，從而暴露出半導體晶圓之介於積體電路之間的區域。經由圖案化遮罩中的間隙將半導體晶圓電漿蝕刻，以切單積體電路。

Description

使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法
本揭示案之實施例關於半導體處理之領域，並且特定而言，關於切割半導體晶圓之方法，每個晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料組成的晶圓（亦稱作基板）上。一般而言，採用半導電、導電或絕緣任一者的各種材料層來形成積體電路。使用各種熟知的製程來摻雜、沉積及蝕刻這些材料以形成積體電路。每個晶圓經處理以形成大量的、含有稱作晶粒(dice)的積體電路的個別區域。
在積體電路形成製程之後，將晶圓「切割」以將個別晶粒彼此分離用於封裝或用於在較大電路內以未封裝的形式使用。用於晶圓切割的兩個主要技術為劃線(scribing)及鋸切(sawing)。藉由劃線，使鑽石尖端劃片(diamond tipped scribe)沿預先形成的劃線(scribe line)跨晶圓表面移動。這些劃線沿晶粒之間的空間延伸。這些空間通常被稱作「切割道(street)」。鑽石劃片在晶圓表面中沿切割道形成淺劃痕(scratch)。當施加壓力時，如用滾軸(roller)，使晶圓沿劃線分離。晶圓中的破裂(break)遵循晶圓基板之晶格結構。劃線可用於厚度約10密耳（千分之一吋）或更薄的晶圓。對於較厚的晶圓，鋸切為目前用於切割的較佳的方法。
藉由鋸切，於每分鐘高轉數下旋轉的鑽石尖端鋸接觸晶圓表面並且沿切割道鋸切晶圓。將晶圓安裝在支撐構件上，支撐構件如跨膜框架(film frame)拉伸的黏合膜(adhesive film)，並且鋸重複地施加至垂直及水平切割道兩者。劃線或鋸切任一者帶來的一個問題為，碎片(chip)及鑿痕(gouge)可能沿晶粒之被切斷的邊緣形成。此外，裂縫(crack)可能從晶粒之邊緣形成並且從邊緣傳播至基板中而導致積體電路損壞。碎片(chipping)及裂縫(cracking)為劃線所特別具有的問題，因為方形或矩形的晶粒僅有一側可沿結晶結構之＜110＞方向被劃線。因此，晶粒之另一側的裂開造成鋸齒狀分離線(jagged separation line)。因為碎片及裂縫，在晶圓上的晶粒之間需要另外的間隔以避免損壞積體電路，例如，使碎片及裂縫維持在與實際的積體電路具有一段距離處。由於間隔需求，沒有那麼多的晶粒可形成在標準尺寸的晶圓上，而浪費了原本可用作電路系統的晶圓使用面積(wafer real estate)。鋸切的使用加劇了半導體晶圓上使用面積的浪費。鋸之刀刃近似15微米厚。因此，為了確保由鋸所引起的環繞切口的裂縫及其他損壞不會傷害積體電路，晶粒之各者之電路系統經常必須分離三百至五百微米。此外，在切割之後，每個晶粒需要大量的清潔以移除由鋸切製程所造成的顆粒及其他污染物。
亦使用過電漿切割，但電漿切割可能亦具有限制條件。例如，妨礙電漿切割之實施的一個限制條件可能為成本。用於圖案化阻劑的標準微影術操作可能導致實施成本過高。可能妨礙電漿切割之實施的另一個限制條件在於沿切割道切割常見金屬（例如，銅）的電漿蝕刻可能產生生產問題或產量限制。
本揭示案之實施例包含切割半導體晶圓之方法及用於切割半導體晶圓之設備。
在實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上方形成遮罩，該遮罩由覆蓋並且保護積體電路的層組成。然後由空間多聚焦雷射束雷射劃線製程將遮罩圖案化以提供具有間隙的圖案化遮罩，從而暴露出半導體晶圓之介於積體電路之間的區域。然後經由圖案化遮罩中的間隙將半導體晶圓電漿蝕刻，以切單(singulate)積體電路。
在另一個實施例中，切割包含複數個積體電路的半導體晶圓之方法涉及由空間多聚焦雷射束雷射劃線製程將半導體晶圓雷射劃線，以切單積體電路。
在另一個實施例中，用於切割具有複數個積體電路的半導體晶圓的系統包含工廠介面。系統亦包含與工廠介面耦接的雷射劃線設備，該雷射劃線設備具有雷射組件，該雷射組件經配置以提供空間多聚焦雷射束。系統亦包含與工廠介面耦接的電漿蝕刻腔室。
本文描述切割半導體晶圓之方法，每個晶圓上具有複數個積體電路。在以下的描述中記載了眾多具體細節，如空間多聚焦雷射束雷射劃線方法及電漿蝕刻條件及材料方案(material regime)，用以提供本揭示案之實施例之徹底理解。對於本領域熟悉技藝者而言將為顯而易見的是，在沒有這些具體細節的情況下可實踐本揭示案之實施例。在其他情況下，並未詳細描述熟知態樣，如積體電路製造，以免不必要地使本揭示案之實施例模糊。此外，應理解圖式中所示的各種實施例為說明性表示且未必按比例繪製。
對於晶粒切單可實施涉及初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板切割製程。雷射劃線製程可用以乾淨地移除遮罩層、有機及無機介電層以及元件層。然後當晶圓或基板暴露或晶圓或基板部分蝕刻時可終止雷射蝕刻製程。然後可採用切割製程之電漿蝕刻部分以蝕刻穿過晶圓或基板之塊體(bulk)，如穿過塊體單晶矽(bulk single crystalline silicon)，以產生晶粒或晶片切單或切割。更具體而言，一或更多實施例針對實施用於例如切割應用的空間多聚焦雷射束雷射劃線製程。
描述了用於使用混合式雷射劃線及電漿蝕刻方法的晶圓切割的空間多聚焦雷射束。為了提供內容，雷射劃線製程可能需要精確的聚焦深度控制。當前，大多數劃線應用僅具有一個焦深設定。基於這種製程的劃線製程可能造成不均勻的溝槽形成。本文所述的實施例針對單次劃線通過(pass)中的多焦點處理。從這樣的劃線製程可實現受控的凹槽/溝槽輪廓。
為了進一步提供內容，結合雷射劃線與電漿蝕刻的混合式技術可使從矽（Si）晶圓切割出精確薄半導體元件晶粒。超短脈衝雷射的使用可為用於達成晶粒切割道之精細劃線的必要成分，晶粒切割道用於隨後由電漿蝕刻製程切單晶圓。雷射劃線之空間輪廓可支配切單的元件晶粒之清潔度及平滑度。
單一雷射束劃線製程通常與在Si基板之表面上形成圓錐形開口相關聯。這種圓錐形溝槽可能不期望地提供不均勻的溝槽，該溝槽可能不太適合隨後的電漿蝕刻製程。例如，對於高品質的晶粒切單，均勻而深的初始劃線溝槽可能為有益的或甚至是必需的。本文所述的實施例涉及使用多聚焦雷射劃線製程，用於產生深且均勻的圓柱形溝槽開口。
本文所述的實施例之實施方式可提供適合的劃線溝槽，該劃線溝槽能促使在藉由雷射劃線的初始開口或劃線之後的電漿切割製程期間蝕刻速率及輪廓均勻性。實施本文所述的一或更多個實施例之優點可包含以下中之一或更多者：（1）達成精確控制及精製的溝槽輪廓，（2）使用繞射光學元件（DOE）來管理用於後續蝕刻製程的開口溝槽之清潔度及平滑度，（3）靈活的劃線配置劃線，例如，可將DOE與光學元件之組合佈置為提供適當的束路徑用以控制劃線製程，（4）藉由改善劃線的溝槽輪廓來達成高產品品質，及/或（5）劃線的溝槽之可調整性以根據後續蝕刻製程之要求匹配切口寬度(kerf width)及深度。
根據本揭示案之一或更多個實施例，多聚焦雷射束為藉由將光學元件及差別(differential)光學元件與另外的光學元件（如一或更多個透鏡）組合來產生。多聚焦雷射束之數量及束分離可藉由繞射光學元件順序來控制。另外，束傳遞光學元件可用於重新配置雷射劃線系統，以在系統內部提供適當的束路徑。藉由控制多個雷射束點的重疊、掃描速度、雷射束波長等，可在劃線的基板上產生適當的劃線的溝槽品質。
在實施例中，精確控制的雷射劃線輪廓促使高品質的切單元件晶粒，以及蝕刻製程的成本效益。相比之下，先前的實現方式涉及在晶圓切單中使用雷射，其中束僅聚焦在單一點上，而不是在多個平面上。這種佈置的可配置性顯著地差，而不能靈活地微調，並且可能導致後續蝕刻製程所需的費用增加。
另外，在涉及初始雷射劃線及後續對塗覆晶圓之電漿蝕刻的混合式晶圓或基板切割製程中，可應用飛秒雷射以移除切割道上的遮罩及元件層，直到矽基板暴露出為止。隨後進行電漿蝕刻以分離晶粒以實現晶粒切單。通常，單焦點束用於飛秒雷射劃線製程。然而，單焦點束可能限制製程靈活性及/或溝槽輪廓控制。
根據本揭示案之一或更多個實施例，劃線雷射束經多重聚焦以改善混合式雷射切割中的雷射劃線製程。因此，在本揭示案之態樣中，空間多聚焦雷射束雷射劃線製程與電漿蝕刻製程之組合可用於將半導體晶圓切割成切單的積體電路。第1圖為根據本揭示案之實施例的代表切割包含複數個積體電路的半導體晶圓之方法中的操作的流程圖100。第2A圖至第2C圖繪示根據本揭示案之實施例的對應於流程圖100之操作，在執行切割半導體晶圓之方法期間包含複數個積體電路的半導體晶圓之剖面圖。
參照流程圖100之操作102，及對應的第2A圖，遮罩202形成於半導體晶圓或基板204上方。遮罩202由覆蓋並且保護形成於半導體晶圓204之表面上的積體電路206的層組成。遮罩202亦覆蓋形成於積體電路206之各者之間的介於中間的切割道207。
根據本揭示案之實施例，形成遮罩202包含形成如但不限於光阻劑層或I線圖案化層的層。例如，如光阻劑層的聚合物層可由另外適用於微影製程的材料組成。在一個實施例中，光阻劑層由正光阻劑材料組成，如但不限於，248奈米（nm）阻劑、193 nm阻劑、157 nm阻劑、極紫外光（EUV）阻劑，或帶有重氮萘醌(diazonaphthoquinone)敏化劑的酚醛樹脂基質(phenolic resin matrix)。在另一個實施例中，光阻劑層由負光阻劑材料組成，如但不限於，聚順異戊二烯(poly-cis-isoprene)及聚乙烯醇肉桂酸酯(poly-vinyl-cinnamate)。
在另一個實施例中，形成遮罩202涉及形成在電漿沉積製程中沉積的層。例如，在一個這樣的實施例中，遮罩202由電漿沉積的聚四氟乙烯(Teflon)或類聚四氟乙烯（聚合CF2 ）層組成。在具體的實施例中，在涉及氣體C4 F8 的電漿沉積製程中沉積聚合物CF2 層。
在另一個實施例中，形成遮罩202涉及形成水溶性遮罩層。在實施例中，水溶性遮罩層容易溶解在水性介質中。例如，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液或去離子水中之一或更多者的材料組成。在實施例中，水溶性遮罩層在暴露於加熱製程（如在大約攝氏50度~160度範圍中的加熱）時維持其水溶性。例如，在一個實施例中，在暴露於雷射及電漿蝕刻切單製程中使用的腔室條件之後，水溶性遮罩層可溶於水溶液。在一個實施例中，水溶性遮罩層由如但不限於聚乙烯醇(polyvinyl alcohol)、聚丙烯酸(polyacrylic acid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亞胺(polyethylene imine)或聚環氧乙烷(polyethylene oxide)的材料組成。在具體的實施例中，水溶性遮罩層在水溶液中的蝕刻率大約在每分鐘1微米~15微米的範圍中，更特定而言，大約每分鐘1.3微米。
在另一個實施例中，形成遮罩202涉及形成UV可固化的遮罩層。在實施例中，遮罩層對UV光具有易感性，該易感性使UV可固化層之黏合性降低至少大約80%。在一個這樣的實施例中，UV層由聚氯乙烯(polyvinyl chloride)或丙烯酸系(acrylic-based)材料組成。在實施例中，UV可固化層由具有黏合性質的材料或材料之堆疊組成，該黏合性質當暴露於UV光時弱化。在實施例中，UV可固化黏合膜對於大約365 nm的UV光敏感。在一個這樣的實施例中，此敏感性促使使用LED光以執行固化。
在實施例中，半導體晶圓或基板204由適於承受製造製程的材料組成，並且可在半導體晶圓或基板204上適當地設置半導體處理層。例如，在一個實施例中，半導體晶圓或基板204由基於第IV族的材料組成，如但不限於，結晶矽、鍺或矽/鍺。在具體的實施例中，提供半導體晶圓204包含提供單晶矽基板。在特定的實施例中，單晶矽基板摻雜有雜質原子。在另一個實施例中，半導體晶圓或基板204由III-V材料組成，例如，製造發光二極體（LED）使用的III-V材料基板。
在實施例中，半導體晶圓或基板204具有佈置在其上或其中的作為積體電路206之一部分的半導體元件之陣列。上述半導體元件之實例包含但不限於在矽基板中製造並且封裝在介電層中的記憶體元件或互補式金屬氧化物半導體（CMOS）電晶體。複數個金屬互連可形成在元件或電晶體上方以及周圍的介電層中，並且可用於將元件或電晶體電耦合以形成積體電路206。構成切割道207的材料可與用於形成積體電路206的材料類似或相同。例如，切割道207可由介電材料、半導體材料及金屬化層組成。在一個實施例中，切割道207中之一或更多者包含類似於積體電路206之實際元件的測試元件。
參照流程圖100之操作104，以及對應的第2B圖，由空間多聚焦雷射束雷射劃線製程將遮罩202圖案化，以提供具有間隙210的圖案化遮罩208，從而暴露出半導體晶圓或基板204之介於積體電路206之間的區域。因此，雷射劃線製程用於移除原先形成在積體電路206之間的切割道207之材料。根據本揭示案之實施例，由空間多聚焦雷射束雷射劃線製程將遮罩202圖案化包含在半導體晶圓204之介於積體電路206之間的區域中部分地形成溝槽212，如第2B圖中描繪。
繞射光學元件（DOE）光學元件可用於產生多聚焦的均勻深溝槽。作為實例，第3圖繪示根據本揭示案之實施例的使用多聚焦雷射束的雷射劃線製程之剖面圖。
參照第3圖，繞射光學元件304位於基板302上方。繞射光學元件304提供具有在基板302中具第一聚焦深度A的第一部分308A的束306。繞射光學元件304同時提供具有在基板302中具第二聚焦深度B的第二部分308B的束306。深度B在深度A的垂直下方。在特定的實施例中，繞射光學元件304同時提供具有在基板302中具第三聚焦深度C的第三部分308C的束306。深度C在深度B的垂直下方。應理解，可提供具有相應的另外的聚焦深度的又進一步的束部分。
因此，再次參照第3圖，在實施例中，空間多聚焦雷射束雷射劃線製程提供在半導體晶圓302中聚焦於第一深度A的第一束部分308A，以及在半導體晶圓302中聚焦於第二深度B的第二束部分308B，其中第二深度B在第一深度A的垂直下方。在一個這樣的實施例中，空間多聚焦雷射束雷射劃線製程進一步提供在半導體晶圓302中聚焦於第三深度C的第三束部分308C，其中第三深度C在第二深度B的垂直下方。
在實施例中，空間多聚焦雷射束雷射劃線製程涉及使雷射束穿過繞射光學元件（DOE），如繞射光學元件304。在實施例中，空間多聚焦雷射束雷射劃線製程涉及使用高斯源雷射束。在這樣的實施例中，使用空間多聚焦雷射束雷射劃線製程的劃線涉及由基於空間多聚焦飛秒的雷射束的劃線。
應理解，本文所述的實施例可與涉及不同的前導與尾接束部分的雷射劃線形成對比。例如，在實施例中，第3圖之束部分308A、308B及308C為垂直對準的並且非以時間間隔。亦應理解，相對於多次通過的累加，在單次通過中獲得不同的深度A、B、C等。
可藉由使用多聚焦光學元件的雷射劃線製程（如以上關聯第3圖所述的雷射劃線製程）來產生均勻的劃線溝槽。為進行比較，第4圖繪示基板中的雷射劃線溝槽之剖面圖，其中雷射劃線溝槽由單焦點雷射束形成。
參照第4圖，由單焦點雷射束將基板400劃線以形成溝槽402。溝槽402具有錐形或傾斜的側壁404及尖的或頂點的底部。這樣的溝槽402可能視為不均勻的溝槽，並且可能在後續的電漿蝕刻製程中造成困難。
與第4圖對比，第5圖繪示根據本揭示案之實施例的基板中的雷射劃線溝槽之剖面圖，其中雷射劃線溝槽由多聚焦雷射束形成。
參照第5圖，由多聚焦雷射束將基板500劃線以形成溝槽502。溝槽502具有基本上垂直的側壁504，並且可具有圓形的底部506。這樣的溝槽502可視為均勻的或實質上均勻的溝槽，並且可實現高度均勻的後續電漿蝕刻製程。
在實施例中，基於飛秒的雷射作為空間多聚焦雷射束劃線製程的來源。例如，在實施例中，具有波長在可見光譜加上紫外（UV）範圍及紅外（IR）範圍（合計為寬帶光譜）中的雷射用以提供基於飛秒的雷射脈衝，其具有在飛秒之等級（10−15 秒）的脈衝寬度。在一個實施例中，剝蝕與波長無關或基本上與波長無關，且因此適合複雜膜，如遮罩202之膜、切割道207之膜及可能地半導體晶圓或基板204之一部分之膜。
第6圖繪示根據本揭示案之實施例，使用在飛秒範圍、皮秒範圍及奈秒範圍中的雷射脈衝寬度之效應。參照第6圖，相對於較長脈衝寬度（例如，經由600A之奈秒處理帶來的顯著損壞602A），藉由使用在飛秒範圍中的雷射束，熱損壞問題減輕或消除（例如，經由600C之飛秒處理帶來的最小至無損壞602C）。如第6圖中描繪，在經由600C之形成期間損壞之消除或減輕可能起因於缺乏低能量再耦合（如對於600B/602B之基於皮秒的雷射剝蝕所見）或熱平衡（如對於基於奈秒的雷射剝蝕所見）。
雷射參數選擇，如束輪廓，可能對於發展成功的雷射劃線及切割製程為關鍵性的，其使得碎片、微裂縫及分層最小化以便達成乾淨雷射劃線切口。雷射劃線切口越乾淨，用於最終晶粒切單可執行的蝕刻製程越順利。在半導體元件晶圓中，許多不同材料類型（例如，導體、絕緣體、半導體）及厚度的功能性層通常設置於半導體元件晶圓上。上述材料可包含但不限於有機材料（如聚合物）、金屬或無機介電質（如二氧化矽及氮化矽）。
設置於晶圓或基板上個別積體電路之間的切割道可包含與積體電路本身類似或相同的材料。例如，第7圖繪示根據本揭示案之實施例可用於半導體晶圓或基板之切割道區域中的材料之堆疊之剖面圖。
參照第7圖，切割道區域700包含矽基板之頂部分702、第一二氧化矽層704、第一蝕刻終止層706、第一低k介電層708（例如，具有比二氧化矽的介電常數4.0低的介電常數）、第二蝕刻終止層710、第二低k介電層712、第三蝕刻終止層714、無摻雜的矽玻璃（USG）層716、第二二氧化矽層718及光阻劑層720，描繪了相對厚度。銅金屬化722設置於第一蝕刻終止層706與第三蝕刻終止層714之間並且穿過第二蝕刻終止層710。在具體的實施例中，第一、第二及第三蝕刻終止層706、710及714是由氮化矽組成，而低k介電層708及712是由摻雜碳的氧化矽材料組成。
在習知雷射照射（如基於奈秒的照射）下，切割道700之材料在光吸收及剝蝕機制方面表現地相當不同。例如，介電層（如二氧化矽）在正常條件下基本上為可穿透所有市售雷射波長。反之，金屬、有機物（例如，低k材料）及矽可很容易地耦合光子，特別是回應基於奈秒的照射。在實施例中，藉由在剝蝕低k材料層及銅層之前剝蝕二氧化矽層，使用空間多聚焦雷射束雷射劃線製程以將二氧化矽層、低k材料層及銅層圖案化。
在空間多聚焦雷射束為基於飛秒的雷射束的情況下，在實施例中，適合的基於飛秒的雷射製程的特徵在於高峰值強度（照度），其通常導致各種材料的非線性交互作用。在一個這樣的實施例中，飛秒雷射源具有大約在10飛秒至500飛秒範圍中的脈衝寬度，儘管較佳為在100飛秒至400飛秒的範圍中。在一個實施例中，飛秒雷射源具有大約在1570奈米至200奈米的範圍中的波長，儘管較佳為在540奈米至250奈米的範圍中。在一個實施例中，雷射與對應的光學系統提供於工作表面處大約在3微米至15微米的範圍中的焦點，儘管較佳為大約在5微米至10微米的範圍中或在10微米~15微米之間。
在實施例中，雷射源具有大約在200 kHz至10 MHz的範圍中的脈衝重複率(pulse repetition rate)，儘管較佳大約在500 kHz至5 MHz的範圍中。在實施例中，雷射源在工作表面處傳遞大約在0.5 uJ至100 uJ的範圍中的脈衝能量，儘管較佳大約在1 uJ至5 uJ的範圍中。在實施例中，雷射劃線製程沿工作件表面以大約在500 mm/秒至5 m/秒的範圍中的速度運作，儘管較佳大約在600 mm/秒至2 m/秒的範圍中。
劃線製程可以僅單次運作或以多次運作，但在實施例中，較佳為1次至2次。在一個實施例中，在工作件中的劃線深度為大約在5微米至50微米深的範圍中，較佳大約在10微米至20微米深的範圍中。在實施例中，產生的雷射束之切口寬度大約在2微米至15微米的範圍中，儘管在矽晶圓劃線/切割中於元件/矽介面處量測的較佳為大約在6微米至10微米的範圍中。
雷射參數可經選擇而具有益處及優點，如提供足夠高雷射強度以達成無機介電質（例如，二氧化矽）之離子化，及使得在直接剝蝕無機介電質之前由下層損壞所導致的分層及碎片最小化。此外，參數可經選擇以提供用於產業應用的有意義的製程產量且具有精確控制的剝蝕寬度（例如，切口寬度）及深度。在實施例中，空間多聚焦雷射束雷射劃線製程適於提供上述優點。
應理解，在雷射劃線用於將遮罩圖案化以及完全劃線通過晶圓或基板以便切單晶粒的情況下，在上述雷射劃線之後可停止切割或切單製程。因此，在這樣的情況下將不需要進一步切單處理。然而，在對於整個切單並非單獨實施雷射劃線的情況下，可考慮以下實施例。
現參照流程圖100之任選的操作106，執行中間的後遮罩開口(post mask-opening)清潔操作。在實施例中，後遮罩開口清潔操作是基於電漿的清潔製程。在第一實例中，如下所述，基於電漿的清潔製程對由間隙210暴露出的基板204之區域具有反應性。在反應性基於電漿的清潔製程的情況下，清潔製程本身可形成基板204中的溝槽212或延伸溝槽212，因為反應性基於電漿的清潔操作至少在某種程度上為用於基板204的蝕刻劑。在第二個不同的實例中，亦如下所述，基於電漿的清潔製程對由間隙210暴露出的基板204之區域為非反應性的。
根據第一實施例，基於電漿的清潔製程對基板204之暴露區域具有反應性，因為在清潔製程期間暴露區域被部分地蝕刻。在一個這樣的實施例中，將Ar或另一種非反應性氣體（或混合物）與SF6 結合用於高偏壓電漿處理以清潔劃線開口。執行使用高偏壓功率下的混合氣體Ar + SF6 的電漿處理以轟擊遮罩開口區域，以實現遮罩開口區域的清潔。在反應性貫穿製程中，來自Ar及SF6 的物理轟擊以及由於SF6 及F離子引起的化學蝕刻兩者皆有助於清潔遮罩開口區域。此方法可適用於光阻劑或電漿沉積的聚四氟乙烯遮罩202，其中貫穿處理導致相當均勻的遮罩厚度減小及溫和的Si蝕刻。然而，上述貫穿蝕刻製程可能不是最適合水溶性遮罩材料。
根據第二實施例，基於電漿的清潔製程對基板204之暴露區域為非反應性，因為在清潔製程期間暴露區域未被蝕刻或僅可忽略不計的蝕刻。在一個這樣的實施例中，僅使用非反應性氣體電漿清潔。例如，使用Ar或另一種非反應性氣體（或混合物）執行高偏壓電漿處理，用於遮罩凝結及劃線開口清潔兩者。此方法可適用於水溶性遮罩或較薄的電漿沉積聚四氟乙烯202。在另一個這樣的實施例中，使用單獨的遮罩凝結及劃線溝槽清潔操作，例如，首先執行用於遮罩凝結的Ar或非反應性氣體（或混合物）高偏壓電漿處理，然後執行雷射劃線溝槽之Ar + SF6 電漿清潔。此實施例可適用於由於遮罩材料太厚而Ar清潔不足以進行溝槽清潔的情況。對於較薄的遮罩改善了清潔效率，但遮罩蝕刻率低得多，在隨後的深矽蝕刻製程中幾乎沒有消耗。在又另一個這樣的實施例中，執行三操作清潔：（a）Ar或非反應性氣體（或混合物）高偏壓電漿處理，用於遮罩凝結，（b）雷射劃線溝槽之Ar + SF6 高偏壓電漿清潔，及（c）Ar或非反應性氣體（或混合物）高偏壓電漿處理，用於遮罩凝結。根據本揭示案之另一個實施例，電漿清潔操作涉及首先使用反應性電漿清潔處理，如以上在操作106之第一態樣中所述。然後，如關聯操作106之第二態樣所述的在反應性電漿清潔處理之後為非反應性電漿清潔處理。
參照流程圖100之操作108，且對應的第2C圖，經由圖案化遮罩208中的間隙210將半導體晶圓204蝕刻，以切單積體電路206。根據本揭示案之實施例，蝕刻半導體晶圓204包含藉由蝕刻最初由空間多聚焦雷射束雷射劃線製程形成的溝槽212，最終完全蝕刻穿過半導體晶圓204，如第2C圖中描繪。
在實施例中，由雷射劃線製程將遮罩圖案化涉及在半導體晶圓之介於積體電路之間的區域中形成溝槽，並且電漿蝕刻半導體晶圓涉及延伸溝槽以形成對應的溝槽延伸部。在一個這樣的實施例中，溝槽中之每一者具有寬度，並且對應的溝槽延伸部中之每一者具有該寬度。
根據本揭示案之實施例，雷射劃線產生的遮罩開口之粗糙度可能影響隨後的電漿蝕刻溝槽之形成而造成的晶粒側壁品質。微影開口的遮罩經常具有平滑的輪廓，從而導致電漿蝕刻溝槽之平滑的相應側壁。相比之下，若選擇了不適當的雷射製程參數（如斑點重疊、導致電漿蝕刻溝槽之水平側壁粗糙），則習知的雷射開口遮罩沿劃線方向可能具有非常粗糙的輪廓。儘管可藉由另外的電漿製程使表面粗糙度變得平滑，但解決上述問題仍然存在成本及產量衝擊。因此，本文所述的實施例在從切單製程之雷射劃線部分提供更平滑的劃線製程及/或更可靠的溝槽形成製程方面可能為有利的。
在實施例中，蝕刻半導體晶圓204包含使用電漿蝕刻製程。在一個實施例中，使用穿矽貫孔型(through-silicon via type)蝕刻製程。例如，在具體的實施例中，半導體晶圓204之材料之蝕刻率大於每分鐘25微米。超高密度電漿源可用於晶粒切單製程之電漿蝕刻部分。適合執行這樣的電漿蝕刻製程的製程腔室之實例為可自美國加州森尼韋爾之應用材料公司購得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統結合電容式及電感式RF耦合，比起僅用電容式耦合可能的即使具有由磁性增強提供的改進，該結合仍給予離子密度及離子能量之更加獨立的控制。此結合促使離子密度從離子能量有效解耦，以便即使在非常低壓下仍達成相對高密度電漿而沒有高的、可能造成損壞的直流偏壓位準。此造成異常寬的製程裕度。然而，可使用任何能夠蝕刻矽的電漿蝕刻腔室。在示例性的實施例中，使用深矽蝕刻，以於大於習知矽蝕刻率之大約40%的蝕刻率下蝕刻單晶矽基板或晶圓204，同時維持基本上精確輪廓控制及幾乎無扇形(scallop-free)的側壁。在具體的實施例中，使用穿矽貫孔型蝕刻製程。蝕刻製程為基於從反應性氣體產生的電漿，反應性氣體大致上為基於氟的氣體，如SF6 、C4 F8 、CHF3 、XeF2 或任何能在相對快的蝕刻率下蝕刻矽的其他反應氣體。在實施例中，如第2C圖中描繪，在切單製程之後移除遮罩層208。在另一個實施例中，關聯第2C圖所述的電漿蝕刻操作採用習知的波希(Bosch)型沉積/蝕刻/沉積製程來蝕刻穿過基板204。通常，波希型製程由三個子操作組成：沉積、定向轟擊蝕刻及等向性化學蝕刻，其經歷許多迭代（循環）運作直到矽被蝕刻穿過為止。
因此，再次參照流程圖100以及第2A圖~第2C圖，晶圓切割可藉由使用空間多聚焦雷射束雷射劃線製程的初始剝蝕以剝蝕穿過遮罩層、穿過晶圓切割道（包含金屬化）並且部分進入矽基板中來執行。然後可藉由後續的穿矽深電漿蝕刻來完成晶粒切單。根據本揭示案之實施例，以下關聯第8A圖~第8D圖描述用於切割的材料堆疊之具體實例。
參照第8A圖，用於混合式雷射剝蝕及電漿蝕刻切割的材料堆疊包含遮罩層802、元件層804及基板806。遮罩層、元件層及基板設置在晶粒黏著膜808上方，晶粒黏著膜808黏著至支撐帶810。在實施例中，遮罩層802為水溶性層，如上述關聯遮罩202的水溶性層。元件層804包含設置於一或更多個金屬層（如銅層）及一或更多個低k介電層（如碳摻雜的氧化物層）上方的無機介電層（如二氧化矽）。元件層804亦可包含配置於積體電路之間的切割道，切割道包含與積體電路相同或類似的層。基板806為塊材單晶矽基板。
在實施例中，在黏著至晶粒黏著膜808之前，從背側將塊材單晶矽基板806薄化。可藉由背側研磨製程來執行薄化。在一個實施例中，將塊材單晶矽基板806薄化至大約在50微米~100微米的範圍中的厚度。重要的是應注意，在實施例中，於雷射剝蝕及電漿蝕刻切割製程之前執行薄化。在實施例中，光阻劑層802具有大約5微米的厚度並且元件層804具有大約在2微米~3微米的範圍中的厚度。在實施例中，晶粒黏著膜808（或任何能將薄化的或薄的晶圓或基板接合至支撐帶810的適合取代物）具有大約在20微米的厚度。
參照第8B圖，由空間多聚焦雷射束雷射劃線製程812將遮罩802、元件層804及一部分的基板806圖案化，以在基板806中形成溝槽814。參照第8C圖，使用穿矽深電漿蝕刻製程816將溝槽814向下延伸至晶粒黏著膜808，從而暴露出晶粒黏著膜808之頂部分並且切單矽基板806。在穿矽深電漿蝕刻製程816期間，藉由遮罩層802保護元件層804。
參照第8D圖，切單製程可進一步包含將晶粒黏著膜808圖案化，從而暴露出支撐帶810之頂部分並且切單晶粒黏著膜808。在實施例中，藉由雷射製程或藉由蝕刻製程來切單晶粒黏著膜。進一步實施例可包含後續從支撐帶810移除基板806之切單部分（例如，作為個別的積體電路）。在一個實施例中，將切單的晶粒黏著膜808保留在基板806之切單部分之背側上。其他實施例可包含從元件層804移除遮罩層802。在替代的實施例中，在基板806比大約50微米薄的情況下，使用空間多聚焦雷射束雷射劃線製程812來完全切單基板806而不需使用另外的電漿製程。
單一製程工具可經配置以執行在空間多聚焦雷射束剝蝕及電漿蝕刻切單製程中的許多或全部操作。例如，第9圖繪示根據本揭示案之實施例的用於晶圓或基板之雷射及電漿切割的工具佈局之方塊圖。
參照第9圖，製程工具900包含工廠介面902（FI） ，工廠介面902具有與工廠介面902耦接的複數個裝載閘(load lock) 904。群集工具906與工廠介面902耦接。群集工具906包含一或更多個電漿蝕刻腔室，如電漿蝕刻腔室908。雷射劃線設備910亦與工廠介面902耦接。在一個實施例中，如第9圖中描繪，製程工具900之整體佔地面積可為大約3500毫米（3.5公尺）乘以大約3800毫米（3.8公尺）。
在實施例中，雷射劃線設備910容置經配置以提供空間多聚焦雷射束的雷射組件。在一個這樣的實施例中，雷射組件經配置以提供空間多聚焦雷射束，其具有聚焦於第一深度的第一束部分及聚焦於第二深度的第二束部分，第二深度在第一深度的垂直下方，例如，如關聯第3圖所述的。在進一步這樣的實施例中，雷射組件經配置以提供聚焦於第三深度的第三束部分，第三深度在第二深度的垂直下方，例如，如亦關聯第3圖所述的。在實施例中，雷射組件包含繞射光學元件（DOE）。在實施例中，雷射組件包含高斯源雷射束。在實施例中，雷射組件包含飛秒源雷射束。
在實施例中，雷射適於執行混合式雷射及蝕刻切單製程之雷射剝蝕部分，如上述的雷射剝蝕製程。在一個實施例中，雷射劃線設備910中亦包含可移動的平台，該可移動的平台經配置以相對於雷射移動晶圓或基板（或晶圓或基板之載具）。在具體的實施例中，雷射亦為可移動的。在一個實施例中，如第9圖中描繪，雷射劃線設備910之整體佔地面積可為大約2240毫米乘以大約1270毫米。
在實施例中，一或更多個電漿蝕刻腔室908經配置用於經由圖案化遮罩中的間隙蝕刻晶圓或基板，以切單複數個積體電路。在一個這樣的實施例中，一或更多個電漿蝕刻腔室908經配置以執行深矽蝕刻製程。在具體的實施例中，一或更多個電漿蝕刻腔室908為可自美國加州森尼韋爾之應用材料公司購得的Applied Centura® SilviaTM Etch系統。可將蝕刻腔室具體設計為針對在用以產生切單的積體電路的深矽蝕刻，該等積體電路容置於單晶矽基板或晶圓上或在單晶矽基板或晶圓中。在實施例中，電漿蝕刻腔室908中包含高密度電漿源，以促進高矽蝕刻率。在實施例中，製程工具900之群集工具906部分中包含多於一個的蝕刻腔室，使切單或切割製程能有高製造產量。
工廠介面902可為適合的常壓端口，以在具有雷射劃線設備910的外部製造設施與群集工具906之間介接。工廠介面902可包含具有手臂或葉片的機器人，用於將晶圓（或晶圓之載具）從儲存單元（如前開式晶圓傳送盒）傳送進入群集工具906或雷射劃線設備910中之任一者或二者。
群集工具906可包含其他適合執行在切單之方法中的功能的腔室。例如，在一個實施例中，取代另外的蝕刻腔室，包含沉積腔室912。沉積腔室912可經配置用於在晶圓或基板之雷射劃線之前於晶圓或基板之元件層上或於晶圓或基板之元件層上方的遮罩沉積。在一個這樣的實施例中，沉積腔室912適合沉積光阻劑層。在另一個實施例中，取代另外的蝕刻腔室，包含濕式/乾式站914。在基板或晶圓之雷射劃線及電漿蝕刻切單製程之後，濕式/乾式站可適於清潔殘留物及碎片，或適於移除遮罩。在又一個實施例中，取代另外的深矽蝕刻腔室，包含電漿蝕刻腔室，電漿蝕刻腔室經配置用於執行基於電漿的清潔製程。在實施例中，亦包含計量站作為製程工具900之部件。
可提供本揭示案之實施例作為電腦程式產品或軟體，該電腦程式產品或軟體可包含機器可讀取媒體，該機器可讀取媒體具有儲存於其上的指令，指令可用以程式化電腦系統（或其他電子元件）以執行根據本揭示案之實施例的製程。在一個實施例中，電腦系統與關聯第9圖所述的製程工具900耦接。機器可讀取媒體包含任何用於以機器（例如，電腦）可讀取的形式來儲存或傳輸資訊的機制。例如，機器可讀取（例如，電腦可讀取）媒體包含機器（例如，電腦）可讀取儲存媒體（例如，唯讀記憶體（「ROM」）、隨機存取記憶體（「RAM」）、磁碟儲存媒體、光學儲存媒體、快閃記憶體元件等）、機器（例如，電腦）可讀取傳輸媒體（電性、光學、聲學或其他形式的傳播訊號（例如，紅外訊號、數位訊號等））等等。
第10圖繪示以電腦系統1000之示例性形式的機器之圖示表示，在電腦系統1000內可執行用於導致機器執行本文所述的方法中之任何一或更多者的一組指令。在替代的實施例中，可將機器連接（例如，網路連接）至在區域網路（LAN）、內部網路、外部網路或網際網路中的其他機器。機器可在客戶端-伺服器網路環境中以伺服器或客戶端機器之能力操作，或在同級間(peer-to-peer)（或分佈式）網路環境中作為同級機器(peer machine)。機器可為個人電腦（PC）、平板PC、機上盒（STB）、個人數位助理（PDA）、行動電話、網路應用設備、伺服器、網路路由器、交換機或橋接器，或能夠執行指明該機器將採取的行動的一組指令（依序的或其他方式）的任何機器。此外，儘管僅繪示單一機器，但用語「機器」亦應視為包含單獨地或聯合地執行一組（或多組）指令以執行本文所述的方法中之任何一或更多者之機器（例如，電腦）之任何組合。
示例性的電腦系統1000包含處理器1002、主記憶體1004（例如，唯讀記憶體（ROM）、快閃記憶體、動態隨機存取記憶體（DRAM），如同步DRAM（SDRAM）或Rambus DRAM（RDRAM）等）、靜態記憶體1006（例如，快閃記憶體、靜態隨機存取記憶體（SRAM）、MRAM等），以及次要記憶體1018（例如，資料儲存元件），處理器1002、主記憶體1004、靜態記憶體1006以及次要記憶體1018經由匯流排1030彼此通訊。
處理器1002代表一或更多個通用處理元件，如微處理器、中央處理單元或類似者。更特定而言，處理器1002可為複雜指令集計算(complex instruction set computing; CISC)微處理器、精簡指令集計算(reduced instruction set computing; RISC)微處理器、超長指令字集(very long instruction word; VLIW)微處理器、實施其他指令集的處理器或實施指令集之組合的處理器。處理器1002亦可為一或更多個專用處理元件，如特殊應用積體電路(application specific integrated circuit; ASIC)、場可程式化閘陣列(field programmable gate array; FPGA)、數位訊號處理器(digital signal processor; DSP)、網路處理器或類似者。處理器1002經配置以執行處理邏輯1026用於執行本文所述的操作。
電腦系統1000可進一步包含網路介面元件1008。電腦系統1000亦可包含影像顯示單元1010（例如，液晶顯示器（LCD）、發光二極體（LED）顯示器或陰極射線管（CRT））、字母數字輸入元件1012（例如，鍵盤）、游標控制元件1014（例如，滑鼠）及訊號產生元件1016（例如，揚聲器）。
次要記憶體1018可包含機器可存取儲存媒體（或更具體而言為電腦可讀取儲存媒體）1032，實施本文所述的方法或功能中之任何一或更多者的一或更多組指令（例如，軟體1022）儲存於機器可存取儲存媒體1032上。在由電腦系統1000執行軟體1022期間，軟體1022亦可完全地或至少部分地駐留於主記憶體1004內及/或於處理器1002內，主記憶體1004及處理器1002亦構成機器可讀取儲存媒體。軟體1022可進一步經由網路介面元件1008透過網路1020傳輸或接收。
儘管機器可存取儲存媒體1032在示例性實施例中圖示為單一媒體，但用語「機器可讀取儲存媒體」應解讀為包含儲存一或更多組指令的單一媒體或多個媒體（例如，集中式或分散式資料庫，及/或關聯的快取記憶體及伺服器）。用語「機器可讀取儲存媒體」亦應解讀為包含能夠儲存或編碼由機器所執行之一組指令的任何媒體，且該組指令導致該機器執行本揭示案之方法中之任何一或更多者。用語「機器可讀取儲存媒體」因此應解讀為包含但不限於固態記憶體，及光學及磁性媒體。
根據本揭示案之實施例，機器可存取儲存媒體具有儲存於其上的指令，指令導致資料處理系統執行切割具有複數個積體電路的半導體晶圓之方法。方法包含在半導體晶圓上方形成遮罩，該遮罩由覆蓋並且保護積體電路的層組成。然後使用空間多聚焦雷射束雷射劃線製程將遮罩圖案化以提供具有間隙的圖案化遮罩，從而暴露出半導體晶圓之介於積體電路之間的區域。然後經由圖案化遮罩中的間隙將半導體晶圓電漿蝕刻，以切單積體電路。
因此，已揭示使用空間多聚焦雷射束及電漿蝕刻製程的混合式晶圓切割方法。
100:流程圖 102:操作 104:操作 106:操作 108:操作 202:遮罩 204:半導體晶圓/基板 206:積體電路 207:切割道 208:圖案化遮罩 210:間隙 212:溝槽 302:基板 304:繞射光學元件 306:束 308A:第一部分/束部分 308B:第二部分/束部分 308C:第三部分/第三束部分/束部分 400:基板 402:溝槽 404:側壁 500:基板 502:溝槽 504:側壁 506:底部 600A:奈秒處理 600B:皮秒處理 600C:飛秒處理 602A:奈秒處理帶來的顯著損壞 602B:基於皮秒的雷射剝蝕的損壞 602C:飛秒處理帶來的最小至無損壞 700:切割道區域/切割道 702:矽基板之頂部分 704:第一二氧化矽層 706:第一蝕刻終止層 708:第一低k介電層 710:第二蝕刻終止層 712:第二低k介電層 714:第三蝕刻終止層 716:無摻雜的矽玻璃（USG）層 718:第二二氧化矽層 720:光阻劑層 722:銅金屬化 802:遮罩層/光阻劑層 804:元件層 806:基板 808:晶粒黏著膜 810:支撐帶 812:空間多聚焦雷射束雷射劃線製程 814:溝槽 816:穿矽深電漿蝕刻製程 900:製程工具 902:工廠介面 904:裝載閘 906:群集工具 908:電漿蝕刻腔室 910:雷射劃線設備 912:沉積腔室 914:濕式/乾式站 1000:電腦系統 1002:處理器 1004:主記憶體 1006:靜態記憶體 1008:網路介面元件 1010:影像顯示單元 1012:字母數字輸入元件 1014:游標控制元件 1016:訊號產生元件 1018:次要記憶體 1020:網路 1022:軟體 1026:處理邏輯 1030:匯流排 1032:機器可存取儲存媒體 A:第一聚焦深度 B:第二聚焦深度 C:第三聚焦深度
第1圖為根據本揭示案之實施例的代表切割包含複數個積體電路的半導體晶圓之方法中的操作的流程圖。
第2A圖繪示根據本揭示案之實施例的對應於第1圖之流程圖之操作102，在執行切割半導體晶圓之方法期間包含複數個積體電路的半導體晶圓之剖面圖。
第2B圖繪示根據本揭示案之實施例的對應於第1圖之流程圖之操作104，在執行切割半導體晶圓之方法期間包含複數個積體電路的半導體晶圓之剖面圖。
第2C圖繪示根據本揭示案之實施例的對應於第1圖之流程圖之操作108，在執行切割半導體晶圓之方法期間包含複數個積體電路的半導體晶圓之剖面圖。
第3圖繪示根據本揭示案之實施例的使用多聚焦雷射束的雷射劃線製程之剖面圖。
第4圖繪示基板中雷射劃線溝槽之剖面圖，其中雷射劃線溝槽由單焦點雷射束形成。
第5圖繪示根據本揭示案之實施例的基板中的雷射劃線溝槽之剖面圖，其中雷射劃線溝槽由多聚焦雷射束形成。
第6圖繪示根據本揭示案之實施例的在使用在飛秒範圍、皮秒範圍及奈秒範圍中的雷射脈衝寬度之效應。
第7圖繪示根據本揭示案之實施例的可用於半導體晶圓或基板之切割道區域中的材料之堆疊之剖面圖。
第8A圖至第8D圖繪示根據本揭示案之實施例的在切割半導體晶圓之方法中的各種操作之剖面圖。
第9圖繪示根據本揭示案之實施例的用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第10圖繪示根據本揭示案之實施例的示例性電腦系統之方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:流程圖
102:操作
104:操作
106:操作
108:操作

Claims (14)

  1. 一種切割包括複數個積體電路的一半導體晶圓之方法，該方法包括以下步驟：在該半導體晶圓上方形成一遮罩，該遮罩包括覆蓋並且保護該等積體電路的一層；由一空間多聚焦雷射束雷射劃線製程將該遮罩圖案化以提供具有間隙的一圖案化遮罩，從而暴露出該半導體晶圓之介於該等積體電路之間的區域；及經由該圖案化遮罩中的該等間隙將該半導體晶圓電漿蝕刻，以切單該等積體電路，其中該空間多聚焦雷射束雷射劃線製程提供在該半導體晶圓中聚焦於一第一深度的一第一束部分、在該半導體晶圓中聚焦於一第二深度且在該第一深度的垂直下方的一第二束部分以及在該半導體晶圓中聚焦於一第三深度且在該第二深度的垂直下方的一第三束部分。
  2. 如請求項1所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使一雷射束穿過一繞射光學元件(DOE)。
  3. 如請求項1所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使用一高斯源雷射束。
  4. 如請求項3所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使用一飛秒源雷射束。
  5. 如請求項1所述之方法，其中由該空間多聚焦雷射束雷射劃線製程的劃線包括由一基於空間多聚焦 飛秒的雷射束的劃線。
  6. 如請求項1所述之方法，其中由該雷射劃線製程將該遮罩圖案化的步驟包括在該半導體晶圓之介於該等積體電路之間的該等區域中形成溝槽，及其中將該半導體晶圓電漿蝕刻的步驟包括延伸該等溝槽以形成相應的溝槽延伸部。
  7. 一種切割包括複數個積體電路的一半導體晶圓之方法，該方法包括以下步驟：由一空間多聚焦雷射束雷射劃線製程將該半導體晶圓雷射劃線，以切單該複數個積體電路，其中該空間多聚焦雷射束雷射劃線製程提供在該半導體晶圓中聚焦於一第一深度的一第一束部分、在該半導體晶圓中聚焦於一第二深度且在該第一深度的垂直下方的一第二束部分以及在該半導體晶圓中聚焦於一第三深度且在該第二深度的垂直下方的一第三束部分。
  8. 如請求項7所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使一雷射束穿過一繞射光學元件(DOE)。
  9. 如請求項7所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使用一高斯源雷射束。
  10. 如請求項7所述之方法，其中該空間多聚焦雷射束雷射劃線製程包括使用一飛秒源雷射束。
  11. 一種用於切割包括複數個積體電路的一半導體晶圓的系統，該系統包括： 一工廠介面；一雷射劃線設備，該雷射劃線設備與該工廠介面耦接並且包括一雷射組件，該雷射組件經配置以提供一空間多聚焦雷射束；及一電漿蝕刻腔室，該電漿蝕刻腔室與該工廠介面耦接，其中該雷射組件經配置以提供該空間多聚焦雷射束而具有聚焦於一第一深度的一第一束部分、聚焦於一第二深度且在該第一深度的垂直下方的一第二束部分以及聚焦於一第三深度且在該第二深度的垂直下方的一第三束部分。
  12. 如請求項11所述之系統，其中該雷射組件包括一繞射光學元件(DOE)。
  13. 如請求項11所述之系統，其中該雷射組件包括一高斯源雷射束。
  14. 如請求項11所述之系統，其中該雷射組件包括一飛秒源雷射束。
TW109126273A 2019-08-06 2020-08-04 使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法 TWI783251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/533,590 US11011424B2 (en) 2019-08-06 2019-08-06 Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US16/533,590 2019-08-06

Publications (2)

Publication Number Publication Date
TW202121519A TW202121519A (zh) 2021-06-01
TWI783251B true TWI783251B (zh) 2022-11-11

Family

ID=74501920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126273A TWI783251B (zh) 2019-08-06 2020-08-04 使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法

Country Status (7)

Country Link
US (2) US11011424B2 (zh)
EP (1) EP4010919A4 (zh)
JP (1) JP2022544148A (zh)
KR (1) KR20220037516A (zh)
CN (1) CN114207805A (zh)
TW (1) TWI783251B (zh)
WO (1) WO2021025920A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405460B1 (ko) * 2020-06-26 2022-06-07 매그나칩 반도체 유한회사 초단파 펄스 레이저 미세 가공을 이용한 반도체 다이 형성 방법 및 패키징 방법
US20220399234A1 (en) * 2021-06-15 2022-12-15 Nxp B.V. Semiconductor die singulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
US20160071770A1 (en) * 2014-09-09 2016-03-10 Nxp B.V. Plasma etching and stealth dicing laser process
WO2016114934A1 (en) * 2015-01-13 2016-07-21 Rofin-Sinar Technologies Inc. Method and system for scribing brittle material followed by chemical etching

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
CN102035135B (zh) 2005-08-25 2013-02-27 宾奥普迪克斯股份有限公司 形成在单个薄片上的半导体激光器谐振腔
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6062287B2 (ja) 2013-03-01 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool
CN204857717U (zh) * 2015-08-20 2015-12-09 北京卓锐微技术有限公司 晶圆结构
US10518358B1 (en) * 2016-01-28 2019-12-31 AdlOptica Optical Systems GmbH Multi-focus optics
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
US20160071770A1 (en) * 2014-09-09 2016-03-10 Nxp B.V. Plasma etching and stealth dicing laser process
WO2016114934A1 (en) * 2015-01-13 2016-07-21 Rofin-Sinar Technologies Inc. Method and system for scribing brittle material followed by chemical etching

Also Published As

Publication number Publication date
KR20220037516A (ko) 2022-03-24
US11011424B2 (en) 2021-05-18
CN114207805A (zh) 2022-03-18
WO2021025920A1 (en) 2021-02-11
EP4010919A4 (en) 2023-08-16
US20210233816A1 (en) 2021-07-29
US20210043515A1 (en) 2021-02-11
EP4010919A1 (en) 2022-06-15
TW202121519A (zh) 2021-06-01
JP2022544148A (ja) 2022-10-17

Similar Documents

Publication Publication Date Title
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
TWI783251B (zh) 使用空間多聚焦雷射束雷射劃線製程及電漿蝕刻製程的混合式晶圓切割方法
TWI826798B (zh) 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制
TWI813895B (zh) 使用均勻旋轉光束雷射刻劃處理及電漿蝕刻處理之混合式晶圓切割方法
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US9330977B1 (en) Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process