JP2022544148A - 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法 - Google Patents

空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法 Download PDF

Info

Publication number
JP2022544148A
JP2022544148A JP2022507633A JP2022507633A JP2022544148A JP 2022544148 A JP2022544148 A JP 2022544148A JP 2022507633 A JP2022507633 A JP 2022507633A JP 2022507633 A JP2022507633 A JP 2022507633A JP 2022544148 A JP2022544148 A JP 2022544148A
Authority
JP
Japan
Prior art keywords
laser
depth
focused
semiconductor wafer
spatially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022507633A
Other languages
English (en)
Inventor
ジョンネ パク，
ザビエル ツァイ ヨン タン，
ジェームス エス． パパヌ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022544148A publication Critical patent/JP2022544148A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B23K26/0617—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis and with spots spaced along the common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • B23K26/0673—Dividing the beam into multiple beams, e.g. multifocusing into independently operating sub-beams, e.g. beam multiplexing to provide laser beams for several stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

複数の集積回路をそれぞれ有する半導体ウエハをダイシングする方法が記載されている。例では、複数の集積回路を有する半導体ウエハをダイシングする方法が、半導体ウエハの上方にマスクを形成することを伴い、マスクは、集積回路を被覆かつ保護する層から成る。次に、マスクは、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でパターニングされ、パターニングされたマスクに間隙が設けられ、集積回路同士の間における半導体ウエハの領域が露出される。次に、半導体ウエハは、パターニングされたマスクにおける間隙を通じてプラズマエッチングされ、集積回路が個片化される。【選択図】図１

Description

関連出願の相互参照
本出願は、２０１９年８月６日に出願された米国非仮特許出願第１６／５３３，５９０号への優先権を主張し、その全体の内容が本明細書において参照により組み込まれている。
本開示の実施形態は、半導体処理の分野に関し、詳細には、複数の集積回路をそれぞれ有する半導体ウエハをダイシングする方法に関する。
半導体ウエハを処理するとき、集積回路が、シリコンまたは他の半導体材料から成るウエハ（基板とも称される）に形成される。概して、半導体、導体、または絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用されている。これらの材料は、集積回路を形成するために、様々な良く知られている処理を用いて、ドーピング、堆積、およびエッチングされる。各々のウエハは、ダイスとして知られている集積回路を含む多数の個々の領域を形成するために処理される。
集積回路の形成処理に続いて、ウエハは、パッケージングのために、または、より大きな回路においてパッケージされていない形態での使用のために、個々のダイを互いから分離するために「ダイシング」される。ウエハダイシングのために使用される２つの主な技術は、スクライビングおよびソーイングである。スクライビングの場合、ダイヤモンドチップのスクライブが、あらかじめ形成されたスクライブラインに沿ってウエハ表面にわたって移動させられる。これらのスクライブラインはダイス同士の間の空間に沿って延びる。これらの空間は「ストリート」と一般的に称されている。ダイヤモンドスクライブは、ウエハ表面においてストリートに沿って浅い引っ掻き傷を形成する。ローラなどによる圧力の適用において、ウエハはスクライブラインに沿って分離する。ウエハにおける割れは、ウエハ基板の結晶格子構造に従う。スクライビングは、厚さが約１０ミル（１０００分の１０インチ）以下であるウエハのために使用され得る。より厚いウエハについては、現在はソーイングがダイシングのための好ましい方法である。
ソーイングの場合、１分当たりに高い回転数で回転するダイヤモンドチップのソーがウエハ表面に接触し、ストリートに沿ってウエハを鋸切断する。ウエハは、膜フレームにわたって伸ばされた接着膜などの支持部材に備え付けられ、ソーが垂直ストリートと水平ストリートとの両方に繰り返し適用される。スクライビングまたはソーイングのいずれかに伴う１つの問題は、切屑および打痕がダイスの切り落とされた端面に沿って形成する可能性があることである。また、割れが形成し、ダイスの端面から基板へと拡がり、集積回路を動作不能にさせてしまう可能性がある。切屑生成および割れ生成は、具体的には、正方形または長方形のダイの１つの側面だけが結晶構造の＜１１０＞方向にスクライビングされ得るため、スクライビングに伴う問題である。結果として、ダイの他の側面の劈開はギザギザの分離ラインをもたらす。切屑生成および割れ生成のため、例えば、切屑および割れが実際の集積回路からある距離に保たれるといった、集積回路への損傷を防止するために、追加の間隔がウエハのダイスの間に必要とされる。間隔の要件の結果として、標準的な大きさのウエハにダイスは数多く形成できず、そうでなければ回路のために使用され得るウエハの物的財産が廃棄される。ソーの使用は、半導体ウエハにおける物的財産の廃棄を増やしてしまう。ソーの刃はおおよそ１５ミクロンの厚さである。そのため、ソーによって作られる切断の周りの割れおよび他の損傷が集積回路に損害を与えないことを保障するために、３００～５００ミクロンでダイスの各々の回路をしばしば分離しなければならない。さらに、切断の後、各々のダイは、ソーイング処理から生じる粒子および他の汚染物を除去するために、実質的な洗浄を必要とする。
プラズマダイシングも使用されているが、同様に制約があり得る。例えば、プラズマダイシングの実施を妨げる１つの制約はコストであり得る。レジストをパターニングするための標準的なリソグラフィ作業は、実施コストを法外にさせる可能性がある。プラズマダイシングの実施を妨げる可能性のある別の制約は、ストリートに沿ってのダイシングにおいて一般的に直面する金属（例えば、銅）のプラズマ処理が、生産性の問題またはスループットの限度を引き起こす可能性があることである。
本開示の実施形態は、半導体ウエハをダイシングする方法と、半導体ウエハをダイシングするための装置とを含む。
実施形態では、複数の集積回路を有する半導体ウエハをダイシングする方法が、半導体ウエハの上方にマスクを形成することを伴い、マスクは、集積回路を被覆かつ保護する層から成る。次に、マスクは、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でパターニングされ、パターニングされたマスクに間隙が設けられ、集積回路同士の間における半導体ウエハの領域が露出される。次に、半導体ウエハはパターニングされたマスクにおける間隙を通じてプラズマエッチングされ、集積回路が個片化される。
他の実施形態では、複数の集積回路を含む半導体ウエハをダイシングする方法が、半導体ウエハを、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でレーザスクライビングして、複数の集積回路を個片化することを伴う。
他の実施形態では、複数の集積回路を有する半導体ウエハをダイシングするためのシステムが、ファクトリインターフェースを含む。システムは、ファクトリインターフェースと結合され、空間的に複数の焦点を合わせるレーザビームを提供するように構成されるレーザ組立体を有するレーザスクライビング装置も備える。システムは、ファクトリインターフェースと結合されるプラズマエッチチャンバも備える。
本開示の実施形態による、複数の集積回路を備える半導体ウエハをダイシングする方法における作業を表す流れ図である。 本開示の実施形態による、図１の流れ図の作業１０２に対応する半導体ウエハをダイシングする方法の実施の間の、複数の集積回路を含む半導体ウエハの断面図である。 本開示の実施形態による、図１の流れ図の作業１０４に対応する半導体ウエハをダイシングする方法の実施の間の、複数の集積回路を含む半導体ウエハの断面図である。 本開示の実施形態による、図１の流れ図の作業１０８に対応する半導体ウエハをダイシングする方法の実施の間の、複数の集積回路を含む半導体ウエハの断面図である。 本開示の実施形態による、複数の焦点を合わせるレーザビームを用いるレーザスクライビング処理の断面図である。 レーザスクライビングされたトレンチが単一焦点のレーザビームで形成されている基板における、レーザスクライビングされたトレンチの断面図である。 本開示の実施形態による、レーザスクライビングされたトレンチが複数の焦点を合わせるレーザビームで形成されている基板における、レーザスクライビングされたトレンチの断面図である。 本開示の実施形態による、フェムト秒の範囲、ピコ秒の範囲、およびナノ秒の範囲でレーザパルス幅を用いることの効果を示す図である。 本開示の実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料の積み重ねの断面図である。 本開示の実施形態による、半導体ウエハをダイシングする方法における様々な作業の断面図である。 本開示の実施形態による、ウエハまたは基板のレーザおよびプラズマでのダイシングのための工具配置のブロック図である。 本開示の実施形態による、例示のコンピュータシステムのブロック図である。
複数の集積回路をそれぞれ有する半導体ウエハをダイシングする方法が記載されている。以下の記載において、本開示の実施形態の完全な理解を提供するために、空間的に複数の焦点を合わせるレーザビーム、レーザスクライビング手法、ならびに、プラズマエッチング条件および材料など、いくつかの特定の詳細が説明されている。本開示の実施形態がこれらの特定の詳細なしで実施され得ることは、当業者には明らかとなる。他の例では、集積回路の製作などの良く知られている態様は、本開示の実施形態を不必要に不明瞭にさせないために、詳細に記載されていない。さらに、図に示されている様々な実施形態が例示の描写であって、必ずしも一定の縮尺で描写されていないことは、理解されるものである。
初期のレーザスクライブと、後続のプラズマエッチとを伴うハイブリッドのウエハまたは基板のダイシング処理が、ダイ個片化のために実施され得る。レーザスクライブ処理が、マスク層、有機および無機の誘電体層、ならびにデバイス層をきれいに除去するために使用され得る。次に、レーザエッチング処理が、ウエハまたは基板の露出または一部のエッチにおいて終結させられ得る。次に、ダイシング処理のプラズマエッチ部分が、バルク単結晶シリコンを通じてなど、ウエハまたは基板のバルクを通じてエッチングして、ダイまたはチップの個片化またはダイシングを生み出すために採用され得る。より明確には、１つまたは複数の実施形態が、例えばダイシングの適用のために、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理を実施することに向けられている。
ハイブリッドのレーザスクライビングおよびプラズマエッチの手法を用いるウエハダイシングのための空間的に複数の焦点を合わせるレーザビームが記載されている。背景を説明すると、レーザスクライビング処理が正確な焦点合わせ深さ制御を必要とし得る。現在、ほとんどのスクライビング適用は、１つだけの焦点深さ設定を有する。不均一なトレンチの形成は、このようなプロセスに基づくスクライブ処理から生じ得る。本明細書に記載されている実施形態は、単一のスクライビングパスでの複数焦点の処理に向けられている。制御された溝／トレンチ形状が、このようなスクライブ処理から達成され得る。
さらなる背景を説明すると、レーザスクライビングとプラズマエッチングとを組み合わせるハイブリッド技術は、シリコン（Ｓｉ）ウエハからの薄い半導体デバイスのダイの切断を可能にすることができる。超短パルスレーザの使用が、プラズマエッチング処理でウエハを後で個片化するために、ダイストリートの細かいスクライビングを達成する上で必須の構成要素であり得る。レーザスクライビングの空間的形状が、個片化されたデバイスダイのきれいさおよび滑らかさを決定付けることができる。
単一のレーザビームスクライビング処理は、Ｓｉ基板の表面における円錐形の開口の形成と典型的には関連付けられる。このような円錐形のトレンチは、後続のプラズマエッチング処理にあまり適し得ない不均一なトレンチを望ましくなく設ける可能性がある。例えば、高品質なダイ個片化のために、均一で深い初期のスクライビングトレンチは、有益であり得る、または必須ですらあり得る。本明細書に記載されている実施形態は、深い均一な円筒形のトレンチ開口を生成するために使用される複数の焦点を合わせるレーザスクライビング処理の使用を伴う。
本明細書に記載されている実施形態の実施は、レーザスクライビングによる初期の開口またはスクライビングが続くプラズマダイシング処理の間、エッチング速さおよび形状の均一性を可能にすることができる適切なスクライビングトレンチを設けることができる。本明細書に記載されている実施形態のうちの１つまたは複数を実施する利点には、（１）正確に制御および洗練されたトレンチ形状を達成すること、（２）後続のエッチング処理に向けて開口したトレンチのきれいさおよび滑らかさを管理するために、回折光学素子（ＤＯＥ）を使用すること、（３）例えばＤＯＥと光学体との組み合わせなどをスクライビングする軟性のスクライビング構成が、スクライビング処理を制御するための適切なビーム経路を設けるために配置され得ること、（４）スクライビングされたトレンチ形状を向上させることで高い製品品質を達成すること、および／または、（５）後続のエッチング処理の要件に応じてカーフ幅および深さに合致するための、スクライビングされたトレンチの調節性のうちの１つまたは複数があり得る。
本開示の１つまたは複数の実施形態によれば、複数の焦点を合わせるレーザビームが、光学要素と、１つまたは複数のレンズなどの追加の光学体を伴う差光学要素との組み合わせによって作り出される。複数の焦点を合わせるレーザビームの数およびビーム分離は、回析光学体の順番によって制御できる。また、ビーム伝達光学体が、レーザスクライビングシステムを再構成してシステムの内部に適切なビーム路を設けるために使用できる。複数のレーザビームスポット、走査速度、レーザビーム波長などの重なりを制御することで、適切なスクライビングされたトレンチ品質が、スクライビングされた基板において生成され得る。
実施形態では、正確に制御されたレーザスクライビング形状は、高品質な個片化されたデバイスダイと、エッチング処理についてのコスト効果とを可能にする。対照的に、先の実施は、ビームが複数の平面における代わりに単一の点のみに焦点を合わせるウエハ個片化におけるレーザの使用を伴っていた。このような構成は、細かく調整される柔軟性がなく、相当に設定が変えにくく、後続のエッチング処理に必要とされる費用の増加をもたらす可能性がある。
また、表面の覆われたウエハの初期のレーザスクライブおよび後続のプラズマエッチを伴うハイブリッドのウエハまたは基板のダイシング処理では、フェムト秒レーザが、シリコン基板が露出されるまでダイシングストリートにおけるマスクおよびデバイス層を除去するために適用され得る。プラズマエッチが、ダイ同士を分離してダイ個片化を実現するために続く。典型的には、単一焦点のビームが、フェムト秒レーザスクライビング処理のために使用される。しかしながら、単一焦点のビームは、処理の柔軟性および／またはトレンチ形状の制御を制限してしまう可能性がある。
本開示の１つまたは複数の実施形態によれば、スクライビングレーザビームは、ハイブリッドレーザダイシングにおけるレーザスクライビング処理を向上させるために、複数の焦点に合わせられる。それによって、本開示の態様では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理の、プラズマエッチング処理との組み合わせが、半導体ウエハを個片化された集積回路へとダイスするために使用できる。図１は、本開示の実施形態による、複数の集積回路を備える半導体ウエハをダイシングする方法における作業を表す流れ図１００である。図２Ａ～図２Ｃは、本開示の実施形態による、流れ図１００の作業に対応する半導体ウエハをダイシングする方法の実施の間の、複数の集積回路を含む半導体ウエハの断面図を示している。
流れ図１００の作業１０２と、対応する図２Ａとを参照すると、マスク２０２が半導体ウエハまたは基板２０４の上方に形成される。マスク２０２は、半導体ウエハ２０４の表面に形成された集積回路２０６を被覆かつ保護する層から成る。マスク２０２は、集積回路２０６の各々の間に形成された介在ストリート２０７も被覆する。
本開示の実施形態によれば、マスク２０２を形成することは、限定されることはないが、フォトレジスト層またはＩラインパターニング層などの層を形成することを含む。例えば、フォトレジスト層などのポリマ層が、リソグラフィ処理での使用に適する材料から成り得る。一実施形態では、フォトレジスト層は、限定されることはないが、２４８ナノメートル（ｎｍ）のレジスト、１９３ｎｍのレジスト、１５７ｎｍのレジスト、極紫外線（ＥＵＶ）レジスト、または、ジアゾナフトキノン増感剤を伴うフェノール樹脂系マトリクスなどの正のフォトレジスト材料から成る。他の実施形態では、フォトレジスト層は、限定されることはないが、ポリシスイソプレンおよびポリ桂皮酸ビニルなどの負のフォトレジスト材料から成る。
他の実施形態では、マスク２０２を形成することは、プラズマ堆積処理で堆積させられる層を形成することを伴う。例えば、あるこのような実施形態では、マスク２０２は、テフロンまたはテフロンのような（高分子ＣＦ２）層から成る。特定の実施形態では、高分子ＣＦ２層は、気体のＣ４Ｆ８を伴うプラズマ堆積処理で堆積させられる。
他の実施形態では、マスク２０２を形成することは、水溶性マスク層を形成することを伴う。実施形態では、水溶性マスク層は水溶性の媒体で容易に溶解可能である。例えば、一実施形態では、水溶性マスク層は、アルカリ性溶液、酸性溶液、または脱イオン水のうちの１つまたは複数において溶解可能である材料から成る。実施形態では、水溶性マスク層は、おおよそ５０～１６０℃の範囲での加熱など、加熱処理に曝されるとその水溶性を維持する。例えば、一実施形態では、水溶性マスク層は、レーザまたはプラズマエッチングの個片化処理において使用されるチャンバ条件への露出に続いて、水溶液において溶解できる。一実施形態では、水溶性マスク層は、限定されることはないが、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、またはポリエチレンオキシドなどの材料から成る。特定の実施形態では、水溶性マスク層は、１分間あたりおおよそ１～１５ミクロンの範囲で、より具体的には、１分間あたりおおよそ１．３ミクロンで、水溶液においてエッチング速度を有する。
他の実施形態では、マスク２０２を形成することは、紫外線硬化性マスク層を形成することを伴う。実施形態では、マスク層は、紫外線硬化性層の接着性を少なくともおおよそ８０％減らす紫外線光への感受性を有する。あるこのような実施形態では、紫外線層は、ポリ塩化ビニル、またはアクリルに基づく材料から成る。実施形態では、紫外線硬化性層は、紫外線光への露出で弱まる接着特性を伴う材料から、またはそのような材料の積み重ねから成る。実施形態では、紫外線硬化性接着膜は、おおよそ３６５ｎｍの紫外線光に対して感受性がある。あるこのような実施形態では、この感受性は、硬化を実施するためにＬＥＤ光の使用を可能にする。
実施形態では、半導体ウエハまたは基板２０４は、製作処理に耐えるのに適し、半導体処理層が適切に配置され得る材料から成る。例えば、一実施形態では、半導体ウエハまたは基板２０４は、限定されることはないが、結晶シリコン、ゲルマニウム、またはシリコン／ゲルマニウムなど、ＩＶ族に基づく材料から成る。特定の実施形態では、半導体ウエハ２０４を提供することは、単結晶シリコン基板を提供することを含む。具体的な実施形態では、単結晶シリコン基板は不純物原子でドーピングされる。他の実施形態では、半導体ウエハまたは基板２０４は、例えば、発光ダイオード（ＬＥＤ）の製作で使用されるＩＩＩ－Ｖ族材料基板など、ＩＩＩ－Ｖ族材料から成る。
実施形態では、半導体ウエハまたは基板２０４には、集積回路２０６の一部分として、半導体デバイスの配列が配置されている。半導体デバイスの例には、限定されることはないが、シリコン基板に製作され、誘電体層において包まれる記憶デバイスまたは相補型金属－酸化物－半導体（ＣＭＯＳ）トランジスタがある。複数の金属相互連結が、デバイスまたはトランジスタの上方に、および、周囲の誘電体層に形成でき、デバイスまたはトランジスタを電気的に結合して集積回路２０６を形成するために使用され得る。ストリート２０７を作り上げる材料は、集積回路２０６を形成するために使用される材料と同様または同じであり得る。例えば、ストリート２０７は、誘電体材料、半導体材料、およびメタライゼーションの層から成り得る。一実施形態では、ストリート２０７のうちの１つまたは複数が、集積回路２０６の実際のデバイスと同様の試験デバイスを備える。
流れ図１００の作業１０４と、対応する図２Ｂとを参照すると、マスク２０２は、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でパターニングされ、パターニングされたマスク２０８に間隙２１０が設けられ、集積回路２０６同士の間における半導体ウエハまたは基板２０４の領域が露出される。それによって、レーザスクライビング処理は、集積回路２０６同士の間に元々形成されているストリート２０７の材料を除去するために使用される。本開示の実施形態によれば、マスク２０２を、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でパターニングすることは、図２Ｂに描写されているように、集積回路２０６同士の間における半導体ウエハ２０４の領域へとトレンチ２１２を一部形成することを含む。
回折光学素子（ＤＯＥ）光学体が、複数の焦点を合わせることで均一な深いトレンチを生成するために使用できる。例として、図３は、本開示の実施形態による、複数の焦点を合わせるレーザビームを用いるレーザスクライビング処理の断面図を示している。
図３を参照すると、回折光学素子３０４が基板３０２の上方に位置させられている。回折光学素子３０４は、基板３０２への第１の焦点深さＡを伴う第１の部分３０８Ａを有するビーム３０６を提供する。回折光学素子３０４は、基板３０２への第２の焦点深さＢを伴う第２の部分３０８Ｂを有するビーム３０６を同時に提供する。深さＢは、垂直方向において深さＡの下方にある。具体的な実施形態では、回折光学素子３０４は、基板３０２への第３の焦点深さＣを伴う第３の部分３０８Ｃを有するビーム３０６を同時に提供する。深さＣは、垂直方向において深さＢの下方にある。なおもさらなるビーム部分に対応する追加の焦点深さが提供され得ることは、理解されるものである。
したがって、図３を再び参照すると、実施形態において、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、半導体ウエハ３０２において第１の深さＡに焦点を合わせられる第１のビーム部分３０８Ａと、半導体ウエハ３０２において第２の深さＢに焦点を合わせられる第２のビーム部分３０８とを設け、第２の深さＢは垂直方向において第１の深さＡの下方にある。あるこのような実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、半導体ウエハ３０２において第３の深さＣに焦点を合わせられる第３のビーム部分３０８Ｃをさらに設け、第３の深さＣは垂直方向において第２の深さＢの下方にある。
実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、回折光学素子３０４などの回折光学素子（ＤＯＥ）にレーザビームを通過させることを含む。実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、ガウシアン源レーザビームを用いることを伴う。このような実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理を用いてスクライビングすることは、空間的に複数の焦点を合わせるフェムト秒に基づくレーザビームでスクライビングすることを伴う。
本明細書における実施形態が、区別された前ビーム部分と後ビーム部分とを伴うレーザスクライビングと対比させられることは、理解されるものである。例えば、実施形態では、図３のビーム部分３０８Ａ、３０８Ｂ、および３０８Ｃは垂直方向に並べられ、時間的に離されていない。異なる深さＡ、Ｂ、Ｃなどが、付加的に複数のパスで達成されることと対照的に単一のパスで達成されることは、理解されるものである。
均一なスクライビングされたトレンチが、図３との関連で先に記載されているレーザスクライビング処理など、複数の焦点の光学体を用いるレーザスクライビング処理によって、生成させることができる。比較のために、図４は、レーザスクライビングされたトレンチが単一焦点のレーザビームで形成されている基板における、レーザスクライビングされたトレンチの断面図を示している。
図４を参照すると、基板４００が、トレンチ４０２を形成するために単一焦点のレーザビームでスクライビングされている。トレンチ４０２は、先細りまたは傾斜の側壁４０４と、尖ったまたは頂点の底部とを有する。このようなトレンチ４０２は、不均一なトレンチと見なすことができ、後続のプラズマエッチング処理に困難をもたらす可能性がある。
図４と対照的に、図５は、基板におけるレーザスクライビングされたトレンチの断面図を示しており、レーザスクライビングされたトレンチが、本開示の実施形態による、複数の焦点を合わせるレーザビームで形成されている。
図５を参照すると、基板５００が、トレンチ４０２を形成するために複数の焦点を合わせるレーザビームでスクライビングされている。トレンチ５０２は、基本的に垂直の側壁５０４を有し、丸められた底部５０６を有し得る。このようなトレンチ５０２は、均一または実質的に均一なトレンチと見なすことができ、高度に均一な後続のプラズマエッチング処理を可能にする。
実施形態では、フェムト秒に基づくレーザが、空間的に複数の焦点を合わせるレーザビームのスクライビング処理のための供給源として使用される。例えば、実施形態では、紫外線（ＵＶ）および赤外線（ＩＲ）の範囲に加えて、可視スペクトルにおける波長を伴うレーザ（併せて、広帯域な光スペクトルになる）が、フェムト秒の規模でのパルス幅（１０－１５秒間）を有するフェムト秒に基づくレーザパルスを提供するために使用される。一実施形態では、アブレーションは、波長依存性ではない、または、基本的に波長依存性ではなく、したがって、マスク２０２、ストリート２０７、および、可及的には半導体ウエハまたは基板２０４の一部分の膜など、複雑な膜に適する。
図６は、本開示の実施形態による、フェムト秒の範囲、ピコ秒の範囲、およびナノ秒の範囲でレーザパルス幅を用いることの効果を示している。図６を参照すると、フェムト秒の範囲でのレーザビームを用いることで、より長いパルス幅に対して（例えば、ビア６００Ａのナノ秒の処理による相当の損傷６０２Ａ）、熱損傷の問題が軽減または排除される（例えば、ビア６００Ｃのフェムト秒の処理による最小から皆無の損傷６０２Ｃ）。ビア６００Ｃの形成の間の損傷の排除または軽減は、図６に描写されているように、（６００Ｂ／６０２Ｂのピコ秒に基づくレーザアブレーションについて見られるような）少ないエネルギー再結合のないこと、または、（ナノ秒に基づくレーザアブレーションについて見られるような）熱平衡のないことによるためであり得る。
ビーム形状などのレーザパラメータの選択は、きれいなレーザスクライブ切断を達成するためにチッピング、微小亀裂、および剥離を最小限にする成功裏のレーザスクライビングおよびダイシング処理を開発することにとって重要であり得る。レーザスクライブがよりきれいに切断すれば、最終的なダイ個片化のために実施され得るエッチング処理がより滑らかになる。半導体デバイスウエハでは、異なる材料の種類（例えば、導体、絶縁体、半導体）および厚さの多くの機能層が典型的には配置される。このような材料は、限定されることはないが、ポリマなどの有機材料、金属、または、二酸化ケイ素および窒化ケイ素などの無機誘電体を含み得る。
ウエハまたは基板に配置された個々の集積回路の間のストリートが、集積回路自体と同様または同じ層を備えてもよい。例えば、図７は、本開示の実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料の積み重ねの断面図を示している。
図７を参照すると、ストリート領域７００が、シリコン基板の上部分７０２と、第１の二酸化ケイ素層７０４と、第１のエッチング停止層７０６と、第１の低誘電率（ｌｏｗ ｋ）誘電体層７０８（例えば、二酸化ケイ素についての４．０の誘電率より低い誘電率を有する）と、第２のエッチング停止層７１０と、第２の低誘電率（ｌｏｗ ｋ）誘電体層７１２と、第３のエッチング停止層７１４と、未ドープシリカガラス（ＵＳＧ）層７１６と、第２の二酸化ケイ素層７１８と、フォトレジストの層７２０とを、描写されている相対的な厚さで備える。銅メタライゼーション７２２が、第１のエッチング停止層７０６と第３のエッチング停止層７１４との間に、第２のエッチング停止層７１０を貫いて配置される。特定の実施形態では、第１のエッチング停止層７０６、第２のエッチング停止層７１０、および第３のエッチング停止層７１４は窒化ケイ素から成り、低誘電率（ｌｏｗ ｋ）誘電体層７０８および７１２は、炭素でドーピングされた酸化ケイ素材料から成る。
従来のレーザ照射（ナノ秒に基づく照射など）の下では、ストリート７００の材料は、光吸収およびアブレーションのメカニズムの観点において、まったく異なるように振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件において、すべての商業的に利用可能なレーザ波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低誘電率（ｌｏｗ ｋ）材料）およびシリコンは、特にはナノ秒に基づく照射に応じて、光子同士を非常に容易に結合することができる。実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、低誘電率材料の層および銅の層をアブレーションする前に二酸化ケイ素の層をアブレーションすることで、二酸化ケイ素の層、低誘電率材料の層、および銅の層をパターニングするために使用される。
空間的に複数の焦点を合わせるレーザビームがフェムト秒に基づくレーザビームである場合、実施形態では、適切なフェムト秒に基づくレーザ処理は、様々な材料における非線形の相互作用を通常はもたらす高いピーク強度（放射照度）によって特徴付けられる。あるこのような実施形態では、フェムト秒レーザ供給源は、おおよそ１０フェムト秒から５００フェムト秒の範囲で、好ましくは１００フェムト秒から４００フェムト秒の範囲でのパルス幅を有する。一実施形態では、フェムト秒レーザ供給源は、おおよそ１５７０ナノメートルから２００ナノメートルの範囲で、好ましくは５４０ナノメートルから２５０ナノメートルの範囲での波長を有する。一実施形態では、レーザおよび対応する光学システムは、おおよそ３ミクロンから１５ミクロンの範囲で、好ましくは５ミクロンから１０ミクロンの範囲、または１０～１５ミクロンの間で、工作物表面に焦点を設ける。
実施形態では、レーザ供給源は、おおよそ２００ｋＨｚ～１０ＭＨｚの範囲で、好ましくはおおよそ５００ｋＨｚ～５ＭＨｚの範囲でのパルス繰り返し速さを有する。実施形態では、レーザ供給源は、おおよそ０．５ｕＪ～１００ｕＪの範囲で、好ましくはおおよそ１ｕＪ～５ｕＪの範囲でのパルスエネルギーを工作物表面に送る。実施形態では、レーザスクライビング処理は、おおよそ５００ｍ／秒から５ｍ／秒の範囲で、好ましくはおおよそ６００ｍ／秒から２ｍ／秒の範囲での速度で、工作物に沿って進む。
スクライビング処理は、単一のパスだけで、または、複数のパスで進み得るが、実施形態では、好ましくは１～２回のパスで進み得る。一実施形態では、工作物におけるスクライビング深さは、おおよそ５ミクロンから５０ミクロンの深さの範囲にあり、好ましくはおおよそ１０ミクロンから２０ミクロンの深さの範囲にある。実施形態では、生成されるレーザビームのカーフ幅は、デバイス／シリコン境界面において測定されるとき、おおよそ２ミクロンから１５ミクロンの範囲にあるが、シリコンウエハのスクライビング／ダイシングでは、好ましくは、おおよそ６ミクロンから１０ミクロンの範囲である。
レーザパラメータが、無機誘導体（例えば、二酸化ケイ素）のイオン化を達成するのに、ならびに、無機誘導体の直接的なアブレーションの前に、下にある層の損傷によって引き起こされる層は剥離およびチッピングを最小限にするのに十分に高いレーザ強度を達成することなど、便益および利点によって選択され得る。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）および深さで、工業用途のための有意な処理スループットを提供するように選択されてもよい。実施形態では、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、このような利点を提供するのに適する。
レーザスクライビングが、マスクをパターニングするために、および、ダイを個片化するためにウエハまたは基板を通じて十分にスクライブするために使用される場合、ダイシングまたは個片化の処理が上記のレーザスクライビングの後に停止され得ることは、理解されるものである。したがって、さらなる個片化処理はこのような場合には必要とされない。しかしながら、以下の実施形態が、レーザスクライビングのみが全体の個片化のために実施されない場合に検討され得る。
ここで流れ図１００の任意選択の作業１０６を参照すると、中間のマスク開口の後の洗浄作業が実施される。実施形態では、マスク開口の後の洗浄作業は、プラズマに基づく洗浄処理である。第１の例では、後で記載されているように、プラズマに基づく洗浄処理は、間隙２１０によって露出させられた基板２０４の領域に対して反応性である。反応性のプラズマに基づく洗浄処理の場合、洗浄処理自体は、反応性のプラズマに基づく洗浄処理が少なくともいくらかは基板２０４のためのエッチング液のものであるため、基板２０４においてトレンチ２１２を形成するかまたは延ばすことができる。第２の異なる例では、同じく後で記載されているように、プラズマに基づく洗浄処理は、間隙２１０によって露出させられた基板２０４の領域に対して非反応性である。
第１の実施形態によれば、プラズマに基づく洗浄処理は、露出された領域が洗浄処理の間に部分的にエッチングされる点において、基板２０４の露出された領域に対して反応性である。あるこのような実施形態では、Ａｒまたは他の非反応性ガス（または混合物）が、スクライビングされた開口の洗浄のための高度にバイアスされたプラズマ処理のために、ＳＦ６と組み合わされる。高いバイアス電力の下で混合ガスＡｒ＋ＳＦ６を使用するプラズマ処理は、マスク開口領域の洗浄を達成するようにマスク開口領域に粒子を衝突させるために実施される。反応性ブレークスルー処理では、ＡｒおよびＳＦ６からの物理的な粒子衝突と、ＳＦ６イオンおよびＦイオンによる化学的エッチングとの両方が、マスク開口領域の洗浄に寄与する。この手法は、フォトレジストまたはプラズマ堆積させられたテフロンマスク２０２に適することができ、ブレークスルー処置は、適正に均一なマスク厚さの縮小と、穏やかなＳｉエッチングとをもたらす。しかしながら、このようなブレークスルーエッチング処理は、水溶性マスク材料にとっては最適ではない可能性がある。
第２の実施形態によれば、プラズマに基づく洗浄処理は、露出された領域が洗浄処理の間にエッチングされない、または無視できるほどのエッチングしかされない点において、基板２０４の露出された領域に対して非反応性である。あるこのような実施形態では、非反応性ガスプラズマ洗浄だけが使用される。例えば、Ａｒまたは他の非反応性ガス（または混合物）が、マスク凝縮と、スクライビングされた開口の洗浄との両方のために、高度にバイアスされたプラズマ処置を実施するために使用される。この手法は、水溶性マスク、または、より薄いプラズマ堆積したテフロン２０２に適し得る。他のこのような実施形態では、別のマスク凝縮と、スクライビングされたトレンチを洗浄する作業とが使用され、例えば、マスク凝縮のためのＡｒまたは非反応性のガス（または混合物）の高度にバイアスされたプラズマ処置が最初に実施され、次に、レーザスクライビングされたトレンチのＡｒ＋ＳＦ６プラズマ洗浄が実施される。この実施形態は、厚すぎるマスク材料のため、Ａｒ洗浄がトレンチ洗浄にとって十分でない場合に適し得る。洗浄効率がより薄いマスクについては向上させられるが、マスクエッチング速度ははるかにより小さく、後続のディープシリコンエッチング処理ではほとんど消費されない。なおも他のこのような実施形態では、３つの作業の洗浄、すなわち、（ａ）マスク凝縮のためのＡｒまたは非反応性ガス（または混合物）の高度にバイアスされたプラズマ処置、（ｂ）レーザでスクライビングされたトレンチのＡｒ＋ＳＦ６の高度にバイアスされたプラズマ洗浄、および（ｃ）マスク凝縮のためのＡｒまたは非反応性ガス（または混合物）の高度にバイアスされたプラズマ処置が実施される。本開示の他の実施形態によれば、プラズマ洗浄作業は、作業１０６の第１の態様で先に記載されているものなど、反応性プラズマ洗浄処理の第１の使用を伴う。そのため、反応性プラズマ洗浄処理の後には、作業１０６の第２の態様との関連で記載されているものなどの非反応性プラズマ洗浄処理が続く。
流れ図１００の作業１０８と、対応する図２Ｃとを参照すると、半導体ウエハ２０４は、パターニングされたマスク２０８における間隙２１０を通じてエッチングされ、集積回路２０６が個片化される。本開示の実施形態によれば、半導体ウエハ２０４をエッチングすることは、図２Ｃに描写されているように、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理で初期に形成されたトレンチ２１２をエッチングすることで、半導体ウエハ２０４を通じて最終的に全体でエッチングすることを含む。
実施形態では、レーザスクライビング処理でマスクをパターニングすることは、集積回路同士の間における半導体ウエハの領域にトレンチを形成することを伴い、半導体ウエハをプラズマエッチングすることは、対応するトレンチ延在部を形成するためにトレンチを延ばすことを伴う。あるこのような実施形態では、トレンチの各々は幅を有し、対応するトレンチ延在部の各々は幅を有する。
本開示の実施形態によれば、レーザスクライビングから開口するマスクの結果生じる粗さは、プラズマエッチングされたトレンチの後での形成から生じるダイ側壁の品質に影響を与え得る。リソグラフィで開口されたマスクはしばしば滑らかな形状を有し、プラズマエッチングされたトレンチの対応する滑らかな側壁をもたらす。対照的に、従来のレーザで開口させられたマスクは、不適切なレーザ処理パラメータが選択された場合、スクライビング方向に沿って非常に粗い形状（水平方向でプラズマエッチングされたトレンチの粗い側壁をもたらすスポットの重なりなど）を有する可能性がある。表面粗さは追加のプラズマ処理によって滑らかにされ得るが、このような問題を是正することへのコストおよびスループットの痛手がある。したがって、本明細書に記載されている実施形態は、個片化処理のレーザスクライビング部分から、より滑らかなスクライビング処理および／またはより信頼できるトレンチ形成処理を提供する点において、有利であり得る。
実施形態では、半導体ウエハ２０４をエッチングすることは、プラズマエッチング処理を使用することを含む。一実施形態では、シリコン貫通ビアの種類のエッチング処理が使用される。例えば、特定の実施形態では、半導体ウエハ２０４の材料のエッチング速度は、１分間あたり２５ミクロンより大きい。超高密度プラズマ供給源が、ダイ個片化処理のプラズマエッチング部分のために使用されてもよい。このようなプラズマエッチング処理を実施するのに適する処理チャンバの例は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ ｏｆ Ｓｕｎｎｙｖａｌｅ、ＣＡ、ＵＳＡから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムは、容量性カップリングだけで可能であるものよりはるかに独立しているイオン密度およびイオンエネルギーの制御を提供する容量性で誘導性のＲＦカップリングを、磁気強化によって提供される向上とも組み合わせる。この組み合わせは、イオンエネルギーからのイオン密度の効果的な分離を可能とし、それによって、非常に低い圧力であっても、大きな潜在的に損傷を与えるＤＣバイアスレベルなしで、比較的高密度のプラズマを達成する。これは、並外れて広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチチャンバが使用できる。例示の実施形態では、ディープシリコンエッチングが、従来のシリコンエッチング速度のおおよそ４０％より大きいエッチング速度で単結晶シリコン基板またはウエハ２０４をエッチングするために使用されるが、基本的に正確な形状制御と、事実上はスカロップのない側壁とを維持する。特定の実施形態では、シリコン貫通ビアの種類のエッチング処理が使用される。エッチング処理は反応性ガスから生成されるプラズマに基づかれ、その反応性ガスは、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などの概してフッ素に基づくガス、または、比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスである。実施形態では、マスク層２０８は、図２Ｃに描写されているように、個片化処理の後に除去される。他の実施形態では、図２Ｃと関連して記載されているプラズマエッチング作業は、基板２０４を貫いてエッチングするために、従来のボッシュ式の堆積／エッチング／堆積の処理を採用する。概して、ボッシュ式処理は、３つの下位の作業、すなわち、堆積と、指向性の粒子衝突エッチングと、シリコンが貫かれてエッチングされるまで多くの繰り返し（周期）を通じて行われる等方性化学エッチングとから成る。
したがって、流れ図１００および図２Ａ～図２Ｃを再び参照すると、ウエハダイシングは、マスク層を貫き、ウエハストリート（メタライゼーションを含む）を貫き、部分的にシリコン基板へとアブレーションするために、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理を用いる初期のアブレーションによって実施され得る。ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了させられ得る。ダイシングのための材料積み重ねの特例の例が、本開示の実施形態によれば、図８Ａ～図８Ｄとの関連で以下に記載されている。
図８Ａを参照すると、ハイブリッドレーザアブレーションおよびプラズマエッチダイシングのための材料積み重ねが、マスク層８０２と、デバイス層８０４と、基板８０６とを備える。マスク層と、デバイス層と、基板とは、バッキングテープ８１０に固定されるダイ付着膜８０８の上方に配置される。実施形態では、マスク層８０２は、マスク２０２との関連で前述した水溶性の層などの水溶性の層である。デバイス層８０４は、１つまたは複数の金属層（銅層など）の上方に配置される無機の誘電体層（二酸化ケイ素など）と、１つまたは複数の低誘電率（ｌｏｗ ｋ）誘電体層（炭素でドーピングされた酸化物層）とを備える。デバイス層８０４は、集積回路同士の間に配置されるストリートも備え、ストリートは、集積回路と同じまたは同様の層を備える。基板８０６は、バルクの単結晶シリコン基板である。
実施形態では、バルクの単結晶シリコン基板８０６は、ダイ付着膜８０８に固定される前に、裏側から薄くされる。薄くすることは、裏側研磨処理によって実施され得る。一実施形態では、バルクの単結晶シリコン基板８０６は、おおよそ５０～１００ミクロンの範囲での厚さへと薄くされる。実施形態では、薄くすることは、レーザアブレーションおよびプラズマエッチダイシング処理の前に実施されることに留意することが重要である。実施形態では、フォトレジスト層８０２はおおよそ５ミクロンの厚さを有し、デバイス層８０４はおおよそ２～３ミクロンの範囲の厚さを有する。実施形態では、ダイ付着膜８０８（または、薄くされたかまたは薄いウエハまたは基板をバッキングテープ８１０に接合することができる任意の適切な代用品）は、おおよそ２０ミクロンの厚さを有する。
図８Ｂを参照すると、マスク８０２と、デバイス層８０４と、基板８０６の一部分とは、トレンチ８１４を基板８０６に形成するために、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理８１２でパターニングされる。図８Ｃを参照すると、シリコン貫通ディーププラズマエッチング処理８１６が、トレンチ８１４をダイ付着膜８０８まで下へ延ばし、ダイ付着膜８０８の上部分を露出させ、シリコン基板８０６を個片化するために使用される。デバイス層８０４は、シリコン貫通ディーププラズマエッチング処理８１６の間、マスク層８０２によって保護される。
図８Ｄを参照すると、個片化処理は、ダイ付着膜８０８をパターニングすることと、バッキングテープ８１０の上部分を露出させることと、ダイ付着膜８０８を個片化させることとをさらに含み得る。実施形態では、ダイ付着膜は、レーザ処理またはエッチング処理によって個片化される。さらなる実施形態は、（例えば、個々の集積回路としての）基板８０６の個片化された部分をバッキングテープ８１０から続けて除去することを含み得る。一実施形態では、個片化されたダイ付着膜８０８は、基板８０６の個片化された部分の裏側で保持される。他の実施形態は、マスク層８０２をデバイス層８０４から除去することを含み得る。代替の実施形態では、基板８０６がおおよそ５０ミクロンより薄い場合、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理８１２が、追加的なプラズマ処理を用いることなく、基板８０６を完全に個片化するために使用される。
単一の処理工具が、空間的に複数の焦点を合わせるレーザビームアブレーションおよびプラズマエッチング個片化処理における作業の多くかまたはすべてを実施するように構成され得る。例えば、図９は、本開示の実施形態による、ウエハまたは基板のレーザおよびプラズマでのダイシングのための工具配置のブロック図を示している。
図９を参照すると、処理工具９００が、複数の荷重係止部９０４が結合されているファクトリインターフェース９０２（ＦＩ）を備える。クラスタツール９０６がファクトリインターフェース９０２と結合されている。クラスタツール９０６は、プラズマエッチチャンバ９０８などの１つまたは複数のプラズマエッチチャンバを備える。レーザスクライビング装置９１０もファクトリインターフェース９０２に結合されている。処理工具９００の全体の設置面積は、一実施形態では、図９に描写されているように、おおよそ３５００ミリメートル（３．５メートル）×おおよそ３８００ミリメートル（３．８メートル）であり得る。
実施形態では、レーザスクライビング装置９１０は、空間的に複数の焦点を合わせるレーザビームを提供するように構成されたレーザ組立体を収容する。あるこのような実施形態では、レーザ組立体は、図３との関連で記載されているように、第１の深さに焦点の合わせられる第１のビーム部分と、第２の深さに焦点の合わせられる第２のビーム部分とを有する空間的に複数の焦点を合わせるレーザビームを提供するように構成され、第２の深さは垂直方向において第１の深さの下方にある。さらなるこのような実施形態では、レーザ組立体は、同じく図３との関連で記載されているように、第３の深さに焦点の合わせられる第３のビーム部分を提供するように構成され、第３の深さは垂直方向において第２の深さの下方にある。実施形態では、レーザ組立体は回折光学素子（ＤＯＥ）を備える。実施形態では、レーザ組立体はガウシアン源レーザビームを備える。実施形態では、レーザ組立体はフェムト秒源レーザビームを備える。
実施形態では、レーザは、前述したレーザアブレーション処理など、ハイブリッドのレーザおよびエッチング個片化処理のレーザアブレーション部分を実施するのに適している。一実施形態では、移動可能な台もレーザスクライビング装置９１０に備えられており、移動可能な台は、ウエハまたは基板（または、そのキャリア）をレーザに対して移動させるように構成される。特定の実施形態では、レーザも移動可能である。レーザスクライビング装置９１０の全体の設置面積は、一実施形態では、図９に描写されているように、おおよそ２２４０ミリメートル×おおよそ１２７０ミリメートルであり得る。
実施形態では、１つまたは複数のプラズマエッチチャンバ９０８は、複数の集積回路を個片化するために、パターニングされたマスクにおける間隙を通じてウエハまたは基板をエッチングするように構成されている。あるこのような実施形態では、１つまたは複数のプラズマエッチチャンバ９０８は、ディープシリコンエッチング処理を実施するように構成されている。特別な実施形態において、１つまたは複数のプラズマエッチチャンバ８０８は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ ｏｆ Ｓｕｎｎｙｖａｌｅ、ＣＡ、ＵＳＡから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標） Ｓｉｌｖｉａ（商標） Ｅｔｃｈシステムである。エッチチャンバは、明確には、単結晶シリコン基板またはウエハに収容された個片化の集積回路を作り出すために使用されるディープシリコンエッチングのために設計され得る。実施形態では、高密度プラズマ供給源が、高いシリコンエッチング速度を容易にするために、プラズマエッチチャンバ９０８に含まれている。実施形態では、２つ以上のエッチチャンバが、個片化またはダイシング処理の高い製造スループットを可能にするために、処理工具９００のクラスタツール９０６の部分に含まれる。
ファクトリインターフェース９０２は、レーザスクライビング装置９１０を伴う製造施設の外部とクラスタツール９０６との間をつなぐための適切な雰囲気ポートであり得る。ファクトリインターフェース９０２は、ウエハ（または、そのキャリア）を、ストレージユニット（前方開口型統一ポッド）から、クラスタツール９０６、レーザスクライビング装置９１０、またはそれら両方へと運ぶためのアームまたはブレードを伴うロボットを備え得る。
クラスタツール９０６は、個片化の方法で機能を実施するのに適する他のチャンバを備えてもよい。例えば、一実施形態では追加のエッチチャンバの代わりに、堆積チャンバ９１２が含まれる。堆積チャンバ９１２は、ウエハまたは基板のレーザスクライビングの前にウエハまたは基板のデバイス層の上または上方におけるマスク堆積のために構成され得る。あるこのような実施形態では、堆積チャンバ９１２は、フォトレジスト層を堆積させるのに適する。他の実施形態では、追加のエッチチャンバの代わりに、湿式／乾式ステーション９１４が含まれる。湿式／乾式ステーションは、基板またはウエハのレーザスクライブおよびプラズマエッチング個片化処理に続いて、残留物および断片を洗浄するために、または、マスクを除去するために、適し得る。なおも他の実施形態では、追加のディープシリコンエッチチャンバの代わりに、プラズマエッチチャンバが含まれ、プラズマに基づく洗浄処理を実施するために構成される。実施形態では、計測ステーションも処理工具９００の構成要素として含まれる。
本開示の実施形態は、機械読取り可能媒体を備え得るコンピュータプログラム製品またはソフトウェアとして提供されてもよく、その機械読取り可能媒体は、本開示の実施形態による処理を実施するようにコンピュータシステム（または他の電子デバイス）をプログラムするために使用され得る命令を保存している。一実施形態では、コンピュータシステムは、図９との関連で記載されている処理工具９００と結合されている。機械読取り可能媒体は、機械（例えば、コンピュータ）によって読取り可能な形態で情報を保存または伝達するための任意の機構を備える。例えば、機械読取り可能（例えば、コンピュータ読取り可能）媒体は、機械（例えば、コンピュータ）読取り可能保存媒体（例えば、読出し専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク保存媒体、光学保存媒体、フラッシュメモリデバイスなど）、機械（例えば、コンピュータ）読取り可能伝達媒体（伝搬される信号（例えば、赤外線信号、デジタル信号など）の電気的、光学的、音響的、または他の形態）などを含む。
図１０は、本明細書に記載されている方法のうちの任意の１つまたは複数を機械に実施させるための命令のセットが実行され得るコンピュータシステム１０００の例示の形態での機械の図表の描写を示している。代替の実施形態では、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクトラネット、またはインターネットで他の機械に連結（例えば、ネットワーク化）され得る。機械は、クライアントサーバネットワーク環境におけるサーバもしくはクライアントマシンの能力、または、ピアツーピア（または、分散された）ネットワーク環境におけるピア機械の能力で動作することができる。機械は、パーソナルコンピューター（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、または、実行されるアクションを指定する（連続的またはその他の）命令のセットを実行することができる任意の機械であり得る。さらに、単一の機械だけが示されているが、「機械」という用語は、本明細書に記載されている方法のうちの１つまたは複数を実施するために命令のセット（または複数のセット）を個別または一体に実行する機械（例えば、コンピュータ）の任意の集まりを含むように理解されるものである。
例示のコンピュータシステム１０００は、バス１０３０を介して互いに通信するプロセッサ１００２、メインメモリ１００４（例えば、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）またはランバスＤＲＡＭ（ＲＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ１００６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ＭＲＡＭなど）、および二次メモリ１０１８（例えば、データ保存装置）を備える。
プロセッサ１００２は、マイクロプロセッサ、中央処理ユニットなどの１つまたは複数の汎用処理デバイスを表している。より具体的には、プロセッサ１００２は、複雑な命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、非常に長い命令ワード（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、または命令セットの組み合わせを実装するプロセッサであり得る。プロセッサ１００２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、ネットワークプロセッサなどの１つまたは複数の専用処理デバイスであってもよい。プロセッサ１００２は、本明細書に記載されている作業を実施するための処理論理１０２６を実行するように構成される。
コンピュータシステム１０００はネットワークインターフェースデバイス１００８をさらに備え得る。コンピュータシステム１０００は、ビデオディスプレイユニット１０１０（例えば、液晶ディスプレイ（ＬＤＣ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線管（ＣＲＴ））、英数字入力デバイス１０１２（例えば、キーボード）、カーソル制御デバイス１０１４（例えば、マウス）、および信号生成デバイス１０１６（例えば、スピーカ）も備え得る。
二次メモリ１０１８は、本明細書に記載されている方法または機能のうちの任意の１つまたは複数を具現化する命令の１つまたは複数のセット（例えば、ソフトウェア１０２２）が保存されている機械アクセス可能保存媒体（または、より具体的にはコンピュータ読取り可能保存媒体）１０３２を備え得る。ソフトウェア１０２２は、コンピュータシステム１０００によるその実行の間、メインメモリ１００４および／またはプロセッサ１００２の中に全部または少なくとも一部存在してもよく、メインメモリ１００４とプロセッサ１００２とは機械読取り可能保存媒体も構成する。ソフトウェア１０２２は、さらにネットワークインターフェースデバイス１００８を介してネットワーク１０２０によって送信または受信され得る。
機械アクセス可能保存媒体１０３２は単一の媒体となるように例示の実施形態で示されているが、「機械読取り可能保存媒体」という用語は、命令の１つまたは複数のセットを保存する単一の媒体または複数の媒体（例えば、集中もしくは分散されたデータベース、ならびに／または、関連付けられたキャッシュおよびサーバ）を含むように理解されるべきである。「機械読取り可能保存媒体」という用語は、機械による実行のための命令のセットを保存または符号化することができ、機械に本開示の方法のうちの任意の１つまたは複数を実施させる任意の媒体を備えるように理解されるものでもある。したがって、「機械読取り可能保存媒体」という用語は、限定されることはないが、固体記憶装置、ならびに光学および磁気の媒体を含むように理解されるものである。
本開示の実施形態によれば、機械アクセス可能保存媒体は、複数の集積回路を有する半導体ウエハをダイシングする方法をデータ処理システムに実施させる命令を保存している。方法は、集積回路を被覆かつ保護する層を備えるマスクを半導体ウエハの上方に形成することを含む。次に、マスクは、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でパターニングされ、パターニングされたマスクに間隙が設けられ、集積回路同士の間における半導体ウエハの領域が露出される。次に、半導体ウエハは、パターニングされたマスクにおける間隙を通じてプラズマエッチングされ、集積回路が個片化される。
したがって、空間的に複数の焦点を合わせるレーザビームおよびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法が開示されている。

Claims (20)

  1. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記集積回路を被覆かつ保護する層を備えるマスクを前記半導体ウエハの上方に形成することと、
    空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理で前記マスクをパターニングして、パターニングされたマスクに間隙を設け、前記集積回路同士の間における前記半導体ウエハの領域を露出させることと、
    パターニングされた前記マスクにおける前記間隙を通じて前記半導体ウエハをプラズマエッチングして、前記集積回路を個片化することと
    を含む方法。
  2. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、前記半導体ウエハにおいて第１の深さに焦点を合わせられる第１のビーム部分と、前記半導体ウエハにおいて第２の深さに焦点の合わせられる第２のビーム部分とを設け、前記第２の深さは垂直方向において前記第１の深さの下方にある、請求項１に記載の方法。
  3. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、前記半導体ウエハにおいて第３の深さに焦点の合わせられる第３のビーム部分を設け、前記第３の深さは垂直方向において前記第２の深さの下方にある、請求項２に記載の方法。
  4. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、回折光学素子（ＤＯＥ）にレーザビームを通過させることを含む、請求項１に記載の方法。
  5. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、ガウシアン源レーザビームを用いることを含む、請求項１に記載の方法。
  6. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、フェムト秒源レーザビームを用いることを含む、請求項５に記載の方法。
  7. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でスクライビングすることは、空間的に複数の焦点を合わせるフェムト秒に基づくレーザビームでスクライビングすることを含む、請求項１に記載の方法。
  8. 前記レーザスクライビング処理で前記マスクをパターニングすることは、前記集積回路同士の間における前記半導体ウエハの前記領域にトレンチを形成することを含み、前記半導体ウエハをプラズマエッチングすることは、対応するトレンチ延在部を形成するために前記トレンチを延ばすことを含む、請求項１に記載の方法。
  9. 複数の集積回路を備える半導体ウエハをダイシングする方法であって、
    前記半導体ウエハを、空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理でレーザスクライビングして、前記複数の集積回路を個片化することを含む方法。
  10. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、前記半導体ウエハにおいて第１の深さに焦点を合わせられる第１のビーム部分と、前記半導体ウエハにおいて第２の深さに焦点を合わせられる第２のビーム部分とを設け、前記第２の深さは垂直方向において前記第１の深さの下方にある、請求項９に記載の方法。
  11. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、前記半導体ウエハにおいて第３の深さに焦点の合わせられる第３のビーム部分を設け、前記第３の深さは垂直方向において前記第２の深さの下方にある、請求項１０に記載の方法。
  12. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、回折光学素子（ＤＯＥ）にレーザビームを通過させることを含む、請求項１０に記載の方法。
  13. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、ガウシアン源レーザビームを用いることを含む、請求項１０に記載の方法。
  14. 前記空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理は、フェムト秒源レーザビームを用いることを含む、請求項１０に記載の方法。
  15. 複数の集積回路を備える半導体ウエハをダイシングするためのシステムであって、
    ファクトリインターフェースと、
    前記ファクトリインターフェースと結合され、空間的に複数の焦点を合わせるレーザビームを提供するように構成されるレーザ組立体を備えるレーザスクライビング装置と、
    前記ファクトリインターフェースと結合されるプラズマエッチチャンバと
    を備えるシステム。
  16. 前記レーザ組立体は、第１の深さに焦点の合わせられる第１のビーム部分と、第２の深さに焦点の合わせられる第２のビーム部分とを有する前記空間的に複数の焦点を合わせるレーザビームを提供するように構成され、前記第２の深さは垂直方向において前記第１の深さの下方にある、請求項１５に記載のシステム。
  17. 前記レーザ組立体は、第３の深さに焦点を合わせられる第３のビーム部分を提供するように構成され、前記第３の深さは垂直方向において前記第２の深さの下方にある、請求項１５に記載のシステム。
  18. 前記レーザ組立体は回折光学素子（ＤＯＥ）を備える、請求項１５に記載のシステム。
  19. 前記レーザ組立体はガウシアン源レーザビームを備える、請求項１５に記載のシステム。
  20. 前記レーザ組立体はフェムト秒源レーザビームを備える、請求項１５に記載のシステム。
JP2022507633A 2019-08-06 2020-07-29 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法 Pending JP2022544148A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/533,590 US11011424B2 (en) 2019-08-06 2019-08-06 Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US16/533,590 2019-08-06
PCT/US2020/044028 WO2021025920A1 (en) 2019-08-06 2020-07-29 Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process

Publications (1)

Publication Number Publication Date
JP2022544148A true JP2022544148A (ja) 2022-10-17

Family

ID=74501920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022507633A Pending JP2022544148A (ja) 2019-08-06 2020-07-29 空間的に複数の焦点を合わせるレーザビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法

Country Status (7)

Country Link
US (2) US11011424B2 (ja)
EP (1) EP4010919A4 (ja)
JP (1) JP2022544148A (ja)
KR (1) KR20220037516A (ja)
CN (1) CN114207805A (ja)
TW (1) TWI783251B (ja)
WO (1) WO2021025920A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405460B1 (ko) * 2020-06-26 2022-06-07 매그나칩 반도체 유한회사 초단파 펄스 레이저 미세 가공을 이용한 반도체 다이 형성 방법 및 패키징 방법
US20220399234A1 (en) * 2021-06-15 2022-12-15 Nxp B.V. Semiconductor die singulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011056544A (ja) * 2009-09-10 2011-03-24 Aisin Seiki Co Ltd レーザ加工方法及びレーザ加工装置
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
US20190067049A1 (en) * 2017-08-23 2019-02-28 Asm Technology Singapore Pte Ltd Radiative wafer cutting using selective focusing depths
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CA2415666A1 (en) 2000-07-12 2002-01-17 Electro Scientific Industries, Inc. Uv laser system and method for single pulse severing of ic fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
JP4447325B2 (ja) 2002-02-25 2010-04-07 株式会社ディスコ 半導体ウェーハの分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
DE60303371T2 (de) 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
CN101553962B (zh) 2005-08-25 2012-07-04 宾奥普迪克斯股份有限公司 形成在单个薄片上的半导体激光器谐振腔
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP6062287B2 (ja) 2013-03-01 2017-01-18 株式会社ディスコ ウエーハの加工方法
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool
US9601437B2 (en) 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process
EP3102358A4 (en) 2015-01-13 2017-10-25 Rofin-Sinar Technologies, Inc. Method and system for scribing brittle material followed by chemical etching
CN204857717U (zh) * 2015-08-20 2015-12-09 北京卓锐微技术有限公司 晶圆结构
US10518358B1 (en) * 2016-01-28 2019-12-31 AdlOptica Optical Systems GmbH Multi-focus optics
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011056544A (ja) * 2009-09-10 2011-03-24 Aisin Seiki Co Ltd レーザ加工方法及びレーザ加工装置
US20150104929A1 (en) * 2013-10-10 2015-04-16 Wei-Sheng Lei Method and apparatus for dicing wafers having thick passivation polymer layer
JP2019512875A (ja) * 2016-03-03 2019-05-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
US20190067049A1 (en) * 2017-08-23 2019-02-28 Asm Technology Singapore Pte Ltd Radiative wafer cutting using selective focusing depths

Also Published As

Publication number Publication date
EP4010919A1 (en) 2022-06-15
TWI783251B (zh) 2022-11-11
US11011424B2 (en) 2021-05-18
US20210233816A1 (en) 2021-07-29
KR20220037516A (ko) 2022-03-24
EP4010919A4 (en) 2023-08-16
US20210043515A1 (en) 2021-02-11
WO2021025920A1 (en) 2021-02-11
TW202121519A (zh) 2021-06-01
CN114207805A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US11217536B2 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
US9349648B2 (en) Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
US9355907B1 (en) Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20210233816A1 (en) Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US9281244B1 (en) Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
JP2023531441A (ja) ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
JP2022544924A (ja) 均一な回転ビームのレーザスクライビング処理およびプラズマエッチング処理を用いるハイブリッドウエハダイシング手法
US9177861B1 (en) Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US20220246476A1 (en) Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US9330977B1 (en) Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231128