JP5442308B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5442308B2 JP5442308B2 JP2009104554A JP2009104554A JP5442308B2 JP 5442308 B2 JP5442308 B2 JP 5442308B2 JP 2009104554 A JP2009104554 A JP 2009104554A JP 2009104554 A JP2009104554 A JP 2009104554A JP 5442308 B2 JP5442308 B2 JP 5442308B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor device
- film
- manufacturing
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/16—Composite materials, e.g. fibre reinforced
- B23K2103/166—Multilayered materials
- B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/30—Organic material
- B23K2103/42—Plastics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Description
半導体装置10は、ウェハ12上に多層配線層14とポリイミド膜18とが形成された構成を有する。従来、レーザ光での切断前において、ポリイミド膜18は、スクライブライン上全面に残ったままか、位置あわせマークや電気特性チェック用金属等が形成された領域のみが除去されているか、または特許文献3に記載されたように、スクライブライン上全面で開口された構成となっている。ここでは、スクライブライン上全面でポリイミド膜18が開口されてスクライブライン溝18aが形成された構成を示す。このような半導体装置10の全面に、スピンコート法で保護膜20を塗布する。具体的には、半導体装置10をダイシングシート50上に配置し、半導体装置10の周囲のダイシングシート50をリング52で固定した状態で、保護膜塗布ステージ(不図示)に載置し、保護膜塗布ステージを回転しながらノズル54から半導体装置10上に保護膜20(液)を滴下することによって、半導体装置10の全面に保護膜20を塗布する(図11(a)、図12(a))。
ポリイミド膜18上に保護膜20を塗布する際、ポリイミド膜18表面には、スクライブライン溝18aやパッド開口部等の段差があるため、膜厚の厚い箇所と薄い箇所とが生じる。開口部以外の領域では、たとえば約0.1〜3μm程度と膜厚が薄くなってしまう。また、スクライブラインは、その幅がたとえば約100μmと広いので、スクライブライン上全面でポリイミド膜18を除去した場合も、スクライブライン溝18aの上部においては、保護膜20の膜厚が薄くなってしまう(図12(a))。
スクライブラインで区画された複数の素子形成領域が形成され、一面に多層配線層が形成されたウェハ上の前記多層配線層上に形成された第1の保護膜に、前記スクライブラインに沿って当該スクライブラインの幅よりも幅の狭い第1の溝および第2の溝を形成する工程と、
前記第1の溝および前記第2の溝を充填するとともに前記第1の保護膜を覆う第2の保護膜を形成する工程と、
前記第2の保護膜が形成された面から前記第1の溝と前記第2の溝との間の領域を前記スクライブラインに沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程と、
を含む半導体装置の製造方法が提供される。
本実施の形態において、レーザダイシングされる領域と素子形成領域122との間に第1の溝108aおよび第2の溝108bが形成されている。そのため、第1の溝108a内および第2の溝108b内でレーザダイシング保護膜110の膜厚が厚く形成される。これにより、第1の溝108a内および第2の溝108b内で、レーザダイシング保護膜110とポリイミド膜108との接触面積が増えて密着性が良好となり、切断溝100aでレーザダイシング保護膜110の膜剥がれが発生しても、第1の溝108aおよび第2の溝108bで膜剥がれを防ぐことができる。また、レーザダイシング保護膜110は、第1の溝108a内および第2の溝108b内での膜厚が溝外の他の領域の膜厚よりも厚くなる。つまり、第1の溝108aおよび第2の溝108b内外の境界でレーザダイシング保護膜110の膜厚差が生じる。そのため、レーザダイシング保護膜110の膜剥がれが発生しても、このような膜厚差が生じる境界に応力が集中し、その箇所で亀裂が入ってレーザダイシング保護膜110が破れる。これにより、レーザダイシング保護膜110のさらなる剥がれの進行を防止することができる。これにより、素子形成領域122の素子へのレーザ光による飛散物の付着を防止することが可能となる。
また、以上で説明した構成以外でも、第1の溝108aおよび第2の溝108bは、後にレーザ光150が照射され、レーザダイシングが行われる領域と素子形成領域122との間に設けられていれば、種々の配置とすることができる。
たとえば、図9(a)に示すように、第1の溝108aと第2の溝108bとの間の領域に溝108cを設けた構成とすることができる。ここで、溝108cは、第1の溝108aや第2の溝108bよりも幅を広く形成することができる。このような構成としても、ポリイミド膜108上にレーザダイシング保護膜110を形成すると、第1の溝108aおよび第2の溝108b内には、レーザダイシング保護膜110が充填されるため、図1から図6を参照して説明した例と同様の効果が得られる。
(付記1)
スクライブラインで区画された複数の素子形成領域が形成され、一面に多層配線層が形成されたウェハ上の前記多層配線層上に形成された第1の保護膜に、前記スクライブラインに沿って当該スクライブラインの幅よりも幅の狭い第1の溝および第2の溝を形成する工程と、
前記第1の溝および前記第2の溝を充填するとともに前記第1の保護膜を覆う第2の保護膜を形成する工程と、
前記第2の保護膜が形成された面から前記第1の溝と前記第2の溝との間の領域を前記スクライブラインに沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程と、
を含む半導体装置の製造方法。
(付記2)
付記1に記載の半導体装置の製造方法において、
前記多層配線層は、SiO 2 よりも比誘電率が低い低誘電率膜を含み、
前記切断溝を形成する工程において、レーザダイシングで少なくとも前記多層配線層の前記低誘電率膜を切断するように前記切断溝を形成する半導体装置の製造方法。
(付記3)
付記2に記載の半導体装置の製造方法において、
前記低誘電率膜がポーラス膜である半導体装置の製造方法。
(付記4)
付記1から3いずれかに記載の半導体装置の製造方法において、
前記切断溝を形成する工程において、レーザダイシングで前記ウェハの少なくとも所定の深さまで前記切断溝を形成する半導体装置の製造方法。
(付記5)
付記1から4いずれかに記載の半導体装置の製造方法において、
前記第1の溝および前記第2の溝のアスペクト比(深さ/幅)が0.1以上2.5以下である半導体装置の製造方法。
(付記6)
付記1から5いずれかに記載の半導体装置の製造方法において、
前記第1の保護膜が、ポリイミド膜である半導体装置の製造方法。
(付記7)
付記1から6いずれかに記載の半導体装置の製造方法において、
前記第1の溝および第2の溝を形成する工程において、前記第1の溝および前記第2の溝を前記スクライブライン上に形成する半導体装置の製造方法。
(付記8)
付記1から7いずれかに記載の半導体装置の製造方法において、
前記切断溝を形成する工程の後に、前記ウェハを前記スクライブラインに沿ってダイシングブレードで切断して各前記複数の素子形成領域を含むように個片化する工程をさらに含み、
前記ダイシングブレードの幅は、前記切断溝の外端間の幅よりも狭い半導体装置の製造方法。
100a 切断溝
100b 切断溝
100g 切断溝
100h 切断溝
100i 切断溝
102 ウェハ
104 多層配線層
108 ポリイミド膜
108a 第1の溝
108b 第2の溝
108c 溝
108d 溝
108e 溝
108f 溝
110 レーザダイシング保護膜
120 スクライブライン
122 素子形成領域
130 マーク
150 レーザ光
160 ダイシングブレード
Claims (7)
- (a)主面上にスクライブラインで区画された複数の素子形成領域が形成され、前記スクラブラインおよび前記複数の素子形成領域上に多層配線層が形成されたウェハを準備する工程
(b)前記多層配線層の表面上に第1の樹脂保護膜を形成し、前記スクラブラインに沿って第1の溝および第2の溝を形成する工程
(c)前記第1の溝および前記第2の溝を充填するとともに前記第1の樹脂保護膜を覆う第2の樹脂保護膜を形成する工程
(d)前記第2の樹脂保護膜が形成された面側から前記第1の溝と前記第2の溝との間の領域を前記スクライブラインに沿ってレーザ光を照射し、前記多層配線層に切断溝を形成する工程
を含み、
前記(b)工程において、前記第1および第2の溝の底部が前記多層配線層の前記表面となるように、前記第1および前記第2の溝を形成する
半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(d)工程の後、
(e)前記切断溝に沿って、且つ前記第1の溝と前記第2の溝の間に位置する前記第1の樹脂保護膜の上からブレードを用いて、前記ウェハを切断する工程を更に有する半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1の樹脂保護膜が、ポリイミド膜である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記多層配線膜は層間絶縁膜を含み、前記層間絶縁膜はSiOC膜である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記多層配線膜は層間絶縁膜を含み、前記層間絶縁膜はポーラス膜である半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2の樹脂保護膜は水溶性の膜であり、レーザ光の照射後の水洗により除去される半導体装置の製造方法。 - 請求項1から3のいずれか一項に記載の半導体装置の製造方法において、
前記第1の樹脂保護膜が感光性のポリイミド膜で、前記第1の溝と前記第2の溝は、露光、現像により形成される半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104554A JP5442308B2 (ja) | 2009-04-22 | 2009-04-22 | 半導体装置の製造方法 |
US12/659,991 US8053337B2 (en) | 2009-04-22 | 2010-03-26 | Method of manufacturing semiconductor device |
CN2010101690858A CN101872720B (zh) | 2009-04-22 | 2010-04-21 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009104554A JP5442308B2 (ja) | 2009-04-22 | 2009-04-22 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010258109A JP2010258109A (ja) | 2010-11-11 |
JP2010258109A5 JP2010258109A5 (ja) | 2012-04-12 |
JP5442308B2 true JP5442308B2 (ja) | 2014-03-12 |
Family
ID=42992514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009104554A Expired - Fee Related JP5442308B2 (ja) | 2009-04-22 | 2009-04-22 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8053337B2 (ja) |
JP (1) | JP5442308B2 (ja) |
CN (1) | CN101872720B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8524537B2 (en) * | 2010-04-30 | 2013-09-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue |
KR20110134703A (ko) * | 2010-06-09 | 2011-12-15 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
JP5589576B2 (ja) * | 2010-06-10 | 2014-09-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体基板 |
WO2012144433A1 (ja) * | 2011-04-20 | 2012-10-26 | シャープ株式会社 | 表示装置の製造方法、液晶表示装置の製造方法、及び液晶表示装置 |
TWI540644B (zh) | 2011-07-01 | 2016-07-01 | 漢高智慧財產控股公司 | 斥性材料於半導體總成中保護製造區域之用途 |
US9368674B2 (en) * | 2012-04-16 | 2016-06-14 | Koninklijke Philips N.V. | Method and apparatus for creating a W-mesa street |
US9406632B2 (en) | 2012-08-14 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package including a substrate with a stepped sidewall structure |
US9275924B2 (en) | 2012-08-14 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package having a recess filled with a molding compound |
US8883614B1 (en) * | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
CN104217996A (zh) * | 2013-05-29 | 2014-12-17 | 力神科技股份有限公司 | 半导体基板的高原结构成形方法 |
TWI514529B (zh) * | 2013-07-01 | 2015-12-21 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法與半導體結構暨半導體基板及其製法 |
JP6344991B2 (ja) * | 2014-06-17 | 2018-06-20 | キヤノン株式会社 | 撮像装置の製造方法 |
JP6296913B2 (ja) * | 2014-06-17 | 2018-03-20 | キヤノン株式会社 | 半導体装置の製造方法および構造体 |
CN105374762B (zh) * | 2014-08-28 | 2018-09-18 | 中芯国际集成电路制造(上海)有限公司 | 待切割的半导体芯片结构及其制造方法 |
US10032651B2 (en) | 2015-02-12 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and method of forming the same |
EP3144271B1 (en) * | 2015-09-21 | 2019-03-27 | Point Engineering Co., Ltd. | Unit anodic oxide film structure |
KR101747856B1 (ko) | 2017-02-09 | 2017-06-15 | (주)포인트엔지니어링 | 양극산화 피막 구조체의 절단방법 및 이를 이용한 단위 양극산화 피막 구조체 |
US10363629B2 (en) * | 2017-06-01 | 2019-07-30 | Applied Materials, Inc. | Mitigation of particle contamination for wafer dicing processes |
CN114822254B (zh) * | 2022-04-26 | 2023-11-21 | 昆山国显光电有限公司 | 模组及模组的制作方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157001A (en) * | 1989-09-18 | 1992-10-20 | Matsushita Electric Industrial Co., Ltd. | Method of dicing semiconductor wafer along protective film formed on scribe lines |
JPH10242084A (ja) * | 1997-02-24 | 1998-09-11 | Lintec Corp | ウェハ貼着用粘着シートおよび電子部品の製造方法 |
US6063696A (en) * | 1997-05-07 | 2000-05-16 | Texas Instruments Incorporated | Method of reducing wafer particles after partial saw using a superhard protective coating |
US5817569A (en) * | 1997-05-08 | 1998-10-06 | Texas Instruments Incorporated | Method of reducing wafer particles after partial saw |
US6383893B1 (en) * | 2000-12-28 | 2002-05-07 | International Business Machines Corporation | Method of forming a crack stop structure and diffusion barrier in integrated circuits |
JP2004055852A (ja) * | 2002-07-19 | 2004-02-19 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
JP2005166890A (ja) | 2003-12-02 | 2005-06-23 | Seiko Instruments Inc | 半導体ウエハ |
JP2006073910A (ja) | 2004-09-06 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法およびそれを用いた半導体装置 |
US7566634B2 (en) * | 2004-09-24 | 2009-07-28 | Interuniversitair Microelektronica Centrum (Imec) | Method for chip singulation |
JP4571850B2 (ja) * | 2004-11-12 | 2010-10-27 | 東京応化工業株式会社 | レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法 |
JP4750427B2 (ja) * | 2005-01-13 | 2011-08-17 | 株式会社ディスコ | ウエーハのレーザー加工方法 |
JP2006269897A (ja) * | 2005-03-25 | 2006-10-05 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
JP2007173325A (ja) | 2005-12-19 | 2007-07-05 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
JP2008130886A (ja) | 2006-11-22 | 2008-06-05 | Casio Comput Co Ltd | 半導体装置の製造方法 |
US20080191318A1 (en) * | 2007-02-09 | 2008-08-14 | Advanced Micro Devices, Inc. | Semiconductor device and method of sawing semiconductor device |
US7955955B2 (en) * | 2007-05-10 | 2011-06-07 | International Business Machines Corporation | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures |
JP2009176983A (ja) * | 2008-01-25 | 2009-08-06 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US8293581B2 (en) * | 2009-02-18 | 2012-10-23 | Globalfoundries Inc. | Semiconductor chip with protective scribe structure |
-
2009
- 2009-04-22 JP JP2009104554A patent/JP5442308B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-26 US US12/659,991 patent/US8053337B2/en not_active Expired - Fee Related
- 2010-04-21 CN CN2010101690858A patent/CN101872720B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101872720B (zh) | 2012-06-27 |
JP2010258109A (ja) | 2010-11-11 |
US20100273312A1 (en) | 2010-10-28 |
CN101872720A (zh) | 2010-10-27 |
US8053337B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5442308B2 (ja) | 半導体装置の製造方法 | |
TWI462167B (zh) | 半導體裝置及其製造方法 | |
US8410615B2 (en) | Semiconductor device and method for manufacturing the same | |
US8119453B2 (en) | Chip-size-package semiconductor chip and manufacturing method | |
KR0178134B1 (ko) | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 | |
US9362173B2 (en) | Method for chip package | |
US8324714B2 (en) | Semiconductor device and method for making the same | |
KR20170108161A (ko) | 패키징 방법 및 패키징 구조 | |
JP2005228892A (ja) | 半導体ウェーハと半導体素子およびその製造方法 | |
JP2008078382A (ja) | 半導体装置とその製造方法 | |
US8883627B2 (en) | Method for chip packaging | |
TW202236580A (zh) | 具內建電磁干擾屏蔽之封裝結構 | |
JP4547247B2 (ja) | 半導体装置 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
JP6299412B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5553642B2 (ja) | 半導体装置の製造方法及び薄型化基板の製造方法 | |
CN113594051B (zh) | 半导体封装方法 | |
JP2006339189A (ja) | 半導体ウェハおよびそれにより形成した半導体装置 | |
US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
JP2011003858A (ja) | 半導体装置の製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2006318988A (ja) | 半導体装置 | |
JP2006222258A (ja) | 半導体ウエハと半導体素子およびその製造方法 | |
KR100726919B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5442308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |