TW201403698A - 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽 - Google Patents

用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽 Download PDF

Info

Publication number
TW201403698A
TW201403698A TW102122393A TW102122393A TW201403698A TW 201403698 A TW201403698 A TW 201403698A TW 102122393 A TW102122393 A TW 102122393A TW 102122393 A TW102122393 A TW 102122393A TW 201403698 A TW201403698 A TW 201403698A
Authority
TW
Taiwan
Prior art keywords
mask
semiconductor wafer
laser
integrated circuits
spin coating
Prior art date
Application number
TW102122393A
Other languages
English (en)
Inventor
Mohammad Kamruzzama Chowdhury
Brad Eaton
Todd Egan
Ajay Kumar
Wei-Sheng Lei
Madhava Rao Yalamanchili
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201403698A publication Critical patent/TW201403698A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Plasma Technology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本文描述了用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽。在實例中，一種切割具有複數個具有凸塊或立柱之積體電路之半導體晶圓的方法包括以下步驟：在半導體晶圓之上均勻地旋塗遮罩，該遮罩由覆蓋及保護積體電路之層所組成。然後，利用雷射劃割製程圖案化該遮罩，以提供具有間隙之已圖案化遮罩，從而曝露積體電路之間的半導體晶圓之區域。然後，經由已圖案化遮罩中之間隙蝕刻半導體晶圓，以分割積體電路。

Description

用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽 【相關案件之交叉引用】
本申請案主張申請於2012年7月10日之美國臨時申請案第61/669,870號之權益，該案之全部內容在此以引用之方式併入本文。
本發明之實施例係關於半導體處理領域，且特定而言，係關於切割半導體晶圓之方法，每一晶圓之上具複數個積體電路。
在半導體晶圓處理中，積體電路在由矽或其他半導體材料所組成之晶圓(亦被稱作基板)之上形成。一般而言，積體電路係利用各種材料層而得以形成，該等材料為半導電、導電，或絕緣。使用各種眾所熟知之製程而摻雜、沉積，及蝕刻該等材料以形成積體電路。每一晶圓經處理以形成大量含有積體電路之單個區域，該等單個區域稱為晶粒。
遵循積體電路之形成製程操作，晶圓經「切割」以將單個晶粒與彼此分離以便封裝或在較大電路內以未封裝之 形式使用。用於晶圓切割之兩種主要技術係劃割及鋸切。利用劃割，將鑲金剛石劃片沿預形成劃割線移動經過整個晶圓表面。該等劃割線沿晶粒之間的空間而延伸。該等空間通常被稱作「街道」。金剛石劃片沿街道(street)在晶圓表面中形成淺刮痕。在諸如使用輥輪施加壓力之後，晶圓沿劃割線分離。晶圓中之斷裂處遵循晶圓基板之晶格結構。劃割可用於厚度約為或小於10密耳(千分之一吋)之晶圓。對於較厚之晶圓而言，鋸切是目前較佳之切割方法。
利用鋸切，以較高之每分鐘轉數旋轉的鑲金剛石鋸接觸晶圓表面，並沿街道鋸切晶圓。將晶圓安裝在支撐構件上，該支撐構件諸如在整個薄膜框上拉伸的黏合薄膜，並將該鋸反復應用於垂直及水準街道。劃割或鋸切的一個問題為可沿晶粒之斷裂邊緣形成卷屑及槽。此外，可形成裂紋，且該等裂紋可自晶粒邊緣擴展至基板內，並使積體電路無法操作。特定言之，卷屑及破裂是劃割所具有的問題，因為僅可對方形或矩形晶粒之一側按晶體結構之<110>方向劃割。由此，晶粒另一側之斷裂產生鋸齒狀分離線。由於卷屑及破裂，在晶圓上之晶粒之間需要額外間距，以防止損傷積體電路，例如，使卷屑及裂紋與實際積體電路保持距離。對間隔之要求導致眾多晶粒無法在具有標準尺寸之晶圓之上形成，並浪費了本可用於電路之晶圓面積。使用鋸加重了半導體晶圓上之面積的浪費。鋸刃之厚度約為15微米。因而，為確保由鋸製造的切口周圍之破裂及其他損傷不損害積體電路，通常必須將每一晶粒之電路分離三百微米至五百微米。而且，在切 割之後，每個晶粒需要大量清洗以移除產生自鋸切製程之顆粒及其他污染物。
亦已經使用電漿切割，但該方法亦可能存在限制。舉例而言，阻礙電漿切割之實施的一個限制可能為成本。用於圖案化抗蝕劑之標準微影術操作可使實施成本過高。可能阻礙電漿切割之實施的另一限制是在沿街道切割常見金屬(例如，銅)時對該等常見金屬之電漿處理可能出現生產問題或產量極限。
本發明之實施例包括切割半導體晶圓之方法，每一晶圓之上具有複數個積體電路。
在實施例中，切割具有複數個積體電路(該等積體電路具有凸塊或立柱)之半導體晶圓的方法包括以下步驟：在半導體晶圓之上均勻地旋塗遮罩，該遮罩由覆蓋及保護積體電路之層所組成。然後，利用雷射劃割製程圖案化該遮罩，以提供具有間隙的已圖案化之遮罩，從而曝露積體電路之間的半導體晶圓區域。然後，經由已圖案化之遮罩中之該等間隙蝕刻該半導體晶圓，以分割積體電路。
在實施例中，用於切割具有複數個積體電路之半導體晶圓的系統包括工廠介面。雷射劃割設備與工廠介面耦接。電漿蝕刻腔室與工廠介面耦接。沉積室與工廠介面耦接。沉積室用於在半導體晶圓之上均勻地旋塗遮罩。
在實施例中，切割具有複數個積體電路之半導體晶圓的方法涉及在矽基板之上均勻地旋塗遮罩。遮罩由覆蓋及 保護安置在矽基板上之積體電路之層所組成。積體電路包括金屬凸塊或立柱，該等凸塊或立柱安置在低介電常數材料層之上。該方法亦涉及用雷射劃割製程圖案化遮罩及低介電常數材料層，以曝露積體電路之間的矽基板之區域。該方法亦涉及經由曝露區域蝕刻矽基板，以形成經分割積體電路。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧街道
106‧‧‧街道
200‧‧‧遮罩
202‧‧‧間隙
204‧‧‧間隙
206‧‧‧區域
300‧‧‧流程圖
302‧‧‧操作步驟
304‧‧‧操作步驟
306‧‧‧操作步驟
402‧‧‧遮罩
404‧‧‧半導體晶圓
406‧‧‧積體電路
407‧‧‧街道
408‧‧‧已圖案化遮罩
410‧‧‧間隙
412‧‧‧溝槽
480‧‧‧順時針
481‧‧‧反時針
490‧‧‧遮罩形成材料
495‧‧‧遮罩塗層
498‧‧‧真空晶圓卡盤
499‧‧‧凸塊或立柱
500A‧‧‧通孔
500B‧‧‧通孔
500C‧‧‧通孔
502A‧‧‧顯著損傷
502B‧‧‧損傷
502C‧‧‧無損傷
600‧‧‧街道區域
602‧‧‧頂部部分
604‧‧‧第一二氧化矽層
606‧‧‧第一蝕刻終止層
608‧‧‧第一低介電常數介電層
610‧‧‧第二蝕刻終止層
612‧‧‧第二低介電常數介電層
614‧‧‧第三蝕刻終止層
616‧‧‧無摻雜矽玻璃層
618‧‧‧第二二氧化矽層
620‧‧‧旋塗式遮罩層
700
702‧‧‧c-Si
704‧‧‧Cu
706‧‧‧c-SiO2
708‧‧‧a-SiO2
800‧‧‧方程式
902‧‧‧遮罩層
904‧‧‧裝置層
906‧‧‧基板
908‧‧‧晶粒黏著薄膜
910‧‧‧襯帶
912‧‧‧雷射劃割製程
914‧‧‧溝槽
916‧‧‧透矽深層電漿蝕刻製程
1000‧‧‧佈置
1002‧‧‧佈置
1100‧‧‧基板
1102‧‧‧基板
1200‧‧‧製程工具
1202‧‧‧工廠介面
1204‧‧‧裝載鎖
1206‧‧‧叢集工具
1208‧‧‧電漿蝕刻腔室
1210‧‧‧雷射劃割設備
1212‧‧‧沉積室
1214‧‧‧潤濕/乾燥站
1300‧‧‧電腦系統
1302‧‧‧處理器
1304‧‧‧主記憶體
1306‧‧‧靜態記憶體
1308‧‧‧網路介面裝置
1310‧‧‧視訊顯示單元
1312‧‧‧文數字輸入裝置
1314‧‧‧遊標控制裝置
1316‧‧‧信號產生裝置
1318‧‧‧輔助記憶體
1320‧‧‧網路
1322‧‧‧軟體
1326‧‧‧處理邏輯
1330‧‧‧匯流排
1331‧‧‧機器可存取儲存媒體
第1圖圖示根據本發明之實施例之待切割之半導體晶圓的頂部平面圖。
第2圖圖示根據本發明之實施例之待切割之半導體晶圓的頂部平面圖，該晶圓上具有已形成之切割遮罩。
第3圖係流程圖，該圖圖示根據本發明之實施例之一種切割包括複數個積體電路之半導體晶圓的方法中之操作步驟。
第4A圖至第4G圖圖示根據本發明之實施例，在對包括複數個積體電路之半導體晶圓執行切割方法期間，該半導體晶圓之橫截面視圖。
第5圖圖示根據本發明之實施例使用處於飛秒範圍內之雷射脈衝的效應與使用較長之脈衝時間之效應的對比。
第6圖圖示根據本發明之實施例可用在半導體晶圓或基板之街道區域中的材料堆疊之橫截面視圖。
第7圖包括根據本發明之實施例之吸收係數圖，該吸收係數為晶體矽(c-Si)、銅(Cu)、晶體二氧化矽(c-SiO2)，及非晶二氧化矽(a-SiO2)之光子能的函數。
第8圖係方程式，該方程式顯示給定雷射之雷射強度作為雷射脈衝能、雷射脈寬，及雷射束半徑之函數之關係。
第9A圖至第9D圖圖示根據本發明之實施例的一種切割半導體晶圓之方法中的各個操作步驟的橫截面視圖。
第10圖圖示根據本發明之實施例藉由使用更窄之街道實現半導體晶圓上之緊湊與使用可能受限於最小寬度之習知切割之對比。
第11圖圖示根據本發明之實施例的自由形式積體電路排列，該排列允許更緊密之充填，因此，與網格對準方法對比，該排列允許每一晶圓上容納更多晶粒。
第12圖圖示根據本發明之實施例用於晶圓或基板之雷射及電漿切割的工具佈置之方塊圖。
第13圖圖示根據本發明之實施例的示例性電腦系統之方塊圖。
本文描述切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。下文之描述中介紹眾多特定細節，諸如，基於飛秒之雷射劃割及電漿蝕刻條件及材料狀態，以便提供對本發明之實施例的完全理解。熟習該項技術者將顯而易見，本發明之實施例可在無需該等特定細節之情況下得以實施。在其他情況中，並未詳細描述諸如積體電路製造之眾所熟知的態樣，以免無謂地使本發明之實施例模糊不明。而且，應理解，圖式中所示之各種實施例僅為說明性圖式，並非一定按比例繪製。
可實施涉及初始雷射劃割及後續電漿蝕刻之混合式晶圓或基板切割製程，用於晶粒分割。可使用雷射劃割製程以清潔地移除遮罩層、有機及無機介電層，及裝置層。然後，在晶圓或基板之曝露或部分蝕刻之後，可終止雷射蝕刻處理。然後，可採用切割製程中之電漿蝕刻部分以蝕刻貫穿塊狀晶圓或基板，諸如，貫穿塊狀單晶體矽，以得到晶粒或晶片之分割或切割。
本文所述之一或更多個實施例係針對用於在凸塊/金屬立柱及用於晶圓切割之鋸道/晶圓區域上均勻遮蔽之旋塗方法。在積體電路晶片之分割階段，積體電路晶片通常在晶粒表面上帶有聚合物薄膜層(例如，聚醯亞胺)以達到消除應力及遮蔽凸塊墊之周圍之目的。因此，對於雷射劃割加電漿蝕刻切割的處理而言，通常需要在經受分割之晶圓頂部之上增加遮罩層。此種遮罩層在分割之後將有可能被移除。然而，該移除可在不損傷或污染積體電路晶片上之任何預先存在之聚合物層及凸塊墊的情況下得以實施。
除了上述對遮蔽材料之可能需求之外，在凸塊/金屬立柱頂部上之遮罩材料的塗層厚度與在切割街道上之遮罩材料的塗層厚度之間達到平衡可能非常困難。使用習知之旋塗處理時，在切割街道上塗佈的遮罩材料與在凸塊/金屬立柱頂部部分塗佈的遮罩材料相比通常更厚。為使在蝕刻製程之前得以執行的雷射劃割製程達到更高產量，及為在雷射劃割期間達到最大的材料切除量，可能需要等形性更高之塗層。然而，可能需要開發旋塗製程以提供均勻塗佈。
習知之晶圓切割方法包括基於純機械分離之金剛石鋸切割、初始雷射劃割及後續金剛石鋸切割，或毫微秒或皮秒雷射切割。對於薄晶圓或薄基板之分割，諸如，厚度為50微米之塊狀矽之分割，習知方法僅得到較差之製程品質。當從薄晶圓或薄基板分割晶粒時可能面對的一些困難可能包括微裂形成或在不同層之間的分層、無機介電層之卷屑、保持嚴格的鋸口寬度控制，或精確的切除深度控制。本發明之實施例包括一種混合式雷射劃割及電漿蝕刻晶粒分割方法，該方法對解決上述困難中之一或更多者可能十分有用。
根據本發明之實施例，使用雷射劃割(例如，基於飛秒之雷射劃割)與電漿蝕刻之組合將半導體晶圓切割至個體化或分割積體電路。在一個實施例中，基於飛秒之雷射劃割係作為基本上(如非全部)非熱製程而使用。舉例而言，基於飛秒之雷射劃割經確定位置可不含有熱損傷區域或僅含有可忽略之熱損傷區域。在實施例中，使用本文中之方法以分割具有超低介電係數薄膜之積體電路。利用習知之切割，可需要放慢鋸的速度以適應此種低介電係數薄膜。而且，目前經常在切割之前使半導體晶圓變薄。因而，在實施例中，遮罩圖案化及利用基於飛秒之雷射的部分晶圓劃割及隨後的電漿蝕刻製程之組合目前十分實用。在一個實施例中，利用雷射之直接刻畫可消除對光抗蝕層之微影術圖案化操作之需求，且實施成本極低。在一個實施例中，使用貫穿通孔類型之矽蝕刻以在電漿蝕刻環境中完成切割製程。
由此，在本發明之態樣中，可使用基於飛秒之雷射 劃割與電漿蝕刻之組合將半導體晶圓切割至分割積體電路。第1圖圖示根據本發明之實施例之待切割之半導體晶圓的頂部平面圖。第2圖圖示根據本發明之實施例之待切割之半導體晶圓的頂部平面圖，該晶圓上具有已形成之切割遮罩。
請參看第1圖，半導體晶圓100具有複數個包括積體電路之區域102。該等區域102藉由垂直街道104及水準街道106而分離。街道104及街道106係半導體晶圓中之不含有積體電路之區域，且該等街道經設計作為切割晶圓時將沿著的位置。本發明之一些實施例涉及使用基於飛秒之雷射劃割及電漿蝕刻技術組合以沿街道貫穿半導體晶圓切割溝槽，以便將晶粒分離成為單個晶片或晶粒。由於雷射劃割及電漿蝕刻製程皆獨立於晶體結構之方向，因此，待切割之半導體晶圓的晶體結構對於實現貫穿晶圓之垂直溝槽而言並不重要。
請參看第2圖，半導體晶圓100具有遮罩200，該遮罩沉積在半導體晶圓100之上。在一個實施例中，旋塗該遮罩以達到厚度約為20-150微米之層。利用雷射劃割製程圖案化遮罩200及半導體晶圓100之一部分，以沿街道104及街道106界定位置(例如，間隙202及間隙204)，該等街道104及街道106為切割半導體晶圓100時將沿著的位置。藉由遮罩200覆蓋及保護半導體晶圓100之積體電路區域。遮罩200之區域206之定位使得在後續之蝕刻製程期間，該等積體電路不因該蝕刻處理而降級。水準間隙204及垂直間隙202在區域206之間形成以界定在蝕刻製程期間將被蝕刻之區 域，以便最終切割半導體晶圓100。
第3圖係流程圖300，該圖圖示根據本發明之實施例之一種切割包括複數個積體電路之半導體晶圓的方法中之操作步驟。第4A圖至第4G圖圖示根據本發明之實施例，在對應於流程圖300中之操作步驟對包括複數個積體電路之半導體晶圓執行切割方法期間，該半導體晶圓之橫截面視圖。
請參看流程圖300之操作步驟302，及相應的第4A圖至第4D圖，遮罩402在半導體晶圓或基板404之上形成。遮罩402由覆蓋及保護積體電路之層所組成，該等積體電路包括在半導體晶圓404之表面上形成之金屬凸塊或立柱499。特定而言，在實施例中，請參看第4A圖，300毫米晶圓404由真空晶圓卡盤498夾持固定。手動施配或自動施配遮罩形成材料(例如，塗佈材料)490，如第4B圖中所繪示。請參看第4C圖，例如使用機器控制軟體之方式來執行真空晶圓卡盤498之順時針480及反時針481旋轉。由此，將遮罩形成材料490均勻地施配在晶圓404之頂表面上以提供均勻的遮罩塗層495，如第4D圖中所繪示。均勻的遮罩塗層495與在晶圓404表面上之鋸街、晶圓區域及凸塊/立柱499均勻一致(例如，完全或基本上等形)。
由此，在實施例中，提供一種實現凸塊/金屬立柱及鋸街/晶圓區域上之均勻遮蔽的旋塗方法。在一或更多個實施例中，此種遮罩層能夠實現多達500微米之蝕刻深度，適用於薄晶圓(薄膜+框架)之情況、適用於預薄化之情況、利用雷射提供後續之清潔切除、適用在聚醯亞胺(PI)或模製化合物 上、可在無需氧化凸塊/立柱之情況下被移除、可在無需改變下層之特性之情況下被移除，及/或在凸塊/金屬立柱頂部及鋸街上具有均勻之厚度。
在實施例中，凸塊/金屬立柱晶圓上塗覆之遮罩層在施配及形成等形層後已為晶粒分割做好準備。相比而言，例如，金剛石鋸、雷射劃割等之習知的晶粒分割方法使用單步驟晶粒分割，在該分割中，在執行晶粒分割之前旋塗薄保護材料以保護凸塊/金屬立柱。在該等方法中，此需求並非必需：具有均勻的保護塗層，而非僅提供任何厚度及構形之保護層。遮罩材料在凸塊/金屬立柱頂部之上與在鋸街上相比之不均勻分配不導致該種習知之切割操作中之可量測差異。另一方面，根據本文所述之實施例，雷射劃割及電漿蝕刻製程一般涉及經受電漿蝕刻製程之經雷射劃割晶圓。在該操作的電漿蝕刻製程部分期間，所用之蝕刻劑蝕刻鋸街上之矽晶圓以分割單個晶粒，並消耗一般與凸塊/金屬立柱頂部及鋸街所用遮罩材料相等用量之遮罩材料。在一個實施例中，使用旋塗方法以在兩個位置皆提供均衡之遮罩材料，亦在圓形凸塊/金屬立柱之周圍提供均勻之塗層。
在實施例中，按照多種塗層黏度在晶圓及凸塊/立柱表面上提供無氣泡塗層。可使用手動及自動施配系統在包括凸塊/立柱的晶圓頂部塗佈塗層材料，該等塗層材料具有可能黏度之範圍。習知工業用途僅涉及順時針或反時針旋轉，該等旋轉可導致所塗佈之材料在凸塊或立柱周圍之非均勻覆蓋。特定而言，在順時針或反時針旋轉期間，發生離心力作 用於塗層材料。在一個實施例中，使用每圈旋轉均具有週期性時間間隔的順時針及反時針旋轉之組合以提供遮蔽材料在凸塊/立柱結構上之均勻塗佈。在實施例中，藉由使用不同的旋塗速度及具有不同黏度之塗層材料，可達成不同的遮罩材料厚度。在實施例中，經由施配系統在塗層材料上引入溫度偏置除了影響在晶圓區域及鋸街上及周圍之塗層均勻性之外，亦影響在凸塊/金屬立柱結構上及周圍之塗層均勻性。上述遮罩材料的施配及旋塗條件可適用於具有水溶性及非水溶性之塗層材料。
上述均勻塗佈方法之優勢可包括但不限於以下之一或更多者：在遮罩的功能及製程之簡易性之間達到良好平衡之能力，例如，使用水溶性薄膜作為遮罩以便易於在蝕刻後將遮罩移除；能夠使用常用的低成本水溶性材料之能力；及提供均勻塗佈，以用於在雷射加電漿晶粒分割製程中在電漿蝕刻處理期間保護金屬凸塊/立柱結構之能力。本文所述之方法亦可適用於需要進行微米及次微米數量級的均勻塗佈的其他半導體製程。
在實施例中，在雷射加電漿晶粒分割製程之情形下，在例如在300毫米之晶圓上之約30微米至50微米的銅互連凸塊及高度約50微米的銅立柱上提供均勻的遮罩塗層。在一實施例中，對於約為30微米至40微米之塗層厚度，所達到的均勻性約為+/-10%(甚至超出構形)，該均勻性亦可藉由改變遮罩材料、化學配方，及在可能之情況下改變溫度來縮小。在一個實施例中，用於形成均勻遮罩之塗層材料具 有水溶性，且不具有感光性。在特定實施例中，使用基於聚乙烯醇(PVA)之材料(例如，具有固體含量之材料)，該材料所具有之黏度約處於100s至1000s厘泊之範圍內。在一個實施例中，對於具有額外50微米之凸塊高度之約50微米之晶圓，在雷射加電漿分割製程中使用約20微米之均勻塗層。在另一實施例中，對於具有額外50微米之凸塊高度之約500微米之晶圓，在雷射加電漿切割製程中使用約35微米之均勻塗層。然而，在後者之情況下，可使用厚度約達150微米之均勻塗層。在實施例中，每約20-30微米之蝕刻矽消耗約1微米之均勻遮罩塗層。在實施例中，在雷射製程與蝕刻製程之間的可選灰消耗約7-8微米之均勻遮罩塗層。
請參看第4E圖至4G圖，圖示了切割製程之蝕刻部分。為方便起見，再次繪示遮罩402及晶圓404，但不圖示凸塊及立柱。相反，在第4E圖中強調的是介入街道407，該等街道在每一積體電路406之間形成。然而，應理解，下文之描述中仍設想到凸塊/立柱499及均勻遮罩塗層495。
在實施例中，半導體晶圓或基板404由材料所組成，該材料適於經受製造製程，且半導體處理層可適合地安置在該材料之上。舉例而言，在一個實施例中，半導體晶圓或基板404由基於IV族之材料所組成，該材料諸如但不限於晶體矽、鍺或矽/鍺。在特定實施例中，提供半導體晶圓404包括提供單晶矽基板。在特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板404由HI-V材料組成，諸如(例如)在發光二極體(LEDs)之製造中使用 的HI-V材料基板。
在實施例中，在半導體晶圓或基板404上或中安置有作為積體電路406之一部分的半導體裝置之陣列。此類半導體裝置之實例包括但不限於製造在矽基板中並封裝在介電層中之記憶體裝置或互補金屬氧化物半導體(CMOS)電晶體。複數個金屬互連可在該等裝置或電晶體之上，及在周圍的介電層中形成，並可用於電性耦接該等裝置或電晶體以形成積體電路406。組成街道407之材料可與用於形成積體電路406之彼等材料類似或相同。舉例而言，街道407可由介電材料層、半導體材料層，及金屬化材料組成。在一個實施例中，街道407中之一或更多者包括類似於積體電路406之實際裝置之測試裝置。
請參看流程圖300之操作步驟304，及相應的第4F圖，利用雷射劃割製程圖案化遮罩402以提供包括間隙410之已圖案化遮罩408，從而曝露積體電路406之間的半導體晶圓或基板404區域。因而，使用雷射劃割製程以移除最初形成於積體電路406之間的街道407之材料。根據本發明之實施例，利用基於飛秒之雷射劃割製程圖案化遮罩402之操作包括形成溝槽412，該等溝槽部分形成於積體電路406之間的半導體晶圓404之區域內，如第4F圖中所繪示。
在實施例中，利用雷射劃割製程圖案化遮罩406之操作包括使用雷射，該雷射具有處於飛秒範圍內之脈寬。特定而言，可使用波長處於可見光譜加紫外線(UV)及紅外線(IR)範圍(總稱為寬頻帶光譜)內之雷射以提供基於飛秒之雷射， 即脈寬在飛秒(10-15秒)數量級之雷射。在一個實施例中，切除並非，或基本上並非依波長而定，因此，切除適合於複合薄膜，該等薄膜諸如遮罩402之薄膜、街道407之薄膜，及在可能之情況下的半導體晶圓或基板404之一部分之薄膜。
第5圖圖示根據本發明之實施例使用處於飛秒範圍內之雷射脈衝的效應與使用較長頻率之效應的對比。請參看第5圖，藉由使用脈寬處於飛秒範圍內之雷射，與使用較長之脈寬(例如，通孔500B經皮秒處理之後得到損傷502B，及通孔500A經毫微秒處理之後得到顯著損傷502A)相比，熱損傷問題得以減緩或消除(例如，通孔500C經飛秒處理之後損傷最小化至無損傷502C)。在通孔500C之形成期間，損傷之消除或減緩可歸因於沒有低能回耦(看到基於皮秒之雷射切除具有低能回耦)或熱平衡(看到基於毫微秒之雷射切除具有熱平衡)，如第5圖中所繪示。
諸如脈寬之雷射參數之選擇對開發成功的雷射劃割及切割製程而言可能至關重要，該製程使卷屑、微裂及分層程度降至最低，以便實現清潔的雷射劃割切口。雷射劃割切口越清潔，可在最終晶粒分割時執行的蝕刻製程便可更平滑。在半導體裝置晶圓中通常安置有具有不同材料類型(例如，導體、絕緣體、半導體)及厚度之眾多功能層。此類材料可包括但不限於諸如聚合物之有機材料、金屬，或諸如二氧化矽及氮化矽之無機介電質。
安置在晶圓或基板上之個別積體電路之間的街道可包括與該等積體電路自身類似或相同之層。舉例而言，第6 圖圖示根據本發明之實施例可用在半導體晶圓或基板之街道區域中的材料堆疊之橫截面視圖。
請參看第6圖，街道區域600包括矽基板之頂部部分602、第一二氧化矽層604、第一蝕刻終止層606、第一低介電常數介電層608(例如，具有介電常數，該介電常數低於二氧化矽之介電常數4.0)、第二蝕刻終止層610、第二低介電常數介電層612、第三蝕刻終止層614、無摻雜二氧化矽玻璃(undoped silica glass；USG)層616、第二二氧化矽層618，及旋塗式遮罩層620，該等層具有所繪示之相對厚度。銅金屬化材料622安置在第一蝕刻終止層606與第三蝕刻終止層614之間，並穿過第二蝕刻終止層610。在特定實施例中，第一蝕刻終止層606、第二蝕刻終止層610及第三蝕刻終止層614由氮化矽所組成，而低介電常數介電層608及低介電常數介電層612則由摻雜碳的氧化矽材料所組成。
在習知之雷射輻射(諸如，基於毫微秒或基於皮秒之雷射輻射)下，街道600之材料在光學吸收及切除機制方面之特性完全不同。舉例而言，諸如二氧化矽之介電層在正常條件下對於所有市售雷射波長而言基本上為透明。相比而言，金屬、有機物(例如，低介電常數材料)及矽可極易於耦合光子，尤其是在回應於基於毫微秒或基於皮秒之雷射輻射的情況下耦合光子。舉例而言，第7圖包括根據本發明之實施例之吸收係數圖，該吸收係數作為晶體矽(c-Si，702)、銅(Cu，704)、晶體二氧化矽(c-SiO2，706)，及非晶二氧化矽(a-SiO2，708)之光子能的函數。第8圖係方程式800， 該方程式顯示給定雷射之雷射強度作為雷射脈衝能、雷射脈寬，及雷射束半徑之函數的關係。
在實施例中，使用方程式800及吸收係數圖700，可選擇用於基於飛秒雷射之製程之參數，以對無機介電質及有機介電質、金屬，及半導體具有基本上共同之切除效應，即使該等材料之一般能量吸收特性在某些條件下可能差異很大。舉例而言，二氧化矽之吸收性為非線性，但在適當之雷射切除參數下，該吸收性可能與有機介電質、半導體及金屬之吸收性更為一致。在一個此種實施例中，使用高強度及短脈寬的基於飛秒之雷射製程以切除層堆疊，該層堆疊包括二氧化矽層及有機介電質、半導體或金屬中之一或更多者。在特定實施例中，在基於飛秒之雷射輻射製程中使用約小於或約等於400飛秒之脈衝以移除遮罩、街道，及矽基板之一部分。
相比而言，如果選擇非最佳雷射參數，在涉及無機介電質、有機介電質、半導體，或金屬中之兩者或更多者的堆疊結構中，雷射切除製程可導致分層問題。舉例而言，一雷射貫穿高帶隙能量介電質(諸如，具有約9eV帶隙之二氧化矽)，而無可量測之吸收。然而，下層的金屬層或矽層則可能吸收雷射能，從而導致該金屬層或矽層之顯著汽化。該汽化可產生高壓以抬起上層二氧化矽介電層，並有可能導致嚴重的層間分層及微裂。在實施例中，儘管基於皮秒之雷射輻射製程導致複雜材料堆疊中發生微裂及分層，但基於飛秒之雷射輻射製程已經證實不會導致相同材料堆疊發生微裂或 分層。
為了能夠直接切除介電層，可能需要藉由具有強吸收性之光子而發生介電材料之遊離化，以便使該等材料與導電材料具有類似之特性。此吸收可阻隔多數雷射能，以免雷射能在最終切除介電層之前穿透至下層矽層或金屬層。在實施例中，當雷射強度高至足以起動無機介電材料中之光子遊離化及衝擊遊離化時，該等無機介電質之遊離化是可行的。
根據本發明之實施例，適合之基於飛秒之雷射製程之特性在於峰值強度(輻射照度)通常導致各種材料中之非線性互動。在一個此種實施例中，飛秒雷射源具有約處於10飛秒至500飛秒範圍內之脈寬，但較佳之脈寬處於100飛秒至400飛秒範圍內。在一個實施例中，飛秒雷射源具有約處於1570奈米至200奈米範圍內之波長，但較佳之波長處於540奈米至250奈米範圍內。在一個實施例中，雷射及相應之光系統在工作表面提供約處於3微米至15微米範圍內之焦點，但較佳之焦點約處於5微米至10微米範圍內。
位於工作表面處之空間射束輪廓可為單模(高斯)或具有成型頂帽型輪廓。在實施例中，雷射源具有約處於約處於200kHz至10MHz範圍內之脈波重複率，但較佳之脈波重複率約處於500kHz至5MHz範圍內。在實施例中，雷射源在工作表面輸送約處於0.5uJ至100uJ範圍內之脈衝能，但較佳之脈衝能約處於1uJ至5uJ範圍內。在實施例中，雷射劃割製程以約處於500毫米/秒至5米/秒範圍內之速度沿工作件執行，但較佳之速度約處於600毫米/秒至2米/秒範圍內。
劃割製程可僅以執行一遍，或執行多遍，但在實施例中，較佳執行1-2遍。在一個實施例中，在工作件內之劃割深度約處於5微米至50微米範圍內，較佳之深度約處於10微米至20微米範圍內。可按給定脈波重複率以單脈衝串或脈衝猝發串應用雷射。在實施例中，所產生之雷射束截口寬度約處於2微米至15微米範圍內，但在矽晶圓劃割/切割中較佳之截口寬度約處於6微米至10微米範圍內，該等寬度在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，諸如提供高雷射強度，該強度足以實現無機介電質(例如，二氧化矽)之遊離化並在直接切除無機介電質之前將由下層損傷導致的分層及剝離程度降至最低。此外，可選擇參數以提供具有精確可控之切除寬度(例如，截口寬度)及深度之有意義的工業應用製程產量。如上所述，與基於皮秒及基於毫微秒之雷射切除製程相比，基於飛秒之雷射更適合於提供該等優勢。然而，即使在基於飛秒之雷射切除光譜中，某些波長可提供優於其他波長之效能。舉例而言，在一個實施例中，基於飛秒且具有接近紫外線或處於紫外線範圍內之波長之雷射製程與基於飛秒且具有接近紅外線或處於紅外線範圍內之波長之雷射製程相比，提供更清潔之切除製程。在此特定實施例中，適合於半導體晶圓或基板劃割之基於飛秒之雷射製程係基於具有約小於或約等於540奈米之波長之雷射。在此特定實施例中，使用具有約小於或約等於540奈米之波長之雷射的脈衝，該等脈衝約小於或約等於400飛秒。然而，在替代實施 例中，使用雙雷射波長(例如，紅外線雷射與紫外線雷射之組合)。
請參看流程圖300之操作步驟306，及相應的第4G圖，經由已圖案化遮罩408中之間隙410來蝕刻半導體晶圓404，以分割積體電路406。根據本發明之實施例，蝕刻半導體晶圓404之操作包括蝕刻利用基於飛秒之雷射劃割製程而形成之溝槽412，以最終蝕刻完全貫穿半導體晶圓404，如第4G圖中所繪示。
在實施例中，蝕刻半導體晶圓404之操作包括使用電漿蝕刻製程。在一個實施例中，使用透矽通孔類蝕刻製程。舉例而言，在特定實施例中，對半導體晶圓404之材料的蝕刻速率大於25微米每分鐘。可在晶粒分割製程之電漿蝕刻部分中使用超高密度電漿源。適合於執行此種電漿蝕刻製程之處理腔室實例為Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市之應用材料公司。Applied Centura® SilviaTM蝕刻系統結合電容式及電感式射頻耦合，從而提供比僅使用電容式耦合，甚至比利用由磁力增強所提供之改良更為獨立的離子密度及離子能控制。此組合賦能離子密度與離子能之有效解耦，以便達到相對較高密度的電漿，且該電漿即使在極低壓力下亦不具有可能具有損傷性的高直流偏壓位準。此特徵使製程視窗格外寬。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室。在示例性實施例中，使用深層矽蝕刻以蝕刻單晶體矽基板或晶圓404，所用之蝕刻速率比習知之矽蝕刻速率之高約40%，同時保持基本上精確 的輪廓控制及幾乎無扇形之側壁。在特定實施例中，使用透矽通孔類蝕刻製程。該蝕刻製程基於由反應氣體所產生之電漿，該反應氣體一般為基於氟的氣體，諸如SF6、C4F8、CHF3、XeF2，或任何其他能夠以相對較快之蝕刻速率蝕刻矽的反應物氣體。在實施例中，在分割製程之後移除遮罩層408，如第4G圖中所繪示。
由此，請再次參看流程圖300及第4A圖至第4F圖，可藉由初始雷射切除穿過遮罩層、穿過晶圓街道(包括金屬化材料)，及部分進入矽基板來執行晶圓切割。可選擇處於飛秒範圍內之雷射脈寬。然後，可藉由後續之透矽深層電漿蝕刻來完成晶粒分割。根據本發明之實施例用於切割之材料堆疊的特定實例在下文結合第9A-9D圖而描述。
請參看第9圖A，用於混合式雷射切除及電漿蝕刻切割之材料堆疊包括遮罩層902、裝置層904，及基板906。遮罩層、裝置層，及基板安置在晶粒黏著薄膜908之上，該薄膜黏貼在襯帶910上。在實施例中，遮罩層902為旋塗遮罩層，諸如上文中結合遮罩402描述之旋塗層。裝置層904包括無機介電層(諸如，二氧化矽)，該層安置在一或更多個金屬層(諸如，銅層)及一或更多個低介電常數介電層(諸如，摻雜碳之氧化物層)之上。裝置層904亦包括排列在積體電路之間的街道，該等街道包括與積體電路相同或類似之層。基板906為塊狀單晶體矽基板。
在實施例中，在將塊狀單晶體矽基板906黏貼至晶粒黏著薄膜908之前，自背側使該矽基板薄化。可藉由背側 研磨製程來執行此薄化操作。在一個實施例中，塊狀單晶體矽基板906經薄化至厚度約處於50-100微米範圍內。須注意，在實施例中，在雷射切除及電漿蝕刻切割製程之前執行此薄化操作很重要。在實施例中，旋塗遮罩層902係厚度約為20-150微米之層，且裝置層904之厚度約處於2-3微米範圍內。在實施例中，晶粒黏著薄膜908(或能夠將經薄化或較薄之晶圓或基板黏合至襯帶910之任何適合的替代)之厚度約為20微米。
請參看第9B圖，利用基於飛秒之雷射劃割製程912來圖案化遮罩902、裝置層904，及基板906之一部分，以在基板906中形成溝槽914。請參看第9C圖，使用透矽深層電漿蝕刻製程916以使溝槽914向下延伸至晶粒黏著薄膜908，從而曝露晶粒黏著薄膜908之頂部部分，並分割矽基板906。在透矽深層電漿蝕刻製程916期間，由旋塗遮罩層902保護裝置層904。
請參看第9D圖，分割製程可進一步包括圖案化晶粒黏著薄膜908，從而曝露襯帶910之頂部部分，並分割晶粒黏著薄膜908。在實施例中，藉由雷射製程或蝕刻製程來分割晶粒黏著薄膜。更多實施例可包括隨後自襯帶910移除基板906之經分割部分(例如，分割為單個積體電路)。在一個實施例中，經分割晶粒黏著薄膜908殘留在基板906之經分割部分的背側上。其他實施例可包括自裝置層904移除旋塗遮罩層902。在替代實施例中，在基板906比約50微米還薄之情況下，使用雷射切除製程912完全分割基板906，無需使用 額外的電漿製程。
在分割晶粒黏著薄膜908之後，在實施例中，自裝置層904移除遮蔽層902。在實施例中，自襯帶910移除經分割積體電路以便封裝。在一個此種實施例中，已圖案化之晶粒黏著薄膜908殘留在每一積體電路之背側上，並包括在最終封裝之中。然而，在另一實施例中，已圖案化之晶粒黏著薄膜908在分割製程期間或在分割製程之後被移除。
請再次參看第4A圖至第4F圖，可藉由寬度約為10微米或更小之街道407來分離該等複數個積體電路406。至少部分歸因於嚴格的雷射輪廓控制對基於飛秒之雷射劃割方法之使用可使積體電路佈置達到此緊湊程度。舉例而言，第10圖圖示根據本發明之實施例在半導體晶圓或基板上藉由使用更窄之街道所達到的緊湊與使用可限定至最小寬度的習知切割所達到的緊致之對比。
請參看第10圖，與使用可限定至最小寬度(例如，在佈置1000中之寬度約為70微米或更大)的習知切割相比，在半導體晶圓上使用更窄之街道(例如，在佈置1002中之寬度約為10微米或更小)達到緊湊。然而，將理解，即使基於飛秒之雷射劃割製程能夠將街道寬度減少至小於10微米，亦並非永遠需要如此。舉例而言，一些應用可能需要街道寬度至少為40微米，以便在分離該等積體電路之該等街道中製造虛設裝置或測試裝置。
請再次參看第4A圖至第4F圖，可採用非限制性佈置在半導體晶圓或基板404上排列該等複數個積體電路 406。舉例而言，第11圖圖示自由形式之積體電路排列，該排列允許更緊密之充填。與網格對準方法相比，根據本發明之實施例之更緊密的充填可使每一晶圓容納更多晶粒。請參看第11圖，與網格對準方法(例如，在半導體晶圓或基板1100上之限制性佈置)相比，自由形式之佈置(例如，在半導體晶圓或基板1102上之非限制性佈置)允許更緊密之充填，並由此使每一晶圓上容納更多晶粒。在實施例中，雷射切除及電漿蝕刻分割製程之速度不根據晶粒尺寸、佈置或街道數量而定。
單個製程工具可經配置以執行混合式雷射切除及電漿蝕刻分割製程中之眾多或全部操作。舉例而言，第12圖圖示根據本發明之實施例用於晶圓或基板之雷射及電漿切割的工具佈置之方塊圖。
請參看第12圖，製程工具1200包括工廠介面1202(FI)，該介面耦接有複數個裝載鎖1204。叢集工具1206與該工廠介面1202耦接。叢集工具1206包括一或更多個電漿蝕刻腔室，諸如，電漿蝕刻腔室1208。雷射劃割設備1210亦耦接至工廠介面1202。該製程工具1200之總佔地面積在一個實施例中可為約3500毫米(3.5米)乘以約3800毫米(3.8米)，如第12圖中所繪示。
在實施例中，雷射劃割設備1210容納基於飛秒雷射。基於飛秒之雷射適合於執行混合式雷射及蝕刻分割製程中之雷射切除部分，諸如上文所述之雷射切除製程。在一個實施例中，雷射劃割設備1200中亦包括可移動平臺，該可移 動平臺經配置以用於相對於基於飛秒之雷射而移動晶圓或基板(或晶圓或基板之載體)。在特定實施例中，基於飛秒之雷射亦可移動。雷射劃割設備1210之總佔地面積在一個實施例中可為約2240毫米乘以約1270毫米，如第12圖中所繪示。
在實施例中，一或更多個電漿蝕刻腔室1208經配置以用於經由已圖案化遮罩中之間隙蝕刻晶圓或基板，以分割複數個積體電路。在一個此種實施例中，該一或更多個電漿蝕刻腔室1208經配置以執行深層矽蝕刻製程。在特定實施例中，該一或更多個電漿蝕刻腔室1208為Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。蝕刻腔室可經專門設計以用於深層矽蝕刻，該蝕刻用於產生分割積體電路，該等積體電路被容納在單晶體矽基板或晶圓之上或之中。在實施例中，電漿蝕刻腔室1208中包括高密度電漿源以促進達到較高的矽蝕刻速率。在實施例中，製程工具1200之叢集工具1206部分中包括一個以上蝕刻腔室，以賦能分割或切割製程的較高之製造產量。
工廠介面1202可為適合之大氣埠，該埠在外側製造設施與雷射劃割設備1210及叢集工具1206之間連接彼此。工廠介面1202可包括具有手臂或刀刃之機器人以用於將晶圓(或晶圓之載體)自儲存單元(諸如前開口式統一集盒)轉移至叢集工具1206及/或雷射劃割設備1210內。
叢集工具1206可包括適合於執行分割方法中之功能的其他腔室。舉例而言，在一個實施例中包括沉積室1212以替代額外之蝕刻腔室。沉積室1212可經配置以用於在晶圓 或基板之雷射劃割之前，在該晶圓或基板之裝置層上，例如藉由均勻旋塗製程來進行遮罩沉積。在一個此種實施例中，沉積室1212適合於沉積等形性因數在約10%以內的均勻層。在另一實施例中包括潤濕/乾燥站1214以替代額外之蝕刻腔室。該潤濕/乾燥站可適合於在基板或晶圓之雷射劃割及電漿蝕刻分割製程之後清潔殘留物及碎片，或移除遮罩。在實施例中，製程工具1200中亦包括一量測站作為元件。
本發明之實施例可作為電腦程式產品或軟體而提供，該電腦程式產品或軟體可包括機器可讀媒體，該媒體上儲存有指令，該電腦程式產品或軟體可用於程式化電腦系統(或其他電子裝置)以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與結合第12圖描述之製程工具1200耦接。機器可讀媒體包括任何以機器(例如，電腦)可讀取之形式儲存或傳輸資訊之機制。舉例而言，機器可讀(例如，電腦可讀)媒體包括機器(例如，電腦)可讀儲存媒體(例如，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置等)、機器(例如，電腦)可讀傳輸媒體(電信號、光信號、聲頻信號或其他形式之傳播信號(例如，紅外線信號、數位信號等))等。
第13圖圖示電腦系統1300之示例形式之機器的圖解表示，可在該電腦系統中執行指令集以用於使該機器執行本文所述之方法中之任一或更多者。在替代實施例中，該機器可在區域網路(LAN)、內部網路、外部網路，或網際網路中連接(例如，經網路連接)至其他機器。該機器可作為主從 式網路環境中之伺服器或客戶端機器操作，或作為同級間(或分散式)網路環境中之同級機器操作。該機器可為個人電腦(PC)、平板個人電腦、機上盒(STB)、個人數位助理(PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能夠執行指令集(順序或其他)之機器，該指令集指定將由該機器所採取之操作。此外，雖然僅圖示單個機器，但術語「機器」應亦被視作包括任何機器(例如，電腦)集合，該等機器單獨或共同執行一個(或多個)指令集以執行本文所述之方法中任一或更多者。
示例性電腦系統1300包括處理器1302、主記憶體1304(例如，唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)之動態隨機讀取記憶體(DRAM)，等)、靜態記憶體1306(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)，等)，及輔助記憶體1318(例如，資料儲存裝置)，上述各者經由匯流排1330而與彼此通訊。
處理器1302代表一或更多個通用處理裝置，諸如，微處理器、中央處理單元，或類似物。更特定而言，處理器1302可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、實施其他指令集之處理器，或實施指令集組合之處理器。處理器1302亦可為一或更多個專用處理裝置，諸如，特定應用積體電路(ASIC)、現場可程式閘極陣列(FPGA)、數位信號處理器(DSP)、網路處理器，或類似物。處理器1302經配置以執行處理邏輯1326，該邏輯用於執行本文所述之操作步驟。
電腦系統1300可進一步包括網路介面裝置1308。電腦系統1300亦可包括視訊顯示單元1310(例如，液晶顯示器(LCD)、發光二極體顯示器(LED)，或陰極射線管(CRT))、文數字輸入裝置1312(例如，鍵盤)、遊標控制裝置1314(例如，滑鼠)，及信號產生裝置1316(例如，揚聲器)。
輔助記憶體1318可包括機器可存取之儲存媒體(或更特定而言，電腦可讀儲存媒體)1331，該媒體上儲存有一或更多個指令集(例如，軟體1322)，該一或更多個指令集具體實現本文所述之方法或功能中之任一或更多者。軟體1322亦可完全或至少部分位元於主記憶體1304內，及/或在由電腦系統1300執行該軟體期間位於處理器1302內。該主記憶體1304及該處理器1302亦組成機器可讀儲存媒體。軟體1322可經由網路介面裝置1308而在網路1320上被進一步傳輸或接收。
儘管機器可存取儲存媒體1331在示例性實施例中顯示為單個媒體，但術語「機器可讀儲存媒體」應被視作包括儲存一或更多個指令集之單個媒體或多個媒體(例如，集中式或分散式資料庫，及/或關連之快取記憶體及伺服器)。術語「機器可讀儲存媒體」亦應被視作包括任何能夠儲存或編碼一指令集之媒體，該指令集由該機器執行，並使該機器執行本發明之方法中之任一或更多者。術語「機器可讀儲存媒體」應被相應地視作包括但不限定於固態記憶體、光學媒體及磁性媒體。
根據本發明之實施例，機器可存取儲存媒體上儲存 有指令，該等指令可使資料處理系統執行具有複數個具有凸塊或立柱之積體電路之半導體晶圓的切割方法。該方法包括在半導體晶圓上均勻地旋塗遮罩，該遮罩由覆蓋及保護該等積體電路之層所組成。然後，利用雷射劃割製程圖案化該遮罩，以提供含有間隙之已圖案化遮罩。曝露該等積體電路之間的半導體晶圓之區域。然後，經由已圖案化遮罩中之間隙蝕刻半導體晶圓，以分割該等積體電路。
由此，本文揭示了使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽。
499‧‧‧凸塊或立柱
490‧‧‧遮罩形成材料
498‧‧‧真空晶圓卡盤
480‧‧‧順時針
481‧‧‧反時針
404‧‧‧半導體晶圓

Claims (20)

  1. 一種切割一半導體晶圓之方法，該半導體晶圓包含複數個積體電路，該等積體電路具有凸塊或立柱，該方法包含以下步驟：在該半導體晶圓上均勻地旋塗一遮罩，該遮罩包含覆蓋及保護該等積體電路之一層，該等積體電路具有該等凸塊或立柱；利用一雷射劃割製程圖案化該遮罩，以提供具有間隙之一已圖案化遮罩，從而曝露該等積體電路之間的該半導體晶圓之區域；及經由該已圖案化遮罩中之該等間隙蝕刻該半導體晶圓，以分割該等積體電路。
  2. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：施配該遮罩之一材料時按一順時針方向旋塗，隨後，按一反時針方向旋塗。
  3. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下 步驟：施配該遮罩之一材料時按一反時針方向旋塗，隨後，按一順時針方向旋塗。
  4. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟在圓形凸塊或立柱周圍提供一均勻塗層。
  5. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：在該等凸塊或立柱上形成一無氣泡塗層。
  6. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：形成該遮罩至一厚度，該厚度約處於30微米至40微米範圍內，且該厚度具有一約為+/-10%之均勻性。
  7. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：施配一具有水溶性及非感光性之材料。
  8. 如請求項7所述之方法，其中該具有水溶性及非感光性之材料包含一材料，該材料選自由一基於聚乙烯醇(PVA)之材料組成的群集，該材料具有一黏度，該黏度約處於100s至1000s厘泊範圍內。
  9. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：形成該遮罩至一厚度，該厚度約為20微米，且其中該半導體晶圓具有一厚度，該厚度約為50微米，且該等凸塊或立柱具有一高度，該高度約為50微米。
  10. 如請求項1所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟包含以下步驟：形成該遮罩至一厚度，該厚度約處於35-150微米範圍內，且其中該半導體晶圓具有一厚度，該厚度約為500微米，且該等凸塊或立柱具有一高度，該高度約為50微米。
  11. 如請求項1所述之方法，該方法進一步包含以下步驟：在該雷射劃割製程之後，及在蝕刻該半導體晶圓之前，執行一灰化製程，其中該灰化製程消耗該遮罩約7-8微米之厚度。
  12. 一種用於切割一半導體晶圓之系統，該半導體晶圓包含複數個積體電路，該系統包含：一工廠介面；一雷射劃割設備，與該工廠介面耦接；一電漿蝕刻腔室，與該工廠介面耦接；及一沉積室，與該工廠介面耦接，該沉積室用於在一半導體晶圓之上均勻地旋塗一遮罩。
  13. 如請求項12所述之系統，其中該沉積室包含一可旋轉卡盤。
  14. 如請求項13所述之系統，其中該可旋轉卡盤用於在該半導體晶圓之上施配該遮罩之一材料時按一順時針方向旋塗，隨後，按一反時針方向旋塗。
  15. 如請求項13所述之系統，其中該可旋轉卡盤用於在該半導體晶圓之上施配該遮罩之一材料時按一反時針方向旋塗，隨後，按一順時針方向旋塗。
  16. 一種切割一半導體晶圓之方法，該半導體晶圓包含複數個積體電路，該方法包含以下步驟：在一矽基板上均勻地旋塗一遮罩，該遮罩包含覆蓋及保護積體電路之一層，該等積體電路安置在該矽基板上，該等積體電路包含金屬凸塊或立柱，該等凸塊或立柱安置在一低介電常數材料層上；利用一雷射劃割製程圖案化該遮罩及該低介電常數材料層，以曝露該等積體電路之間的該矽基板之區域；經由該等曝露區域蝕刻該矽基板，以形成經分割積體電路。
  17. 如請求項16所述之方法，其中在該矽基板之上均勻地旋塗該遮罩之步驟包含以下步驟：在施配該遮罩之一材料時按一順時針方向旋塗，隨後，按一反時針方向旋塗。
  18. 如請求項16所述之方法，其中在該矽基板之上均勻地旋塗該遮罩之步驟包含以下步驟：在施配該遮罩之一材料時按一反時針方向旋塗，隨後，按一順時針方向旋塗。
  19. 如請求項16所述之方法，其中在該半導體晶圓之上均勻地旋塗該遮罩之步驟在圓形金屬凸塊或立柱周圍提供一均勻塗層。
  20. 如請求項16所述之方法，該方法進一步包含以下步驟：在該雷射劃割製程之後且在蝕刻該矽基板之前，執行一灰化製程，其中，該灰化製程消耗該遮罩約7-8微米之厚度。
TW102122393A 2012-07-10 2013-06-24 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽 TW201403698A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261669870P 2012-07-10 2012-07-10
US13/917,366 US9048309B2 (en) 2012-07-10 2013-06-13 Uniform masking for wafer dicing using laser and plasma etch

Publications (1)

Publication Number Publication Date
TW201403698A true TW201403698A (zh) 2014-01-16

Family

ID=49914325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122393A TW201403698A (zh) 2012-07-10 2013-06-24 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽

Country Status (6)

Country Link
US (1) US9048309B2 (zh)
JP (1) JP2015531994A (zh)
KR (3) KR20210083388A (zh)
CN (1) CN104395988A (zh)
TW (1) TW201403698A (zh)
WO (1) WO2014011373A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049468A (ko) * 2017-10-31 2019-05-09 가부시기가이샤 디스코 피가공물의 가공 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
WO2014159464A1 (en) * 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8932939B1 (en) * 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9793129B2 (en) * 2015-05-20 2017-10-17 Infineon Technologies Ag Segmented edge protection shield
WO2017105520A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
DE102017213181A1 (de) * 2017-07-31 2019-01-31 Carl Zeiss Smt Gmbh Optische Anordnung für EUV-Strahlung mit einer Abschirmung zum Schutz vor der Ätzwirkung eines Plasmas
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
CN110408283A (zh) * 2019-07-08 2019-11-05 深圳泰研半导体装备有限公司 一种等离子切割晶圆用的保护溶液及其在加工晶圆中的应用方法
JP6775174B2 (ja) * 2019-10-11 2020-10-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS538634A (en) * 1976-07-14 1978-01-26 Nippon Electric Co Coating liquid for laser scriber
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH0985155A (ja) * 1995-09-28 1997-03-31 Nippon Precision Circuits Kk スピンコート装置およびスピンコート方法
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US5981143A (en) * 1997-11-26 1999-11-09 Trw Inc. Chemically treated photoresist for withstanding ion bombarded processing
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
JP2001196285A (ja) * 2000-01-06 2001-07-19 Nippon Telegr & Teleph Corp <Ntt> レジスト類塗布機
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2005229067A (ja) 2004-02-16 2005-08-25 Sharp Corp 基板の製造方法および基板
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US20060000493A1 (en) * 2004-06-30 2006-01-05 Steger Richard M Chemical-mechanical post-etch removal of photoresist in polymer memory fabrication
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
CN101036422B (zh) * 2004-10-01 2010-04-14 东丽株式会社 长条薄膜电路基板、其制造方法及其制造装置
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US8587124B2 (en) * 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009123881A (ja) * 2007-11-14 2009-06-04 Hitachi Chem Co Ltd ウェハーの保護層用樹脂組成物及びダイシング方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
US20090255911A1 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
CN101676772A (zh) * 2008-09-19 2010-03-24 北京京东方光电科技有限公司 液晶显示器及其背光模组
JP2010099733A (ja) * 2008-10-27 2010-05-06 Disco Abrasive Syst Ltd レーザ加工装置
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5218238B2 (ja) * 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20120196444A1 (en) * 2009-08-11 2012-08-02 New South Innovations Pty Limited Method for the selective delivery of material to a substrate
JP2011124290A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置の製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR20120023258A (ko) 2010-09-01 2012-03-13 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
US8835301B2 (en) * 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049468A (ko) * 2017-10-31 2019-05-09 가부시기가이샤 디스코 피가공물의 가공 방법
TWI775973B (zh) * 2017-10-31 2022-09-01 日商迪思科股份有限公司 工件加工方法
KR102644401B1 (ko) 2017-10-31 2024-03-06 가부시기가이샤 디스코 피가공물의 가공 방법

Also Published As

Publication number Publication date
JP2015531994A (ja) 2015-11-05
WO2014011373A1 (en) 2014-01-16
US9048309B2 (en) 2015-06-02
US20140017879A1 (en) 2014-01-16
KR20200085947A (ko) 2020-07-15
CN104395988A (zh) 2015-03-04
KR20150029027A (ko) 2015-03-17
KR20210083388A (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
US9177864B2 (en) Method of coating water soluble mask for laser scribing and plasma etch
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
KR102149409B1 (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
JP6620091B2 (ja) マスクレスハイブリッドレーザスクライビング及びプラズマエッチングウエハダイシング処理
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
TW201405651A (zh) 運送切割晶圓的方法
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩