TWI659461B - 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割 - Google Patents

使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割 Download PDF

Info

Publication number
TWI659461B
TWI659461B TW104120529A TW104120529A TWI659461B TW I659461 B TWI659461 B TW I659461B TW 104120529 A TW104120529 A TW 104120529A TW 104120529 A TW104120529 A TW 104120529A TW I659461 B TWI659461 B TW I659461B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
mask layer
layer
front surface
integrated circuits
Prior art date
Application number
TW104120529A
Other languages
English (en)
Other versions
TW201612965A (en
Inventor
庫瑪普拉罕
類維生
伊頓貝德
庫默亞傑
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201612965A publication Critical patent/TW201612965A/zh
Application granted granted Critical
Publication of TWI659461B publication Critical patent/TWI659461B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)

Abstract

本發明描述切割半導體晶圓的方法,且在各個晶圓上具有複數個積體電路。在一實施例中,切割具有複數個積體電路之半導體晶圓的方法包括在半導體晶圓的正面塗覆黏著劑層。於該半導體晶圓的正面上層疊遮罩層,該遮罩層覆蓋並保護該等積體電路。黏著劑層使該遮罩層黏附於該半導體晶圓的正面。使用雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出該半導體晶圓介於該等積體電路之間的區域。透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以切割該等積體電路。

Description

使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻 方法之晶圓切割
本發明實施例是關於半導體處理,特別是有關切割半導體晶圓的方法,且在每個半導體晶圓上具有複數個積體電路。
在半導體晶圓處理中,積體電路是形成在由矽或其他半導體材料所構成的晶圓(亦稱為基板)上。通常使用各種材料(可為半導電性、導電性或絕緣性)所形成的層來形成積體電路。可使用各種已知製程來摻雜、沈積及蝕刻此等材料以形成積體電路。每個晶圓經處理後可形成許多個含有積體電路的個別區域(所謂的晶粒)。
在積體電路形成製程之後,接著「切割」晶圓以使個別晶粒彼此分開以進行封裝或以未封裝的形式用於更大的電路中。用於進行晶圓切割的兩種主要技術是劃線法及鋸切法。利用劃線法時,具有鑽石尖頭的劃線器沿著預先形成的劃線在晶圓表面上移動。這些劃線沿著晶粒之間的間距延伸。通常將這些間距稱為「街道」。鑽石劃線器沿著該等街道在晶圓表面中形成淺刮痕。當例如使用 滾子施加壓力時,晶圓會沿著該等劃線而分開。晶圓中的破裂作用會順著晶圓基板的晶格結構進行。劃線法可用於厚度約10密耳(mil,千分之一英寸)或更薄的晶圓。針對較厚的晶圓而言,鋸切法會是較佳的切割方法。
利用鋸切法時,以高轉速(rpm)旋轉的鑽石尖頭鋸片接觸晶圓表面並沿著該等街道鋸切該晶圓。將晶圓安置在支撐構件上(例如,安置在以膜框架緊箍住的黏性膜上),並使用鋸片重複地在垂直街道及水平街道上進行切割。使用劃線法或鋸切法的一項問題是會沿著晶粒的切割邊緣形成崩缺(chips)及鑿溝(gouges)。此外,可能形成裂紋(crack),且裂紋可能從晶粒的邊緣擴大到基板內部而使得積體電路無法運作。使用劃線法時,由於僅對方形或矩形晶粒的一側在結晶結構的方向<110>進行劃線,因此崩缺與裂紋的問題尤為明顯。因此,晶粒的另一側裂開時會產生鋸齒狀的分割線。由於崩缺與裂紋的緣故,晶圓上的晶粒之間需留有額外的間距以避免損傷積體電路,例如,使崩缺及裂紋與實際的積體電路保持一段距離。由於需要保持間距,因此無法在標準尺寸的晶圓上形成這麼多的晶粒,並浪費掉晶圓可用來製造電路的實際可用面積。使用鋸片會加劇半導體晶圓上實際可用面積的浪費情形。鋸片的刀刃約15微米厚。正因如此,為了確保鋸片在切割處周圍所造成的裂紋及其他損傷不會傷害積體電路,常需使每個晶粒的電路相隔三百微米至五百微 米。再者,於切割之後,需要確實清洗每個晶粒,藉以去除鋸切製程中所產生的顆粒及其他污染物。
亦可使用電漿切割法,但電漿切割法也有所限制。例如,阻礙實施電漿切割法的其中一個限制便可能是成本問題。用來對光阻進行圖案化的標準微影作業可能導致實施成本過高。另一個可能阻礙實施電漿切割法的限制是在沿著街道進行切割時,使用電漿處理常用的金屬(例如,銅)可能引起生產問題或產量限制。
本發明實施例包括切割半導體晶圓的方法,且在每個晶圓上具有複數個積體電路。
在一實施例中,切割包含複數個積體電路之半導體晶圓的方法包括於該半導體晶圓的正面塗覆黏著劑層。使遮罩層層疊在該半導體晶圓的正面上,該遮罩層覆蓋並保護該等積體電路。該黏著劑層將該遮罩層黏附於該半導體晶圓的正面。使用雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出該半導體晶圓介於該等積體電路之間的區域。透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化。
在另一實施例中,切割包含複數個積體電路之半導體晶圓的方法包括將黏著劑層塗覆於遮罩層。使該遮罩層層疊在該半導體晶圓的正面上,該遮罩層覆蓋並保護該等積體電路。該黏著劑層將該遮罩層黏附於該半導體晶 圓的正面。使用雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出該半導體晶圓介於該等積體電路之間的區域。透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化。
在另一實施例中,切割包含複數個積體電路之半導體晶圓的方法包括提供半導體晶圓,且在該半導體晶圓的正面上層疊有已圖案化的遮罩層,該已圖案化的遮罩層覆蓋並保護該等積體電路且具有縫隙,該等縫隙暴露出該半導體晶圓介於該等積體電路之間的區域。黏著劑層將該已圖案化的遮罩層黏附於該半導體晶圓的正面。該方法還包括透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化。
100‧‧‧晶圓
100’‧‧‧薄化的晶圓
102‧‧‧黏著劑層
104‧‧‧遮罩
106‧‧‧基板載具
108‧‧‧切割膠帶
110‧‧‧膠帶框架
112‧‧‧圖案化遮罩
114‧‧‧晶粒
200‧‧‧晶圓
200’‧‧‧薄化的晶圓
202‧‧‧黏著劑層
204‧‧‧遮罩層
206‧‧‧基板載具
208‧‧‧切割膠帶
210‧‧‧膠帶框架
212‧‧‧圖案化遮罩
214‧‧‧晶粒
300‧‧‧半導體晶圓
302‧‧‧區域
304‧‧‧街道
306‧‧‧街道
400‧‧‧遮罩
402‧‧‧縫隙
404‧‧‧縫隙
406‧‧‧區域
500‧‧‧載具
502‧‧‧背膠
504‧‧‧膠帶環/膠帶框架
506‧‧‧晶圓/基板
602‧‧‧遮罩
604‧‧‧基板/半導體晶圓
606‧‧‧積體電路
607‧‧‧街道
608‧‧‧圖案化遮罩
610‧‧‧縫隙
612‧‧‧溝槽
700A‧‧‧通孔
700B‧‧‧通孔
700C‧‧‧通孔
702A‧‧‧損傷狀態
702B‧‧‧明顯損傷狀態
702C‧‧‧減輕或消除損傷狀態
800‧‧‧街道
802‧‧‧頂部部分
804‧‧‧第一二氧化矽層
806‧‧‧第一蝕刻終止層
808‧‧‧第一低介電常數介電層
810‧‧‧第二蝕刻終止層
812‧‧‧第二低介電常數介電層
814‧‧‧第三蝕刻終止層
816‧‧‧無摻雜的矽玻璃(USG)層
818‧‧‧第二二氧化矽層
820‧‧‧層壓遮罩層
822‧‧‧銅金屬層
900‧‧‧曲線圖
902‧‧‧結晶矽之光子能量與吸收係數的曲線圖
904‧‧‧銅之光子能量與吸收係數的曲線圖
906‧‧‧結晶二氧化矽之光子能量與吸收係數的曲線圖
908‧‧‧無定形二氧化矽之光子能量與吸收係數的曲線圖
1000‧‧‧方程式
1102‧‧‧遮罩層
1104‧‧‧元件層
1106‧‧‧基板
1108‧‧‧晶粒黏貼膜
1110‧‧‧背膠
1112‧‧‧雷射劃線製程
1114‧‧‧溝槽
1116‧‧‧穿矽電漿深蝕刻製程
1200‧‧‧製程工具/系統
1202‧‧‧工廠介面
1204‧‧‧裝載鎖定腔室
1206‧‧‧群集工具
1208‧‧‧電漿蝕刻腔室
1210‧‧‧雷射劃線設備
1214‧‧‧濕式/乾式站
1300‧‧‧電腦系統
1302‧‧‧處理器
1304‧‧‧主記憶體
1306‧‧‧靜態記憶體
1308‧‧‧網路介面裝置
1310‧‧‧視訊顯示單元
1312‧‧‧文字數字輸入裝置
1314‧‧‧游標控制裝置
1316‧‧‧訊號產生裝置
1318‧‧‧輔助記憶體
1320‧‧‧網路
1322‧‧‧軟體
1326‧‧‧處理邏輯
1330‧‧‧匯流排
1332‧‧‧機器可存取之存儲媒體
第1A圖至第1I圖為根據本發明實施例圖示用於切割含有複數個積體電路之半導體晶圓的方法中各種操作步驟的剖面圖。
第2A圖至第2J圖為根據本發明另一實施例圖示用於切割含有複數個積體電路之半導體晶圓的另一種方法中各種操作步驟的剖面圖。
第3圖為根據本發明實施例圖示欲進行切割之半導體晶圓的俯視平面圖。
第4圖為根據本發明實施例圖示欲進行切割之半導體晶圓的俯視平面圖,在該半導體晶圓上形成有切割遮罩。
第5圖為根據本發明實施例圖示適合在切割製程期間用於支撐晶圓的基板載具之平面圖。
第6A圖至第6C圖圖示在根據本發明實施例進行半導體晶圓切割方法期間,含有複數個積體電路之半導體晶圓的剖面圖。
第7圖圖示根據本發明實施例使用飛秒範圍之雷射脈衝及較長脈衝時間之雷射脈衝的效果。
第8圖為根據本發明實施例圖示可用於半導體晶圓或基板之街道區域中的材料堆疊剖面圖。
第9圖為根據本發明實施例示出結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)及無定形二氧化矽(α-SiO2)之光子能量與吸收係數之間的關係圖。
第10圖是呈現指定雷射之雷射強度與雷射脈衝能量、雷射脈衝寬度及雷射束半徑間之關係的方程式。
第11A圖至第11D圖為根據本發明實施例圖示切割半導體晶圓之方法中各種操作步驟的剖面圖。
第12圖為根據本發明實施例圖示用於進行雷射及電漿切割晶圓或基板的工具佈局方塊圖。
第13圖為根據本發明實施例圖示示例性電腦系統的方塊圖。
本發明描述切割半導體晶圓的方法,且在每個晶圓上都具有複數個積體電路。在以下說明內容中,舉出諸多具體細節,例如雷射劃線法、貫穿蝕刻法及電漿蝕刻 條件及材料狀況,以供徹底了解本發明實施例。所屬技術領域中熟悉該項技藝者將理解無需遵從此等具體細節也可實施本發明實施例。在其他情況下,眾所皆知的技術方面(例如積體電路製造)則不加以詳細描述以免不必要地模糊本發明實施例。再者,應理解,圖中所示的各種實施例是做為示範說明之用且未必按比例繪製。
包含初始雷射劃線及後續電漿蝕刻的混合式晶圓或基板切割製程可用來進行晶粒單體化。雷射劃線製程可用於乾淨地去除遮罩層、有機與無機介電層及元件層。當暴露出晶圓或基板,或當晶圓或基板受到部分蝕刻時,則終止該雷射蝕刻製程。隨後可利用該切割製程的電漿蝕刻部分來蝕穿該晶圓或基板的塊體,例如貫穿塊狀單晶矽以進行晶粒或晶片單體化或切割。在文中所述的實施例中,可利用真空層疊來施用該遮罩層。
更明確言之,一或更多個實施例是關於在進行雷射劃線與電漿切割之前使用真空層疊製程來形成遮罩的方法。在此說明,雷射與電漿組合切割製程採用了遮罩,如水溶性遮罩、UV-固化遮罩或可灰化遮罩。該遮罩最終用來作為晶粒切割製程之電漿蝕刻部分期間的保護層。有數種用來在晶圓上沈積遮罩的已知方法,例如,旋塗製程、印刷製程及真空層疊製程。然而,用來形成遮罩的旋塗法與印刷法需要沈積材料(遮罩或遮罩前驅物)不能含有氣泡。另一方面,真空層疊製程仰賴使用預先製備的長形或短的聚合物化合物片。在真空層疊法中,可避免 在材料中形成氣泡。然而,在晶圓(例如,Si晶圓)正面與遮罩材料之間可能形成氣泡。不論該遮罩最終是否被移除或保留以供後續作為底部填充材料之用,在層疊期間形成的任何此種氣泡都可能造成問題。
為了解決一或更多個上述問題,文中所述實施例針對用於在進行晶粒切割製程之前於晶圓上形成遮罩的真空層疊製程提出改進方法。特定實施例提出用於在半導體晶圓上層疊一種層壓膜/遮罩的方法,膠帶框架晶圓載具組件並非直接(first)支撐著該半導體晶圓。其他特定實施例是有關用於在半導體晶圓上層疊一種層壓膜/遮罩的方法,且膠帶框架晶圓載具組件直接(first)支撐著該半導體晶圓。文中所述實施例可應用於任何尺寸的晶圓,例如用於MEM的200毫米晶圓、用於快閃記憶體與記憶體的300毫米晶圓及450毫米的未來晶圓。在示例性實施例中,層疊製程包括在進行層疊之前,先在晶圓表面上塗覆(例如,利用噴塗法來塗覆)黏著劑。塗覆黏著劑後,將層壓膜放置在晶圓上且隨後在真空環境中進行層壓。塗覆的黏著劑是用來在雷射劃線與電漿處理期間使該遮罩與晶圓之間保持接觸。
在第一態樣中,再將晶圓放置於晶圓載具上之前,先於晶圓表面上塗覆黏著劑並將遮罩層層疊在該塗有黏著劑的晶圓上。例如,第1A圖至第1I圖為根據本發明實施例圖示在切割含有複數個積體電路之半導體晶圓的方法中各種操作步驟的剖面圖。
參閱第1A圖,提供晶圓100。如第1B圖所示,隨後於晶圓100的正面上塗覆黏著劑層102。參閱第1C圖,於晶圓100的正面上真空層疊遮罩層104,並利用黏著劑層102固定遮罩層104。如第1D圖所示,可利用研磨及拋光晶圓100的背側來提供薄化的晶圓100’。參閱第1E圖,將晶圓100’與遮罩104的配對安裝在基板載具106上。如第1E圖所示,基板載具106可包括切割膠帶108,且膠帶框架110支撐該切割膠帶108。參閱第1F圖,以雷射燒蝕該遮罩104以形成圖案化遮罩112。如第1G圖所示,隨後進行電漿蝕刻步驟以切割個別晶粒114,例如個別的積體電路。參閱第1H圖,從個別晶粒114上去除圖案化遮罩112。如第1I圖所示,隨後於晶粒拾取程序中從基板載具106上取下各個晶粒114。
在第二態樣中,將該晶圓放置於晶圓載具上之後,於晶圓表面上塗覆黏著劑且於塗有黏著劑的晶圓上層疊遮罩層。例如,第2A圖至第2J圖為根據本發明另一實施例圖示用於切割含有複數個積體電路之半導體晶圓的另一種方法中各種操作步驟的剖面圖。
參閱第2A圖,提供晶圓200。如第2B圖所示,可利用研磨及拋光晶圓200的背側來提供薄化的晶圓200’。於薄化製程之後,若有使用研磨膠帶可例如利用UV固化製程來去除該研磨膠帶。參閱第2C圖,將晶圓200’安裝在基板載具206上。如第2C圖所示,基板載具206可包括切割膠帶208,且膠帶框架210支撐著切割膠 帶208。如第2D圖所示,隨後於晶圓200’的正面上塗覆黏著劑層202。如第2D圖所示,應理解到,一部分的黏著劑層202亦可能形成在部分的基板載具206上。參閱第2E圖,將遮罩層204放置在晶圓200’的正面上。參閱第2F圖,於晶圓200’的正面上真空層疊遮罩層204並利用黏著劑202固定遮罩層204。如第2F圖所示,應理解,一部分的遮罩層204亦可能黏貼於載具212。參閱第2G圖,以雷射燒蝕該遮罩204以形成圖案化遮罩212。如第2H圖所示,隨後進行電漿蝕刻步驟以切割個別晶粒214,例如個別的積體電路。參閱第2I圖,去除個別晶粒214上的圖案化遮罩212。如第2J圖所示,隨後於晶粒拾取程序中從基板載具206上取下各個晶粒214。
在實施例中,晶圓100或200可為直徑為200毫米、300毫米或450毫米的P-型或N-型摻雜矽晶圓之其中一者,但不僅限於此。
在實施例中,利用噴塗製程、滾塗製程、印壓(embossing)製程或擦塗製程來塗覆黏著劑層102或黏著劑層202。在實施例中,黏著劑層102或黏著劑層202為UV固化性黏著劑材料或水溶性黏著劑材料。應明白,雖然黏著劑層102或黏著劑層202稱為「層」,但所施用的黏著劑材料可為連續膜或是改用由黏著劑材料球或黏著劑材料珠粒所形成的不連續膜。
在實施例中,黏著劑層102或黏著劑層202為水溶性材料,該水溶性材料易於溶解在水性介質中。例 如,在一實施例中,該水溶性材料可溶解在鹼性溶液、酸性溶液或去離子水之其中一或更多種溶液中。在實施例中,當該水溶性材料暴露在加熱製程中時,例如在約攝氏50度至160度的範圍間加熱時,該水溶性材料維持其水溶性。例如,在一實施例中,該水溶性材料暴露在雷射與電漿蝕刻切割製程中所使用的腔室條件下之後,該水溶性材料仍可溶於水性溶液中。在一實施例中,該水溶性材料是例如,但不限於,由聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚伸乙亞胺(polyethylene imine)或聚環氧乙烷的材料所組成。
在另一實施例中,黏著劑層102或黏著劑層202為UV-固化材料。在實施例中,該UV固化材料具有UV光敏感性,UV光可降低該UV-固化材料至少約80%的黏性。在一此種實施例中,該UV材料為聚氯乙烯系材料或丙烯酸系材料。在實施例中,該UV-固化性黏著劑材料對約365nm的UV光敏感。在一此種實施例中,此敏感性讓使用LED光進行固化得以實現。
在其他實施例中,儘管圖中未示出,但可先將黏著劑層102或黏著劑層202施用於遮罩層,並將上方具有黏著劑材料的遮罩層真空層疊於晶圓上。在又另一些實施例中,可在黏著劑層的幫助下進行遮罩層的層疊製程而將遮罩層施用於晶圓的背面,而非施用於晶圓的正面。
在實施例中,可使用UV-固化製程、水洗製程或灰化製程來進行遮罩層的移除,以下將配合遮罩層602做更詳細的說明。
在此更廣泛地說明,習知的晶圓切割方法包括以純機械分割為基礎的鑽石鋸切法、先進行雷射劃線且隨後進行鑽石鋸切的切割法、奈秒雷射切割法或皮秒雷射切割法。對於薄晶圓或薄基板的切割(例如50微米厚的塊狀矽切割)而言,習知方法僅能製造出不良的製程品質。當從薄晶圓或基板上切下晶粒時可能需要面對的某些挑戰可能包括在不同層之間形成微裂紋或脫層、無機介電層發生崩缺、保留嚴格的切口寬度控制或精確的燒蝕深度控制。本發明實施例包括混合式雷射劃線及電漿蝕刻晶粒切割法,該方法可用來克服上述挑戰之中的一或更多個挑戰。
根據本發明實施例,雷射劃線與電漿蝕刻的組合可用來將半導體晶圓切割成獨立或單體化的積體電路。在一實施例中,使用飛秒級雷射劃線法作為實質上(若不是完全為)非熱能式製程。例如,飛秒級雷射劃線法可作用在局部(localized)而不會產生熱受損區域或所產生的熱受損區域小到可忽略不計。在實施例中,本發明方法可用來切割具有超低介電常數膜的積體電路。使用習知切割法時,可能需要降低鋸片的速度以適用於此種低介電常數膜。此外,目前在進行切割之前,經常需要薄化半導體晶圓。就此方面而言,如今在實施例中實現了利用飛秒 級雷射進行遮罩圖案化及部分晶圓劃線且隨後進行電漿蝕刻製程的組合。在實施例中,用雷射直接書寫(writing)可免除對光阻層進行微影圖案化步驟的需求,且利用極少的花費便可實現該雷射書寫製程。在一實施例中,可在電漿蝕刻環境中使用矽穿孔型蝕刻製程來完成切割製程。
因此,在本發明一態樣中,雷射劃線與電漿蝕刻的組合可用來將半導體晶圓切割成單體化的積體電路。第3圖為根據本發明實施例圖示欲進行切割之半導體晶圓的俯視平面圖。第4圖為根據本發明實施例圖示欲進行切割之半導體晶圓的俯視平面圖,在該半導體晶圓上形成有切割遮罩。
參閱第3圖,半導體晶圓300具有複數個區域302,且該複數個區域302含有積體電路。垂直街道304與水平街道306隔開該等區域302。街道304及街道306為半導體晶圓中不含積體電路的區域,且街道304及街道306是設計作為將可沿著該等街道來切割晶圓的位置。本發明的某些實施例包括使用雷射劃線技術與電漿蝕刻技術的組合來沿著街道切割溝槽而貫穿半導體晶圓,以使該等晶粒分開而成為單獨的晶片或晶粒。由於雷射劃線與電漿蝕刻製程與結晶結構的位向無關,因此,欲進行切割之半導體晶圓的結晶結構對於形成貫穿晶圓的垂直溝槽而言並不重要。
參閱第4圖,在半導體晶圓300上層疊有遮罩400。使用雷射劃線製程對該遮罩400及(可能)部分的半導體晶圓300進行圖案化以沿著街道304及街道306界定出該等位置(例如,縫隙402及縫隙404),該等街道將用來切割半導體晶圓300。遮罩400覆蓋並保護半導體晶圓300的積體電路區域。遮罩400的該等區域406配置成可在後續蝕刻製程期間使該等積體電路不會因受到蝕刻製程而劣化。因此,在該等區域406之間形成水平縫隙404及垂直縫隙402以界定出該等將會在蝕刻製程期間受到蝕刻而最終用來切開半導體晶圓300的區域。
第5圖為根據本發明實施例圖示適合在切割製程期間用於支撐晶圓的基板載具之平面圖。參閱第5圖,基板載具500包括一層背膠502,且膠帶環或膠帶框架504環繞著背膠層502。基板載具500的背膠502支撐著晶圓或基板506。在一實施例中,利用晶粒黏貼膜使晶圓或基板506附著於背膠502。在一實施例中,膠帶環或膠帶框架504是由不鏽鋼所形成。
在實施例中,切割製程可經調整而適用於系統中且該系統的尺寸設計成可接收基板載具,例如基板載具500。在一此種實施例中,系統(例如於以下更詳細描述的系統1200)可容納晶圓框架而不會影響該系統的佔地面積,否則該系統需調整尺寸以容納基板載具無法支撐的基板或晶圓。在一實施例中,此一處理系統的尺寸設計成可容納直徑300毫米的晶圓或基板。如第5圖所示,同一 個系統可容納約380毫米寬乘380毫米長的晶圓載具。然而,應明白,系統可設計成用來操作200毫米或450毫米的晶圓或基板,或更明確言之,系統可設計成用來操作200毫米或450毫米的晶圓或基板載具。
第6A圖至第6C圖圖示在根據本發明實施例進行半導體晶圓切割方法期間,含有複數個積體電路之半導體晶圓的剖面圖。
參閱第6A圖,遮罩602層疊在半導體晶圓或基板604上。遮罩602是由可覆蓋並保護形成在半導體晶圓604表面上之積體電路606的層所組成。遮罩602亦覆蓋著形成在各個積體電路606之間的中間街道607。
在實施例中,如參照第1A圖至第1I圖及第2A圖至第2J圖所述般使用黏著劑層來層疊該遮罩602。在實施例中,遮罩602為水溶性、可灰化或UV-固化的遮罩材料。應明白,同一種材料可能兼具水溶性與可灰化性或兼具UV-固化性與可灰化性。
在實施例中,在基板或晶圓604上層疊遮罩602的步驟包括層疊水溶性遮罩層。在實施例中,該水溶性遮罩層易於溶解在水性介質中。例如,在一實施例中,該水溶性遮罩層是由可溶解在鹼性溶液、酸性溶液或去離子水之其中一或更多種溶液中的材料所組成。在實施例中,當該水溶性遮罩層暴露在加熱製程中時,例如在約攝氏50度至160度的範圍間加熱時,該水溶性遮罩層維持其水溶性。例如,在一實施例中,該水溶性遮罩層暴露在 雷射與電漿蝕刻切割製程中所使用的腔室條件下之後,該水溶性遮罩層仍可溶於水性溶液中。在一實施例中,該水溶性遮罩層是例如,但不限於,由聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚伸乙亞胺或聚環氧乙烷的材料所組成。在具體實施例中,該水溶性遮罩層在水溶液中具有範圍在約每分鐘1微米至15微米間的蝕刻速度,更明確言之,具有約每分鐘1.3微米的蝕刻速度。
在另一實施例中,在基板或晶圓604上層疊遮罩602的步驟包括層疊UV-固化遮罩層。在實施例中,該遮罩層具有UV光敏感性,UV光可降低該UV-固化層至少約80%的黏性。在一此種實施例中,該UV層是由聚氯乙烯或丙烯酸系材料所組成。在實施例中,該UV-固化層是由具有黏性的一種材料或多種材料堆疊所組成,且當該(等)材料暴露於UV光時,黏性會減弱。在實施例中,該UV-固化黏膜對約365奈米的UV光敏感。在一此種實施例中,此敏感性讓使用LED光進行固化得以實現。
在實施例中,半導體晶圓或基板604是由適合承受製造製程並可在上方適當配置半導體處理層的材料所組成。例如,在一實施例中,半導體晶圓或基板604是由以IV族元素為基礎的材料所組成,該材料例如,但不限於,結晶矽、鍺或矽/鍺。在具體實施例中,提供半導體晶圓604包括提供單晶矽基板。在特定實施例中,單晶矽基板摻有雜原子。在另一實施例中,半導體晶圓或基板 604是由III族~V族材料所組成,例如,製造發光二極體(LED)中所用的III族~V族材料基板。
在實施例中,半導體晶圓或基板604上或內部配置有半導體元件陣列以作為積體電路606的一部分。此種半導體元件的實例包括,但不限於,製造在矽基板中且埋於介電層內的記憶元件或互補-金屬-氧化物-半導體(CMOS)電晶體。可在該等元件或電晶體上形成複數個金屬互連線,且該複數個金屬互連線周圍為介電層,及該複數個金屬互連線可用於電性連接該等元件或電晶體以形成積體電路606。形成該等街道607的材料可能與該些用來形成積體電路606的材料相似或相同。例如,街道607可由介電材料層、半導體材料層及金屬層所組成。在一實施例中,該等街道607之中的一或更多個街道包含測試元件,該等測試元件類似於積體電路606的實際元件。
在實施例中,於晶圓或基板604上層疊遮罩層602之後,進行遮罩電漿處理以增進遮罩的蝕刻抗性。在一此實施例,在使用如以下參照第6B圖所描述的雷射劃線製程對遮罩602進行圖案化之前,先進行該電漿處理製程。即是,在第6A圖所示製程與第6B圖所示製程之間進行該電漿處理製程。然而,在另一此種實施例中,是在使用如以下參照第6B圖所描述的雷射劃線製程對遮罩602進行圖案化之後,接著進行該電漿處理製程。即是,在第6B圖所示製程與第6C圖所示製程之間進行該電漿處理製程。然而,不論哪種情況,都在如參照第6C圖所描述 般進行基板電漿蝕刻以將晶粒單體化之前,先進行該遮罩電漿處理。
在實施例中,該遮罩電漿處理包括使遮罩602暴露於以氬氣(Ar)、氮氣(N2)或Ar與N2之組合物為基礎的電漿。在一此實施例中,該電漿源功率約在2000瓦(W)至4500瓦的範圍內,該偏壓功率約在100毫托(mTorr)至250毫托的範圍內。製程時間約在30秒至90秒的範圍內。在實施例中,由於可能使用較短的製程時間來達到遮罩硬化效果,故以較高的源功率及偏壓功率為較佳,只要該源功率/偏壓功率不會高到足以造成過強轟擊作用而導致電漿蝕刻移除該遮罩即可。
參閱第6B圖,使用雷射劃線製程對遮罩602進行圖案化以提供具有縫隙610的圖案化遮罩608,暴露出該半導體晶圓或基板604介在該等積體電路606之間的區域。如此,使用該雷射劃線製程來去除原本形成在該等積體電路606之間的街道607之材料。根據本發明實施例,使用雷射劃線製程對遮罩602進行圖案化的步驟包括形成溝槽612,該等溝槽612部分深入該半導體晶圓604介在該等積體電路606之間的區域中,如第6B圖中所示者。
在實施例中,包括使用脈衝寬度在飛秒範圍內的雷射進行雷射劃線製程(即,飛秒級雷射劃線製程)對遮罩606進行圖案化。特別是,可使用具有可見光譜加紫外線(UV)及紅外線(IR)範圍(總計為寬帶光譜)內之波長 的雷射來提供飛秒級雷射,即,具有飛秒級(10-15秒)脈衝寬度的雷射。在一實施例中,燒蝕作用(ablation)並非(或並非主要)取決於波長,故燒蝕作用適用於複合式膜層,例如適用於遮罩602的膜層、街道607的膜層及可能適用於半導體晶圓或基板604之某部分的膜層。
第7圖為根據本發明實施例圖示使用飛秒範圍及較長頻率之雷射脈衝的效果。參閱第7圖,相較於使用較長的脈衝寬度而言(例如,使用皮秒處理的通孔700B呈現損傷狀態702B,及使用奈秒處理的通孔700A呈現明顯損傷狀態702A),使用具有飛秒範圍之脈衝寬度的雷射可減輕或消除熱損傷的問題(例如,使用飛秒處理的通孔700C可使損傷減小到無損傷狀態702C)。如第7圖所示,在形成通孔700C期間,可能因缺少低的能量再耦合作用(如在皮秒級雷射燒蝕中所見般)或熱平衡(如在奈秒級雷射燒蝕中所見般)而得以減輕或消除損傷。
雷射參數的選擇(例如,脈衝寬度)是建立成功雷射劃線及切割製程的關鍵,而成功的雷射劃線及切割製程可減少崩缺、微裂紋及脫層,而可達成乾淨的雷射劃線切口。雷射劃線切口越乾淨,用來進行最終晶粒切割的蝕刻製程會越平滑順暢。在半導體元件晶圓中,通常在晶圓上會配置許多不同厚度且由不同材料種類(例如,導體、絕緣體、半導體)所形成的功能性膜層。此等材料可包括,但不限於,有機材料(例如,聚合物)、金屬或無機介電質(例如,二氧化矽及氮化矽)。
介於配置在晶圓或基板上之各個積體電路之間的街道可包含與積體電路本身相似或相同的膜層。例如,第8圖為根據本發明實施例圖示可用於半導體晶圓或基板之街道區域中的材料堆疊剖面圖。
參閱第8圖,街道區域800包括矽基板的頂部部分802、第一二氧化矽層804、第一蝕刻終止層806、第一低介電常數介電層808(例如,介電層808的介電常數小於二氧化矽的介電常數4.0)、第二蝕刻終止層810、第二低介電常數介電層812、第三蝕刻終止層814、無摻雜的矽玻璃(USG)層816、第二二氧化矽層818及層壓遮罩層820,且圖示出該等層可能的相對厚度。銅金屬層822配置在第一蝕刻終止層806與第三蝕刻終止層814之間且貫穿第二蝕刻終止層810。在具體實施例中,第一蝕刻終止層806、第二蝕刻終止層810及第三蝕刻終止層814是由氮化矽所形成,同時,低介電常數介電層808及低介電常數介電層812是由摻雜碳的氧化矽材料所形成。
在習知的雷射照射下(例如,奈秒級或皮秒級雷射照射),依據光吸收作用及燒蝕機制而定,街道800的該等材料行為表現可能相當不同。例如,在一般條件下,所有市場上可取得的雷射波長皆能實質穿透介電層(例如,二氧化矽)。相較之下,金屬、有機材料(例如,低介電常數材料)及矽極容易與光子耦合,對於奈秒級或皮秒級雷射照射的反應尤為明顯。例如,第9圖包括根據本發明實施例示出結晶矽(c-Si,902)、銅(Cu,904)、 結晶二氧化矽(c-SiO2,906)及無定形二氧化矽(α-SiO2,908)之光子能量與吸收係數的曲線圖900。第10圖是呈現指定雷射之雷射強度與雷射脈衝能量、雷射脈衝寬度及雷射束半徑間之關係的方程式1000。
在實施例中,可使用方程式1000及吸收係數的曲線圖900來選擇用於飛秒級雷射製程的參數以在無機介電質、有機介電質、金屬及半導體上得到實質常見的燒蝕效果,儘管在某些條件下此等材料的一般能量吸收特性可能大不相同。例如,二氧化矽的吸收率為非線性,且在適當的雷射燒蝕參數下,二氧化矽的吸收率可能更加符合有機介電質、半導體及金屬的吸收率。在一此種實施例中,使用高強度及短脈衝寬度的飛秒級雷射製程來燒蝕含有二氧化矽層及含有有機介電質、半導體或金屬其中一或更多層的膜層堆疊。在具體實施例中,於飛秒級雷射照射製程中使用約小於或等於400飛秒的脈衝來去除遮罩、街道及部分的矽基板。
相較之下,若選擇不適當的雷射參數時,雷射燒蝕製程可能在包含有機介電質、無機介電質、半導體或金屬之其中兩種或更多種材料的堆疊結構中造成脫層問題。例如,雷射穿透高能帶隙能量的介電質(例如,能帶隙約為9電子伏特(eV)的二氧化矽)沒有可測量到的吸收作用。然而,該雷射能量可能在下方的金屬層或矽層中被吸收,導致金屬層或矽層產生顯著的蒸發作用。蒸發可能產生高壓而頂起上方的二氧化矽介電層並可能造成嚴重 的層間脫層及微裂紋。在實施例中,儘管皮秒級雷射照射製程導致在複合堆疊中發生微裂紋及脫層,但已證實飛秒級雷射照射製程不會導致相同的材料堆疊發生微裂紋及脫層情況。
為了能夠直接燒蝕介電層,可能需要使介電材料離子化,以使該等介電材料的行為類似於導電材料般能強烈吸收光子。該吸收作用可能阻礙大部份的雷射能量在介電材料層的最終燒蝕作用之前穿透至下方矽層或金屬層。在實施例中,當雷射強度夠高而足以在無機介電材料中引發光子-離子化作用並影響離子化作用時,使無機介電質離子化是可行的。
根據本發明實施例,適用之飛秒級雷射製程的特點在於高峰值強度(輻照度),高峰值強度通常會在各種材料中造成非線性交互作用。在一此種實施例中,飛秒級雷射源具有約在10飛秒至500飛秒範圍間的脈衝寬度,但較佳具有約在100飛秒至400飛秒範圍間的脈衝寬度。在一實施例中,該飛秒級雷射源具有約在1570奈米至200奈米範圍間的波長,但較佳具有約在540奈米至250奈米範圍間的波長。在一實施例中,該雷射與對應的光學系統在工作表面處所提供的聚焦光斑約在3微米至15微米範圍間,但較佳約在5微米至10微米範圍間。
在工作表面處的光束空間輪廓可為單一模式(高斯模式)或具有高帽形輪廓(shaped top-hat profile)。在實施例中,雷射源的脈衝重複率約在 200kHz至10MHz範圍間,但較佳約在500kHz至5MHz範圍間。在實施例中,該雷射源傳遞至工作表面處的脈衝能量約在0.5微焦耳(uJ)至100微焦耳的範圍間,但較佳約在1微焦耳至5微焦耳的範圍間。在實施例中,該雷射劃線製程以約500毫米/秒至5公尺/秒範圍間的速度沿著工件表面行進,但較佳以約600毫米/秒至2公尺/秒範圍間的速度沿著工件表面行進。
該劃線製程可僅進行單趟(single path),或進行多趟,但在實施例中,該劃線製程較佳進行1趟至2趟。在一實施例中,該工件中的劃線深度約在5微米至50微米深的範圍間,較佳約在10微米至20微米深的範圍間。可採固定的脈衝重複率以一連串單脈衝的方式來施用該雷射。在實施例中,在元件/矽之交界處測得所產生的雷射束切口寬度(kerf width)約在2微米至15微米的範圍間,但在矽晶圓劃線/切割製程中,該雷射束的切口寬度較佳約在6微米至10微米的範圍間。
雷射參數可加以選擇以帶來益處和優點,例如提供足夠高的雷射強度以達到使無機介電質(例如,二氧化矽)離子化並使在直接燒蝕無機介電質之前因下方層損傷所造成的脫層和崩缺情形減至最少。又,參數可經過選擇以提供在工業應用上有意義的製程產量且具有精確控制的燒蝕寬度(例如,切口寬度)及深度。如上述,相較於皮秒級及奈秒級的雷射燒蝕製程而言,飛秒級雷射更適合提供此等優點。然而,即便在飛秒級雷射燒蝕的光譜中, 某些波長提供的表現性能可能優於其他波長。例如,在一實施例中,波長接近或落在UV範圍內的飛秒級雷射製程所提供的燒蝕製程比波長接近或落在IR範圍內的飛秒級雷射製程所提供的燒蝕製程更乾淨。在一具體的此種實施例中,適用於半導體晶圓或基板劃線的飛秒級雷射製程是以波長約小於或等於540奈米的雷射為基礎。在一特定的此種實施例中,使用波長約小於或等於540奈米且脈衝約小於或等於400飛秒的雷射。然而,在一替代實施例中,使用雙雷射波長(例如,IR雷射與UV雷射的組合)。
再次參閱第6B圖,於進行雷射劃線之後,但在進行以下配合第6C圖所述的電漿蝕刻步驟之前,可選用性地進行遮罩開孔後的中間清洗步驟。在實施例中,該遮罩開孔後的清洗步驟為電漿式清洗製程。在第一實例中,如以下所述般,該電漿式清洗製程對於自該等縫隙610中露出基板604的區域具有反應性。在反應性電漿式清洗製程的例子中,由於反應性電漿式清洗步驟對基板604而言至少某種程度上有如蝕刻劑般,因此該清洗製程本身可能在基板604中形成溝槽612或使溝槽612擴大。在第二個不同的實例中,亦如以下所述般,該電漿式清洗製程不會與該等縫隙610中所露出的基板604之區域發生反應。
根據第一實施例,電漿式清洗製程不會與基板604的暴露區域發生反應,因此在該清洗製程期間,該等暴露區域不會受到蝕刻或僅受到可忽略不計的蝕刻。在一 此實施例中,僅使用不反應性氣體電漿清洗。例如,使用Ar或另一不反應性氣體(或其混合物)進行高偏壓電漿處理以進行遮罩壓縮(mask condensation)及用來清洗劃線開口。
根據第二實施例,電漿式清洗製程會與基板604的暴露區域發生反應,因此在該清洗製程期間,該等暴露區域受到部分蝕刻。在一此實施例中,使用Ar或其他不反應性氣體(或其混合物)混合SF6來進行高偏壓電漿處理以清洗劃線開口。在高偏壓功率下使用Ar加SF6的混合氣體進行電漿處理來轟擊遮罩開口(mask-opened)區域可清洗該等遮罩開口區域。在該反應性貫穿(breakthrough)製程中,來自Ar與SF6的物理轟擊連同SF6與F-離子所造成的化學蝕刻兩者皆有助於清洗遮罩開口區域。
參閱第6C圖,透過該圖案化遮罩608中的該等縫隙610來蝕刻半導體晶圓604以切割該等積體電路606。根據本發明實施例,蝕刻半導體晶圓604的步驟包括蝕刻該些使用雷射劃線製程所形成的溝槽612(且可能使用遮罩打開口後的反應性清洗步驟)以最終完全蝕刻貫穿半導體晶圓604,如第6C圖所示。在實施例中,如第6C圖所示,在進行該切割製程之後,去除遮罩層608。
在實施例中,蝕刻半導體晶圓604的步驟包括使用電漿蝕刻製程。在一實施例中,使用矽穿孔型(through-silicon via type)的蝕刻製程。例如,在 具體實施例中,半導體晶圓604之材料的蝕刻速度大於每分鐘25微米。超高密度電漿源可用於該晶粒切割製程中的電漿蝕刻部分。適用於進行此種電漿蝕刻製程的製程腔室實例是Applied Centura® SilviaTM蝕刻系統(該系統可購自位在美國加州桑尼維爾市的應用材料公司)。該Applied Centura® SilviaTM蝕刻系統結合了電容射頻(RF)耦合與感應射頻耦合,電容射頻(RF)耦合與感應射頻耦合之結合所提供的離子密度及離子能量獨立控制遠勝於單獨使用電容耦合(甚至利用磁力提升來加以改善後)所能做到的控制。此結合能使離子密度與離子能量有效地分拆開來,而在無需使用可能具有損害性之高直流(DC)偏壓位準的情況下得以獲得相對高密度的電漿(甚至是在極低壓力下亦然)。如此可得到格外寬廣的製程容許範圍。然而也可使用任何能夠蝕刻矽的電漿蝕刻腔室。在示例性的實施例中,使用矽深蝕刻製程以比約40%之習知矽蝕刻速度要大的蝕刻速度來蝕刻單晶矽基板或晶圓604,同時維持實質精確的輪廓控制及實質上無扇貝扭曲(scallop-free)的側壁。在具體實施例中使用矽穿孔型的蝕刻製程。該蝕刻製程是以反應性氣體所形成的電漿為基礎,該反應性氣體通常是氟系氣體,例如SF6、C4F8、CHF3、XeF2或任何能夠以相對快之蝕刻速度來蝕刻矽的其他反應物氣體。
在另一實施例中,配合第6C圖所描述的電漿蝕刻操作步驟採用習知的博式(Bosch-type)沈積/蝕刻 /沈積製程來蝕穿基板604。一般而言,博式製程是由三個子操作步驟所組成:沈積、方向性轟擊蝕刻及等向性化學蝕刻,且重複運行多回合(循環)的博式製程,直到蝕穿矽。然而,由於使用博式製程,側壁表面呈現粗糙的扇貝狀結構。這是由於雷射劃線製程所產生的開放式溝槽比微影定義蝕刻製程所得到的溝槽還要粗糙許多所造成的特殊結果。此粗糙的晶粒邊緣導致晶粒破裂強度比預期要低。此外,博式製程中的沈積子步驟生成富含氟的鐵氟龍型有機膜以保護該已經過蝕刻的側壁,而當蝕刻前線前進時,並不會從側壁上去除該有機膜(通常只會定期去除非等向性蝕刻溝槽底部上的此類聚合物)。因此,在經過非等向性博式電漿蝕刻操作步驟之後,該等積體電路處於已單體化的形式。隨後,在實施例中,實施等向性的化學濕蝕刻或電漿蝕刻,藉著溫和地從側壁上蝕除薄薄一層的基板(例如,矽)以使側壁變得平滑。在實施例中,該蝕刻步驟的等向性部分是基於用NF3與CF4之組合物所形成的電漿作為蝕刻劑來進行側壁平滑處理。並且使用較高的偏壓功率,例如1000瓦。在實施例中,使用由NF3與CF4之組合物所形成之電漿作為蝕刻劑以使側壁平滑的優點在於具有較低的等向蝕刻速度(~0.15微米/分鐘),因此該平滑處理更易受控制。施加高偏壓功率來達到相對高的方向性蝕刻速度,藉以蝕刻掉側壁上的脊線或凸緣。
因此,再次參閱第6A圖至第6C圖,可進行初步雷射燒蝕以燒穿遮罩層、燒穿晶圓街道(包括金屬層) 並部分燒蝕至矽基板中來進行晶圓切割。可選擇飛秒範圍內的雷射脈衝寬度。隨後利用後續的穿矽電漿深蝕刻製程來完成晶粒切割。可在進行雷射燒蝕之前或之後,但在進行穿矽電漿深蝕刻之前,在該遮罩層上進行電漿處理。以下根據本發明實施例,配合第11A圖至第11D圖來說明可進行切割的材料堆疊之具體實例。
參閱第11A圖,可用於混合式雷射燒蝕及電漿蝕刻切割法中的材料堆疊包括遮罩層1102、元件層1104及基板1106。該遮罩層、元件層及基板配置在晶粒黏貼膜1108上,且該晶粒黏貼膜1108貼於背膠1110。在實施例中,遮罩層1102是如以上配合第1A圖至第1I圖及第2A圖至第2J圖所描述的層壓遮罩層。元件層1104包括配置在一或更多個金屬層(例如,銅層)上方的無機介電層(例如,二氧化矽)及一或更多個低介電常數介電層(例如,摻雜碳的氧化物層)。元件層1104亦包括配置在積體電路之間的街道,該等街道包含與該等積體電路相同或相似的膜層。基板1106為塊狀單晶矽基板。
在實施例中,將塊狀單晶矽基板1106貼於晶粒黏貼膜1108之前,先從該塊狀單晶矽基板1106的背側使單晶矽基板1106薄化。可使用背側研磨製程來進行該薄化步驟。在一實施例中,塊狀單晶矽基板1106經薄化而達到範圍在約50微米至100微米的厚度。需重點強調的是,在實施例中,是在進行雷射燒蝕、電漿清洗及電漿蝕刻切割製程之前,先進行該薄化步驟。在實施例中,光 遮罩層1102具有約20微米的厚度,及元件層1104的厚度在約2微米至3微米的範圍間。在實施例中,晶粒黏貼膜1108(或任何能夠使該已薄化或薄的晶圓或基板與背膠1110接合的適當替代品)具有約20微米的厚度。
參閱第11B圖,使用雷射劃線製程(例如,飛秒級雷射劃線製程)1112對遮罩1102、元件層1104及一部分的基板1106進行圖案化,藉以在基板1106中形成溝槽1114。參閱第11C圖,利用穿矽電漿深蝕刻製程(through-silicon deep plasma etch process)1116向下擴大溝槽1114至該晶粒黏貼膜1108,而暴露出該晶粒黏貼膜1108的頂部並切割該矽基板1106。在實施例中,在進行穿矽電漿深蝕刻製程1116期間,經過電漿處理的遮罩層1102保護了元件層1104。
參閱第11D圖,該切割製程可進一步包括對該晶粒黏貼膜1108進行圖案化,以暴露出該背膠1110的頂部並切割該晶粒黏貼膜1108。在實施例中,是利用雷射製程或蝕刻製程來切割該晶粒黏貼膜。進一步實施例可包括隨後從背膠1110上取下基板1106的已切開部分(例如,個別的積體電路)。在一實施例中,已切開的晶粒黏貼膜1108保留在基板1106之已切開部分的背側上。其他實施例可包括去除元件層1104上的遮罩層1102。於實施例中,從背膠1110上取下該等已切開的積體電路以用於進行封裝。在一此種實施例中,該已圖案化的晶粒黏貼膜1108保留在各個積體電路的背側上並包含在最終封裝 內。然而於另一實施例中,在切割製程期間或於切割製程之後去除該圖案化的晶粒黏貼膜1108。
可將單一個製程工具配置成用來進行混合式雷射燒蝕製程及電漿蝕刻切割製程中的多個操作步驟或所有操作步驟。例如,第12圖為根據本發明實施例圖示用來進行雷射與電漿切割晶圓或基板的工具佈局方塊圖。
參閱第12圖,製程工具1200包含工廠介面1202(FI),且工廠介面1202連接有複數個裝載鎖定腔室1204。群集工具1206與工廠介面1202連接。群集工具1206包含一或更多個電漿蝕刻腔室,例如電漿蝕刻腔室1208。雷射劃線設備1210亦與工廠介面1202連接。如第12圖所示,在一實施例中,製程工具1200的總佔地面積可為約3500毫米(3.5公尺)乘以約3800毫米(3.8公尺)。
在實施例中,雷射劃線設備1210配置有飛秒級雷射。飛秒級雷射適合用於進行混合式雷射及蝕刻切割製程中的雷射燒蝕部分,例如以上所述的雷射燒蝕製程。在一實施例中,雷射劃線設備1210中亦可包含可移動平台,該可移動平台是配置用以相對於該飛秒級雷射來移動晶圓或基板(或,晶圓或基板的載具)。在具體實施例中,該飛秒級雷射亦可移動。如第12圖所示,在一實施例中,雷射劃線設備1210的總佔地面積可為約2240毫米乘以約1270毫米。
在實施例中,該一或更多個電漿蝕刻腔室1208是配置用於透過圖案化遮罩中的該等縫隙來蝕刻晶圓或基板以切割複數個積體電路。在一此種實施例中,該一或更多個電漿蝕刻腔室1208是配置用來進行矽深蝕刻製程。在具體實施例中,該一或更多個電漿蝕刻腔室1208為購自位在美國加州桑尼維爾市(Sunnyvale,CA,USA)之應用材料公司的Applied Centura® SilviaTM蝕刻系統。該等蝕刻腔室可特別設計成用來進行矽深蝕刻以用於切割位在單晶矽基板或晶圓上或位在單晶矽基板或晶圓內的積體電路。在實施例中,電漿蝕刻腔室1208中包含高密度電漿源以有助於提供高的矽蝕刻速度。如圖所示,在實施例中,群集工具1206為製程工具1200的一部分,且群集工具1206中包含超過一個的蝕刻腔室而能使該單體化或切割製程達到高製造產量。
工廠介面1202可為介在具有雷射劃線設備1210之外部製造設施與群集工具1206之間的適當大氣端口。工廠介面1202可包括具有手臂或刀刃的機器人以用於將晶圓(或晶圓載具)從儲存單元(例如,前開式晶圓盒)傳送至群集工具1206或雷射劃線設備1210之任意一者或兩者中。
群集工具1206可包括其他適用於進行切割方法中之功能的腔室。例如,在一實施例中包含濕式/乾式站1214,來取代附加的蝕刻腔室。濕式/乾式站可適用於清洗殘留物及碎片或可在進行基板或晶圓的雷射劃線及 電漿蝕刻切割製程之後用於去除遮罩。在實施例中亦可包括測量站以作為製程工具1200的其中一部件。
可採用電腦程式產品或軟體形式來提供本發明實施例,該電腦程式產品或軟體可包括儲存有指令的機器可讀取之媒體,可使用該等指令來編輯電腦系統(或其他電子裝置)以進行根據本發明實施例所做之製程。在一實施例中,該電腦系統與參照第12圖所描述的製程工具1200連接。機器可讀取之媒體包括任何以機器(例如,電腦)可讀形式來儲存或傳遞資訊的機構。例如,機器可讀取之媒體(例如,電腦可讀取之媒體)包括機器(例如,電腦)可讀取之存儲媒體(例如,唯獨記憶體(ROM)、隨機存取記憶體(RAM)、磁碟存儲媒體、光學存儲媒體、快閃記憶元件,等等)、機器(例如,電腦)可讀取之傳遞媒體(電子、光學、聲音或其他形式的傳播訊號,例如,紅外線訊號、數位訊號等等),等等。
第13圖圖示以電腦系統1300之示範形式呈現的機器示圖,在電腦系統1300中可執行指令集以使該機器進行文中所述方法中的任意一或更多種方法。在替代實施例中,該機器可連接(網路連線)至區域網路(LAN)、內部網路、外部網路或其他網際網路中的其他機器。該機器可在客戶-伺服器網路環境中以伺服器或客戶端機器的容量運作,或在同儕(分散式)網路環境中作為對等機。該機器可為個人電腦(PC)、平板電腦、機上盒(STB)、個人數位助理(PDA)、行動電話、網頁設備(web appliance)、伺服器、網路路由器、切換器或橋接器,或任何能夠(循續或不循續)執行指令集以指定機器將採取之行動的機器。此外,雖然圖中僅示出單個機器,但「機器」一詞亦應視為包括由複數個機器(例如,電腦)所形成的任意集合體,該等機器可個別或聯合執行一組或複數組指令以進行文中所述方法之中的任一或更多種方法。
示例性的電腦系統1300包括處理器1302、主記憶體1304(例如,唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM,例如,同步動態隨機存取記憶體(SDRAM)或Rambus動態隨機存取記憶體(RDRAM),等等)、靜態記憶體1306(例如,快閃記憶體、靜態隨機存取記憶體(SRAM),等等)及輔助記憶體1318(例如,數據存儲裝置),該等元件透過匯流排1330彼此通訊。
處理器1302代表一或更多個通用處理裝置,例如,微處理器、中央處理單元或諸如此類者。更明確言之,處理器1302可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、用於執行其他指令集的處理器或用於執行多個指令集之組合的處理器。處理器1302亦可為一或更多個特用處理裝置,例如特定應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器或諸如此類者。處理器1302配置 成可執行處理邏輯1326以用於進行文中所述的操作步驟。
電腦系統1300可進一步包括網路介面裝置1308。電腦系統1300亦可包括視訊顯示單元1310(例如,液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、文字數字輸入裝置1312(例如,鍵盤)、游標控制裝置1314(例如,滑鼠)及訊號產生裝置1316(例如,揚聲器)。
輔助記憶體1318可包括機器可存取之存儲媒體(或更明確言之為電腦可讀取之存儲媒體)1332,在機器可存取之存儲媒體1332上儲存一或更多組指令(例如,軟體1322)以具體實現文中所述方法或功能中的任意一或更多種方法或功能。利用電腦系統1300執行軟體1322期間,軟體1322亦可完全或至少部分地駐留在主記憶體1304內及/或駐留在處理器1302內,主記憶體1304及處理器1302亦構成機器可讀取之存儲媒體。可進一步透過網路介面裝置1308在網路1320上傳送或接收軟體1322。
雖然示例性實施例中示出該機器可存取之存儲媒體1332是單個媒體,但「機器可讀取之存儲媒體」一詞應視為包括單個媒體或複數個媒體(例如,集中式或分散式資料庫,及/或關聯式的快取記憶體或伺服器),該單個媒體或複數個媒體中儲存了一或更多組指令。「機器可讀取之存儲媒體」一詞亦應視為包括任何能夠儲存或編 碼指令集的媒體,並可用機器執行指令集而使該機器進行本發明方法中的任意一或更多種方法。因此,「機器可讀取之存儲媒體」一詞應包括,但不限於,固態記憶體及光學與磁性媒體。
根據本發明實施例,機器可存取之存儲媒體上存儲有指令,該等指令可使資料處理系統進行切割具有複數個積體電路之半導體晶圓的方法。該方法包括於半導體晶圓的正面塗覆黏著劑層。使遮罩層層疊在該半導體晶圓的正面上,該遮罩層覆蓋並保護該等積體電路。該黏著劑層將該遮罩層黏附於該半導體晶圓的正面。使用雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出該半導體晶圓介於該等積體電路之間的區域。透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化。
因此,本發明揭示了切割具有複數個積體電路之半導體晶圓的方法。

Claims (15)

  1. 一種切割一包含複數個積體電路之半導體晶圓的方法,該方法包括以下步驟:於該半導體晶圓的一正面僅塗覆一黏著劑層;在僅塗覆該黏著劑層之後,於該半導體晶圓的該正面上層疊一遮罩層,該遮罩層覆蓋並保護該等積體電路,其中該黏著劑層將該遮罩層黏附於該半導體晶圓的該正面;使用一雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出介於該等積體電路之間該半導體晶圓的區域;及透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化,其中該黏著劑層在該雷射劃線製程期間與該電漿蝕刻期間使該半導體晶圓與該遮罩層之間保持接觸。
  2. 如請求項1所述之方法,其中於該半導體晶圓的該正面僅塗覆該黏著劑層的步驟包括:使用選自於由噴塗、滾塗、印壓及擦塗所構成之群組中的一技術於該半導體晶圓的該正面塗覆一黏著劑材料。
  3. 如請求項1所述之方法,其中於該半導體晶圓的該正面僅塗覆該黏著劑層的步驟包括:於該半導體晶圓的該正面塗覆一水溶性黏著劑材料或一UV-固化型黏著劑材料。
  4. 如請求項1所述之方法,其中於該半導體晶圓的該正面上層疊該遮罩層的步驟包括:於該半導體晶圓的該正面上真空層疊該遮罩層。
  5. 如請求項1所述之方法,進一步包括以下步驟:於電漿蝕刻該半導體晶圓之後,利用選自於由一UV-固化製程、一水洗製程及一灰化製程所構成之群組中的一製程來去除該遮罩層。
  6. 如請求項1所述之方法,進一步包括以下步驟:於該半導體晶圓的該正面上層疊該遮罩層之後及在使用該雷射劃線製程對該遮罩層進行圖案化之前,將該半導體晶圓放置在一基板載具上。
  7. 如請求項1所述之方法,進一步包括以下步驟:於該半導體晶圓的該正面塗覆該黏著劑層之前,先將該半導體晶圓放置在一基板載具上。
  8. 如請求項1所述之方法,其中使用該雷射劃線製程對該遮罩層進行圖案化的步驟包括:在介於該等積體電路之間該半導體晶圓的該等區域中形成溝槽,及其中電漿蝕刻該半導體晶圓的步驟包括:擴大該等溝槽以形成對應的溝槽擴大部分。
  9. 如請求項8所述之方法,其中該等溝槽各自具有一寬度,及其中該等對應的溝槽擴大部分各自具有該寬度。
  10. 一種切割一包含複數個積體電路之半導體晶圓的方法,該方法包括以下步驟:將該半導體晶圓放置在一基板載具上;在將該半導體晶圓放置在該基板載具上之後,將一黏著劑層僅塗覆於該半導體晶圓的一正面與該基板載具的一切割膠帶的一部分;在僅塗覆該黏著劑層之後,於該半導體晶圓的該正面上層疊一遮罩層,該遮罩層覆蓋並保護該等積體電路,其中該黏著劑層將該遮罩層黏附於該半導體晶圓的該正面與該基板載具的該切割膠帶的該部分;在層疊該遮罩層之後,使用一雷射劃線製程對該遮罩層進行圖案化以在該遮罩層中提供縫隙,該等縫隙暴露出介於該等積體電路之間該半導體晶圓的區域;及透過該遮罩層中的該等縫隙來電漿蝕刻該半導體晶圓以使該等積體電路單體化,其中該黏著劑層在該雷射劃線製程期間與該電漿蝕刻期間使該半導體晶圓與該遮罩層之間保持接觸。
  11. 如請求項10所述之方法,其中將該黏著劑層僅塗覆於該半導體晶圓的該正面與該基板載具的該切割膠帶的該部分的步驟包括:將一水溶性黏著劑材料或一UV-固化型黏著劑材料塗覆於該半導體晶圓的該正面與該基板載具的該切割膠帶的該部分。
  12. 如請求項10所述之方法,其中於該半導體晶圓的該正面上層疊該遮罩層的步驟包括:於該半導體晶圓的該正面上真空層疊該遮罩層。
  13. 如請求項10所述之方法,進一步包括以下步驟:於電漿蝕刻該半導體晶圓之後,利用選自於由一UV-固化製程、一水洗製程及一灰化製程所構成之群組中的一製程來去除該遮罩層。
  14. 如請求項10所述之方法,其中使用該雷射劃線製程對該遮罩層進行圖案化的步驟包括:在介於該等積體電路之間該半導體晶圓的該等區域中形成溝槽,及其中電漿蝕刻該半導體晶圓的步驟包括:擴大該等溝槽以形成對應的溝槽擴大部分。
  15. 如請求項14所述之方法,其中該等溝槽各自具有一寬度,及其中該等對應的溝槽擴大部分各自具有該寬度。
TW104120529A 2014-06-30 2015-06-25 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割 TWI659461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/320,426 US9142459B1 (en) 2014-06-30 2014-06-30 Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US14/320,426 2014-06-30

Publications (2)

Publication Number Publication Date
TW201612965A TW201612965A (en) 2016-04-01
TWI659461B true TWI659461B (zh) 2019-05-11

Family

ID=54107139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120529A TWI659461B (zh) 2014-06-30 2015-06-25 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割

Country Status (3)

Country Link
US (1) US9142459B1 (zh)
TW (1) TWI659461B (zh)
WO (1) WO2016003709A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
JP6492287B2 (ja) * 2015-10-01 2019-04-03 パナソニックIpマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法
JP6594153B2 (ja) 2015-10-13 2019-10-23 株式会社ディスコ ウエーハの加工方法
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
CN107799413A (zh) * 2016-08-30 2018-03-13 上海新昇半导体科技有限公司 刻蚀方法、刻蚀装置及半导体晶圆分割方法
JP6763750B2 (ja) 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10721419B2 (en) 2017-11-30 2020-07-21 International Business Machines Corporation Ortho-selfie distortion correction using multiple image sensors to synthesize a virtual image
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
CN110634796A (zh) * 2018-06-25 2019-12-31 半导体元件工业有限责任公司 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法
TWI721383B (zh) * 2019-03-08 2021-03-11 力成科技股份有限公司 具有多個積體電路單元的封裝結構及其製作方法
US11621257B2 (en) * 2020-02-03 2023-04-04 Micron Technology, Inc. Wafer-scale memory techniques
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
KR20220038214A (ko) * 2020-09-18 2022-03-28 삼성디스플레이 주식회사 마스크 수리 장치 및 그것을 이용한 마스크 수리 방법
CN115763237A (zh) * 2022-12-09 2023-03-07 湖北三维半导体集成创新中心有限责任公司 晶圆切割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US20100078800A1 (en) * 2008-09-30 2010-04-01 Cambridge Silicon Radio Ltd. Low cost flexible substrate
US20120322234A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US20140004685A1 (en) * 2012-06-29 2014-01-02 Mohammad Kamruzzaman CHOWDHURY Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Memsマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5212031B2 (ja) * 2008-11-13 2013-06-19 株式会社東京精密 レーザーダイシング方法及びレーザーダイシング装置
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US20100078800A1 (en) * 2008-09-30 2010-04-01 Cambridge Silicon Radio Ltd. Low cost flexible substrate
US20120322234A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US20140004685A1 (en) * 2012-06-29 2014-01-02 Mohammad Kamruzzaman CHOWDHURY Laser and plasma etch wafer dicing with a double sided uv-curable adhesive film

Also Published As

Publication number Publication date
WO2016003709A1 (en) 2016-01-07
US9142459B1 (en) 2015-09-22
TW201612965A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US9177864B2 (en) Method of coating water soluble mask for laser scribing and plasma etch
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
US9721839B2 (en) Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US10363629B2 (en) Mitigation of particle contamination for wafer dicing processes
WO2015134227A1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
KR20200085947A (ko) 레이저 및 플라즈마 에칭을 이용하는 웨이퍼 다이싱을 위한 균일한 마스킹
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20220108908A1 (en) Shadow ring kit for plasma etch wafer singulation process
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
US9159624B1 (en) Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
WO2015023287A1 (en) Method of coating water soluble mask for laser scribing and plasma etch
WO2014126785A2 (en) Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch