CN110634796A - 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 - Google Patents

用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 Download PDF

Info

Publication number
CN110634796A
CN110634796A CN201910528714.2A CN201910528714A CN110634796A CN 110634796 A CN110634796 A CN 110634796A CN 201910528714 A CN201910528714 A CN 201910528714A CN 110634796 A CN110634796 A CN 110634796A
Authority
CN
China
Prior art keywords
solvent
substrate
dies
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910528714.2A
Other languages
English (en)
Inventor
戈登·M·格里芙尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/405,168 external-priority patent/US10916474B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110634796A publication Critical patent/CN110634796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种用于处理电子管芯的方法及半导体晶圆和管芯的切单方法。该用于处理电子管芯的方法包括提供具有多个电子管芯的衬底，该多个电子管芯形成为衬底的一部分并且通过间隔彼此分离。方法包括将衬底放置到第一载体基板上。方法包括通过间隔对衬底进行等离子蚀刻以形成邻近多个电子管芯的切单线。方法包括将多个电子管芯在减压下暴露于溶剂蒸气，诸如加热的溶剂蒸气，以减少从等离子蚀刻步骤产生的残余污染物的存在。

Description

用于处理电子管芯的方法及半导体晶圆和管芯的切单方法
相关申请的交叉引用
本申请要求于2018年6月25日提交的美国临时申请62/689,481的优先权，该申请的内容据此以引用方式并入。
技术领域
本说明书整体涉及电子器件，并且更具体地讲，涉及一种用于处理电子管芯的方法及半导体晶圆和管芯的切单方法。
背景技术
在过去，半导体工业利用各种方法和设备来从半导体晶圆对单个半导体管芯进行切单，在该半导体晶圆上制造管芯。通常，称为划片或切割的技术用于部分地或完全地切穿晶圆，其中金刚石切割轮沿着在各个管芯之间的晶圆上形成的划片格或切单线。为了允许切割轮的对准和宽度，每个划片格经常具有大的宽度，通常为约一百五十(150)微米，这消耗了大部分的半导体晶圆。另外，在半导体晶圆上划片每条切单线所需的时间可能花费超过一小时或更长时间。该时间降低了生产设施的吞吐量和制造能力。
已包括热激光分离(TLS)、激光烧蚀切割和等离子切割在内的其他方法已被作为划片的替代形式进行探索。与划片和其他替代工艺相比，等离子切割是有前途的工艺，因为该等离子切割支持更窄的划片线，已提高了吞吐量，不损坏半导体材料，并且可以不同且灵活的模式对管芯进行切单。然而，等离子切割已面临着制造实施挑战。此类挑战已包括与晶圆背面层(诸如背金属层)不兼容，因为蚀刻工艺已不能有效地将背面层从切单线移除。为了有利于随后的处理(诸如拾取和放置过程以及组装过程)，需要从划片线移除背面层。另外，等离子切割可在切单的管芯的表面(包括但不限于侧壁表面)上留下污染物，诸如残余聚合物材料或氟残余物。此类污染物可降低切单的管芯的质量和可靠性。
因此，期望具有减少从半导体晶圆分离的管芯中残余污染物的存在的方法。方法具有成本效益并且使分离的管芯的任何损坏最小化将是有益的。
发明内容
根据本发明的一个实施例，提供了一种用于处理电子管芯的方法。所述方法包括：提供衬底，所述衬底具有多个电子管芯，所述多个电子管芯形成为所述衬底的一部分并且通过间隔彼此分离，其中，所述衬底具有第一主表面和与所述第一主表面相背对的第二主表面；将所述衬底放置到第一载体基板上；穿过所述间隔对所述衬底进行等离子蚀刻以形成邻近所述多个电子管芯的切单线；以及将所述多个电子管芯在减压下暴露于溶剂蒸气以减少从所述等离子蚀刻的步骤产生的残余污染物的存在。
根据本发明的另一实施例，提供了一种对半导体晶圆进行切单的方法。所述方法包括：提供所述半导体晶圆，所述半导体晶圆具有多个管芯，所述多个管芯形成为所述半导体晶圆的一部分并且通过间隔彼此分离，其中，所述半导体晶圆具有相背对的第一主表面和第二主表面；提供第一载体带；邻近所述第二主表面附连所述第一载体带；在单个切单步骤中，穿过从所述第一主表面延伸到所述第二主表面的所述间隔对所述半导体进行等离子蚀刻以形成切单线，其中，所述单个切单步骤提供多个切单的管芯；以及在低氧室中将所述多个切单的管芯暴露于溶剂蒸气以从所述多个切单的管芯的表面移除从所述等离子蚀刻步骤产生的残余材料的至少部分，其中，所述多个切单的管芯在暴露于所述溶剂蒸气之后保持附连到所述第一载体带。
根据本发明的又一实施例，提供了一种一种从半导体晶圆对半导体管芯进行切单的方法。所述方法包括：提供所述半导体晶圆，所述半导体晶圆具有多个半导体管芯，所述多个半导体管芯形成为所述半导体晶圆的一部分并且通过间隔彼此分离，所述间隔限定了切单线将形成的位置，其中，所述半导体晶圆具有相背对的第一主表面和第二主表面，并且其中，材料层形成在所述第二主表面的顶部上；将第一载体基板放置到所述材料层上；穿过所述间隔对所述半导体晶圆进行等离子蚀刻以形成所述切单线，同时所述半导体晶圆附接到所述第一载体基板；以及使用所述材料层作为停止层；将所述材料层与所述切单线分离；以及在低氧环境中将所述半导体管芯暴露于溶剂蒸气以减少所述多个半导体管芯的表面的残余污染物的存在。
附图说明
图1示出根据本说明书的半导体晶圆的示例的缩小平面图；
图2-图4示出根据本说明书的在从晶圆对管芯进行切单的过程中的各个阶段处的图1的半导体晶圆的示例的局部剖视图；
图5A是根据本说明书的真空蒸气溶剂清洁装置的示意图；
图5B示出图5A的装置的密封真空处理室部分的剖视图；
图6示出根据本说明书的方法的流程图；
图7示出根据本说明书的另一个方法步骤的流程图；并且
图8示出根据本说明书的另一个方法步骤的流程图。
为使图示简明和清晰，图中的元件未必按比例绘制，而且不同图中的相同的参考标号指示相同的元件。此外，为使描述简明，省略了熟知步骤和元件的描述和细节。为了附图的清晰，器件结构的某些区域诸如掺杂区域或介电区域可以被示为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。另外，应当理解，下文将适当说明并描述的示例可具有缺少本文未明确公开的任何元件的实施方案，并且/或者可在缺少本文未明确公开的任何元件的情况下实施。
具体实施方式
除了其他特征之外，本说明书包括用于使用等离子蚀刻切单从衬底对电子管芯进行切单并从切单的电子管芯移除残余膜和/或污染物的方法。在一个示例中，切单的电子管芯在低氧环境中暴露于溶剂蒸气以减少膜和/或污染物的存在。在一个示例中，溶剂蒸气从一种或多种加热的非水溶性溶剂提供，而衬底在减压下处于室中。在一些示例中，切单的电子管芯在大气压下进一步暴露于溶剂以减少污染物的存在，该污染物被截留或嵌入在电子管芯的特征部内，诸如接触焊盘。本示例提供了用于移除使切单的电子管芯附连到载体基板的膜和污染物的改进的工艺；该方法提供了增加的处理窗口(例如，提供更长的处理时间而不影响管芯对载体基板的粘附)，以更好地确保移除膜和污染物；并且与先前的方法相比，该方法减少了浪费和制造成本。
更具体地讲，在一个示例中，用于处理电子管芯的方法包括提供具有多个电子管芯的衬底，该多个电子管芯形成为衬底的一部分并且通过间隔彼此分离，其中衬底具有第一主表面和与第一主表面相背对的第二主表面。该方法包括将衬底放置到第一载体基板上。该方法包括通过间隔对衬底进行等离子蚀刻以形成邻近多个电子管芯的切单线。该方法包括将多个电子管芯在减压下暴露于溶剂蒸气以减少从等离子蚀刻步骤产生的残余污染物的存在。
在另一个示例中，对半导体晶圆进行切单的方法包括提供具有多个管芯的半导体晶圆，该多个管芯形成为半导体晶圆的一部分并且通过间隔彼此分离，其中衬底具有相背对的第一主表面和第二主表面。该方法包括：提供附接到框架的第一载体带，以及邻近第二主表面附连第一载体带。该方法包括在单个切单步骤中，通过从第一主表面延伸到第二主表面的间隔对半导体进行等离子蚀刻以形成切单线，其中单个切单步骤提供多个切单的管芯。该方法包括在低氧室中将多个切单的管芯暴露于溶剂蒸气以从多个切单的管芯的表面移除从等离子蚀刻步骤产生的残余材料的至少部分，其中多个切单的管芯在暴露于溶剂蒸气之后保持附连到第一载体带。
在另外的示例中，从半导体晶圆对半导体管芯进行切单的方法包括提供具有多个半导体管芯的半导体晶圆，该多个半导体管芯形成为半导体晶圆的一部分并且通过限定切单线将形成在何处的间隔彼此分离，其中半导体晶圆具有相背对的第一主表面和第二主表面，并且其中材料层形成在第二主表面的顶部上。该方法包括将第一载体基板放置到材料层上。该方法包括：通过间隔对半导体晶圆进行等离子蚀刻以形成切单线，同时半导体晶圆附接到第一载体基板；以及使用材料层作为停止层。该方法包括将材料层与切单线分离。该方法包括在低氧环境中将半导体管芯暴露于溶剂蒸气以减少来自多个半导体管芯的表面的残余污染物的存在。
其他示例包括在本说明书中。此类示例可见于附图中，权利要求书中和/或本公开的说明书中。
图1是缩小平面图，该缩小平面图以图形方式示出在稍后的制造步骤中的半导体晶圆10。晶圆10包括多个半导体管芯，诸如管芯12、14、16和18，这些半导体管芯形成在半导体晶圆10上或形成为该半导体晶圆的一部分。管芯12、14、16和18通过间隔在晶圆10上彼此分隔开，在该间隔中将形成或限定切单线，诸如划片线或切单线13、15、17和19。如本领域所熟知的，晶圆10上的半导体管芯中的所有半导体管芯通常在所有侧面上通过将形成划片线或切单线(诸如切单线13、15、17和19)的区彼此分离。管芯12、14、16和18可以是任何种类的电子设备，该电子设备包括半导体器件，诸如二极管、晶体管、分立设备、传感器设备、光学设备、集成电路或本领域普通技术人员已知的其他设备。在一个示例中，晶圆10已完成晶圆处理，该晶圆处理包括形成下文描述的背面层28或材料层28。在其他示例中，不包括材料层28。
图2示出根据第一示例在管芯切单方法中的早期步骤处的晶圆10的放大剖视图。在一个示例中，晶圆10附接到基板、载体基板、转移带或载体带30，这有利于在多个管芯被切单之后支撑多个管芯。此类载体带是本领域技术人员所熟知的。在一个示例中，载体带30可附接到框架40，该框架可包括框架部分401和402。如图所示，载体带30可附接到框架部分401的表面4010，并且附接到框架部分402的表面4020。
在所示横截面中，晶圆10可包括体衬底11，诸如包括硅衬底的半导体衬底，该衬底可包括相对主表面21和22。在一个示例中，接触焊盘24可沿着主表面21的部分或在该主表面的部分之上形成以在衬底11内形成的结构与下一级组件或外部元件之间提供电触点。例如，接触焊盘24可以形成为接收接合线或夹具，该接合线或夹具可随后附接到接触焊盘24，或者接触焊盘24可以形成为接收焊球、凸块或如本领域普通技术人员所知的其他类型的附接结构。接触焊盘24通常可以是一种或多种金属或如本领域普通技术人员已知的其他导电材料。在一些示例中，接触焊盘24可包含铝或铝合金。通常，介电材料26(诸如毯式沉积介电层)可形成在主表面21上、形成在该主表面之上、或覆盖在该主表面上面，以用作晶圆10的钝化层，该晶圆包括作为晶圆10的一部分提供的电子管芯。在一个示例中，介电材料26可以是以比衬底11慢的速率蚀刻的材料。在一个示例中，当衬底11包含硅时，介电材料26可以是氧化硅、氮化硅、聚酰亚胺、它们的组合。
在一个示例中，可在介电材料26(以及可在介电材料26下面或上方形成的其他介电层)中形成开口，以暴露接触焊盘24的下面的表面和衬底11的表面，其中将形成切单线13、15、17和19。如先前所述，在一些示例中，晶圆10还包括形成在衬底11的主表面22上、形成在该主表面顶部上、形成在该主表面上方或覆盖在该主表面上面的材料层28。在一个示例中，材料层28可以是导电背金属层。在一个示例中，材料层28可以是多层金属系统，诸如钛/镍/银、钛/镍/银/钨、铬/镍/金、铜、铜合金、金或本领域普通技术人员已知的其他材料。在另一个示例中，材料层28可以是晶圆背面涂层(WBC)膜，诸如管芯附接膜(DAF)涂层。
图3示出在等离子蚀刻切单工艺期间的后续步骤处的晶圆10的放大剖视图。在一个示例中，晶圆10可被安装在载体带30上，并且然后放置在蚀刻装置300内，诸如等离子蚀刻装置。在一个示例中，衬底11可通过开口蚀刻以形成或限定从衬底11的主表面21延伸的切单线或开口13、15、17和19。可使用速率比电介质和/或金属高得多的选择性蚀刻硅的化学方法(通常表示为箭头31)来进行蚀刻工艺。在一个示例中，可使用常常称为波希法的工艺使用基于氟和碳的化学物质来蚀刻衬底11。在一个示例中，可在深反应离子蚀刻系统中使用波希法来蚀刻衬底11。此类系统可得自美国佛罗里达州圣彼得堡的PlasmaTherm有限责任公司(PlasmaTherm LLC,St.Petersburg,Florida,U.S.A)。在一个示例中，切单线13、15、17和19的宽度可以是约五微米至约十五微米宽。此类宽度足以确保形成切单线13、15、17和19的开口可以完全地通过衬底11形成，由于蚀刻选择性靠近、邻近或邻接材料层28停止，大致如图4所示。在其他示例中，切单线13、15、17和19的宽度可宽于十五微米。在一个示例中，材料层28可用作等离子蚀刻切单工艺的停止层。在其他示例中，当不使用材料层28时，蚀刻可靠近、邻近或邻接载体基板30终止。在一个示例中，可使用波希法在约二分钟至约三十分钟内形成切单线13、15、17和19。在一些示例中，在通过衬底11彻底地蚀刻之前，蚀刻可终止，但是从切单线移除至少80％的材料。
在前述蚀刻工艺期间，残余膜，诸如残余聚合物层或污染物留在管芯12、14、16和18的外表面或暴露表面上，该外表面或暴露表面包括邻近切单线13、15、17和19和接触焊盘24的侧壁表面。无论材料层28是否包括在晶圆10的第二主表面的顶部上，都存在这些残余膜。通过实验发现，这些残余膜可能不利地影响作为管芯12、14、16和18的一部分提供的电子设备的电特性和可靠性。在一些示例中，因为氟和碳化学物质用于蚀刻衬底11，所以氟化聚合物可以在晶圆10上形成。此外，通过实验发现，氟污染物可能被捕获在接触焊盘24的表面区域和次表面区域中，除了其他情况之外，这可能导致接触焊盘24的腐蚀。
已经实现了一些工艺以试图减少聚合物材料的存在。此类工艺已包括等离子灰化和常压溶剂清洁，诸如喷雾溶剂清洁和浸没溶剂清洁。已知等离子灰化主要移除水平表面上的聚合物，并且与深竖直沟槽结构或有机顶层不相容，诸如聚酰亚胺或聚苯并恶唑(PBO)基介电材料，这限制了该等离子灰化的适用性。使用例如水溶性溶剂的喷雾溶剂处理已被示为提供了良好的聚合物移除。然而，由于载体基板的损坏和现有溶剂化学物质的溶剂降解，需要减少的处理时间和/或温度，这在一些情况下将处理窗口限制为部分聚合物移除。与喷雾溶剂清洁相比，使用例如非水溶性溶剂的浸没溶剂清洁工艺通过扩展的处理窗口提供良好的聚合物移除。然而，由于问题诸如使用当前溶剂化学物质的浴液寿命、交叉污染和载体基板的损坏，改进的工艺将是有益的。此外，晶圆级变量诸如暴露的管芯尺寸和栅格宽度、管芯厚度、背层(例如，材料层28)的存在、侧蚀刻轮廓、扇形化的尺寸、蚀刻速率变化、所使用的顶部介电层的类型(例如，聚合物与氧化物)，以及晶圆中心与晶圆边缘使得先前的工艺难以优化。另外，溶剂时效和溶剂温度的问题增加了工艺优化的难度。本说明书提供了用于移除这些残余膜和污染物的真空溶剂清洁方法，这是对此类先前工艺的改进。
图5A是示出根据本说明书的用于从晶圆10移除残余膜和污染物的真空蒸气溶剂清洁装置500的示意图。在一些示例中，装置500包括适于减压处理的密封室501，诸如真空室；泵502，诸如真空泵，该泵被构造为在密封室501内提供低于大气压的压力；溶剂收集设备503，诸如冷凝器，该溶剂收集设备用于冷凝来自密封室501的溶剂蒸气；分离装置504，诸如蒸馏装置，该分离装置被构造用于提供溶剂72以便处理晶圆10；溶剂储存设备506，该溶剂储存设备被构造为储存、加热溶剂蒸气，并且向密封室501供应该溶剂蒸气；溶剂喷雾递送系统507，该溶剂喷雾递送系统被构造为向密封室501提供液体溶剂；和水管理系统508，该水管理系统被构造用于从密封室501收集和分离在例如工艺的早期阶段期间生成的残余水。止回阀509可用于控制装置500中流体的流动方向。
图5B示出密封室501的剖视图，该密封室包括位于室内的晶圆10，用于从管芯12、14、16和18的外表面或暴露表面移除残余膜和/或污染物。在一些示例中，密封室501被构造为在载体基板30上处理单个晶圆10，如图5B所示。在其他示例中，密封室501可被构造为在批处理或构型中一次处理载体基板上的多个晶圆。在一个示例中，载体基板30上的晶圆10被放置在支撑结构563上，用于在处理期间保持或支撑晶圆10，该晶圆可附接到框架40。
参考图5A和图5B，真空泵502可使用例如真空管线586连接到密封室501。真空泵502可被构造为将密封室501内的压力降低到低于大气压的期望压力。在一些示例中，可在密封室501内提供约133帕斯卡(约1托)的真空，以便根据本说明书处理晶圆10。可使用任何合适的真空泵，诸如旋转叶片泵、隔膜泵、活塞泵、螺杆泵、低温泵、或如本领域普通技术人员已知的类似泵或真空设备。管线586也可用于在工艺结束时移除流体，该流体可被收集在溶剂收集设备503中。来自工艺流体的收集的溶剂72可以使用分离装置504进行再处理和清洁，该分离装置提供独立的系统。这是本工艺的一个优点，因为本工艺减少了排放和制造成本。
溶剂储存设备506可使用供应管线588连接到密封室501。溶剂储存设备506被构造为储存、加热溶剂蒸气720并将该溶剂蒸气从加热的溶剂72供应到密封室501以便清洁晶圆10。在一些示例中，水管理系统508可使用输出或收集管线589连接到密封室501。随着水从晶圆10闪蒸出，晶圆10趋于冷却，从而吸引更多的溶剂蒸气720。一旦水从密封室501移除，晶圆10便可升高到溶剂蒸气720的操作温度，以提供对晶圆10的增强清洁。水管理系统508可用于在晶圆10处理的早期收集和分离从晶圆10和/或密封室501闪蒸出的残余水。残余水可从密封室501与溶剂72分离，并且分离的溶剂72可以返回到例如溶剂储存单元506。
根据本说明书，来自加热的溶剂72的溶剂蒸气720被构造为减少残余材料的存在，诸如来自晶圆10上的切单的管芯12、14、16和18的表面的氟化聚合物。在一些示例中，溶剂72可以是高蒸气压溶剂，该高蒸气压溶剂对于移除氟化聚合物有选择性，该氟化聚合物在前述等离子切割步骤期间形成。在一些示例中，溶剂72可以是隔离的氢氟醚(HFE)，诸如3M的Novec系列或其他高压非水溶性溶剂，与其他聚合物(诸如聚酰亚胺、聚苯并恶唑(PBO)、聚氯乙烯(PVC)、聚四氟乙烯(PTFE)或其他类似材料)相比，这些高压非水溶性溶剂对于溶解氟化聚合物有选择性。通过实验发现这些材料以移除残余膜，诸如氟化聚合物和其他污染物，而不会影响载体基板30或晶圆10上的任何有机外涂层。在一些示例中，溶剂72可包括可得自美国佐治亚州肯尼索的特斯比公司(Techspray,Kennesaw,GA,U.S.A)的AE-1000溶剂或VC-1200溶剂。在一些示例中，晶圆10可暴露于溶剂蒸气720持续10分钟至60分钟或更长。这是对先前工艺的改进，先前工艺由于载体基板的降解而不能将处理时间延长超过30分钟，这可能导致管芯从载体基板脱落。
溶剂喷雾递送系统507可使用供应管线587连接到密封室501。溶剂喷雾递送系统507可被构造为在真空下向密封室501提供冷却溶剂喷雾721，以在工艺期间降低晶圆10的温度，以进一步促进溶剂蒸气冷凝到晶圆10上并且移除残余膜和污染物。在一些示例中，溶剂喷雾系统507可以来源于来自溶剂储存设备506的溶剂72或另一种来源。
在一些示例中，溶剂清洁装置500被进一步构造为在残余污染物或膜从晶圆10移除之后真空干燥晶圆10。真空干燥降低了一种或多种所用溶剂的沸点，并且使所有溶剂能够快速地且完全地蒸发。在真空干燥之后，可以降低密封室501中的压力以促进溶剂72的回收。在用溶剂蒸气720处理晶圆10之后，可以从密封室501移除溶剂蒸气，冷凝并再循环该溶剂蒸气。在一些示例中，溶剂72可被蒸馏并重复用于后续工艺。在一些示例中，晶圆10可被处理以进行多个清洁-干燥循环。
在一些示例中，本工艺可与浸没步骤结合，其中将晶圆10放置在溶剂浴中或在大气压下喷涂溶剂流体作为第一移除步骤，并且然后真空溶剂处理系统501作为第二移除步骤的一部分。在其他示例中，可以将该顺序反转为在真空溶剂步骤之后发生在溶剂浴中或在大气压下的溶剂喷雾的浸没步骤。在一些示例中，该第二步骤可在与真空溶剂步骤相同的处理设备中完成。该第二步骤可用于移除接触结构的一部分，诸如邻近晶圆10的主表面21设置的接触焊盘24，以移除在接触结构的表面上或该接触结构的次表面内形成的任何不需要的污染物。
本工艺的一些优点包括但不限于不需要湿式漂洗，这减少了污染的水排放；溶剂可被蒸馏和回收，因此大大减少了危险废物处理需要；作为唯一清洁步骤的气相清洁消除了将晶圆放置在污染的溶剂浴中的需要；浸没然后蒸气清洁提供了最后的清洁步骤，以进一步减少污染物的存在，诸如晶圆上的残余膜；密封室501通过几乎完全溶剂回收和重复使用来减少蒸气损失/排放问题；“无气”溶剂实现高蒸气压溶剂的任选喷雾清洁；“无气”溶剂提供增强的清洁能力；通过使用晶圆的真空干燥，降低了溶剂的沸点，这使得能够更快且完全地蒸发所有溶剂并且减少了后冲洗或者根据先前系统的要求的需要。此外，与先前方法相比，本工艺在处理时间和温度方面表现出更宽的处理窗口，从而改善了残余膜和污染物的移除。例如，当残余膜很厚时，这是一个优点。此外，根据本说明书的方法与载体基板诸如载体带相容，使得切单的管芯在暴露于溶剂蒸气后保持附连到载体带。
图6是根据本说明书的使用等离子蚀刻切单从晶圆(例如，晶圆10)对管芯进行切单以及在等离子切单步骤之后从切单的管芯(例如，管芯12、14、16和18)移除残余污染的示例性方法的流程图。该方法包括提供具有多个电子管芯的晶圆的步骤601，该多个电子管芯形成为晶圆的一部分并且通过间隔彼此分离。以举例的方式，该晶圆可包括晶圆10，如图1和图2所示。
该方法包括将晶圆放置在载体基板上的步骤602。在一些示例中，晶圆可包括晶圆10，并且载体基板可包括载体基板30或如本领域普通技术人员已知的其他载体基板。
该方法包括通过电子管芯之间的间隔对晶圆进行等离子蚀刻以形成切单线的步骤603。在一些示例中，根据图3的描述蚀刻晶圆，其中晶圆10被等离子蚀刻以形成切单线13、15、17和19。在一些示例中，晶圆10包括背层28，诸如导电层、晶圆背涂层(WBC)或管芯附接膜(DAF)，在该情况下蚀刻步骤可靠近背层28终止。在蚀刻步骤期间，来自蚀刻工艺的残余材料和污染物可至少沿着切单的电子管芯(诸如电子管芯12、14、16和18)的侧表面中的一些侧表面保留。当氟和碳蚀刻化学物质用于形成切单线13、15、17和19时，此类残余材料可包括氟化聚合物材料和/或氟。
该方法包括将载体基板上的晶圆放置在被构造用于真空处理的室装置中的步骤604。以举例的方式，载体基板30上的晶圆10可被放置在密封室501中作为真空蒸气溶剂清洁装置500的一部分，如图5A和图5B中所述。在其他示例中，不同载体基板可邻近晶圆10的第一主表面放置，并且载体基板30可在晶圆被放置在密封室中之前移除。在一些示例中，在将晶圆10放置在支撑结构563上之前，可将密封室501预热到预定温度。该方法包括在密封室501内提供真空或减少氧气或空气的存在的步骤605。在一些示例中，可使用真空泵502将密封室501抽空到期望的减压或真空，如图5A所示。在一些示例中，使用约133帕斯卡(约1托)的起始真空。
该方法包括将溶剂加热到预定温度以提供溶剂蒸气的步骤606。以举例的方式，装置501可与加热的溶剂72一起使用以提供溶剂蒸气720，如图5A和图5B所示。该方法包括将加热的溶剂蒸气引入密封室装置中并且使用溶剂蒸气以从多个切单的电子管芯的表面减少从等离子蚀刻步骤产生的残余污染物的存在的步骤607。加热的溶剂蒸气720在晶圆10的暴露表面上冷凝，以减少不需要的膜和污染物的存在。以举例的方式，装置500可用于在真空下将晶圆10暴露于加热的溶剂蒸气720以在切单的电子管芯12、14、16和18的侧表面上减少残余污染物(诸如氟化聚合物膜)的存在，如图5B所示。在一些示例中，溶剂可包括非水溶性溶剂，诸如隔离的氢氟醚(HFE)溶剂。在处理阶段处，可以通过真空干燥来干燥晶圆10的溶剂。在真空干燥后，可以降低密封室501中的压力以确保溶剂的收集。然后可通过装置500分离收集的溶剂以供将来使用。
在一些示例中，本工艺可与步骤701结合，如图7所示，该步骤包括将晶圆浸没在溶剂内以减少在例如晶圆上的接触焊盘上和该接触焊盘内捕获的污染物的存在。在一些示例中，步骤701可与具有接触焊盘24的晶圆10一起使用。通过实验发现，来自等离子切单步骤的残余氟污染物可利用某些接触焊盘材料(诸如包含铝的那些接触焊盘材料)捕获在接触焊盘24内或扩散到该接触焊盘中。通过实验进一步发现，在溶剂浴中使用浸没步骤或用溶剂喷雾可以减少这种捕获的氟的存在。在一些情况下，可以使用酸性溶液或碱性溶液代替溶剂。在一些示例中，浸没步骤包括将晶圆10放置在溶剂浴中或将晶圆10在大气压下暴露于溶剂喷雾作为真空溶剂处理步骤之后的第二移除步骤。在其他示例中，可以将该顺序反转为在真空溶剂步骤之前(例如，在图6的步骤605之前)发生在溶剂浴中或在大气压下的溶剂喷雾的浸没步骤。在一些情况下，该步骤可以在真空溶剂工具中(例如，也在室501内)通过组合两种溶剂或通过使用蚀刻或移除接合焊盘表面的部分的单一溶剂来完成。
在图6和图7所述的方法完成之后，如果晶圆10具有存在的材料层28，则载体基板30上的晶圆10可根据如图8中所示的步骤801进一步处理，以使用流体喷射消融、触笔分离技术或全局流体压力分离技术在切单线13、15、17和19中分离背层28的部分。然后可使用例如拾取和放置设备将切单的电子管芯12、14、16和18从载体基板30移除，以进一步将管芯组装在封装件中，诸如模制电子封装件。
在其他示例中，在步骤801中分离材料层28之后，可以发生根据本说明书的溶剂清洁工艺。在一些示例中，在等离子蚀刻步骤之后，可以将附加的载体基板施加到晶圆10的主表面21，并且然后可以移除载体基板30以暴露晶圆10的相背对的表面。在该示例中，在移除载体基板30之后可以使用溶剂清洁工艺，同时附加的载体基板在晶圆10的主表面上就位。
从所有前述内容中，本领域技术人员可以确定，根据示例，在暴露步骤之前进行分离材料层。在另一个示例中，在将多个电子管芯暴露于溶剂蒸气之后，进行将多个电子管芯对第二溶剂的暴露。
从所有前述内容中，本领域技术人员可以确定，根据一个示例，在使用溶剂蒸气之后可进行分离背层。在另一个示例中，在使用溶剂蒸气之前可进行浸没溶剂步骤。在另外的示例中，在使用溶剂蒸气之前，室可被加热到预定温度。在又另外的示例中，等离子蚀刻包括暴露第一载体带的部分。在另一个示例中，暴露多个切单的管芯包括将邻近多个切单的管芯的第一载体带的暴露部分暴露于溶剂蒸气。在另一个示例中，暴露包括暴露于氢氟醚(HFE)溶剂蒸气。
从所有前述内容中，本领域技术人员可以确定，根据一个示例，物理地分离材料层可包括使用第一流体烧蚀工艺物理地分离材料层的第一部分，同时材料层附接到第一载体基板；将第二载体基板附接到半导体晶圆的第一主表面；移除第一载体基板；使用第二流体消融工艺物理地分离材料层的第二部分；在移除第二部分之后将第三载体基板附接到第二主表面上；以及移除第二载体基板。在另一个示例中，物理地分离材料层包括将第二载体基板附接到半导体晶圆的第一主表面；移除第一载体基板；以及使用流体从切单线移除材料层。在另外的示例中，在物理地分离材料层的步骤之前进行暴露的步骤，并且在暴露的步骤之后半导体管芯保持附连到第一载体基板。
从所有前述内容中，本领域技术人员可以确定，根据一个示例，提供材料层包括提供一个或多个导电材料层。在另一个示例中，提供材料层可包括提供晶圆背涂层或管芯附接膜层中的一者或多者。
鉴于上述全部内容，显然公开了一种新型方法。除了其他特征之外，还包括将具有多个管芯的半导体晶圆放置到载体带上，并且通过衬底形成切单线以至少部分地分离多个管芯。该方法包括在低氧室中将多个管芯的表面暴露于溶剂蒸气以移除残余污染物，诸如氟化聚合物膜。在一些示例中，该方法可与溶剂浸没或喷涂步骤结合，以移除在晶圆上的特征部上或该特征部内捕获的污染物。该方法提高了使用等离子切割技术切单的电子管芯的质量和可靠性。
尽管结合具体的优选示例和示例性示例描述了本发明的主题，但前述附图及其描述仅描绘主题的典型示例，因此不应被视作限制主题的范围。很明显，许多替代方案和变型形式对本领域技术人员来说将是显而易见的。例如，可使用其他形式的可移除支撑材料来代替载体带。例如，可以确认装置500中的支撑结构在工艺期间旋转晶圆10。例如，在工艺期间可以添加超声波振动。
如下文的权利要求所反映，本发明的各方面具有的特征可少于前文公开的单个示例的所有特征。所以，下文表述的权利要求据此明确地并入具体实施方式中，其中每项权利要求本身都代表本发明的独立示例。此外，尽管本文描述的一些示例包含其他示例中包含的一些特征，却未包含其中包含的其他特征，但本领域的技术人员应当理解，不同示例的特征的组合意在属于本发明的范围，而且意在形成不同的示例。

Claims (10)

1.一种用于处理电子管芯的方法，其特征在于，所述方法包括：
提供衬底，所述衬底具有多个电子管芯，所述多个电子管芯形成为所述衬底的一部分并且通过间隔彼此分离，其中，所述衬底具有第一主表面和与所述第一主表面相背对的第二主表面；
将所述衬底放置到第一载体基板上；
穿过所述间隔对所述衬底进行等离子蚀刻以形成邻近所述多个电子管芯的切单线；以及
将所述多个电子管芯在减压下暴露于溶剂蒸气以减少从所述等离子蚀刻的步骤产生的残余污染物的存在。
2.根据权利要求1所述的方法，其中，暴露所述多个电子管芯包括：
提供装置，所述装置包括适于真空处理的室；
将所述第一载体基板上的所述衬底放置在所述室内；
在所述室内提供真空；以及
使用加热的溶剂蒸气进行暴露。
3.根据权利要求1所述的方法，其中：
暴露包括使用包含氢氟醚HFE的加热的溶剂蒸气进行暴露。
4.根据权利要求1所述的方法，其中：
提供所述衬底包括在所述衬底的所述第二主表面的顶部上提供材料层，所述材料层包括导电层、晶圆背涂层、或管芯附接膜中的一者或多者；并且
所述方法还包括在所述等离子蚀刻的步骤之后分离所述材料层。
5.根据权利要求1至4中任一项所述的方法，其中，所述方法还包括：
在大气压下将所述多个电子管芯暴露于第二溶剂，其中，暴露于所述第二溶剂包括以下各项中的一项或多项：将所述多个电子管芯浸没在所述第二溶剂中或将所述多个电子管芯喷涂所述第二溶剂。
6.根据权利要求1至4中任一项所述的方法，其中：
提供所述衬底包括提供邻近所述第一主表面设置的接触结构；并且
所述方法还包括在所述等离子蚀刻步骤之后移除所述接触结构的一部分。
7.一种对半导体晶圆进行切单的方法，其特征在于，所述方法包括：
提供所述半导体晶圆，所述半导体晶圆具有多个管芯，所述多个管芯形成为所述半导体晶圆的一部分并且通过间隔彼此分离，其中，所述半导体晶圆具有相背对的第一主表面和第二主表面；
提供第一载体带；
邻近所述第二主表面附连所述第一载体带；
在单个切单步骤中，穿过从所述第一主表面延伸到所述第二主表面的所述间隔对所述半导体进行等离子蚀刻以形成切单线，其中，所述单个切单步骤提供多个切单的管芯；以及
在低氧室中将所述多个切单的管芯暴露于溶剂蒸气以从所述多个切单的管芯的表面移除从所述等离子蚀刻步骤产生的残余材料的至少部分，其中，所述多个切单的管芯在暴露于所述溶剂蒸气之后保持附连到所述第一载体带。
8.根据权利要求7所述的方法，其中：
提供所述半导体晶圆包括提供设置在所述第二主表面的顶部上的材料层；
附连所述第一载体带包括将所述第一载体带直接地附连到所述材料层；
等离子蚀刻包括在靠近所述材料层处终止所述等离子蚀刻步骤；并且
所述方法还包括将所述材料层与所述切单线物理地分离。
9.一种从半导体晶圆对半导体管芯进行切单的方法，其特征在于，所述方法包括：
提供所述半导体晶圆，所述半导体晶圆具有多个半导体管芯，所述多个半导体管芯形成为所述半导体晶圆的一部分并且通过间隔彼此分离，所述间隔限定了切单线将形成的位置，其中，所述半导体晶圆具有相背对的第一主表面和第二主表面，并且其中，材料层形成在所述第二主表面的顶部上；
将第一载体基板放置到所述材料层上；
穿过所述间隔对所述半导体晶圆进行等离子蚀刻以形成所述切单线，同时所述半导体晶圆附接到所述第一载体基板；以及使用所述材料层作为停止层；
将所述材料层与所述切单线分离；以及
在低氧环境中将所述半导体管芯暴露于溶剂蒸气以减少所述多个半导体管芯的表面的残余污染物的存在。
10.根据权利要求9所述的方法，其中：
暴露所述半导体管芯包括：
提供装置，所述装置包括适于真空处理的室；
将所述半导体晶圆放置在所述室内；
在所述室内提供真空以提供所述低氧环境；以及
使用加热的溶剂蒸气进行暴露；并且
所述方法还包括：
使用浸没工艺或喷涂工艺中的一者或多者将所述半导体管芯暴露于第二溶剂。
CN201910528714.2A 2018-06-25 2019-06-18 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 Pending CN110634796A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862689481P 2018-06-25 2018-06-25
US62/689,481 2018-06-25
US16/405,168 US10916474B2 (en) 2018-06-25 2019-05-07 Method of reducing residual contamination in singulated semiconductor die
US16/405,168 2019-05-07

Publications (1)

Publication Number Publication Date
CN110634796A true CN110634796A (zh) 2019-12-31

Family

ID=68968318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910528714.2A Pending CN110634796A (zh) 2018-06-25 2019-06-18 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法

Country Status (2)

Country Link
US (1) US20230402325A1 (zh)
CN (1) CN110634796A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116601107A (zh) * 2020-12-15 2023-08-15 应美盛股份有限公司 Mems凸片移除方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9159621B1 (en) * 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US9472458B2 (en) * 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
CN105514038B (zh) * 2014-10-13 2020-08-11 联测总部私人有限公司 切割半导体晶片的方法
US9337124B1 (en) * 2014-11-04 2016-05-10 Hrl Laboratories, Llc Method of integration of wafer level heat spreaders and backside interconnects on microelectronics wafers
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9601375B2 (en) * 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9704748B2 (en) * 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
US10916474B2 (en) * 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116601107A (zh) * 2020-12-15 2023-08-15 应美盛股份有限公司 Mems凸片移除方法
CN116601107B (zh) * 2020-12-15 2024-04-26 应美盛股份有限公司 Mems凸片移除方法

Also Published As

Publication number Publication date
US20230402325A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US10916474B2 (en) Method of reducing residual contamination in singulated semiconductor die
CN105280473B (zh) 减少单颗化半导体片芯中残余污染物的方法
US8664089B1 (en) Semiconductor die singulation method
CN117497456A (zh) 用于形成微电子系统或器具的方法
US9847219B2 (en) Semiconductor die singulation method
US9355881B2 (en) Semiconductor device including a dielectric material
US9093385B2 (en) Method for processing a semiconductor workpiece with metallization
JP7233019B2 (ja) 素子チップの製造方法
US20230402325A1 (en) Method of reducing residual contamination in singulated semiconductor die
US20050070095A1 (en) Protective layer during scribing
US9847270B2 (en) Method for insulating singulated electronic die
US9455192B2 (en) Kerf preparation for backside metallization
US20150044856A1 (en) Method of separating semiconductor die using material modification
CN112424927B (zh) 用于切割管芯附接膜的方法
US9449876B2 (en) Singulation of semiconductor dies with contact metallization by electrical discharge machining
US7192848B2 (en) Method for manufacturing mesa semiconductor device
US8946902B2 (en) Device and method for manufacturing a device
US20210296176A1 (en) Structure and method for electronic die singulation using alignment structures and multi-step singulation
CN115458399A (zh) 一种碳化硅晶圆的裂片方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191231