JP2011124290A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011124290A
JP2011124290A JP2009278939A JP2009278939A JP2011124290A JP 2011124290 A JP2011124290 A JP 2011124290A JP 2009278939 A JP2009278939 A JP 2009278939A JP 2009278939 A JP2009278939 A JP 2009278939A JP 2011124290 A JP2011124290 A JP 2011124290A
Authority
JP
Japan
Prior art keywords
semiconductor device
scribe line
manufacturing
semiconductor wafer
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009278939A
Other languages
English (en)
Inventor
Yasushi Sasaki
康 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009278939A priority Critical patent/JP2011124290A/ja
Publication of JP2011124290A publication Critical patent/JP2011124290A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体ウェハ上に形成した保護膜の膜厚のウェハ面内でのばらつきを低減する。
【解決手段】多層配線層上に、複数のスクライブ線108に沿ってスクライブ線溝が形成された半導体ウェハ102を個片化するのに先立ち半導体ウェハ102上に保護膜を形成する。保護膜の形成は、第1の方向に延在して形成された複数のスクライブ線108の中で最も長さが長い第1のスクライブ線108aのスクライブ線溝の一端から他端上に保護液120aを塗布する第1の塗布工程と、第2の方向に延在して形成された複数のスクライブ線108の中で最も長さが長い第2のスクライブ線108bのスクライブ線溝の一端から他端上に保護液120bを塗布する第2の塗布工程と、保護液(120aおよび120b)を塗布した半導体ウェハ102を回転する工程とを含む。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の製造手順において、ウェハ上に多層配線層を形成した後、ウェハをダイシングして個片化することにより、個々の半導体チップが得られる。従来、ウェハは、ブレードを用いたダイシングにより個片化されていた。しかし、近年、多層配線層の層間絶縁膜として低誘電率膜、とくにポーラス膜が用いるようになってきた。ポーラス膜は密着性が低く、機械的強度が低いため、ブレードを用いたダイシングでは剥離等が起こるという問題が生じてきた。そのため、近年、まずレーザ光を用いたレーザダイシングによりポーラス膜とウェハ表面の一部に溝を形成しておき、その後にウェハの残りの部分をブレードを用いてダイシングするという手法が用いられてきている。
一般的に、ウェハ上に形成された多層配線層の最上層には、保護膜の一種であるポリイミド膜が形成されている。しかし、ポリイミド膜の一部には開口部が形成されて、電極パッド等の素子が露出した構成となっている。そのため、スクライブ線に沿ってレーザ光でそのまま切断すると、飛散物が電極等の素子に付着するという問題がある。そのため、ポリイミド膜のさらに上のウェハ全面に、後に洗浄液で除去可能な保護膜を形成して、保護膜上からレーザ光で切断する手法が用いられることがある。
特許文献1(特開2006−198450号公報)には、ウェハの加工面に樹脂による保護被膜を被覆する保護被膜の被覆方法であって、ウェハをスピンナーテーブルに加工面を上側にして保持するウェハ保持工程と、スピンナーテーブルに保持されたウェハの加工面の中央領域に所定量の液状樹脂を滴下する樹脂滴下工程と、スピンナーテーブルを回転するとともにウェハの加工面の中央領域を通して外周に向けてエアーを吹き付け、ウェハの加工面の中央領域に滴下された液状樹脂を外周に向けて流動せしめる保護被膜被覆工程とを含む技術が記載されている。
また、特許文献2(特開2008−006379号公報)には、ウェハの加工面に樹脂による保護被膜を被覆する保護被膜の被覆方法であって、ウェハをスピンナーテーブルに加工面を上側にして保持する工程と、ウェハの加工面の中央領域に所定量の液状樹脂を滴下しスピンナーテーブルを第1の回転速度で回転させて滴下された液状樹脂をウェハの加工面の全面に拡散させ被膜を形成する下塗り工程と、液状樹脂下塗り工程が実施されウェハの加工面に形成された被膜の中央領域に所定量の液状樹脂を滴下しスピンナーテーブルを第1の回転速度より低速の第3の回転速度で回転せしめる上塗り工程と、液状樹脂上塗り工程を実施した後にスピンナーテーブルを第3の回転速度より高速の第2の回転速度で回転させてウェハの加工面に被覆される被膜の厚さを調整する仕上げ工程とを含む技術が記載されている。
また、特許文献3(特開2005−230652号公報)には、基材の主表面に同心円状に塗膜成分を含む原料液を塗布する塗布工程と、前記原料液が塗布された前記基材を高速回転させ、前記原料液を前記基材の主表面上において分散させる分散工程とを備える、塗膜形成方法が記載されている。
特開2006−198450号公報 特開2008−006379号公報 特開2005−230652号公報
ところで、レーザ光でのレーザダイシング前において、ポリイミド膜には、スクライブ線上で開口したスクライブ線溝が設けられている。本発明者は、このように、ポリイミド膜がスクライブ線上で開口された構成において、上記特許文献1から3に記載されたような塗布方法では、保護膜の膜厚のウェハ面内でのばらつきが生じるという問題があることを見出した。
本発明者は、ポリイミド膜に、スクライブ線上で開口したスクライブ線溝が設けられた構成の半導体装置に従来の方法で保護液を塗布して、半導体ウェハを高速回転させた場合のウェハ面内の保護膜の膜厚ばらつきを検討した。ここでは、ポリイミド膜に、スクライブ線上の全面で開口したスクライブ線溝が設けられた構成の半導体装置を用いた。
結果を図6に示す。図6(a)は、半導体ウェハ102上の各測定ポイントを示す図である。ここでは、特許文献1および2に記載されたように、半導体ウェハ102の中心部に保護液を塗布し、その後に、半導体ウェハ102を高速回転(2000回転/分、90秒)させた。その結果、本発明者は、図6(b)に示すように、スクライブ線の中で、最も長さが長いスクライブ線、ここでは半導体ウェハ102の略中心を通るスクライブ線上の測定ポイント1、2、3、4、5において、他の領域(測定ポイント6、7、8、9)に比べて保護膜の膜厚が薄くなっていることを発見した。
そして、本発明者は、このような保護膜の膜厚のウェハ面内でのばらつきは、原料の保護液を半導体ウェハ102上に塗布した後、半導体ウェハ102を高速回転させる際に、半導体ウェハ102に働く遠心力の影響によることを見出した。
図7を参照して説明する。図7(a)は、半導体ウェハ102の構成を示す平面図である。ここで、半導体ウェハ102の一面には、第1の方向(図中横方向)および第1の方向と垂直な第2の方向(図中縦方向)にそれぞれ延在して形成された複数のスクライブ線108が形成されている。半導体ウェハ102は、これらのスクライブ線108に沿って個片化される。なお、ここでは、スクライブ線108を線で示しているが、スクライブ線108は、所定の幅を有する構成とすることができる。また、ここで、説明のために、スクライブ線108のうち、図中横方向に延在して形成されたスクライブ線108の中で最も長さが長いものを第1のスクライブ線108a、図中縦方向に延在して形成されたスクライブ線108の中で最も長さが長いものを第2のスクライブ線108bとして区別して示している。ここでは、第1のスクライブ線108aの一端には、ノッチ104が形成されている。また、第1のスクライブ線108aおよび第2のスクライブ線108bは、半導体ウェハ102の略中心106を通るように形成されている。
このような半導体ウェハ102を高速回転させると、図7(b)に矢印(実線)で示すように、半導体ウェハ102の中心106から外周に向かって遠心力が働く。ここで、半導体ウェハ102表面に形成されたポリイミド膜にスクライブ線108上で開口したスクライブ線溝が設けられた構成となっている場合、つまり、スクライブ線108に沿ってスクライブ線溝が形成されたような構成の場合、ポリイミド膜上に保護液を塗布して半導体ウェハ102を高速回転させると、保護液はスクライブ線108上の溝に沿って移動しやすくなる。そのため、半導体ウェハ102の略中心106を通る第1のスクライブ線108aおよび第2のスクライブ線108b上では、遠心力の影響を大きく受け、ポリイミド膜上に塗布した保護膜の膜厚が薄くなってしまうと考えられる。
本発明によれば、
一面に形成された多層配線層上に、第1の方向および当該第1の方向と垂直な第2の方向にそれぞれ延在して形成された複数のスクライブ線に沿ってスクライブ線溝が形成された半導体ウェハを、前記スクライブ線に沿って個片化する半導体装置の製造方法であって、
前記多層配線層上において、前記第1の方向に延在して形成された複数のスクライブ線の中で最も長さが長い第1のスクライブ線のスクライブ線溝の一端から他端上に保護液を塗布する第1の塗布工程と、
前記多層配線層上において、前記第2の方向に延在して形成された複数のスクライブ線の中で最も長さが長い第2のスクライブ線のスクライブ線溝の一端から他端上に保護液を塗布する第2の塗布工程と、
前記保護液を塗布した前記半導体装置を回転して、前記半導体装置上に前記保護液により構成された保護膜を形成する工程と、
を含む半導体装置の製造方法が提供される。
この構成によれば、半導体ウェハを高速回転させたときに働く遠心力に沿った方向に形成された第1のスクライブ線および第2のスクライブ線上に保護液を滴下しておく。これにより、半導体ウェハを高速回転させたときに遠心力によって第1のスクライブ線および第2のスクライブ線上の保護液が薄くなる傾向に作用しても、もともとこの領域の保護液の膜厚が厚いので、保護液を半導体ウェハの一面上で均一に広げることができる。これにより、個片化前の基板上に形成した保護膜の膜厚のウェハ面内でのばらつきを低減することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、半導体ウェハ上に形成した保護膜の膜厚のウェハ面内でのばらつきを低減することができる。
本発明の実施の形態における半導体装置の製造手順を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順の効果を示す図である。 従来の方法での問題点を説明するための図である。 従来の方法での問題点を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図1および図2は、本実施の形態における半導体装置の製造手順を示す平面図である。また、図3および図4は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
図3(a)に示すように、個片化前の半導体装置100は、半導体ウェハ102上に多層配線層110とポリイミド膜112(下地保護膜)とが形成された構成を有する。多層配線層110は、層間絶縁膜として、たとえばポーラス膜等の低誘電率膜を含む構成とすることができる。また、ここでは、スクライブ線108上の全面でポリイミド膜112が開口されてスクライブ線溝109が形成された構成を示す。半導体ウェハ102には、スクライブ線108で区画された複数の素子形成領域が形成されている。ここで、「スクライブ線」とは、素子形成領周囲のスクライブ線領域として規定される領域とすることができる。他の例において、スクライブ線溝109は、スクライブ線108上の全面ではなく、幅方向の一部(たとえば中央部分)にのみ形成された構成とすることもできる。
本実施の形態において、半導体ウェハ102上には、図7(a)を参照して説明したのと同様のスクライブ線108が形成されている。つまり、半導体ウェハ102の一面には、第1の方向(図中横方向)および第1の方向と垂直な第2の方向(図中縦方向)にそれぞれ延在して形成された複数のスクライブ線108とが形成されている。第1のスクライブ線108aおよび第2のスクライブ線108bは、平面視で半導体ウェハ102の略中心106を通る構成となっている。半導体装置100(半導体ウェハ102)は、スクライブ線108に沿って個片化される。
図1および図3に戻り、このような半導体装置100の全面に、スピンコート法で保護液120を塗布する。具体的には、半導体装置100をダイシングシート(不図示)上に配置し、半導体装置100の周囲のダイシングシートをリングで固定した状態で、保護膜塗布ステージ(不図示)に載置する。
この状態で、ノズル150(図3参照)から保護液120を滴下する。保護液120は、レーザダイシング用の保護膜とすることができ、たとえば、ポリビニルアルコール膜等、水溶性の膜とすることができる。本実施の形態において、保護液120を半導体装置100上に滴下する手順に特徴がある。
まず、第1のスクライブ線108aに沿ってノズル150を移動させ、第1のスクライブ線108aに沿って形成されたスクライブ線溝109の一端から他端上に保護液120を滴下して塗布する(第1の塗布工程)(図1(a)、図3(a)、図3(b))。なお、ここでは区別するために、第1の塗布工程で塗布された保護液120を保護液120aとして示している。スクライブ線108(第1のスクライブ線108aおよび第2のスクライブ線108b含む。)の幅は、たとえば100μm程度とすることができる。つまり、ここでは、スクライブ線溝109の幅も100μm程度とすることができる。保護液120aの幅は、スクライブ線溝109の幅以上とすることができる。
つづいて、保護膜塗布ステージを90°回転して半導体ウェハ102を90°回転させ、第1のスクライブ線108aと垂直方向の第2のスクライブ線108bに沿って形成されたスクライブ線溝109の一端から他端上にノズル150を移動させ、第2のスクライブ線108bの一端から他端上に保護液120を滴下して塗布する(第2の塗布工程)(図1(b)、図3(c)、図3(d))。なお、ここでは区別するために、第2の塗布工程で塗布された保護液120を保護液120bとして示している。保護液120bの幅も、スクライブ線溝109の幅以上とすることができる。
この後、保護膜塗布ステージを高速回転し、半導体ウェハ102を高速回転させる(図2(a)、図4(a))。これにより、保護液120aおよび保護液120bが半導体装置100の一面上で広がり、半導体装置100上に均一に保護膜122が形成される(図2(b)、図4(b))。ここで、回転数は、たとえば500回転/分以上2000回転/分以下、回転時間は、たとえば30秒以上90秒以下とすることができる。
本実施の形態において、半導体ウェハ102を高速回転させたときに働く遠心力に沿った方向に形成された第1のスクライブ線108aおよび第2のスクライブ線108b上に保護液120を滴下しておく。これにより、半導体ウェハ102を高速回転させたときに遠心力によって第1のスクライブ線108aおよび第2のスクライブ線108b上の保護液120が薄くなる傾向に作用しても、もともとこの領域の保護液120の膜厚が厚いので、保護液120を半導体装置100の一面上で均一に広げることができる。
この後、保護膜122が形成された面から平面視でスクライブ線108に沿ってレーザ光を照射し、レーザダイシングにより保護膜122および多層配線層110の少なくとも所定の深さまで達する切断溝を形成する(グルービング)。また、本実施の形態においては、多層配線層110および半導体ウェハ102の一部もレーザダイシングで切断することができる。この後、半導体ウェハ102の表面から半導体ウェハ102をスクライブ線108に沿ってダイシングブレードを用いたブレードダイシングで切断し、個片化する。他の例において、レーザダイシングで半導体ウェハ102も切断するフルカットダイシングを行うこともできる。
次に、本実施の形態における半導体装置100の製造手順の効果を説明する。
図6(a)に示したのと同様の半導体ウェハ102において、以下の条件で保護液120塗布を行い、その後に、半導体ウェハ102を高速回転(2000回転/分、90秒)させた。
(条件a)本実施の形態において、図1から図4を参照して説明した手順で半導体ウェハ102上に保護液120を塗布した。ここで、スクライブ線溝109の線幅を約150μm、保護液120aおよび保護液120bの幅を約10mmとした。
(条件b)図6を参照して説明した例に対応する。特許文献1および2に記載されたように、半導体ウェハ102(半径300mm)の中心部(半径150mmの円形の領域)に保護液120を塗布した。
(条件c)ウェハを10回転/分程度回転させながら、保護液120を滴下するノズル150を半導体ウェハ102の中心から半導体ウェハ102外周に向けて30〜60°円弧上に動作させ、保護液120を渦巻状に塗布した。
(条件d)特許文献3に記載されたのと同様に、同心円状に保護液120を塗布した。
以上の(条件a)および(条件b)について、図6(a)に示した半導体ウェハ102上の各測定ポイント1〜9における保護液120の膜厚を測定した。図5は、結果を示す図である。なお、図5の「b」は、(条件b)の結果を示し、図6(b)に示した結果と同じである。ここで、(条件a)との対比のために示している。
図5に示すように、(条件b)では、半導体ウェハ102の略中心を通るスクライブ線上の測定ポイント1〜5において、他の領域(測定ポイント6、7、8、9)に比べて保護膜の膜厚が薄くなっている。一方、(条件a)では、半導体ウェハ102の略中心を通るスクライブ線(第1のスクライブ線108aおよび第2のスクライブ線108b)上の測定ポイント1〜5においても、他の領域(測定ポイント6、7、8、9)と比べて膜厚の低下を大幅に抑えることができ、条件bに比べて、膜厚のばらつきが大幅に改善した。
また、(条件a)、(条件b)、(条件c)、(条件d)について、保護膜塗布後の半導体ウェハ102の表面を確認した。その結果、(条件b)、(条件c)、(条件d)では、目視レベルで半導体ウェハ102中央部と外周部に塗布ムラが確認された。一方、(条件a)では、塗布ムラは見られなかった。
さらに、(条件c)および(条件d)では、たとえばノズルをゆっくり円弧状に動作させる等、ノズルの動きが複雑になり、塗布時間が長くなるという欠点がある。一方、本実施の形態における半導体装置100の製造手順によれば、保護液120の塗布は十字方向に行うだけ、つまりノズル150を第1のスクライブ線108aに沿って移動させる工程と、第2のスクライブ線108bに沿って移動させる工程の2回の処理のみで行うことができ、保護液120を効率よく塗布することができる。
また、以上の実施の形態において説明したように、第1のスクライブ線108aまたは第2のスクライブ線108bがノッチ104を通るように形成されていれば、位置合わせも容易にすることができる。本実施の形態における半導体装置100の製造手順によれば、半導体ウェハ102のノッチ104を基準にして0、3、6、9時方向の外周のチップ上にも、保護膜122を均一性良く形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、第1のスクライブ線108aおよび第2のスクライブ線108bが半導体ウェハ102の略中心106を通る例を示したが、第1のスクライブ線108aおよび第2のスクライブ線108bが、半導体ウェハ102の略中心106中心を通らない構成においても、本発明を適用することができる。ウェハ上のスクライブ線およびスクライブ線に囲まれた素子形成領域の配置は、各メーカによって異なる可能性がある。すなわち、いずれのスクライブ線も、ウェハの略中心を通らないような配置とする可能性もある。このような場合でも、ポリイミド膜上に保護液を塗布してウェハを高速回転させると、複数のスクライブ線のうち、第1の方向および当該第1の方向と垂直な第2の方向にそれぞれ延在するスクライブ線の中で、最も長さが長いスクライブ線において、遠心力の影響を最も受け保護液が移動しやすくなる。そのため、第1のスクライブ線108aおよび第2のスクライブ線108bが半導体ウェハ102の中心106を通っていない場合でも、第1のスクライブ線108aが、第1の方向に延在して形成された複数のスクライブ線108の中で最も長さが長く、第2のスクライブ線108bが、第2の方向に延在して形成された複数のスクライブ線108の中で最も長さが長い場合、これらの上に保護液120を塗布しておくことにより、上記の実施の形態で説明したのと同様の効果が得られる。
100 半導体装置
102 半導体ウェハ
104 ノッチ
106 中心
108 スクライブ線
108a 第1のスクライブ線
108b 第2のスクライブ線
109 スクライブ線溝
110 多層配線層
112 ポリイミド膜
120 保護液
120a 保護液
120b 保護液
122 保護膜
150 ノズル

Claims (9)

  1. 一面に形成された多層配線層上に、第1の方向および当該第1の方向と垂直な第2の方向にそれぞれ延在して形成された複数のスクライブ線に沿ってスクライブ線溝が形成された半導体ウェハを、前記スクライブ線に沿って個片化する半導体装置の製造方法であって、
    前記多層配線層上において、前記第1の方向に延在して形成された複数のスクライブ線の中で最も長さが長い第1のスクライブ線のスクライブ線溝の一端から他端上に保護液を塗布する第1の塗布工程と、
    前記多層配線層上において、前記第2の方向に延在して形成された複数のスクライブ線の中で最も長さが長い第2のスクライブ線のスクライブ線溝の一端から他端上に保護液を塗布する第2の塗布工程と、
    前記保護液を塗布した前記半導体装置を回転して、前記半導体装置上に前記保護液により構成された保護膜を形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第1のスクライブ線および前記第2のスクライブ線は、それぞれ、前記半導体ウェハの略中心を通る半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記スクライブ線溝は、前記複数のスクライブ線上全面に開口して形成された半導体装置の製造方法。
  4. 請求項1から3いずれかに記載の半導体装置の製造方法において、
    前記多層配線層上には下地保護膜が形成されており、前記スクライブ線溝は当該下地保護膜に形成されており、前記第1の塗布工程および前記第2の塗布工程において、前記保護液を前記下地保護膜上に塗布する半導体装置の製造方法。
  5. 請求項1から4いずれかに記載の半導体装置の製造方法において、
    前記保護液は、水溶性保護膜である半導体装置の製造方法。
  6. 請求項1から5いずれかに記載の半導体装置の製造方法において、
    前記保護膜が形成された面から前記複数のスクライブ線に沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程、
    をさらに含む半導体装置の製造方法。
  7. 請求項1から6いずれかに記載の半導体装置の製造方法において、
    前記第1の塗布工程および前記第2の塗布工程において、前記保護液を、それぞれ、前記スクライブ線溝の幅よりも太い幅で塗布する半導体装置の製造方法。
  8. 請求項1から7いずれかに記載の半導体装置の製造方法において、
    前記保護膜を形成する工程において、前記半導体ウェハを、500回転/分以上2000回転/分以下の回転数で回転する半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記保護膜を形成する工程において、前記半導体ウェハを、30秒以上90秒以下の時間回転する半導体装置の製造方法。
JP2009278939A 2009-12-08 2009-12-08 半導体装置の製造方法 Pending JP2011124290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009278939A JP2011124290A (ja) 2009-12-08 2009-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278939A JP2011124290A (ja) 2009-12-08 2009-12-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011124290A true JP2011124290A (ja) 2011-06-23

Family

ID=44287919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278939A Pending JP2011124290A (ja) 2009-12-08 2009-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011124290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531994A (ja) * 2012-07-10 2015-11-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015531994A (ja) * 2012-07-10 2015-11-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング

Similar Documents

Publication Publication Date Title
US8053337B2 (en) Method of manufacturing semiconductor device
TWI700773B (zh) 改善晶圓塗覆
US9929018B2 (en) Semiconductor wafer and method for producing same
US10796962B2 (en) Semiconductor wafer processing method
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
JP2015531994A (ja) レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング
US20060172538A1 (en) Wet etching the edge and bevel of a silicon wafer
US20130069205A1 (en) Semiconductor wafer and processing method therefor
KR102024122B1 (ko) 스루-실리콘 비아 노출을 위한 방법 및 장치
US20160148842A1 (en) Dicing of low-k wafers
US10199253B2 (en) Method for manufacturing semiconductor devices through peeling using UV-ray
JP2010080769A (ja) 半導体装置の製造方法
US20140235070A1 (en) Cover plate for wind mark control in spin coating process
JP5118736B2 (ja) スクライブ方法及びスクライビングホイール
JP2011124290A (ja) 半導体装置の製造方法
US20150214027A1 (en) Wafer cleaning system and method
US20130252356A1 (en) Supporting substrate, method for fabricating semiconductor device, and method for inspecting semiconductor device
US9833876B2 (en) Polishing apparatus and polishing method
JP6250369B2 (ja) ウェーハの加工方法
JP6195483B2 (ja) 積層ウェーハの加工方法
US20190131247A1 (en) Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage
Chen et al. Processing TSV wafer with stealth dicing technology
KR20190103006A (ko) Low-k막 부착 웨이퍼의 분단 방법
JP2005101181A (ja) 半導体装置のおよびその製造方法