CN110998826B - 晶片切割过程中颗粒污染的减轻 - Google Patents

晶片切割过程中颗粒污染的减轻 Download PDF

Info

Publication number
CN110998826B
CN110998826B CN201880045337.0A CN201880045337A CN110998826B CN 110998826 B CN110998826 B CN 110998826B CN 201880045337 A CN201880045337 A CN 201880045337A CN 110998826 B CN110998826 B CN 110998826B
Authority
CN
China
Prior art keywords
layer
dicing
wafer
water
soluble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880045337.0A
Other languages
English (en)
Other versions
CN110998826A (zh
Inventor
类维生
朴怀生
艾杰伊·库玛
布拉德·伊顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202311197004.9A priority Critical patent/CN117276065A/zh
Publication of CN110998826A publication Critical patent/CN110998826A/zh
Application granted granted Critical
Publication of CN110998826B publication Critical patent/CN110998826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

描述了切割半导体晶片的方法。在一个示例中，一种对在其上具有多个集成电路的晶片进行切割的方法包含：将晶片切割成设置在切割带上的多个单切裸片(singulated die)。所述方法还包含在切割带上的多个单切裸片上方和之间形成材料层。所述方法还包括使切割带扩展，其中在扩展期间在材料层上收集多个颗粒。

Description

晶片切割过程中颗粒污染的减轻
技术领域
本发明的实施方式涉及半导体处理领域，并且特别地涉及切割半导体晶片的方法，每个晶片上具有多个集成电路。
背景技术
在半导体晶片处理中，在由硅或其他半导体材料构成的晶片(也称为基板)上形成集成电路。通常，利用具有各种半导体、导电或绝缘材料的层来形成集成电路。使用各种众所周知的工艺对这些材料进行掺杂、沉积和蚀刻，以形成集成电路。每个晶片都经处理以形成大量包含集成电路的单独区域，所述集成电路被称为小片(dice)。
在集成电路形成过程之后，将晶片“切割”以使各个裸片彼此分开，以用于封装或在较大的电路中以未封装的形式使用。用于晶片切割的两种主要技术是划片和锯切。使用划片，镶金刚石尖的划线器沿着预形成的刻划线在晶片表面上移动。这些刻划线沿着小片之间的空间延伸。这些空间通常称为“街区(street)”。金刚石划线器沿着街区在晶片表面中形成浅划痕。在诸如用辊施加压力时，晶片沿刻划线分开。晶片中的断裂遵循晶片基板的晶格结构。划片可用于厚度约为10密耳(千分之一英寸)或更小的晶片。对于较厚的晶片，目前锯切是优选的切割方法。
使用锯切，以每分钟高转数旋转的镶金刚石尖的锯接触晶片表面，并沿着街区锯切晶片。将晶片安装在跨膜框拉伸的诸如粘合膜之类的支撑构件上，并且将锯片反复施加到竖直街区和水平街区上。划片或锯切的一个问题是，可能会沿着小片的切断边缘形成切屑和磕伤。另外，裂纹可能会形成并从小片的边缘扩展到基板中，并使集成电路无法工作。
崩角(chipping)和开裂对于划片而言是特别成问题的，因为只能在结晶结构的<110>方向上划出正方形或矩形裸片的一侧。
因此，切割裸片的另一侧导致锯齿状的分离线。由于崩角和开裂，晶片上的小片之间需要额外的间隔，以防止损坏集成电路，例如使切屑和裂纹与实际集成电路保持某一距离。作为间距需求的结果，在标准大小的晶片上不能形成那么多的小片，并且浪费了原本可以用于电路的晶片基板面(real estate)。锯的使用加剧了半导体晶片上的基板面的浪费。锯的刀片为约15微米厚。如此，为了确保围绕由锯所制造的切口的开裂和其他损伤不会损害集成电路，通常必须使每个小片的电路分开三至五百微米。此外，在切割之后，每个裸片都需要进行大量清洁以去除由锯切过程导致的颗粒和其他污染物。
还使用了等离子体切割，但也可能具有局限性。例如，妨碍等离子体切割的实施一种限制可能是成本。用于图案化抗蚀剂的标准光刻操作可能使实施成本过高。可能妨碍等离子体切割的实施的另一限制是，对在沿街区切割时常遇到的金属(例如，铜)进行等离子体处理可产生生产问题或产量限制。
发明内容
本发明的实施方式包括切割半导体晶片的方法，每个晶片在其上具有多个集成电路。
在一个实施方式中，一种对在其上具有多个集成电路的晶片进行切割的方法包含：将晶片切割成设置在切割带上的多个单切(singulated)裸片。所述方法还包含在切割带上的多个单切裸片上方和之间形成材料层。所述方法还包括使切割带扩展，其中在扩展期间在材料层上收集多个颗粒。
在一个实施方式中，对在其上具有多个集成电路的晶片进行划片的方法包含：在晶片上形成水溶性掩模层，所述晶片设置在切割带上方，所述切割带容纳在框架中。所述方法还包含使用激光划片工艺对水溶性掩模层进行划片以暴露晶片的部分。所述方法还包含利用等离子体工艺蚀刻晶片的暴露部分，以将晶片切成多个单切的裸片。所述方法还包含在切割带上的多个单切裸片上方和之间形成水溶性保护层。所述方法还包含从框架上去除切割带。所述方法还包含在从框架上去除切割带之后，使切割带扩展，其中在扩展期间在水溶性材料层上收集多个颗粒。所述方法还包含在使切割带扩展之后，用水性介质去除水溶性保护层和水溶性掩模层的剩余部分。
在一个实施方式中，一种装置包括设置在切割带上的多个单切裸片。水溶性材料层设置在切割带上的多个单切裸片上方和之间。水溶性材料层上有多个颗粒。
附图说明
图1图示了根据本发明的一个实施方式的在晶片的周边内具有刻划线的被支撑晶片。
图2图示了根据本发明的一个实施方式的具有在晶片的周边之外延伸的刻划线的被支撑晶片。
图3是表示根据本发明的一个实施方式的在对包括多个集成电路的半导体晶片进行切割的方法中的操作的流程图。
图4A至图4F图示了根据本发明的一个实施方式的在对半导体晶片进行切割的方法中的各种操作期间包括多个集成电路的半导体晶片的横截面图，所述方法对应于图3的流程图的数个操作。
图5图示了根据本发明的一个实施方式的可以在半导体晶片或基板的街区区域中使用的材料的堆叠的横截面图。
图6A至图6D图示了根据本发明的一个实施方式的在对半导体晶片进行切割的方法中的各种操作的横截面图。
图7图示了根据本发明的一个实施方式的用于晶片或基板的激光和等离子体切割的工具布局的框图。
图8示出了根据本发明的一个实施方式的示例性计算机系统的框图。
具体实施方式
描述了切割半导体晶片的方法。在下面的描述中，阐述了许多具体细节，诸如基于飞秒的激光划片和等离子体蚀刻条件以及材料方案，以便提供对本发明的实施方式的透彻理解。对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施方式。在其他情况下，未详细描述诸如集成电路制造的公知方面，以免不必要地模糊本发明的实施方式。此外，应当理解，附图中所示的各种实施方式是说明性表示，并且不一定按比例绘制。
本文描述的一个或多个实施方式涉及一种切割方法，所述切割方法有利地减轻或完全避免了半导体裸片的颗粒污染。
为了提供背景，在整个晶片制造和封装过程中，诸如微机电传感器(MEMS)的许多半导体芯片对颗粒污染或损伤非常敏感。潜在的此类问题与晶片切割工艺有关。如果晶片切割工艺的终点是停止在晶片内部的切割通槽(图1)，则在用于裸片拾取的切割晶片/锥形扩展阶段期间，晶片边缘未被切割通过的诸如点之类的部分可能破裂并产生晶片材料颗粒，所述颗粒可能随机撞击单切裸片中的一个单切裸片的暴露器件，这样导致较低的成品率。不幸的是，对于激光划片和等离子体蚀刻混合切割工艺，由于切割带与晶片材料相比具有更低的耐激光烧蚀和等离子蚀刻的能力，因此激光划片的端点通常必须是晶片上的端点，以避免切割带损伤。
图1图示了根据本发明的一个实施方式的在晶片的周边内具有刻划线的被支撑晶片。
参照图1，基板支撑框架102在其中包括切割带104。将晶片106支撑在框架102内的切割带上。晶片106包括单独的裸片107。通过对晶片106进行划片(切割)来单切单独的裸片107。沿着刻划线108执行划片，刻划线108终止于晶片106的周边内的端点110。划片留下非划片部分199，非划片部分199可以是如所描绘的连续环形式。
利用在晶片106的周边内的位置110处的端点，可以避免对切割带104的损伤。要避免划片阶段的带损伤的原因可能多种多样的。从根本上说，如果切割带104被穿通，则不能满足晶片的等离子体蚀刻和所切割的晶片的随后的带扩展所需的真空条件。从等离子蚀刻的观点，出于类似的原因，还需要避免切割带104在晶片蚀刻期间暴露于等离子体。这种情况可能会带来激光划片和等离子蚀刻混合切割技术的独有挑战。
相比之下，对于以常规刀片切割为主的工艺，上述问题通过允许刀片在整个晶片上切割并在切割带的两端上停止来解决。作为示例，图2图示了根据本发明的一个实施方式的具有在晶片的周边之外延伸的刻划线的被支撑晶片。参照图2，基板支撑框架202包括在其中的切割带204。晶片206支撑在框架202内的切割带上。晶片206包括单独裸片207。通过对晶片206进行划片(切割)，来单切出单独的裸片207。沿着刻划线208执行锯切，刻划线208在晶片206的周边之外的端点210处终止。尽管此类过程消除了连续环199的形成，但是有许多原因使得激光划片/等离子体蚀刻方法比刀片切割方法更优选，诸如本公开内容中描述的原因中的一个或多个原因。因此，在一个实施方式中，采用激光划片和等离子体蚀刻混合切割方法来进行裸片单切。然而，所述过程包含初始激光划片，所述初始激光划片终止于晶片的周边内，诸如结合图1所述。在裸片拾取时，切割带扩展，并且在一个实施方式中使围绕单切裸片的连续环199断裂。使连续环199断裂产生了颗粒，所述颗粒可具有可损害一个或多个单切裸片的性质。本文描述的一个或多个实施方式提供了一种减轻或完全避免由在此类切割带扩展过程期间产生的颗粒而对单切裸片的损伤的方法。
在一个特定实施方式中，一种减轻或完全避免由在切割带扩展过程期间产生的颗粒而对单切裸片的损伤的方法包括首先将晶片安装在切割带上，所述切割带由框架支撑。在晶片上施加掩模。执行激光划片并以晶片的周边为终点。等离子体蚀刻工艺完成了由激光划片引发的单切。将掩模层涂覆在单切/切割的晶片上(仅在单切裸片上，或者在晶片的所有其余部分上)。涂覆的程度可取决于剩余了多少切割掩模和/或是否应当保护裸片的侧壁。然后执行切割带扩展以分离裸片和晶片边缘上的连接区域。在一个实施方式中，产生颗粒并将所述颗粒收集在经涂覆的掩模层的顶部上。然后可以执行晶片清洁以去除经涂覆的掩模及其上的颗粒。进一步的处理可以包括对切割带进行紫外线固化，然后进行带扩展和裸片拾取。
在一个实施方式中，上述过程实施切割后掩模以在带扩展过程期间保护单切裸片，其中所述切割后掩模收集颗粒，而不是生成的颗粒损伤单切裸片。在一个实施方式中，仅单切裸片涂覆有切割后掩模，并且将在使晶片的连续外环开裂或断裂后所产生的颗粒捕获在单切裸片上方的切割后掩模的表面上。在另一个实施方式中，单切裸片和晶片的剩余围绕连续外环都涂覆有切割后掩模，并且将在使晶片的连续外环开裂或破裂后所产生的颗粒在单切裸片的连续外环上方的切割后掩模部分下被捕获。
在一个方面中，可以实施用于裸片单切的混合晶片或基板切割工艺，所述工艺包含初始激光划片和随后的等离子体蚀刻。激光划片工艺可用于干净地去除掩模层、有机和无机电介质层，以及器件层。然后可以在晶片或基板的暴露或部分蚀刻后终止激光蚀刻工艺。然后可以采用切割工艺的等离子体蚀刻部分来蚀穿晶片或基板的块体，诸如穿过块状单晶硅，以产生裸片或芯片的单切或切割。
常规的晶片切割方法包括基于纯机械分离的金刚石锯切割、初始激光划片和随后的金刚石锯切，或纳秒或皮秒激光切割。对于薄晶片或基板单切，诸如50微米厚的块状硅单切，常规方法仅产生较差的工艺质量。当从薄晶片或基板单切裸片时可能面临的一些挑战可包括不同层之间的微裂纹形成或分层、无机电介质层的崩角、保留严格的切口宽度控制或精确的烧蚀深度控制。本发明的实施方式包括混合激光划片和等离子体蚀刻裸片单切方法，所述方法可用于克服一个或多个上述挑战。
根据本发明的一个实施方式，使用激光划片和等离子体蚀刻的组合来将半导体晶片切成单独的或单切的集成电路，激光划片例如是基于飞秒的激光划片。在一个实施方式中，将基于飞秒的激光划片用作若非全部的则基本上非热的工艺。例如，基于飞秒的激光划片可定位为没有热损伤区或具有可忽略不计的热损伤区。在一个实施方式中，本文的方法用于具有超低介电常数膜的单切集成电路。使用常规切割，可能需要使锯减慢以适应此类低介电常数膜。此外，现在通常在切割之前将半导体晶片薄化。如此，在一个实施方式中，掩模图案化和利用基于飞秒的激光将部分晶片划片的组合，之后是等离子体蚀刻工艺，现在是可行的。在一个实施方式中，利用激光进行直写可以消除对光致抗蚀剂层的光刻图案化操作的需要，并且可以以非常少的成本来实施。在一个实施方式中，在等离子体蚀刻环境中，使用通孔型硅蚀刻来完成切割工艺。
因此，在本发明的一个方面中，可以使用基于飞秒的激光划片和等离子体蚀刻的组合来将半导体晶片切割成单切的集成电路。作为示例，图3是表示根据本发明的一个实施方式的在对包括多个集成电路的半导体晶片进行切割的方法中的操作的流程图300。图4A至图4F图示了根据本发明的一个实施方式的在执行对半导体晶片进行切割的方法期间包括多个集成电路的半导体晶片的横截面图，所述方法对应于流程图300的数个操作。
参照流程图300的操作302，并且对应于图4A，在半导体晶片或基板404上提供掩模402。掩模402由覆盖并保护形成在半导体晶片404的表面上的集成电路406的层组成。掩模402还覆盖形成在每个集成电路406之间的居间街区407。半导体晶片或基板404设置在切割带498上。如图所示的切割带498可以是带框架的切割带的一部分，例如由金属或塑料或其他材料的环来加框架。此类切割带可以被称为容纳在框架中。根据本发明的一个实施方式，形成掩模402包括形成层，所述层诸如但不限于光致抗蚀剂层或I线型图案化层。例如，诸如光致抗蚀剂层之类的聚合物层可以由另外适合于光刻工艺的材料构成。在一个实施方式中，光致抗蚀剂层由正性光致抗蚀剂材料组成，所述正性光致抗蚀剂材料为诸如但不限于248纳米(nm)抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极紫外光(EUV)抗蚀剂，或具有重氮萘醌敏化剂的酚醛树脂基质。在另一个实施方式中，光致抗蚀剂层由负性光致抗蚀剂材料组成，所述负性光致抗蚀剂材料为诸如但不限于聚顺式异戊二烯和聚乙烯基肉桂酸酯。然而，在其他实施方式中，使用非光敏和/或成本更低的材料作为掩模402。在一个实施方式中，通过在半导体晶片上方的掩模上均匀地旋转来形成掩模，所述掩模包括覆盖和保护集成电路的凸块或支柱的层。
在一个实施方式中，半导体晶片或基板404由适合于经受制造过程的材料组成，并且可以在其上适当地设置半导体处理层。例如，在一个实施方式中，半导体晶片或基板404由基于IV族的材料构成，所述基于IV族的材料为诸如但不限于晶体硅、锗或硅/锗。在一个特定实施方式中，提供半导体晶片404包括提供单晶硅基板。在一个特定实施方式中，单晶硅基板掺杂有杂质原子。在另一个实施方式中，半导体晶片或基板404由III-V材料组成，例如在制造发光二极管(LED)中使用的III-V材料基板。
在一个实施方式中，半导体晶片或基板404具有设置在其上或其中的半导体器件的阵列作为集成电路406的一部分。此类半导体器件的示例包括但不限于制造在硅基板中并封装在电介质层中的存储器器件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连件可以形成在器件或晶体管上方以及周围的电介质层中，并且可以用于电耦合器件或晶体管以形成集成电路406。构成街区407的材料可以与用于形成集成电路406的那些材料相似或相同。例如，街区407可以由电介质材料、半导体材料和敷金属(metallization)的层组成。在一个实施方式中，一条或多条街区407包括与集成电路406的实际器件类似的测试器件。
参照流程图300的操作304，以及对应的图4B，用激光划片工艺对掩模402进行图案化，以提供具有间隙410的图案化掩模408，这样暴露半导体晶片或基板404的在集成电路406之间的区域。如此，使用激光划片工艺来去除最初形成在集成电路406之间的街区407的材料。根据本发明的一个实施方式，用激光划片工艺对掩模402进行图案化包括将沟槽412部分地形成到半导体晶片404的在集成电路406之间的区域中，如图4B所示。
在一个实施方式中，用激光划片工艺图案化掩模406包括使用脉冲宽度在飞秒范围内的激光。具体地，具有可见光谱加上紫外(UV)和红外(IR)范围(总宽带光谱)中的波长的激光器可用于提供基于飞秒的激光器，即具有飞秒级(10-15秒)脉冲宽度的激光。在一个实施方式中，烧蚀不依赖于波长，或者基本上不依赖于波长，因此适用于复杂的膜，诸如掩模402、街区407以及可能地半导体晶片或基板404的一部分的膜。
诸如脉冲宽度之类的激光参数选择对于开发成功的激光划片和切割工艺至关重要，所述成功的激光划片和切割工艺可以最小化崩角、微裂纹和分层，以实现干净的激光划片切割。激光划片切割越干净，就可以越顺利地执行蚀刻工艺以实现最终的裸片单切。在半导体器件晶片中，通常在其上设置许多不同材料类型(例如，导体、绝缘体、半导体)和厚度的功能层。此类材料可以包括但不限于有机材料，诸如聚合物、金属或无机电介质，所述无机电介质诸如二氧化硅和氮化硅。
设置在晶片或基板上的各个集成电路之间的街区可以包括与集成电路本身相似或相同的层。例如，图5图示了根据本发明的一个实施方式的可以在半导体晶片或基板的街区区域中使用的材料的堆叠的横截面图。
参照图5，街区区域500包括硅基板的顶部部分502、第一二氧化硅层504、第一蚀刻终止层506、第一低介电常数电介质层508(例如，具有的介电常数小于二氧化硅为4.0的介电常数)、第二蚀刻终止层510、第二低介电常数电介质层512、第三蚀刻终止层514、未掺杂的石英玻璃(USG)层516、第二二氧化硅层518，以及光致抗蚀剂层520，其中描绘了相对厚度。敷铜522设置在第一蚀刻终止层506与第三蚀刻终止层514之间并且穿过第二蚀刻终止层510。在一个特定实施方式中，第一蚀刻终止层506、第二蚀刻终止层510和第三蚀刻终止层514由氮化硅构成，而低介电常数电介质层508和512由碳掺杂的氧化硅材料构成。
在常规的激光辐照(诸如基于纳秒或皮秒的激光辐照)下，街区500的材料在光吸收和烧蚀机制方面表现出很大差异。例如，在正常条件下，诸如二氧化硅的电介质层对于所有商业上可获得的激光波长是基本上透明的。相比之下，金属、有机物(例如，低介电常数材料)和硅可以非常容易地耦合光子，特别是响应基于纳秒或皮秒的激光辐照。
在一个实施方式中，可以选择用于基于飞秒激光的工艺的参数，以对无机和有机电介质、金属和半导体具有基本上共同的烧蚀效应，即使此类材料的一般能量吸收特征在某些条件下可能相差很大。例如，二氧化硅的吸收率是非线性的，并且可以在适当的激光烧蚀参数下使其与有机电介质、半导体和金属的吸收率更加一致。在一个此类实施方式中，使用基于飞秒的高强度和短脉冲宽度激光工艺来烧蚀包括二氧化硅层和有机电介质、半导体或金属中的一种或多种的层堆叠。在一个特定实施方式中，在基于飞秒的激光辐照工艺中使用大约小于或等于400飞秒的脉冲，以去除掩模、街区和部分硅基板。
相比之下，如果选择了非最佳激光参数，则在包含无机电介质、有机电介质、半导体或金属中的两种或更多种的堆叠结构中，激光烧蚀工艺可能导致分层问题。例如，激光穿透高带隙能量的电介质(诸如具有约9EV的带隙的二氧化硅)，而没有可测量的吸收。然而，激光能量可能会在下面的金属或硅层中吸收，这样导致金属或硅层的显著蒸发。蒸发可能产生高压以剥离上覆的二氧化硅电介质层，并且潜在地导致严重的层间分层和微裂纹。在一个实施方式中，尽管基于皮秒的激光辐照过程导致复杂堆叠中的微裂纹和分层，但是已经证明基于飞秒的激光辐照过程不会导致相同材料堆叠的微裂纹或分层。
为了能够直接烧蚀电介质层，可能需要发生电介质材料的电离，使得它们通过强烈吸收光子而表现得类似于导电材料。在电介质层最终烧蚀之前，吸收可以阻止大部分激光能量穿透到下面的硅或金属层。在一个实施方式中，当激光强度足够高以在无机电介质材料中引发光子电离和碰撞电离时，无机电介质的电离是可行的。
根据本发明的一个实施方式，合适的基于飞秒的激光工艺的特征在于高的峰强度(辐照度)，所述高的峰强度通常导致各种材料中的非线性相互作用。在一个此类实施方式中，飞秒激光源的脉冲宽度大约在10飞秒至500飞秒的范围内，但是优选地在100飞秒至400飞秒的范围内。在一个实施方式中，飞秒激光源的波长大约在1570纳米至200纳米的范围内，但是优选地在540纳米至250纳米的范围内。在一个实施方式中，激光器和相应的光学系统在工作表面处提供大约在3微米至15微米的范围内的焦点，但是优选地大约在5微米至10微米的范围内的焦点。
工作表面处的空间射束轮廓可以是单模(高斯)，也可以具有成形的礼帽轮廓。在一个实施方式中，激光源具有大约在200kHz至10MHz的范围内的脉冲重复率，但是优选地大约在500kHz至5MHz的范围内的脉冲重复率。在一个实施方式中，激光源在工作表面处传递大约在0.5uJ至100uJ的范围内的脉冲能量，但是优选地在l uJ至5uJ的范围内的脉冲能量。在一个实施方式中，激光划片工艺沿着工件表面以大约在500mm/sec至5m/sec范围内的速度运行，但是优选地大约在600mm/sec至2m/sec范围内的速度运行。
划片工艺可以仅以单程运行，也可以以多程运行，但是，在一个实施方式中优选1-2程。在一个实施方式中，工件中的划片深度大约在5微米至50微米深的范围内，优选地大约在10微米至20微米深的范围内。可以以一连串给定脉冲重复速率的单脉冲或一系列的脉冲群来施加激光。在一个实施方式中，所产生的激光束的切口宽度大约在2微米至15微米的范围内，但是在硅晶片划片/切割中，在器件/硅界面处测量的切口宽度优选地大约在6微米至10微米的范围内。
可以选择具有以下益处和优点的激光参数：诸如提供足够高的激光强度以实现无机电介质(例如，二氧化硅)的电离，并在直接烧蚀无机电介质之前最小化由下层损伤引起的分层和崩角。而且，参数可以经选择以为工业应用提供有意义的工艺产量，以及精确控制的烧蚀宽度(例如，切口宽度)和深度。如上所述，与基于皮秒和基于纳秒的激光烧蚀工艺相比，基于飞秒的激光更适合于提供此类优点。然而，即使在基于飞秒的激光烧蚀的光谱中，某些波长也可能提供比其他波长更好的性能。例如，在一个实施方式中，具有接近或处于UV范围内的波长的基于飞秒的激光工艺提供了比具有接近或处于IR范围内的波长的基于飞秒的激光工艺更清洁的烧蚀工艺。在一个特定的此类实施方式中，适用于半导体晶片或基板划片的基于飞秒的激光工艺是基于波长大约小于或等于540纳米的激光。在一个特定的此类实施方式中，使用具有大约小于或等于540纳米的波长的激光的大约小于或等于400飞秒的脉冲。然而，在一个替代实施方式中，使用双激光波长(例如，IR激光和UV激光的组合)。
应当理解的是，在使用激光划片来图案化掩模以及完全划片穿过晶片或基板以致单切裸片的情况下，在上述激光划片之后可以停止切割或单切工艺。在一个此类实施方式中，以下结合图4C描述的等离子体蚀刻工艺被省略，并且所述工艺在结合图4D描述的操作处再次开始。因此，在一个实施方式中，不需要诸如等离子体蚀刻的进一步单切处理来实现单切。然而，结合图4C描述的以下实施方式可以被考虑为没有将单独的激光划片实施用于整体单切的那些情况。
在一个任选的实施方式中，在激光划片工艺之后并且在等离子体蚀刻单切工艺之前，执行中间的掩模打开后清洁操作。在一个实施方式中，掩模开口后清洁操作是基于等离子体的清洁工艺。在一个示例中，如下所述，基于等离子体的清洁工艺对由间隙410暴露的基板404的沟槽412无反应性。
根据一个实施方式，基于等离子体的清洁工艺对于基板404的暴露区域无反应性，因为在清洁工艺期间暴露的区域未被蚀刻或仅被可忽略不计地被蚀刻。在一个此类实施方式中，仅使用非反应性气体等离子体清洁。例如，使用Ar或另一种非反应性气体(或混合物)来执行高偏压的等离子体处理，以用于掩模凝结和经划片的开口的清洁两者。所述方法可能适用于水溶性掩模，诸如掩模402。在另一个此类实施方式中，使用单独的掩模凝聚(condensation)(表面层的致密化)和经划片沟槽清洁操作，例如，首先执行用于掩模凝结的Ar或非反应性气体(或混合物)高偏压等离子体处理，然后执行对经激光划片的沟槽的Ar+SF6等离子体清洁。该实施方式可能适用于由于掩模材料太厚而Ar清洁不足以用于沟槽清洁的情况。
参照流程图300的操作306以及相应的图4C，通过图案化掩模408中的间隙410蚀刻半导体晶片404，以将集成电路406单切(以形成单切裸片)。根据本发明的一个实施方式，蚀刻半导体晶片404包括蚀刻利用基于飞秒的激光划片工艺形成的沟槽412，以最终完全蚀穿半导体晶片404，如图4C所示。在一个此类实施方式中，蚀刻暴露出切割带498的部分，如图4C所示。
在一个实施方式中，蚀刻半导体晶片404包括使用等离子体蚀刻工艺。在一个实施方式中，使用硅通孔型蚀刻工艺。例如，在一个特定实施方式中，半导体晶片404的材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可以用于裸片单切工艺的等离子体蚀刻部分。适用于进行此类等离子体蚀刻工艺的处理室的一个示例是可从美国加利福尼亚州桑尼维尔的应用材料公司(Applied Materials of Sunnyvale,CA,USA)获得的AppliedSilviaTM蚀刻系统。Applied/>SilviaTM蚀刻系统组合了电容性和电感性RF耦合，其与可能仅使用电容性耦合相比给出了对离子密度和离子能量的更加独立的控制，即使使用通过磁增强提供的改良也如此。这种组合能够使离子密度与离子能量有效地解耦，以便实现相对较高密度的等离子体，而不会具有潜在损伤性的高直流偏置电平，即使在非常低的压力下也如此。这导致异常宽的工艺裕度。然而，可以使用能够蚀刻硅的任何等离子体蚀刻室。在一个示例性实施方式中，使用深硅蚀刻来以大于传统硅蚀刻速率的约40％的蚀刻速率蚀刻单晶硅基板或晶片404，同时保持基本上精确的轮廓控制和实际上无凹坑(scallop-free)的侧壁。在一个特定实施方式中，使用硅通孔型蚀刻工艺。蚀刻工艺基于从反应性气体产生的等离子体，所述反应性气体通常是基于氟的气体，诸如SF6、C4Fs、CHF3、XeF2，或者能够以相对较快的蚀刻速率蚀刻硅的任何其他反应气体。在一个实施方式中，如图4C所示，在单切工艺之后去除掩模层408。此外，在一个实施方式中，如图4C所示，蚀刻工艺和/或掩模去除对切割带498几乎没有影响。
参照流程图300的操作308以及相应的图4D，在切割带498上的多个单切集成电路406(单切裸片)上方和之间形成材料层499。在一个实施方式中，仅涂覆单切裸片。在另一个实施方式中，单切裸片和连续环(例如，结合图1所描述的环199)均涂覆有材料层499。
在一个实施方式中，水溶性材料层易于溶解于水性介质中。例如，在一个实施方式中，水溶性材料层由可溶于以下项中的一种或多种的材料组成：碱性溶液、酸性溶液或去离子水。在一个实施方式中，水溶性材料层由以下材料组成：诸如但不限于聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸，聚乙烯亚胺或聚环氧乙烷。在一个特定的实施方式中，水溶性材料层在水溶液中的蚀刻速率大约在每分钟1-15微米的范围内，并且更特别地为大约每分钟1.3微米。在另一个特定的实施方式中，通过旋涂技术形成水溶性材料层。在一个替代实施方式中，材料层499是非水溶性聚合物层。
参照流程图300的操作310以及相应的图4E，切割带498沿着相反的方向497扩展。在切割带498的扩展期间，在材料层499上收集多个颗粒496。在一个实施方式中，多个颗粒496的源是晶片的围绕多个单切集成电路406的一部分。例如，在一个实施方式中，晶片的围绕多个单切集成电路406的连续部分是连续的，诸如结合图1所描述的剩余部分199。在切割带498的扩展期间，连续部分破裂或断裂，这样产生颗粒496。
再次参考图4E，在一个特定实施方式中，一种装置包括设置在切割带498上的多个单切裸片406。水溶性材料层499设置在切割带498上的多个单切裸片406上方和之间。多个颗粒496在水溶性材料层499上。在一个实施方式中，水溶性材料层499包括，诸如但不限于聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亚胺或聚环氧乙烷的材料。在一个实施方式中，所述装置还包括设置在多个单切裸片406中的每一个上的水溶性掩模(例如，掩模402，在图4E中未示出)，所述水溶性掩模在多个单切裸片406中的每一个的顶表面与水溶性材料层499之间。在一个实施方式中，切割带498容纳在框架中。
参照图4F，在扩展切割带498之后，去除材料层499和颗粒496。在一个实施方式中，去除材料层499和颗粒496，而不允许颗粒接触单切裸片406，这样避免单切裸片406的损伤。可以去除材料层499以准备进行裸片拾取工艺，在所述裸片拾取工艺中从扩展的切割带去除单切裸片406。
在一个实施方式中，材料层499和颗粒496由液体介质去除。在一个实施方式中，材料层499是水溶性材料层，并且材料层499和多个颗粒496用水性介质去除。在一个特定的此类实施方式中，在切割前形成的掩模402也是水溶性材料，并且水溶性掩模499和切割前掩模402的残余物都用水性介质去除。在一个实施方式中，去除是通过溶解在碱性溶液、酸性溶液或去离子水的一种或多种中而实现的。在一个替代实施方式中，材料层499是非水溶性材料层，并且使用有机溶剂去除。
因此，本发明的一个或多个实施方式包括晶片处置过程，所述晶片处置过程首先包含在晶片切割之后，将单切裸片保留在切割带上。在单切裸片上和上方形成水溶性掩模层，以确保水溶性材料基本上填充到裸片与裸片的间隔区域中。在一个实施方式中，将水溶性层旋涂在其上，但也可以喷涂在其上。为了确保将掩模充分填充到裸片之间的间隙中，可以使用相对低粘度的水溶性材料。可以以相对低的速度执行旋涂以避免裸片断裂。在一个实施方式中，在旋涂之后，将晶片在低温(例如，至多50℃)下轻轻烘烤以使掩模材料固化。接下来的过程包含将切割带扩展。一旦切割带被扩展，就通过水性处理随后干燥处理将水溶性掩模从裸片上去除。经清洁和干燥的单切裸片准备好被拾取以进行进一步组装和/或测试。
因此，再次参考流程图300和图4A至图4F，可以通过穿过掩模层、穿过晶片街区(包括敷金属)并且部分地进入硅基板中的初始激光烧蚀来执行晶片切割。可以在飞秒范围内选择激光脉冲宽度。然后可以通过随后的硅穿孔深等离子体蚀刻(through-silicon deepplasma etching)来完成裸片单切。然后可以将水溶性材料层设置在所得的单切裸片上，以保护其免受在切割带扩展过程中产生的颗粒的伤害。根据本发明的一个实施方式，下面结合图6A至图6D描述用于切割的材料堆叠的具体示例。
参照图6A，用于混合激光烧蚀和等离子体蚀刻切割的材料堆叠包括掩模层602、器件层604和基板606。掩模层、器件层和基板设置在裸片附着膜608上，裸片附着膜608附着至下层切割或背衬带610。在一个实施方式中，掩模层602是光致抗蚀剂层，诸如上文结合掩模402所述的光致抗蚀剂层。在另一个实施方式中，掩模602是水溶性掩模。器件层604包括设置在一个或多个金属层(诸如铜层)和一个或多个低介电常数电介质层(诸如碳掺杂的氧化物层)上的无机电介质层(诸如二氧化硅)。器件层604还包括布置在集成电路之间的街区，所述街区包括与集成电路相同或相似的层。基板606是块状单晶硅基板。
在一个实施方式中，块状单晶硅基板606在被附着到裸片附着膜608之前从背面薄化。可以通过背面研磨工艺来执行薄化。在一个实施方式中，将块状单晶硅基板606薄化至大约在50-100微米范围内的厚度。重要的是应注意，在一个实施方式中，薄化是在激光烧蚀和等离子蚀刻切割工艺之前执行的。在一个实施方式中，光致抗蚀剂层602的厚度为约5微米，而器件层604的厚度大约在2-3微米的范围内。在一个实施方式中，裸片附着膜608(或能够将经薄化的或薄的晶片或基板粘合到背衬带610的任何合适的替代物)的厚度为约20微米。
参照图6B，用基于飞秒的激光划片工艺612对掩模602、器件层604、和基板606的一部分进行图案化，以在基板606中形成沟槽614。
参照图6C，使用硅穿孔深等离子体蚀刻工艺616将沟槽614向下延伸至裸片附着膜608，从而暴露出裸片附着膜608的顶部并将硅基板606单切。在硅穿孔深等离子体蚀刻工艺616期间，器件层604由光致抗蚀剂层602保护。
参照图6D，单切工艺可以进一步包括图案化裸片附着膜908，暴露背衬带610的顶部，以及将裸片附着膜608单切。在一个实施方式中，通过激光工艺或通过蚀刻工艺将裸片附着膜单切。
在一个实施方式中，不管裸片附着膜是否被图案化，单切裸片都覆盖有水溶性材料层699，如图6D所示。水溶性材料层699可以用于收集在切割带扩展过程中产生的颗粒。
其他实施方式可包括随后将水溶性材料层699溶解在水性介质中，然后从背衬带610去除基板606的单切部分(例如，作为单独的集成电路)。在一个实施方式中，将单切裸片附着膜608保持在基板606的单切部分的背面上。其他实施方式可以包括从器件层604去除掩模层602。在一个替代实施方式中，在基板606比约50微米更薄的情况下，使用激光烧蚀工艺612来完全单切基板606，而不使用附加的等离子体工艺。
在一个涵盖图4A至图4F和图6A至图6D的方面的特定实施方式中，对在其上具有多个集成电路的晶片进行划片的方法包含在晶片上形成水溶性掩模层，所述晶片设置在切割带上方，所述切割带容纳在框架中。所述方法还包含使用激光划片工艺对水溶性掩模层进行划片以暴露晶片的部分。所述方法还包含利用等离子体工艺蚀刻晶片的暴露部分，以将晶片切成多个单独的裸片。所述方法还包含在切割带上的多个单切裸片上方和之间形成水溶性保护层。所述方法还包含从框架上去除切割带。所述方法还包含在从框架上去除切割带之后，使切割带扩展，其中在扩展期间在水溶性材料层上收集多个颗粒。所述方法还包含在使切割带展开之后，用水性介质去除水溶性保护层和水溶性掩模层的剩余部分。
在另一方面中，再次参考图4A至图4F，多个集成电路406可以由具有约10微米或更小的宽度的街区407分开。基于飞秒的激光划片方法的使用，至少部分地由于对激光的严格轮廓控制，而可以在集成电路的布局中实现此类压缩。
在又一方面中，再次参考图4A至图4F，多个集成电路406可以以非限制性布局布置在半导体晶片或基板404上。在一个实施方式中，激光烧蚀和等离子体蚀刻单切工艺的速度与裸片大小、布局或街区的数量无关。
在另一个方面中，使用无掩模划片方法进行切割，然后在带扩展和裸片拾取期间使用保护性掩模。在一个示例中，常规的隐形切割工艺不包含掩模涂覆(例如，用于等离子体蚀刻保护)或用于带扩展期间的保护。替代地，对裸晶片进行激光辐照以引起隐形损伤，并沿着损伤线执行带扩展以分离裸片，这样导致可能损伤裸片前表面的不可控碎屑。
根据本发明的一个实施方式，将隐形切割工艺用作无掩模单切工艺。在一个此类实施方式中，在产生内部损伤线的隐形切割单切之后，形成保护性掩模涂层，然后执行带扩展。在另一个此类实施方式中，在产生内部损伤线的隐形切割单切之前，形成保护性掩模涂层，然后执行带扩展。在任一种情况下，保护性掩模涂层在带扩展期间保护裸片，然后去除保护性掩模涂层以及其上捕获的碎屑。
单个处理工具可以被配置为执行混合激光烧蚀和等离子体蚀刻单切处理中的许多或所有操作。例如，图7图示了根据本发明的一个实施方式的用于晶片或基板的激光和等离子体切割的工具布局的框图。
参照图7，处理工具700包括工厂接口702(FI)，工厂接口702具有与其耦接的多个负载锁704。集群工具706与工厂接口702耦接。群集工具706包括一个或多个等离子体蚀刻室，诸如等离子体蚀刻室708。激光划片装置710也耦接到工厂接口702。在一个实施方式中，处理工具700的总占地面积可以是约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图7所示。
在一个实施方式中，激光划片装置710容纳基于飞秒的激光器。基于飞秒的激光器适用于执行混合激光和蚀刻单切工艺的激光烧蚀部分，诸如上述的激光烧蚀工艺。在一个实施方式中，可移动工作台也包括在激光划片装置710中，所述可移动工作台被配置为相对于基于飞秒的激光器移动晶片或基板(或其载体)。在一个特定实施方式中，基于飞秒的激光器也是可移动的。在一个实施方式中，激光划片装置710的总占地面积可以是约2240毫米乘以约1270毫米，如图7所示。
在一个实施方式中，一个或多个等离子体蚀刻室708被配置用于通过图案化掩模中的间隙蚀刻晶片或基板以将多个集成电路单切。在一个此类实施方式中，一个或多个等离子体蚀刻室708被配置为执行深硅蚀刻工艺。在一个特定实施方式中，一个或多个等离子体蚀刻室708是可从美国加利福尼亚州桑尼维尔的应用材料公司获得的AppliedSilviaTM蚀刻系统。蚀刻室可以被特别设计用于深硅蚀刻，所述深硅蚀刻用于产生容纳在单晶硅基板或晶片上或中的单切集成电路。在一个实施方式中，在等离子体蚀刻室708中包括高密度等离子体源以促进高硅蚀刻速率。在一个实施方式中，在处理工具700的群集工具706部分中包括多于一个蚀刻室，以实现单切或切割工艺的高制造产量。
工厂接口702可以是合适的大气端口，以在具有激光划片装置710的外部制造设施与群集工具706之间进行接口连接。工厂接口702可以包括具有臂或叶片的机器人，所述臂或叶片用于将晶片(或其载体)从存储单元(诸如前开式标准舱(front opening unifiedpod))转移到群集工具706或激光划片装置710或两者中。
群集工具706可以包括适合于以单切方法执行功能的其他腔室。例如，在一个实施方式中，代替附加的蚀刻室，包括沉积室712。沉积室712可被配置用于在切割之后在多个单切裸片中的每一个上和中进行水溶性材料沉积，例如，通过旋涂来沉积。在另一个实施方式中，代替附加的蚀刻室，包括湿/干站714。湿/干站可适用于在基板或晶片的激光划片和等离子体蚀刻单切工艺之后清洁残留物和碎片，或者适用于去除掩模。在一个实施方式中，还包括计量站作为处理工具700的部件。
本发明的实施方式可以被提供为计算机程序产品或软件，所述计算机程序产品或软件可以包括其上存储有指令的机器可读介质，所述指令可以用于对计算机系统(或其他电子设备)进行编程以执行根据本发明的实施方式的工艺。在一个实施方式中，计算机系统与结合图7所述的处理工具700耦接。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机构。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存存储器装置等)、机器(例如，计算机)可读传输介质(电、光、声或其他形式的传播信号(例如，红外信号、数字信号等))等。
图8图示了计算机系统800的示例性形式的机器的示意图，其中可以执行用于使机器执行本文所述的方法中的任何一种或多种方法的一组指令。在替代实施方式中，所述机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网或因特网中的其他机器。所述机器可以在客户端-服务器网络环境中以服务器或客户端机器的身份运行，或者在对等(或分布式)网络环境中作为对等机器运行。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、环球网设备、服务器、网络路由器、交换机或网桥，或能够执行一组指令(顺序指令或其他指令)的任何机器，所述一组指令指定所述机器要执行的动作。此外，虽然仅示出了单个机器，但是术语“机器”也应被理解为包括机器(例如，计算机)的任何集合，所述机器单独地或共同地执行一组(或多组)指令以执行本文所述方法中的任何一种或多种方法。
示例性计算机系统800包括，经由总线831彼此通信的处理器802、主存储器804(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)，诸如同步DRAM(SDRAM)或RambusDRAM(RDRAM)等)、静态存储器806(例如，闪存、静态随机存取存储器(SRAM)等)和辅助存储器818(例如，数据存储设备)。
处理器802代表一个或多个通用处理设备，诸如微处理器、中央处理单元或类似设备。更具体地，处理器802可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现其他指令集的处理器，或实现指令集组合的处理器。处理器802还可以是一个或多个专用处理设备，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似设备。处理器802被配置为执行处理逻辑826，以执行本文所述的操作。
计算机系统800可以进一步包括网络接口设备808。计算机系统800还可以包括视频显示单元810(例如，液晶显示器(LCD)、发光二极管显示器(LED)，或阴极射线管(CRT))、字母数字输入设备812(例如，键盘)、光标控制设备814(例如，鼠标)，以及信号生成设备816(例如，扬声器)。
辅助存储器818可以包括机器可访问存储介质(或更具体地，计算机可读存储介质)830，在其上存储有体现本文所述的方法或功能中的任何一种或多种的一组或多组指令(例如，软件822)。在由计算机系统800执行软件822的过程中，软件822也可以全部或至少部分地驻留在主存储器804内和/或处理器802内，主存储器804和处理器802还构成机器可读存储介质。可以经由网络接口设备808通过网络820进一步发送或接收软件822。
尽管在示例性实施方式中将机器可访问存储介质830示为单个介质，但是术语“机器可读存储介质”应被认为包括单个或多个介质(例如，集中式或分布式数据库，和/或关联的高速缓存和服务器)，所述单个或多个介质存储一组或多组指令。术语“机器可读存储介质”也应被认为包括能够存储或编码一组指令以供由机器执行并且使机器执行本发明的方法中的任何一种或多种的任何介质。因此，术语“机器可读存储介质”应被认为包括但不限于固态存储器以及光介质和磁介质。
根据本发明的一个实施方式，机器可访问存储介质具有存储在其上的指令，所述指令使数据处理系统执行对具有多个集成电路的半导体晶片进行切割的方法。所述方法包含将晶片切成设置在切割带上的多个单切裸片。所述方法还包含在切割带上的多个单切裸片上方和之间形成水溶性材料层。最终去除水溶性物质和收集在其上的颗粒。
因此，已经公开了切割半导体晶片的方法。

Claims (14)

1.一种切割在其上具有多个集成电路的晶片的方法，所述方法包括：
将所述晶片切割成多个单切裸片，所述多个单切裸片设置在切割带上；
在将所述晶片切割成所述多个单切裸片之后，在所述切割带上的所述多个单切裸片上方和之间形成材料层；及
使所述切割带扩展，其中在所述扩展的步骤期间在所述材料层上收集多个颗粒。
2.根据权利要求1所述的方法，其中所述多个颗粒的来源是所述晶片的围绕所述多个单切裸片的一部分。
3.根据权利要求1所述的方法，所述方法进一步包括：
用液体介质去除所述材料层和所述多个颗粒。
4.根据权利要求3所述的方法，其中所述材料层是水溶性材料层，并且所述材料层和所述多个颗粒用水性介质去除。
5.根据权利要求4所述的方法，其中在将所述晶片切割成所述多个单切裸片的期间中将水溶性掩模设置在所述晶片上，并且其中在用所述水性介质去除所述水溶性材料层的步骤期间去除所述水溶性掩模。
6.根据权利要求1所述的方法，其中形成所述材料层的步骤包括形成水溶性材料层。
7.根据权利要求6所述的方法，所述方法进一步包括：
在使所述切割带扩展之前烘烤所述水溶性材料层。
8.根据权利要求6所述的方法，其中形成所述水溶性材料层的步骤包括形成选自由以下项组成的群组中的材料：聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亚胺及聚环氧乙烷。
9.根据权利要求6所述的方法，其中所述水溶性材料层在水溶液中的蚀刻速率在每分钟1-15微米的范围内。
10.根据权利要求6所述的方法，其中形成所述水溶性材料层的步骤包括旋涂所述水溶性材料层。
11.根据权利要求1所述的方法，其中将所述晶片切割成所述多个单切裸片的步骤包括使用激光烧蚀工艺或使用激光划片加上等离子体蚀刻混合切割工艺。
12.根据权利要求1所述的方法，其中所述切割带容纳在框架中。
13.一种切割的晶片装置，所述装置包括：
多个单切裸片，所述多个单切裸片设置在扩展的切割带上；
水溶性掩模，所述水溶性掩模设置在所述多个单切裸片中的每一个上；
水溶性材料层，所述水溶性材料层设置在所述扩展的切割带上的所述多个单切裸片上方和之间，其中所述水溶性掩模在所述多个单切裸片中的每一个的顶表面与所述水溶性材料层之间；及
多个颗粒，所述多个颗粒在所述水溶性材料层上。
14.根据权利要求13所述的装置，其中所述水溶性材料层包括选自由以下项组成的群组中的材料：聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亚胺和聚环氧乙烷。
CN201880045337.0A 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻 Active CN110998826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311197004.9A CN117276065A (zh) 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/611,015 US10363629B2 (en) 2017-06-01 2017-06-01 Mitigation of particle contamination for wafer dicing processes
US15/611,015 2017-06-01
PCT/US2018/032452 WO2018222377A1 (en) 2017-06-01 2018-05-11 Mitigation of particle contamination for wafer dicing processes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311197004.9A Division CN117276065A (zh) 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻

Publications (2)

Publication Number Publication Date
CN110998826A CN110998826A (zh) 2020-04-10
CN110998826B true CN110998826B (zh) 2023-09-22

Family

ID=64454955

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880045337.0A Active CN110998826B (zh) 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻
CN202311197004.9A Pending CN117276065A (zh) 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311197004.9A Pending CN117276065A (zh) 2017-06-01 2018-05-11 晶片切割过程中颗粒污染的减轻

Country Status (6)

Country Link
US (2) US10363629B2 (zh)
EP (1) EP3631849A4 (zh)
JP (2) JP7203766B2 (zh)
KR (2) KR20200005668A (zh)
CN (2) CN110998826B (zh)
WO (1) WO2018222377A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6836191B2 (ja) * 2017-09-11 2021-02-24 豊田合成株式会社 発光素子の製造方法
JP7065311B2 (ja) * 2017-11-22 2022-05-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6925745B2 (ja) * 2017-11-30 2021-08-25 株式会社ディスコ ウェーハのレーザー加工方法
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
DE102020109149A1 (de) * 2020-04-02 2021-10-07 Infineon Technologies Ag Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips
CN113666331A (zh) * 2021-08-23 2021-11-19 苏州司南传感科技有限公司 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000327070A (ja) * 1999-05-18 2000-11-28 Hitachi Ltd 梱包方法および搬送方法ならびに半導体装置の製造方法
WO2007124737A1 (de) * 2006-05-03 2007-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
JP2008110405A (ja) * 2007-10-12 2008-05-15 Hamamatsu Photonics Kk 加工対象物切断方法
CN104412368A (zh) * 2012-07-13 2015-03-11 应用材料公司 运送切割晶圆的方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007235008A (ja) * 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5442308B2 (ja) 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101600088B1 (ko) 2009-10-08 2016-03-07 동우 화인켐 주식회사 레이저 다이싱용 보호막 조성물
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5659033B2 (ja) 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
JP2013207170A (ja) * 2012-03-29 2013-10-07 Disco Abrasive Syst Ltd デバイスウェーハの分割方法
JP2015233077A (ja) * 2014-06-10 2015-12-24 株式会社ディスコ ウエーハの加工方法
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000327070A (ja) * 1999-05-18 2000-11-28 Hitachi Ltd 梱包方法および搬送方法ならびに半導体装置の製造方法
WO2007124737A1 (de) * 2006-05-03 2007-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
JP2008110405A (ja) * 2007-10-12 2008-05-15 Hamamatsu Photonics Kk 加工対象物切断方法
CN104412368A (zh) * 2012-07-13 2015-03-11 应用材料公司 运送切割晶圆的方法
JP2015528211A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイシングされたウェハの輸送方法

Also Published As

Publication number Publication date
KR20240033154A (ko) 2024-03-12
EP3631849A4 (en) 2021-03-03
US10363629B2 (en) 2019-07-30
US20190291206A1 (en) 2019-09-26
US20180345418A1 (en) 2018-12-06
CN117276065A (zh) 2023-12-22
JP2023052102A (ja) 2023-04-11
JP7203766B2 (ja) 2023-01-13
US10661383B2 (en) 2020-05-26
EP3631849A1 (en) 2020-04-08
KR20200005668A (ko) 2020-01-15
WO2018222377A1 (en) 2018-12-06
JP2020522136A (ja) 2020-07-27
CN110998826A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
US8940619B2 (en) Method of diced wafer transportation
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US9076860B1 (en) Residue removal from singulated die sidewall
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
WO2015134227A1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9299611B2 (en) Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
US20150079760A1 (en) Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
WO2021262361A1 (en) Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant