JP2020522136A - ウエハダイシングプロセスにおけるパーティクル汚染の軽減 - Google Patents

ウエハダイシングプロセスにおけるパーティクル汚染の軽減 Download PDF

Info

Publication number
JP2020522136A
JP2020522136A JP2019565257A JP2019565257A JP2020522136A JP 2020522136 A JP2020522136 A JP 2020522136A JP 2019565257 A JP2019565257 A JP 2019565257A JP 2019565257 A JP2019565257 A JP 2019565257A JP 2020522136 A JP2020522136 A JP 2020522136A
Authority
JP
Japan
Prior art keywords
wafer
dicing
material layer
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019565257A
Other languages
English (en)
Other versions
JP7203766B2 (ja
Inventor
ウェイ−ション レイ，
ウェイ−ション レイ，
ジョンネ パク，
ジョンネ パク，
アジャイ クマール，
アジャイ クマール，
ブラッド イートン，
ブラッド イートン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020522136A publication Critical patent/JP2020522136A/ja
Priority to JP2022209399A priority Critical patent/JP2023052102A/ja
Application granted granted Critical
Publication of JP7203766B2 publication Critical patent/JP7203766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Paints Or Removers (AREA)

Abstract

半導体ウエハをダイシングする方法が説明される。一例では、その上に複数の集積回路を有するウエハをダイシングする方法は、ダイシングテープの上に配置された複数の個片化されたダイになるように、ウエハをダイシングすることを含む。この方法は、ダイシングテープの上の複数の個片化されたダイの上および間に材料層を形成することを、さらに含む。この方法は、ダイシングテープを拡張することを、さらに含み、拡張中に複数のパーティクルが材料層上に収集される。【選択図】図１

Description

本発明の実施形態は、半導体処理の分野に関し、特に、各ウエハがその上に複数の集積回路を有する半導体ウエハをダイシングする方法に関する。
半導体ウエハ処理では、シリコンまたは他の半導体材料で構成されるウエハ（基板とも呼ばれる）上に集積回路が形成される。一般に、半導体、導電体、または絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。集積回路を形成するために、これらの材料は、様々な周知のプロセスを使用して、ドープ、堆積、エッチングされる。各ウエハは、ダイとして知られる集積回路を含む多数の個別領域を形成するように処理される。
集積回路形成プロセスに続いて、ウエハは「ダイシング」されて、個々のダイが互いに分離され、パッケージングされるか、またはより大きな回路内でパッケージングされていない形で使用される。ウエハダイシングに使用される２つの主な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドチップスクライブが、事前に形成されたスクライブラインに沿ってウエハ表面を横切って移動する。これらのスクライブラインは、ダイ間のスペースに沿って延びている。これらのスペースは、一般に「ストリート」と呼ばれる。ダイヤモンドスクライブは、ストリートに沿ってウエハ表面に浅いスクラッチを形成する。ローラーなどで圧力をかけると、ウエハが、スクライブラインに沿って分離する。ウエハの割れ目は、ウエハ基板の結晶格子構造に従う。スクライビングは、厚さが約１０ミル（１０００分の１インチ）以下のウエハに使用することができる。より厚いウエハの場合、現在、ソーイングが、ダイシングのために好ましい方法である。
ソーイングでは、毎分高回転数で回転しているダイヤモンドチップソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハは、フィルムフレーム全体に引き伸ばされた接着フィルムなどの支持部材に取り付けられ、ソーが、縦および横の両方のストリートに繰り返し適用される。スクライビングまたはソーイングの問題の１つは、チップと溝がダイの切断された縁に沿って形成される可能性があることである。さらに、クラックが形成され、ダイの縁から基板に伝わって、集積回路が動作しなくなる可能性がある。正方形または長方形のダイの１つの辺しか結晶構造の＜１１０＞方向にスクライビングできないので、チッピングとクラッキングは、スクライビングで特に問題になる。その結果、ダイの他の辺の切断は、ギザギザの分離線を生じさせる。チッピングとクラッキングのせいで、集積回路への損傷を防ぐために、例えば、チップとクラックが、実際の集積回路から離れた場所に維持されるように、ウエハ上のダイ間に追加のスペースが必要である。スペース要件の結果として、標準サイズのウエハ上にはそれほど多くのダイを形成できず、そうでなければ回路に使用することのできたウエハ面積が、無駄になる。ソーの使用は、半導体ウエハ上の面積の無駄を悪化させる。ソーのブレードの厚さは、約１５ミクロンである。したがって、ソーで作られた切断部の周囲のクラッキングやその他の損傷が集積回路に害を及ぼさないようにするために、多くの場合、各ダイの回路を３００〜５００ミクロン分離する必要がある。さらに、切断後、各ダイは、ソーイングプロセスから生じるパーティクルやその他の汚染物質を除去するために、かなりの洗浄を必要とする。
プラズマダイシングも使用されているが、同様に制約を有し得る。例えば、プラズマダイシングの実施を妨げる１つの制約は、コストであり得る。レジストをパターニングするための標準的なリソグラフィ工程は、実施コストが非常に高くなり得る。プラズマダイシングの実施を妨げている可能性のある別の制約は、ストリートに沿ったダイシングで一般的に遭遇する金属（例えば、銅）のプラズマ処理が、生産上の問題またはスループットの制限を引き起こす可能性があることである。
本発明の実施形態は、各ウエハがその上に複数の集積回路を有する半導体ウエハをダイシングする方法を含む。
一実施形態では、その上に複数の集積回路を有するウエハをダイシングする方法は、ダイシングテープの上に配置された複数の個片化されたダイになるように、ウエハをダイシングすることを含む。この方法は、ダイシングテープの上の複数の個片化されたダイの上および間に材料層を形成することを、さらに含む。この方法は、ダイシングテープを拡張することを、さらに含み、拡張中に複数のパーティクルが材料層上に収集される。
一実施形態において、その上に複数の集積回路を有するウエハをダイシングする方法は、ウエハの上に水溶性マスク層を形成することを含み、ウエハは、ダイシングテープの上に配置され、ダイシングテープは、フレームに収容されている。この方法は、水溶性マスク層をレーザスクライビングプロセスでスクライビングして、ウエハの一部を露出させることを、さらに含む。この方法は、プラズマプロセスでウエハの露出部分をエッチングして、ウエハを複数の個片化されたダイになるようにダイシングすることを、さらに含む。この方法は、ダイシングテープの上の複数の個片化されたダイの上および間に水溶性保護層を形成することを、さらに含む。この方法は、フレームからダイシングテープを取り外すことを、さらに含む。この方法は、フレームからダイシングテープを取り外した後に、ダイシングテープを拡張することを、さらに含み、拡張中に複数のパーティクルが水溶性材料層上に収集される。この方法は、ダイシングテープを拡張した後に、水溶性保護層および水溶性マスク層の残りの部分を水性媒体で除去することを、さらに含む。
一実施形態では、装置は、ダイシングテープの上に配置された複数の個片化されたダイを含む。水溶性材料層が、ダイシングテープの上の複数の個片化されたダイの上および間に配置されている。複数のパーティクルが、水溶性材料層上にある。
本発明の一実施形態による、ウエハの周囲の内側にスクライブラインを有する支持されたウエハを示す。 本発明の一実施形態による、ウエハの周囲の外側に延びるスクライブラインを有する支持されたウエハを示す。 本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法における工程を表すフローチャートである。 本発明の一実施形態による、図３のフローチャートの工程に対応する、半導体ウエハをダイシングする方法における様々な工程中の、複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、図３のフローチャートの工程に対応する、半導体ウエハをダイシングする方法における様々な工程中の、複数の集積回路を含む半導体ウエハの断面図を示す。 本発明の一実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料のスタックの断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 本発明の一実施形態による、半導体ウエハをダイシングする方法における様々な工程の断面図を示す。 本発明の一実施形態による、ウエハまたは基板のレーザおよびプラズマダイシングのためのツールレイアウトのブロック図を示す。 本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
半導体ウエハをダイシングする方法が説明される。以下の説明では、本発明の実施形態の完全な理解を提供するために、フェムト秒ベースのレーザスクライビングおよびプラズマエッチング条件ならびに材料レジメンなど、多くの特定の詳細が記述されている。本発明の実施形態は、これらの特定の詳細なしで実施できることが、当業者には明らかであろう。他の例では、本発明の実施形態を不必要に曖昧にしないために、集積回路製造などの周知の態様は、詳細には説明されない。さらに、図に示される様々な実施形態は、例示的な表現であり、必ずしも縮尺通りに描かれていないことを、理解されたい。
本明細書に記載される１つ以上の実施形態は、半導体ダイのパーティクル汚染を有利に軽減するかまたは完全に回避するダイシングアプローチに関する。
コンテキストを提供すると、微小電気機械センサ（ＭＥＭＳ）などの多くの半導体チップは、ウエハ製造およびパッケージングプロセス全体を通じて、パーティクル汚染または損傷に対して非常に敏感である。１つの潜在的なそのような懸念は、ウエハダイシングプロセスに関連している。ウエハダイシングプロセスが、ウエハ内側で停止するダイシングスルートレンチとして終点になる場合（図１）、ダイピッキングのための、ダイシングされたウエハ／テープ拡張の段階で、終点などの、そこを通ってダイシングされていないウエハエッジの部分が、折れてウエハ材料のパーティクルを生成し、個片化されたダイのうちの１つの露出したデバイスにランダムに衝突して、歩留まりを低下させる可能性がある。残念ながら、レーザスクライビングおよびプラズマエッチングハイブリッドダイシングプロセスでは、レーザアブレーションとプラズマエッチングに対するダイシングテープの耐性が、ウエハ材料に比べてはるかに低いので、レーザスクライビングの終点は、通常、ダイシングテープの損傷を回避するために、ウエハ上で終点にならなければならない。
図１は、本発明の一実施形態による、ウエハの周囲の内側にスクライブラインを有する支持されたウエハを示す。
図１を参照すると、基板支持フレーム１０２は、その中にダイシングテープ１０４を含む。ウエハ１０６は、フレーム１０２内でダイシングテープ上に支持されている。ウエハ１０６は、個々のダイ１０７を含む。個々のダイ１０７は、ウエハ１０６をスクライビング（ダイシング）することにより個片化される。スクライビングは、ウエハ１０６の周囲の内側の終点１１０で終了するスクライブライン１０８に沿って実行される。スクライビングは、図示のように連続したリングの形をとることができる、スクライビングされていない部分１９９を残す。
ウエハ１０６の周囲の内側の位置１１０に終点があることにより、ダイシングテープ１０４の損傷を回避することができる。スクライビング段階でテープの損傷を回避する理由は、多岐にわたる。基本的に、ダイシングテープ１０４を突き抜けた場合、ウエハのプラズマエッチングおよびその後のダイシングされたウエハのテープ拡張に必要な真空条件を満足することはできない。プラズマエッチングの観点からは、同様の理由により、ウエハエッチング中のダイシングテープ１０４のプラズマへの暴露も避ける必要がある。この状況は、レーザスクライビングおよびプラズマエッチングハイブリッドダイシング技術に特有の課題をもたらす可能性がある。
対照的に、従来のブレードダイシングが支配的なプロセスでは、ブレードがウエハ全体を横切って切断し、両端がダイシングテープ上で停止することにより、上記の懸念に対処する。一例として、図２は、本発明の一実施形態による、ウエハの周囲の外側に延びるスクライブラインを有する支持されたウエハを示す。
図２を参照すると、基板支持フレーム２０２は、その中にダイシングテープ２０４を含む。ウエハ２０６は、フレーム２０２内でダイシングテープ上に支持されている。ウエハ２０６は、個々のダイ２０７を含む。個々のダイ２０７は、ウエハ２０６をスクライビング（ダイシング）することにより個片化される。ソーイングが、ウエハ２０６の周囲の外側の終点２１０で終了するスクライブライン２０８に沿って実行される。そのようなプロセスは、連続したリング１９９の形成を排除するが、本開示に記載される１つ以上の理由など、レーザスクライビング／プラズマエッチングアプローチがブレードダイシングアプローチよりも好ましい多数の理由がある。
したがって、一実施形態では、ダイ個片化のためにレーザスクライビングおよびプラズマエッチングハイブリッドダイシングアプローチが採用される。ただし、このプロセスは、図１に関連して説明したように、ウエハの周囲の内側で終了する最初のレーザスクライビングを含む。ダイピックで、ダイシングテープが拡張され、一実施形態では、個片化されたダイを囲む連続したリング１９９を壊す。連続したリング１９９が壊れると、個片化されたダイの１つ以上に害を及ぼす可能性のあるパーティクルが生成される。本明細書で説明される１つ以上の実施形態は、そのようなダイシングテープ拡張プロセス中に生成されたパーティクルによる個片化されたダイへの損傷を軽減または完全に回避するアプローチを提供する。
特定の実施形態では、ダイシングテープ拡張プロセス中に生成されたパーティクルによる個片化されたダイへの損傷を軽減または完全に回避するアプローチは、フレームによって支持されたダイシングテープ上にウエハを最初に取り付けることを含む。マスクがウエハ上に付けられる。レーザスクライビングが実行され、ウエハの周囲で終点になる。プラズマエッチングプロセスが、レーザスクライビングによって開始された個片化を完了させる。マスク層が、個片化／ダイシングされたウエハ上に（個片化されたダイのみ、またはウエハの残りの全ての部分のいずれかに）コーティングされる。コーティングの程度は、ダイシングマスクがどれだけ残っているか、および／またはダイの側壁を保護する必要があるかどうかに依存し得る。その後、ダイシングテープの拡張を実行して、ダイと、ウエハエッジにおける接続した領域とを分離する。一実施形態では、パーティクルが生成され、コーティングされたマスク層の上部に収集される。その後、ウエハ洗浄を実行して、コーティングされたマスクおよびその上のパーティクルを除去することができる。さらなる処理は、テープ拡張およびダイピックが後に続く、ダイシングテープのＵＶ硬化を、含むことができる。
一実施形態では、上記プロセスは、個片化されたダイをテープ拡張プロセス中に保護するためのポストダイシングマスクを実施し、ポストダイシングマスクは、個片化されたダイを損傷する生成されたパーティクルとは対照的に、パーティクルを収集する。一実施形態では、個片化されたダイのみが、ポストダイシングマスクでコーティングされ、ウエハの連続した外側リングのクラッキングまたは壊れる際に生成されたパーティクルは、個片化されたダイ上のポストダイシングマスクの表面に捕捉される。別の実施形態では、個片化されたダイと、ウエハの残った周囲の連続した外側リングとの両方が、ポストダイシングマスクでコーティングされ、ウエハの連続した外側リングのクラッキングまたは壊れる際に生成されたパーティクルは、連続した外側リング上のポストダイシングマスク部分の下に閉じ込められる。
一態様では、最初のレーザスクライビングとその後のプラズマエッチングを含むハイブリッドウエハまたは基板ダイシングプロセスが、ダイ個片化のために実施されてもよい。レーザスクライビングプロセスは、マスク層、有機および無機誘電体層、ならびにデバイス層をきれいに除去するために、使用されてもよい。その後、レーザエッチングプロセスは、ウエハもしくは基板の露出、または部分的なエッチングで終了することができる。その後、ダイシングプロセスのプラズマエッチング部分を使用して、バルク単結晶シリコンなどの、ウエハまたは基板のバルクを貫通してエッチングし、ダイまたはチップの個片化またはダイシングをもたらすことができる。
従来のウエハダイシングアプローチは、純粋に機械的な分離に基づくダイヤモンドソー切断、最初のレーザスクライビングとその後のダイヤモンドソーダイシング、またはナノ秒もしくはピコ秒レーザダイシングを含む。厚さ５０ミクロンのバルクシリコン個片化などの、薄いウエハまたは基板の個片化では、従来のアプローチは、低いプロセス品質しかもたらさなかった。薄いウエハまたは基板からダイを個片化するときに直面する可能性のある課題のいくつかは、異なる層間のマイクロクラックの形成または層剥離、無機誘電体層のチッピング、厳密なカーフ幅制御の保持、または正確なアブレーション深さ制御を含むことができる。本発明の実施形態は、上記課題の１つ以上を克服するのに有用であり得るハイブリッドレーザスクライビングおよびプラズマエッチングダイ個片化アプローチを含む。
本発明の一実施形態によれば、半導体ウエハをダイシングして個別化または個片化された集積回路にするために、レーザスクライビング、例えばフェムト秒ベースのレーザスクライビング、およびプラズマエッチングの組み合わせが使用される。一実施形態では、フェムト秒ベースのレーザスクライビングは、完全ではないにしても本質的に非熱的プロセスとして使用される。例えば、フェムト秒ベースのレーザスクライビングは、熱損傷ゾーンがないか、またはごくわずかであるように、局所化することができる。一実施形態では、本明細書のアプローチは、超低ｋ膜を有する個片化された集積回路に使用される。従来のダイシングでは、このような低ｋ膜に対応するために、ソーの速度を落とす必要があり得る。さらに、半導体ウエハは、現在多くの場合、ダイシングの前に薄くされる。したがって、一実施形態では、フェムト秒ベースのレーザを用いたマスクパターニングおよび部分的なウエハスクライビングと、それに続くプラズマエッチングプロセスとの組み合わせが、実用的である。一実施形態では、レーザを用いた直接描画は、フォトレジスト層のリソグラフィパターニング工程の必要性を排除することができ、非常に少ないコストで実施することができる。一実施形態では、貫通ビアタイプのシリコンエッチングを使用して、プラズマエッチング環境でのダイシングプロセスを完了する。
したがって、本発明の一態様では、フェムト秒ベースのレーザスクライビングとプラズマエッチングの組み合わせを使用して、半導体ウエハをダイシングして個片化された集積回路にすることができる。一例として、図３は、本発明の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法における工程を表すフローチャート３００である。図４Ａ〜図４Ｆは、本発明の一実施形態による、半導体ウエハをダイシングする方法の実行中における、フローチャート３００の工程に対応する、複数の集積回路を含む半導体ウエハの断面図を示す。
フローチャート３００の工程３０２および対応する図４Ａを参照すると、マスク４０２が、半導体ウエハまたは基板４０４の上に設けられる。マスク４０２は、半導体ウエハ４０４の表面に形成された集積回路４０６を覆い保護する層から構成される。マスク４０２は、各集積回路４０６の間に形成された間にあるストリート４０７も覆う。半導体ウエハまたは基板４０４は、ダイシングテープ４９８上に配置される。示されているようなダイシングテープ４９８は、例えば、金属またはプラスチック、または他の材料のリングでフレームが付けられた、フレーム付きダイシングテープの一部であってもよい。このようなダイシングテープは、フレームに収容されていると呼ばれる場合がある。
本発明の一実施形態によれば、マスク４０２を形成することは、限定されないがフォトレジスト層またはＩラインパターニング層などの、層を形成することを含む。例えば、フォトレジスト層などのポリマー層は、その他の点ではリソグラフィプロセスでの使用に適した材料で構成されてもよい。一実施形態では、フォトレジスト層は、限定されないが、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極端紫外線（ＥＵＶ）レジスト、またはジアゾナフトキノン感光剤を含むフェノール樹脂マトリックスなどのポジ型フォトレジスト材料で構成される。別の実施形態では、フォトレジスト層は、限定されないが、ポリシスイソプレンおよびポリビニルシンナメートなどのネガ型フォトレジスト材料で構成される。しかしながら、他の実施形態では、非感光性および／または低コストの材料が、マスク４０２として使用される。一実施形態では、マスクは、半導体ウエハの上にマスクを均一にスピンオンすることにより形成され、マスクは、集積回路のバンプまたはピラーを覆い保護する層を含む。
一実施形態では、半導体ウエハまたは基板４０４は、製造プロセスに耐えるのに適した材料であって、その上に半導体処理層を適切に配置することができる材料で、構成される。例えば、一実施形態では、半導体ウエハまたは基板４０４は、限定されないが、結晶シリコン、ゲルマニウムまたはシリコン／ゲルマニウムなどの、ＩＶ族系の材料で構成される。特定の実施形態では、半導体ウエハ４０４を提供することは、単結晶シリコン基板を提供することを含む。詳細な実施形態では、単結晶シリコン基板には、不純物原子がドープされている。別の実施形態では、半導体ウエハまたは基板４０４は、例えば発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ材料基板などの、ＩＩＩ−Ｖ材料で構成される。
一実施形態では、半導体ウエハまたは基板４０４には、集積回路４０６の一部として、その上またはその中に半導体デバイスのアレイが配置されている。そのような半導体デバイスの例は、シリコン基板に製造され誘電体層に入れられたメモリデバイスまたは相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属配線が、デバイスまたはトランジスタの上、および周囲の誘電体層に形成されて、デバイスまたはトランジスタを電気的に結合して集積回路４０６を形成するために使用されてもよい。ストリート４０７を構成する材料は、集積回路４０６を形成するために使用される材料と同類または同じであってもよい。例えば、ストリート４０７は、誘電体材料、半導体材料、およびメタライゼーションの層で構成されてもよい。一実施形態では、１つ以上のストリート４０７は、集積回路４０６の実際のデバイスと同様のテストデバイスを含む。
フローチャート３００の工程３０４および対応する図４Ｂを参照すると、マスク４０２は、レーザスクライビングプロセスでパターニングされ、間隙４１０を備えたパターニングされたマスク４０８を提供し、集積回路４０６間の半導体ウエハまたは基板４０４の領域を露出させる。このように、レーザスクライビングプロセスは、集積回路４０６の間に元々形成されていたストリート４０７の材料を除去するために使用される。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク４０２をパターニングすることは、図４Ｂに示されるように、集積回路４０６間の半導体ウエハ４０４の領域の中に部分的にトレンチ４１２を形成することを含む。
一実施形態では、レーザスクライビングプロセスでマスク４０６をパターニングすることは、フェムト秒の範囲のパルス幅を有するレーザを使用することを含む。具体的には、可視スペクトルに紫外（ＵＶ）および赤外（ＩＲ）範囲を加えた範囲（全体で広帯域光スペクトル）の波長のレーザを使用して、フェムト秒ベースのレーザ、すなわち、フェムト秒（１０−１５秒）のオーダーのパルス幅を持つレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、または本質的に依存しないので、マスク４０２、ストリート４０７、および場合によっては半導体ウエハまたは基板４０４の一部の膜などの複合的な膜に適している。
きれいなレーザスクライブ切断を達成するために、チッピング、マイクロクラック、および層剥離を最小限に抑えるレーザスクライビングおよびダイシングプロセスを成功させるのに、パルス幅などのレーザパラメータの選択が重要であり得る。レーザスクライブ切断がきれいになるほど、最終的なダイ個片化のために実行され得るエッチングプロセスが、順調になる。半導体デバイスのウエハでは、様々な材料タイプ（例えば、導体、絶縁体、半導体）と厚さの多くの機能層が、通常その上に配置される。そのような材料は、ポリマーなどの有機材料、金属、または二酸化ケイ素および窒化ケイ素などの無機誘電体を含むことができるが、これらに限定されない。
ウエハまたは基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様または同じ層を含んでもよい。例えば、図５は、本発明の一実施形態による、半導体ウエハまたは基板のストリート領域で使用され得る材料のスタックの断面図を示す。
図５を参照すると、ストリート領域５００は、シリコン基板の上部５０２、第１の二酸化ケイ素層５０４、第１のエッチング停止層５０６、第１の低Ｋ誘電体層５０８（例えば、二酸化ケイ素の誘電率４．０より低い誘電率を有する）、第２のエッチング停止層５１０、第２の低Ｋ誘電体層５１２、第３のエッチング停止層５１４、非ドープシリカガラス（ＵＳＧ）層５１６、第２の二酸化ケイ素層５１８、およびフォトレジストの層５２０を含み、相対的な厚さが描かれている。銅メタライゼーション５２２が、第１のエッチング停止層５０６と第３のエッチング停止層５１４との間に、第２のエッチング停止層５１０を貫通して配置される。特定の実施形態では、第１、第２、および第３のエッチング停止層５０６、５１０、および５１４は、窒化ケイ素から成り、低Ｋ誘電体層５０８および５１２は、炭素ドープ酸化ケイ素材料から成る。
従来のレーザ照射（ナノ秒ベースまたはピコ秒ベースのレーザ照射など）では、ストリート５００の材料は、光吸収およびアブレーションメカニズムの点でまったく異なる挙動を示す。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では、商業的に利用可能な全てのレーザ波長に対して本質的に透過性である。対照的に、金属、有機物（例えば、低Ｋ材料）、およびシリコンは、特にナノ秒ベースまたはピコ秒ベースのレーザ照射に応答して、非常に簡単に光子を結合させることができる。
一実施形態では、フェムト秒レーザベースのプロセスのパラメータは、材料の一般的なエネルギー吸収特性が特定の条件下で大きく異なることがあるにしても、無機および有機誘電体、金属、ならびに半導体に対して本質的に共通のアブレーション効果を有するように、選択することができる。例えば、二酸化ケイ素の吸収率は非線形であり、適切なレーザアブレーションパラメータの下で、有機誘電体、半導体、および金属の吸収率とより一致させることができる。そのような一実施形態では、高強度および短パルス幅のフェムト秒ベースのレーザプロセスを使用して、二酸化ケイ素層と、有機誘電体、半導体、または金属のうちの１つ以上とを含む層のスタックをアブレーションする。特定の実施形態では、おおよそ４００フェムト秒以下のパルスが、フェムト秒ベースのレーザ照射プロセスで使用されて、マスク、ストリート、およびシリコン基板の一部が除去される。
対照的に、無機誘電体、有機誘電体、半導体、または金属のうちの２つ以上を含むスタック構造において、最適でないレーザパラメータが選択されると、レーザアブレーションプロセスは、層剥離の問題を発生させる可能性がある。例えば、レーザは、測定可能なほどに吸収されることなく、高バンドギャップエネルギー誘電体（バンドギャップが約９ｅＶの二酸化ケイ素など）を貫通する。しかしながら、レーザエネルギーは、下にある金属またはシリコン層に吸収され、金属またはシリコン層の著しい気化を引き起こす可能性がある。気化は、高圧を発生させて、上にある二酸化ケイ素誘電体層を持ち上げて、深刻な層間剥離およびマイクロクラックを潜在的に引き起こす可能性がある。一実施形態では、ピコ秒ベースのレーザ照射プロセスは、複合スタックにマイクロクラックおよび層剥離を引き起こすが、フェムト秒ベースのレーザ照射プロセスは、同じ材料スタックのマイクロクラックまたは層剥離を引き起こさないことが実証されている。
誘電体層を直接アブレーションできるようにするために、光子を強力に吸収することにより、導電性材料と同様な振る舞いをするように、誘電体材料のイオン化を行う必要があり得る。吸収により、誘電体層の最終的なアブレーションの前に、レーザエネルギーの大部分が、下にあるシリコンまたは金属層に入り込むのを、阻止することができる。一実施形態では、無機誘電体のイオン化は、無機誘電体材料において光子イオン化および衝突イオン化を開始させるのに十分なレーザ強度である場合に、実行可能である。
本発明の一実施形態によれば、適切なフェムト秒ベースのレーザプロセスは、通常様々な材料で非線形相互作用をもたらす高いピーク強度（放射照度）によって、特徴付けられる。そのような一実施形態では、フェムト秒レーザ源は、おおよそ１０フェムト秒から５００フェムト秒の範囲のパルス幅を有するが、好ましくは１００フェムト秒から４００フェムト秒の範囲である。一実施形態では、フェムト秒レーザ源は、おおよそ１５７０ナノメートルから２００ナノメートルの範囲の波長を有するが、好ましくは５４０ナノメートルから２５０ナノメートルの範囲である。一実施形態では、レーザおよび対応する光学システムは、おおよそ３ミクロンから１５ミクロンの範囲の焦点スポットをワーク面に提供するが、好ましくは、おおよそ５ミクロンから１０ミクロンの範囲である。
ワーク面での空間的なビームプロファイルは、シングルモード（ガウシアン）の場合もあれば、成形されたトップハットプロファイルの場合もある。一実施形態では、レーザ源は、おおよそ２００ｋＨｚから１０ＭＨｚの範囲のパルス繰り返し数を有するが、好ましくは、おおよそ５００ｋＨｚから５ＭＨｚの範囲である。一実施形態では、レーザ源は、おおよそ０．５ｕＪから１００ｕＪの範囲のパルスエネルギーをワーク面に送達するが、好ましくは、おおよそ１ｕＪから５ｕＪの範囲である。一実施形態では、レーザスクライビングプロセスは、おおよそ５００ｍｍ／秒から５ｍ／秒の範囲の速度でワークピース表面に沿って実行されるが、好ましくは、おおよそ６００ｍｍ／秒から２ｍ／秒の範囲である。
スクライビングプロセスは、シングルパスのみで、またはマルチパスで実行されてもよいが、一実施形態では、好ましくは１〜２パスで実行されてもよい。一実施形態では、ワークピース中のスクライビング深さは、おおよそ５ミクロンから５０ミクロンの範囲の深さであり、好ましくは、おおよそ１０ミクロンから２０ミクロンの範囲の深さである。レーザは、所定のパルス繰り返し数の単一パルス列またはパルスバースト列のいずれかで適用することができる。一実施形態では、生成されたレーザビームのカーフ幅は、おおよそ２ミクロンから１５ミクロンの範囲であるが、シリコンウエハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定して、好ましくは、おおよそ６ミクロンから１０ミクロンの範囲である。
無機誘電体（例えば、二酸化ケイ素）のイオン化を達成し、かつ無機誘電体の直接アブレーションの前に下層の損傷によって引き起こされる層剥離とチッピングを最小限に抑えるために、十分に高いレーザ強度を提供するなどの利益および利点を有するレーザパラメータが、選択されてもよい。また、アブレーションの幅（例えば、カーフ幅）と深さが正確に制御され、産業用アプリケーションにとって意味のあるプロセススループットを提供するように、パラメータが選択されてもよい。上記のように、フェムト秒ベースのレーザは、ピコ秒ベースおよびナノ秒ベースのレーザアブレーションプロセスと比較して、このような利点を提供するのにはるかに適している。ただし、フェムト秒ベースのレーザアブレーションのスペクトルであっても、特定の波長が、他の波長よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、ＵＶ範囲に近いまたはＵＶ範囲内の波長を有するフェムト秒ベースのレーザプロセスは、ＩＲ範囲に近いまたはＩＲ範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもきれいなアブレーションプロセスを提供する。特定のそのような実施形態では、半導体ウエハまたは基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、おおよそ５４０ナノメートル以下の波長を有するレーザに基づいている。特定のそのような実施形態では、おおよそ５４０ナノメートル以下の波長を有するレーザのおおよそ４００フェムト秒以下のパルスが、使用される。しかしながら、代替の実施形態では、デュアルレーザ波長（例えば、ＩＲレーザとＵＶレーザの組み合わせ）が使用される。
レーザスクライビングを使用して、マスクをパターニングするだけでなく、ダイを個片化するために、ウエハまたは基板を完全に貫通してスクライビングする場合、ダイシングまたは個片化プロセスは、上記のレーザスクライビング後に停止させることができることを、理解されたい。そのような一実施形態では、図４Ｃに関連して以下で説明されるプラズマエッチングプロセスは省略され、プロセスは、図４Ｄに関連して説明される工程で再び始まる。したがって、一実施形態では、個片化を達成するためのプラズマエッチングなどのさらなる個片化処理は、不要である。しかしながら、完全な個片化のためにレーザスクライビングのみが実施されるのではない場合には、図４Ｃに関連して説明されるような以下の実施形態が、考慮され得る。
任意選択の実施形態では、レーザスクライビングプロセスの後で、プラズマエッチング個片化プロセスの前に、中間のマスク開口後洗浄工程が、実行される。一実施形態では、マスク開口後洗浄工程は、プラズマベースの洗浄プロセスである。一例では、以下で説明するように、プラズマベースの洗浄プロセスは、間隙４１０によって露出された基板４０４のトレンチ４１２に対して非反応性である。
一実施形態によれば、プラズマベースの洗浄プロセスは、洗浄プロセス中に露出領域がエッチングされないか、または無視できる程度にしかエッチングされないという点で、基板４０４の露出領域に対して非反応性である。そのような一実施形態では、非反応性ガスプラズマ洗浄のみが、使用される。例えば、マスク圧縮とスクライビングされた開口部の洗浄の両方のための高バイアスプラズマ処理を実行するために、Ａｒまたは別の非反応性ガス（または混合物）が使用される。このアプローチは、マスク４０２などの水溶性マスクに適し得る。別のそのような実施形態では、別個のマスク圧縮（表面層の緻密化）工程およびスクライビングされたトレンチの洗浄工程が使用され、例えば、マスク圧縮のためのＡｒまたは非反応性ガス（または混合物）の高バイアスプラズマ処理が最初に実行され、その後、レーザスクライビングされたトレンチのＡｒ＋ＳＦ６プラズマ洗浄が実行される。この実施形態は、マスク材料が厚すぎるためにＡｒ洗浄がトレンチ洗浄にとって不十分である場合に、適し得る。
フローチャート３００の工程３０６および対応する図４Ｃを参照すると、半導体ウエハ４０４が、パターニングされたマスク４０８内の間隙４１０を通ってエッチングされて、（個片化されたダイを形成するために）集積回路４０６を個片化する。本発明の一実施形態によれば、半導体ウエハ４０４をエッチングすることは、フェムト秒ベースのレーザスクライビングプロセスで形成されたトレンチ４１２をエッチングして、図４Ｃに示すように、最終的に半導体ウエハ４０４を完全に貫通してエッチングすることを含む。そのような一実施形態では、図４Ｃに示すように、エッチングによりダイシングテープ４９８の一部が露出する。
一実施形態では、半導体ウエハ４０４をエッチングすることは、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通ビアタイプのエッチングプロセスが、使用される。例えば、特定の実施形態では、半導体ウエハ４０４の材料のエッチング速度は、毎分２５ミクロンより大きい。超高密度プラズマ源が、ダイ個片化プロセスのプラズマエッチング部分に使用され得る。そのようなプラズマエッチングプロセスを実行するのに適したプロセスチャンバの例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムは、容量性と誘導性のＲＦ結合を組み合わせており、容量性結合のみの場合よりも、はるかに独立したイオン密度とイオンエネルギーの制御が可能であり、磁気の強化によってもたらされる改善さえある。この組み合わせにより、イオンエネルギーからのイオン密度の効果的な分離が可能になり、非常に低い圧力でも、損傷を与える可能性のある高いＤＣバイアスレベルなしで比較的高密度のプラズマを実現できる。これにより、プロセスウィンドウが非常に広くなる。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバが、使用されてもよい。例示的な実施形態では、本質的に正確なプロファイル制御および実質的にスカラップのない側壁を維持しながら、従来のシリコンエッチング速度の約４０％を超えるエッチング速度で単結晶シリコン基板またはウエハ４０４をエッチングするために、ディープシリコンエッチングが使用される。特定の実施形態では、シリコン貫通ビアタイプのエッチングプロセスが、使用される。エッチングプロセスは、反応性ガスから生成されたプラズマに基づいており、反応性ガスは、一般に、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２などのフッ素系ガスであり、または比較的速いエッチング速度でシリコンをエッチングできる他の反応性ガスである。一実施形態では、図４Ｃに示されるように、マスク層４０８は、個片化プロセスの後に除去される。さらに、一実施形態では、図４Ｃに示すように、エッチングプロセスおよび／またはマスク除去は、ダイシングテープ４９８にほとんどまたは全く影響を及ぼさない。
フローチャート３００の工程３０８および対応する図４Ｄを参照すると、材料層４９９が、ダイシングテープ４９８の上の複数の個片化された集積回路４０６（個片化されたダイ）の上および間に形成される。一実施形態では、個片化されたダイのみが、コーティングされる。別の実施形態では、個片化されたダイおよび連続したリング（例えば、図１に関連して説明されたリング１９９）の両方が、材料層４９９でコーティングされる。
一実施形態では、水溶性材料層は、水性媒体に容易に溶解可能である。例えば、一実施形態では、水溶性材料層は、アルカリ溶液、酸性溶液、または脱イオン水のうちの１つ以上に可溶性の材料で構成される。一実施形態では、水溶性材料層は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、またはポリエチレンオキシドなどの材料で構成されるが、これらに限定されない。特定の実施形態では、水溶性材料層は、おおよそ１〜１５ミクロン／分の範囲の、より詳細には約１．３ミクロン／分の、水溶液中におけるエッチング速度を有する。別の特定の実施形態では、水溶性材料層は、スピンオン技術によって形成される。代替の実施形態では、材料層４９９は、非水溶性ポリマー層である。
フローチャート３００の工程３１０および対応する図４Ｅを参照すると、ダイシングテープ４９８が、反対の方向４９７に沿って拡張される。ダイシングテープ４９８の拡張中に、複数のパーティクル４９６が、材料層４９９上に収集される。一実施形態では、複数のパーティクル４９６の発生源は、複数の個片化された集積回路４０６を囲むウエハの部分である。例えば、一実施形態では、複数の個片化された集積回路４０６を囲むウエハの連続した部分は、図１に関連して説明した残りの部分１９９のように、連続している。連続した部分は、ダイシングテープ４９８の拡張中にクラッキングするかまたは壊れ、パーティクル４９６を生成する。
再び図４Ｅを参照すると、特定の実施形態では、装置は、ダイシングテープ４９８の上に配置された複数の個片化されたダイ４０６を含む。水溶性材料層４９９が、ダイシングテープ４９８の上の複数の個片化されたダイ４０６の上および間に配置されている。複数のパーティクル４９６が、水溶性材料層４９９上にある。一実施形態では、水溶性材料層４９９は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、またはポリエチレンオキシドなどの材料を含むが、これらに限定されない。一実施形態では、装置は、複数の個片化されたダイ４０６のそれぞれの上に配置された水溶性マスク（例えば、図４Ｅに示されていないが、マスク４０２）をさらに含み、水溶性マスクは、複数の個片化されたダイ４０６のそれぞれの上面と水溶性材料層４９９との間にある。一実施形態では、ダイシングテープ４９８は、フレームに収容されている。
図４Ｆを参照すると、ダイシングテープ４９８の拡張に続いて、材料層４９９およびパーティクル４９６が除去される。一実施形態では、材料層４９９およびパーティクル４９６は、パーティクルが個片化されたダイ４０６に接触することなく除去され、個片化されたダイ４０６を損傷から守る。材料層４９９は、ダイピックプロセスに備えて除去されてもよく、ダイピックプロセスで、個片化されたダイ４０６が、拡張されたダイシングテープから取り外される。
一実施形態では、材料層４９９およびパーティクル４９６は、液体媒体によって除去される。一実施形態では、材料層４９９は、水溶性材料層であり、材料層４９９および複数のパーティクル４９６は、水性媒体で除去される。特定のそのような実施形態では、ダイシング前に形成されたマスク４０２もまた水溶性材料であり、水溶性マスク４９９およびダイシング前のマスク４０２の残部の両方が、水性媒体で除去される。一実施形態では、除去は、アルカリ溶液、酸性溶液、または脱イオン水のうちの１つ以上に溶解することにより、達成される。代替の実施形態では、材料層４９９は、非水溶性材料層であり、有機溶媒を使用して除去される。
したがって、本発明の１つ以上の実施形態は、ウエハダイシングの後に、個片化されたダイがダイシングテープ上に残っていることを、最初に含むウエハハンドリングプロセスを含む。確実に水溶性材料がダイ間スペース領域に本質的に充填されるように、水溶性マスク層が、個片化されたダイの上にダイを覆って形成される。一実施形態では、水溶性層は、スピンコーティングされるが、スプレーすることもできる。確実にダイ間の間隙にマスクを十分に充填するために、比較的低粘度の水溶性材料を使用することができる。スピンコーティングは、ダイの破損を避けるために比較的低速で実行されてもよい。一実施形態では、スピンコーティング後、ウエハを低温（例えば、最高で５０℃）で穏やかにベーキングして、マスク材料を固化させる。プロセスは、次に、ダイシングテープを拡張することを含む。ダイシングテープが拡張されると、水溶性マスクは、水性処理によってダイから除去され、続いて乾燥処理が行われる。洗浄および乾燥された個片化されたダイは、さらなる組み立ておよび／またはテストのためにピッキングされる準備ができている。
したがって、フローチャート３００および図４Ａ〜図４Ｆを再度参照すると、マスク層を貫通して、ウエハストリート（メタライゼーションを含む）を貫通して、部分的にシリコン基板の中に入る最初のレーザアブレーションによって、ウエハダイシングを実行することができる。レーザパルス幅は、フェムト秒の範囲で選択することができる。その後、シリコン貫通ディーププラズマエッチングによって、ダイ個片化を完了させることができる。次いで、ダイシングテープ拡張プロセス中に生成されるパーティクルから保護するために、得られた個片化されたダイの上に水溶性材料層を配置することができる。ダイシングのための材料スタックの特定の例が、本発明の一実施形態により、図６Ａ〜図６Ｄに関連して以下に説明される。
図６Ａを参照すると、ハイブリッドレーザアブレーションおよびプラズマエッチングダイシングのための材料スタックは、マスク層６０２、デバイス層６０４、および基板６０６を含む。マスク層、デバイス層、および基板は、下にあるダイシングまたはバッキングテープ６１０に貼り付けられたダイアタッチフィルム６０８の上に配置される。一実施形態では、マスク層６０２は、マスク４０２に関連して上述したフォトレジスト層などのフォトレジスト層である。別の実施形態では、マスク６０２は、水溶性マスクである。デバイス層６０４は、１つ以上の金属層（銅層など）および１つ以上の低Ｋ誘電体層（炭素ドープ酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素など）を含む。デバイス層６０４は、集積回路間に配置されたストリートを、さらに含み、ストリートは、集積回路と同じまたは類似の層を含む。基板６０６は、バルク単結晶シリコン基板である。
一実施形態では、バルク単結晶シリコン基板６０６は、ダイアタッチフィルム６０８に貼り付けられる前に、裏面から薄くされる。薄化は、裏面グラインドプロセスによって実行されてもよい。一実施形態では、バルク単結晶シリコン基板６０６は、おおよそ５０〜１００ミクロンの範囲の厚さに薄くされる。一実施形態では、薄化はレーザアブレーションおよびプラズマエッチングダイシングプロセスの前に実行される、ということに留意することが重要である。一実施形態では、フォトレジスト層６０２は、約５ミクロンの厚さを有し、デバイス層６０４は、おおよそ２〜３ミクロンの範囲の厚さを有する。一実施形態では、ダイアタッチフィルム６０８（または薄くされた、もしくは薄いウエハもしくは基板をバッキングテープ６１０に接着させることができる任意の適切な代替物）は、約２０ミクロンの厚さを有する。
図６Ｂを参照すると、マスク６０２、デバイス層６０４、および基板６０６の一部が、フェムト秒ベースのレーザスクライビングプロセス６１２でパターニングされて、基板６０６にトレンチ６１４を形成する。
図６Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセス６１６を使用して、トレンチ６１４をダイアタッチフィルム６０８まで下方に延長し、ダイアタッチフィルム６０８の上部を露出させ、シリコン基板６０６を個片化する。デバイス層６０４は、シリコン貫通ディーププラズマエッチングプロセス６１６中、フォトレジスト層６０２により保護される。
図６Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム６０８をパターニングすること、バッキングテープ６１０の上部を露出させること、およびダイアタッチフィルム６０８を個片化することを、さらに含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスまたはエッチングプロセスによって個片化される。
ダイアタッチフィルムがパターニングされているかどうかにかかわらず、一実施形態では、図６Ｄに示されるように、個片化されたダイは、水溶性材料層６９９で覆われる。水溶性材料層６９９を使用して、ダイシングテープ拡張プロセス中に生成されたパーティクルを収集することができる。
さらなる実施形態は、続いて水溶性材料層６９９を水性媒体に溶解することと、次いで基板６０６の個片化された部分（例えば、個々の集積回路としての）をバッキングテープ６１０から取り外すこととを、含んでもよい。一実施形態では、個片化されたダイアタッチフィルム６０８は、基板６０６の個片化された部分の裏側に保持される。他の実施形態は、デバイス層６０４からマスキング層６０２を除去することを含んでもよい。代替の実施形態では、基板６０６が約５０ミクロンより薄い場合、レーザアブレーションプロセス６１２を使用して、追加のプラズマプロセスを使用せずに基板６０６を完全に個片化する。
図４Ａ〜図４Ｆおよび図６Ａ〜図６Ｄの態様を包含する特定の実施形態では、その上に複数の集積回路を有するウエハをダイシングする方法は、ウエハの上に水溶性マスク層を形成することを含み、ウエハは、ダイシングテープの上に配置され、ダイシングテープは、フレームに収容されている。この方法は、水溶性マスク層をレーザスクライビングプロセスでスクライビングして、ウエハの一部を露出させることを、さらに含む。この方法は、プラズマプロセスでウエハの露出部分をエッチングして、ウエハを複数の個片化されたダイになるようにダイシングすることを、さらに含む。この方法は、ダイシングテープの上の複数の個片化されたダイの上および間に水溶性保護層を形成することを、さらに含む。この方法は、フレームからダイシングテープを取り外すことを、さらに含む。この方法は、フレームからダイシングテープを取り外した後に、ダイシングテープを拡張することを、さらに含み、拡張中に複数のパーティクルが水溶性材料層上に収集される。この方法は、ダイシングテープを拡張した後に、水溶性保護層および水溶性マスク層の残りの部分を水性媒体で除去することを、さらに含む。
別の態様では、再び図４Ａ〜図４Ｆを参照すると、複数の集積回路４０６は、おおよそ１０ミクロン以下の幅を有するストリート４０７によって分離され得る。フェムト秒ベースのレーザスクライビングアプローチの使用は、少なくとも部分的にはレーザの厳しいプロファイル制御によって、集積回路のレイアウトにおけるそのような圧縮を可能にし得る。
さらに別の態様では、図４Ａ〜図４Ｆを再び参照すると、複数の集積回路４０６は、制限されないレイアウトで半導体ウエハまたは基板４０４上に配置されてもよい。一実施形態では、レーザアブレーションおよびプラズマエッチング個片化プロセスの速度は、ダイサイズ、レイアウト、またはストリートの数に依存しない。
別の態様では、マスクレスダイシングアプローチが、ダイシングのために使用され、その後、テープ拡張およびダイピック中に保護マスクが使用される。一例では、従来のステルスダイシングプロセスは、マスクコーティング（例えば、プラズマエッチング保護のため、またはテープ拡張中の保護のため）を伴わない。代わりに、ベアウエハがレーザ照射を受け、探知されにくい損傷を引き起こし、損傷した線に沿ってテープ拡張が行われて、ダイが分離され、制御不能な破片が、ダイの前面を損傷する可能性がある。
本発明の実施形態によれば、ステルスダイシングプロセスは、マスクレス個片化プロセスとして使用される。そのような一実施形態では、内部損傷線が生成されるステルスダイシング個片化に続いて、保護マスクコーティングが形成され、次いでテープ拡張が実行される。別のそのような一実施形態では、内部損傷線が生成されるステルスダイシング個片化の前に、保護マスクコーティングが形成され、次いでテープ拡張が実行される。いずれの場合も、保護マスクコーティングは、テープ拡張中にダイを保護し、その後、保護マスクコーティングは、その上に捕らえられた破片とともに除去される。
単一のプロセスツールが、ハイブリッドレーザアブレーションおよびプラズマエッチング個片化プロセスにおける多くのまたは全ての工程を実行するように構成されてもよい。例えば、図７は、本発明の一実施形態による、ウエハまたは基板のレーザおよびプラズマダイシングのためのツールレイアウトのブロック図を示す。
図７を参照すると、プロセスツール７００は、複数のロードロック７０４が結合されたファクトリインターフェース７０２（ＦＩ）を含む。クラスタツール７０６が、ファクトリインターフェース７０２と結合されている。クラスタツール７０６は、プラズマエッチングチャンバ７０８などの１つ以上のプラズマエッチングチャンバを含む。レーザスクライブ装置７１０もまた、ファクトリインターフェース７０２に結合されている。図７に示すように、プロセスツール７００の全体的な占有面積は、一実施形態では、約３５００ミリメートル（３．５メートル）ｘ約３８００ミリメートル（３．８メートル）であってもよい。
一実施形態では、レーザスクライブ装置７１０は、フェムト秒ベースのレーザを収容する。フェムト秒ベースのレーザは、上述のレーザアブレーションプロセスなどの、ハイブリッドレーザおよびエッチング個片化プロセスのレーザアブレーション部分を実行するのに適している。一実施形態では、フェムト秒ベースのレーザに対してウエハまたは基板（またはそのキャリア）を移動させるように構成された可動ステージが、さらにレーザスクライブ装置７１０に含まれている。特定の実施形態では、フェムト秒ベースのレーザも可動である。図７に示すように、レーザスクライブ装置７１０の全体的な占有面積は、一実施形態では、約２２４０ミリメートルｘ約１２７０ミリメートルであってもよい。
一実施形態では、１つ以上のプラズマエッチングチャンバ７０８は、複数の集積回路を個片化するために、パターニングされたマスク内の間隙を通ってウエハまたは基板をエッチングするように構成される。そのような一実施形態では、１つ以上のプラズマエッチングチャンバ７０８は、ディープシリコンエッチングプロセスを実行するように構成される。特定の実施形態では、１つ以上のプラズマエッチングチャンバ７０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ Ｃｅｎｔｕｒａ（登録商標）Ｓｉｌｖｉａ（商標）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板もしくはウエハ上または内部に収容された集積回路を個片化するために使用されるディープシリコンエッチング用に特別に設計することができる。一実施形態では、高いシリコンエッチング速度を促進するために、高密度プラズマ源が、プラズマエッチングチャンバ７０８に含まれている。一実施形態では、１つより多いエッチングチャンバが、プロセスツール７００のクラスタツール７０６部分に含まれて、個片化またはダイシングプロセスの高い製造スループットを可能にする。
ファクトリインターフェース７０２は、外部製造施設とレーザスクライブ装置７１０およびクラスタツール７０６との間のインターフェースとなるのに適した大気ポートであってもよい。ファクトリインターフェース７０２は、ウエハ（またはそのキャリア）を保管ユニット（正面開口式一体型ポッドなど）からクラスタツール７０６もしくはレーザスクライブ装置７１０のいずれか、またはその両方に移送するためのアームまたはブレードを備えたロボットを含むことができる。
クラスタツール７０６は、個片化の方法における機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ７１２が含まれる。堆積チャンバ７１２は、ダイシング後に、複数の個片化されたダイのそれぞれの上および間に、例えばスピンコーティングによって、水溶性材料を堆積させるように、構成されてもよい。別の実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション７１４が含まれる。ウェット／ドライステーションは、基板またはウエハのレーザスクライビングおよびプラズマエッチング個片化プロセスに続く、残留物や破片の洗浄、またはマスクの除去に適し得る。一実施形態では、計測ステーションもまた、プロセスツール７００の構成要素として含まれる。
本発明の実施形態は、本発明の実施形態によるプロセスを実行するようにコンピュータシステム（または他の電子装置）をプログラムするのに使用できる命令を格納したマシン可読媒体を含むことができるコンピュータプログラム製品、すなわちソフトウェアとして提供されてもよい。一実施形態では、コンピュータシステムは、図７に関連して説明したプロセスツール７００と結合されている。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶または伝送するための任意のメカニズムを含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み取り専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気、光学、音響またはその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号など））などを含む。
図８は、本明細書に記載の方法論のうちのいずれか１つ以上をマシンに実行させるための一組の命令が実行され得るコンピュータシステム８００の例示的な形態におけるマシンの図式的表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、またはインターネット内の他のマシンに接続（例えば、ネットワーク化）されてもよい。マシンは、クライアント／サーバネットワーク環境におけるサーバもしくはクライアントマシンとして動作してもよいし、またはピアツーピア（もしくは分散）ネットワーク環境におけるピアマシンとして動作してもよい。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、Ｗｅｂアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、またはそのマシンによって行われるべきアクションを指定する一組の命令（シーケンシャルまたはその他）を実行することができる任意のマシンであってよい。さらに、単一のマシンのみが示されているが、「マシン」という用語はまた、本明細書に記載の方法論のうちのいずれか１つ以上を実行するための一組（または複数の組）の命令を個別または共同で実行するマシン（例えば、コンピュータ）の任意の集まりを含むものと、解釈されるべきである。
例示的なコンピュータシステム８００は、プロセッサ８０２、メインメモリ８０４（例えば、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）またはラムバスＤＲＡＭ（ＲＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ）など）、スタティックメモリ８０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、および二次メモリ８１８（例えば、データ記憶デバイス）を含み、これらは、バス８３１を介して互いに通信する。
プロセッサ８０２は、マイクロプロセッサ、中央処理装置などの１つ以上の汎用処理デバイスを表す。より具体的には、プロセッサ８０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、または命令セットの組み合わせを実装するプロセッサであり得る。プロセッサ８０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタルシグナルプロセッサ（ＤＳＰ）、ネットワークプロセッサなどの１つ以上の専用処理デバイスであってもよい。プロセッサ８０２は、本明細書に記載の動作を実行するための処理ロジック８２６を実行するように構成される。
コンピュータシステム８００は、ネットワークインターフェースデバイス８０８を、さらに含むことができる。コンピュータシステム８００は、ビデオディスプレイユニット８１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、または陰極線管（ＣＲＴ））、英数字入力デバイス８１２（例えば、キーボード）、カーソル制御デバイス８１４（例えば、マウス）、および信号生成デバイス８１６（例えば、スピーカー）を、さらに含むことができる。
二次メモリ８１８は、本明細書に記載の方法論または機能のうちのいずれか１つ以上を具現化する命令の１つ以上の組（例えば、ソフトウェア８２２）が格納されているマシンアクセス可能記憶媒体（またはより具体的にはコンピュータ可読記憶媒体）８３０を、含むことができる。ソフトウェア８２２は、コンピュータシステム８００による実行中に完全にまたは少なくとも部分的にメインメモリ８０４内および／またはプロセッサ８０２内にあってもよく、メインメモリ８０４およびプロセッサ８０２もまたマシン可読記憶媒体を構成する。ソフトウェア８２２は、さらに、ネットワークインターフェースデバイス８０８を介してネットワーク８２０上で送信または受信されてもよい。
マシンアクセス可能記憶媒体８３０は、例示的な実施形態では、単一の媒体であるように示されているが、「マシン可読記憶媒体」という用語は、命令の１つ以上の組を格納する単一の媒体または複数の媒体（例えば、集中型もしくは分散型データベース、ならびに／または関連するキャッシュおよびサーバ）を含むものと、解釈されるべきである。「マシン可読記憶媒体」という用語はまた、マシンによって実行されて、マシンに本発明の方法論のうちのいずれか１つ以上を実行させる一組の命令を格納またはエンコードすることができる任意の媒体も含むものと、解釈されるべきである。したがって、「マシン可読記憶媒体」という用語は、限定されないが、ソリッドステートメモリ、ならびに光学および磁気媒体を含むものと、解釈されるべきである。
本発明の一実施形態によれば、マシンアクセス可能記憶媒体は、複数の集積回路を有する半導体ウエハをダイシングする方法を、データ処理システムに実行させる命令を、格納している。この方法は、ウエハを、ダイシングテープの上に配置された複数の個片化されたダイにダイシングすることを含む。この方法は、ダイシングテープの上の複数の個片化されたダイの上および間に水溶性材料層を形成することを、さらに含む。水溶性材料とその上に集められたパーティクルは、最終的に除去される。
かくして、半導体ウエハをダイシングする方法が、開示された。

Claims (15)

  1. ウエハであって、前記ウエハ上に複数の集積回路を有するウエハを、ダイシングする方法であって、
    ダイシングテープの上に配置された複数の個片化されたダイになるように前記ウエハをダイシングすることと、
    前記ダイシングテープの上の前記複数の個片化されたダイの上および間に材料層を形成することと、
    前記ダイシングテープを拡張することであって、前記拡張中に複数のパーティクルが前記材料層上に収集される、前記拡張することと、
    を含む方法。
  2. 前記複数のパーティクルの発生源が、前記複数の個片化されたダイを囲む前記ウエハの部分である、請求項１に記載の方法。
  3. 前記材料層および前記複数のパーティクルを液体媒体で除去することを、さらに含む、請求項１に記載の方法。
  4. 前記材料層が、水溶性材料層であり、前記材料層および前記複数のパーティクルが、水性媒体で除去される、請求項３に記載の方法。
  5. 前記複数の個片化されたダイになるように前記ウエハをダイシングしている間、水溶性マスクが前記ウエハ上に配置されており、前記水溶性材料層を前記水性媒体で除去している間に、前記水溶性マスクが除去される、請求項４に記載の方法。
  6. 前記材料層を形成することが、水溶性材料層を形成することを含む、請求項１に記載の方法。
  7. 前記ダイシングテープを拡張する前に、前記水溶性材料層をベーキングすることを、さらに含む、請求項６に記載の方法。
  8. 前記水溶性材料層を形成することが、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、およびポリエチレンオキシドからなる群から選択される材料を形成することを含む、請求項６に記載の方法。
  9. 前記水溶性材料層が、おおよそ１〜１５ミクロン／分の範囲の水溶液中でのエッチング速度を有する、請求項６に記載の方法。
  10. 前記水溶性材料層を形成することが、前記水溶性材料層をスピンコーティングすることを含む、請求項６に記載の方法。
  11. 前記複数の個片化されたダイになるように前記ウエハをダイシングすることが、レーザアブレーションプロセスを使用すること、またはレーザスクライビングプラスプラズマエッチングハイブリッドダイシングプロセスを使用することを含む、請求項１に記載の方法。
  12. 前記ダイシングテープが、フレームに収容されている、請求項１に記載の方法。
  13. ダイシングテープの上に配置された複数の個片化されたダイと、
    前記ダイシングテープの上の前記複数の個片化されたダイの上および間に配置された水溶性材料層と、
    前記水溶性材料層上の複数のパーティクルと、
    を含む装置。
  14. 前記水溶性材料層が、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、およびポリエチレンオキシドからなる群から選択される材料を含む、請求項１３に記載の装置。
  15. 前記複数の個片化されたダイのそれぞれの上に配置された水溶性マスクであって、前記複数の個片化されたダイのそれぞれの上面と前記水溶性材料層との間にある水溶性マスクを、さらに含む、請求項１３に記載の装置。
JP2019565257A 2017-06-01 2018-05-11 ウエハダイシングプロセスにおけるパーティクル汚染の軽減 Active JP7203766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022209399A JP2023052102A (ja) 2017-06-01 2022-12-27 ウエハダイシングプロセスにおけるパーティクル汚染の軽減

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/611,015 US10363629B2 (en) 2017-06-01 2017-06-01 Mitigation of particle contamination for wafer dicing processes
US15/611,015 2017-06-01
PCT/US2018/032452 WO2018222377A1 (en) 2017-06-01 2018-05-11 Mitigation of particle contamination for wafer dicing processes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022209399A Division JP2023052102A (ja) 2017-06-01 2022-12-27 ウエハダイシングプロセスにおけるパーティクル汚染の軽減

Publications (2)

Publication Number Publication Date
JP2020522136A true JP2020522136A (ja) 2020-07-27
JP7203766B2 JP7203766B2 (ja) 2023-01-13

Family

ID=64454955

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019565257A Active JP7203766B2 (ja) 2017-06-01 2018-05-11 ウエハダイシングプロセスにおけるパーティクル汚染の軽減
JP2022209399A Pending JP2023052102A (ja) 2017-06-01 2022-12-27 ウエハダイシングプロセスにおけるパーティクル汚染の軽減

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022209399A Pending JP2023052102A (ja) 2017-06-01 2022-12-27 ウエハダイシングプロセスにおけるパーティクル汚染の軽減

Country Status (6)

Country Link
US (2) US10363629B2 (ja)
EP (1) EP3631849A4 (ja)
JP (2) JP7203766B2 (ja)
KR (2) KR20240033154A (ja)
CN (2) CN117276065A (ja)
WO (1) WO2018222377A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6836191B2 (ja) * 2017-09-11 2021-02-24 豊田合成株式会社 発光素子の製造方法
JP7065311B2 (ja) 2017-11-22 2022-05-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6925745B2 (ja) * 2017-11-30 2021-08-25 株式会社ディスコ ウェーハのレーザー加工方法
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
US10818551B2 (en) * 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
DE102020109149A1 (de) * 2020-04-02 2021-10-07 Infineon Technologies Ag Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207170A (ja) * 2012-03-29 2013-10-07 Disco Abrasive Syst Ltd デバイスウェーハの分割方法
JP2015528211A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイシングされたウェハの輸送方法
JP2015233077A (ja) * 2014-06-10 2015-12-24 株式会社ディスコ ウエーハの加工方法

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000327070A (ja) * 1999-05-18 2000-11-28 Hitachi Ltd 梱包方法および搬送方法ならびに半導体装置の製造方法
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
CN1276495C (zh) 2000-01-10 2006-09-20 电子科学工业公司 以具超短脉冲宽度的激光脉冲的脉冲串处理存储器链路的激光器系统及方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
WO2003071591A1 (fr) 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP2007235008A (ja) * 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
DE102006033502A1 (de) * 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5342772B2 (ja) * 2007-10-12 2013-11-13 浜松ホトニクス株式会社 加工対象物切断方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5442308B2 (ja) 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101600088B1 (ko) 2009-10-08 2016-03-07 동우 화인켐 주식회사 레이저 다이싱용 보호막 조성물
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
JP5659033B2 (ja) 2011-02-04 2015-01-28 株式会社東芝 半導体装置の製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9852997B2 (en) * 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207170A (ja) * 2012-03-29 2013-10-07 Disco Abrasive Syst Ltd デバイスウェーハの分割方法
JP2015528211A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイシングされたウェハの輸送方法
JP2015233077A (ja) * 2014-06-10 2015-12-24 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US10661383B2 (en) 2020-05-26
JP2023052102A (ja) 2023-04-11
CN110998826A (zh) 2020-04-10
CN110998826B (zh) 2023-09-22
JP7203766B2 (ja) 2023-01-13
EP3631849A1 (en) 2020-04-08
US20190291206A1 (en) 2019-09-26
KR20240033154A (ko) 2024-03-12
EP3631849A4 (en) 2021-03-03
US20180345418A1 (en) 2018-12-06
US10363629B2 (en) 2019-07-30
WO2018222377A1 (en) 2018-12-06
KR20200005668A (ko) 2020-01-15
CN117276065A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
JP6577514B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP7203766B2 (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8940619B2 (en) Method of diced wafer transportation
JP6543466B2 (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
EP3869546A1 (en) Wafer dicing from wafer backside and front side
WO2013162936A1 (en) Laser and plasma etch wafer dicing using uv-curable adhesive film
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
JP2017500740A (ja) ウエハをダイシングする方法及びそのためのキャリア
US20150079760A1 (en) Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US20230187215A1 (en) Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
WO2014126785A2 (en) Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150