CN104412368A - 运送切割晶圆的方法 - Google Patents

运送切割晶圆的方法 Download PDF

Info

Publication number
CN104412368A
CN104412368A CN201380035367.0A CN201380035367A CN104412368A CN 104412368 A CN104412368 A CN 104412368A CN 201380035367 A CN201380035367 A CN 201380035367A CN 104412368 A CN104412368 A CN 104412368A
Authority
CN
China
Prior art keywords
cut
crystal grain
wafer
cutting
singly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380035367.0A
Other languages
English (en)
Other versions
CN104412368B (zh
Inventor
W-S·类
B·伊顿
A·伊耶
S·辛格
T·伊根
A·库玛
S·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104412368A publication Critical patent/CN104412368A/zh
Application granted granted Critical
Publication of CN104412368B publication Critical patent/CN104412368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述了用于切割半导体晶圆及运送单切晶粒的方法。在一实例中，一种用于切割具有多个集成电路在其上的晶圆的方法包含了将该晶圆切割为配置在一切割胶带上方的多个单切晶粒。该方法也包含在该切割胶带上方、该多个单切晶粒上与其间形成一水溶性材料层。

Description

运送切割晶圆的方法
相关申请的互相参照
本申请案主张2012年7月13日所申请的美国专利临时申请案第61/671,365号与2013年3月8日所申请的美国专利临时申请案第61/775,149号的权益，其整体内容通过引用形式而并入本文。
技术领域
本发明的诸实施例是与半导体处理领域有关，特别是与切割半导体晶圆的方法有关，其中每一个晶圆上具有多个集成电路。
背景技术
在半导体晶圆处理中，集成电路是形成在由硅或其他半导体材料所组成的晶圆(也称为基板)上。一般而言，半导性、传导性或绝缘性的各种材料层用以形成集成电路。利用各种已知工艺来掺杂、沉积和蚀刻这些材料，以形成集成电路。每一个晶圆经处理以形成大量的个别区域，这些个别区域包含被称为「晶粒(dice)」的集成电路。
在集成电路成形工艺之后，晶圆「被切割」，以使个别晶粒彼此分离而供进行封装、或以未封装形式使用于较大的电路中。用于晶圆切割的两种主要技术为画切(scribing)和锯切(sawing)。进行画切时，一钻石尖端的画片沿着预先形成的画切线在晶圆表面上移动。这些画切线沿着晶粒之间的空间延伸。这些空间一般称为「切割道(streets)」。钻石画片沿着切割道在晶圆表面中形成浅画痕。在施加压力时(例如利用一滚轮)，晶圆即会沿着画切线而分离。晶圆中的断裂处会依循晶圆基板的晶格结构。画切可用于厚度约为10密耳(mils)(千分之一英寸)或更小的晶圆。至于较厚的晶圆，目前则以锯切为较佳的切割方法。
在锯切时，以每分钟的高转速旋转的一钻石尖端的锯盘接触晶圆表面，并沿着切割道锯切晶圆。晶圆安装于一支撑构件上，例如一黏接膜，其于一薄膜框体上受拉伸，且锯盘重复施用于垂直与水平切割道。使用画切或锯切的一个问题是，芯片(chips)和晶片(gauges)会形成在晶粒的尖锐边缘上。此外，会形成裂缝，且裂缝会从晶粒的边缘扩散至基板中，使得集成电路不能作用。在进行画切时剥离和破裂会特别是个问题，因为正方形或矩形晶粒中只有一个侧部可以以结晶结构的<110>方向进行画切。因此，晶粒的另一侧部的切割会导致锯齿状分隔线。因为剥离与破裂之故，在晶圆上晶粒之间便需要额外的间隔以避免对集成电路的损坏，例如，芯片与裂缝保持与实际集成电路相隔一段距离。由于间隔需求的结果，在一标准尺寸晶圆上就无法形成如此多的晶粒，且会浪费了本来可用于电路的晶圆面积(real estate)。锯盘的使用加重了半导体晶圆上的面积浪费。锯盘的叶片大约为15微米厚，因此，为了确保锯盘在切割周围所产生的破裂和其他破坏不会伤害集成电路，每一个晶粒的电路之间通常需分隔300至500微米。此外，在切割之后，每一个晶粒需要实质清洁以移除锯切工艺所产生的粒子与其他污染物。
也已使用等离子体切割，但同时也具有限制。举例而言，妨碍等离子体切割的实施的一个限制为成本。用于图案化光阻的标准光微影操作会让实施成本过高。可能会妨碍等离子体切割的实施的另一项限制为，在沿着切割道进行切割时常遇到的金属(例如铜)的等离子体处理会产生产量问题或处理量限制。
发明内容
本发明的具体实施例包括切割半导体晶圆的方法，其中在每一晶圆上都具有多个集成电路。
在一具体实施例中，一种用于切割具有多个集成电路的晶圆的方法包括将该晶圆切割为多个单切晶粒，这些单切晶粒被配置在一切割胶带上方。该方法也包括在该切割胶带上、在该多个单切晶粒上方与其间形成一水溶性材料层。
在一具体实施例中，一种装置包括配置在一切割胶带上方的多个单切晶粒。一水溶性材料层被配置在该切割胶带上方、该多个单切晶粒上与其间。
在一具体实施例中，一种用于切割具有多个集成电路的晶圆的方法包括在该晶圆上方形成一水溶性遮罩层(mask layer)，该晶圆被配置在一切割胶带上方。该方法也包括以一激光画切工艺画切该水溶性遮罩层，以暴露该晶圆的部分。该方法也包括以一等离子体工艺蚀刻该晶圆的暴露部分，以将该晶圆切割为多个单切晶粒。该方法也包括在该切割胶带上方、该多个单切晶粒上方与其间形成一水溶性保护层。
附图说明
图1说明了根据本发明的一具体实施例中欲进行切割的一半导体晶圆的俯视图。
图2说明了根据本发明的一具体实施例中欲进行切割的一半导体晶圆的俯视图，该半导体晶圆上形成有一切割遮罩。
图3是一流程图，其表示根据本发明的一具体实施例中用于切割包括多个集成电路的一半导体晶圆的方法中的操作。
图4A至图4E是根据本发明的一具体实施例说明了在用于切割具有多个集成电路的一半导体晶圆的方法中各个操作期间的半导体晶圆的截面图，这些截面图与图3的流程图的操作相应。
图5是根据本发明的一具体实施例的说明了使用在飞秒范围中的一激光脉冲的效果与较长脉冲时间之间的关系。
图6说明了根据本发明的一具体实施例中可用于半导体晶圆或基板的切割道区域的材料堆迭体的截面图。
图7包括了根据本发明的一具体实施例中的结晶硅(c-Si)、铜(Cu)、结晶二氧化硅(c-SiO2)与非晶性二氧化硅(α-SiO2)的吸收系数图(其为光子能量的函数)。
图8为一等式，其说明了一既定激光的激光强度与激光脉冲能量、激光脉冲宽度和激光光束半径之间的函数关系。
图9A至图9D是根据本发明的一具体实施例说明了一种用于切割一半导体晶圆的方法中各个操作的截面图。
图10是根据本发明的一具体实施例说明通过使用较窄切割道所达成的半导体晶圆上压缩与受限于一最小宽度的传统切割之间的比较。
图11是根据本发明的一具体实施例说明可允许更紧密封装并因而达到每一晶圆有更多晶粒的自由型集成电路与格栅对准方式之间的比较。
图12说明了根据本发明的一具体实施例中的用于激光与等离子体切割晶圆或基板的工具布置方块图。
图13说明了根据本发明的一具体实施例的一例示电脑系统的方块图。
具体实施方式
描述了用于切割半导体晶圆及用于运送单切晶粒的方法。在以下描述中，提出了各种具体细节，诸如飞秒式激光画切以及等离子体蚀刻条件和材料规范，以提供对于本发明的具体实施例的通盘了解。发明所属领域中的通常技艺者显然可在没有这些具体细节下实施本发明的具体实施例。在其他实例中并未详细描述已知方面(诸如集成电路制造)，以避免不必要地混淆本发明的具体实施例。此外，应理解附图中所绘示的各个具体实施例仅为描述性代表例，且不需要依比例而绘制。
一或多个具体实施例与在一晶粒单切工艺中的单切晶粒的运送有关。举例而言，在完全切割一半导体晶圆时，所产生的单切晶粒需要以多个晶粒的方式进行运送。在一具体实施例中，待切割的晶圆于切割的前被安装在一框部环件的一切割胶带上。在切割之后，晶粒相对于彼此而被单切、但仍停留在切割胶带上。在晶粒拾取以供后续封装/组装之前，需以一群组方式来进行单切晶粒的运送以将晶粒移位至一远端地点(例如另一国家或城市)，其中所有的单切晶粒都停留在框住的切割胶带上。由于在一具体实施例中，晶粒至晶粒的间隔(切割刻幅)仅为数十微米或更小，因此在运送期间，晶粒可从其原始位置移位并实体接触或撞到其邻近晶粒。所产生的机械应变会导致晶粒破裂/损坏，特别是对于50微米或更薄的晶粒、以及具有狭窄切割刻幅的晶粒而言。因此，必须解决晶粒拾取前的单切晶粒的安全处理与运送。
在一相关方面中，可实施包含一初始激光画切与后续等离子体蚀刻的一复合晶圆或基板切割工艺来进行晶粒单切。激光画切工艺可用以清洁地移除一遮罩层、有机与无机介电层以及元件层。激光蚀刻工艺可接着于晶圆或基板的暴露或部分蚀刻时终止。接着，采用切割工艺中的等离子体蚀刻部分来蚀刻贯穿晶圆或基板的块体，诸如贯穿块体的单晶硅，以产生晶粒或芯片单切或切割。
传统的晶圆切割方式包括基于纯机械分离的钻石锯切、初始激光画切及后续钻石锯切、或是纳秒(nanosecond)或皮秒(picosecond)激光切割。对于薄的晶圆或基板单切而言(诸如50微米厚的块体硅单切)，传统的方式仅能产生不佳的工艺品质。在从薄的晶圆或基板单切出晶粒时会面临到的某些挑战可包括不同层之间的微裂缝形成或脱层、无机介电层破片、严格刻幅宽度控制的保持、或精确的剥落深度控制。本发明的具体实施例包括一复合式激光画切与等离子体蚀刻的晶粒单切方式，其有用于克服一或多个上述挑战。
根据本发明的一具体实施例，使用激光画切(例如飞秒式激光画切)与等离子体蚀刻的组合来将一半导体晶圆切割为个别化或单切的集成电路。在一具体实施例中，使用飞秒式激光画切作为一本质上(若非完全的话)的非热处理。举例而言，飞秒式激光画切以无(或可忽略的)热破坏区加以局部化。在一具体实施例中，本文所述方式用以单切具有超低k薄膜的集成电路。以传统切割时，则需要使锯盘慢下来以容纳这类低k薄膜。此外，现在半导体晶圆通常在切割之前会薄化。因此，在一具体实施例中，现在实行的是遮罩图案化和部分晶圆画切与飞秒式激光的结合，后接以一等离子体蚀刻工艺。在一个具体实施例中，用激光直接写入可消除对一光阻层进行光微影图案化操作的需要，并可以非常少的成本实施。在一个具体实施例中，使用贯孔型硅蚀刻而于一等离子体蚀刻环境中完成切割工艺。
因此在本发明的一方面中，可使用飞秒式激光画切和等离子体蚀刻的组合来将一半导体晶圆切割为单切的集成电路。图1说明了根据本发明的一具体实施例的欲切割半导体晶圆的俯视图。图2说明了根据本发明的一具体实施例的欲切割半导体晶圆的俯视图，其中在该半导体晶圆上形成有一切割遮罩。
参照图1，一半导体晶圆100具有包括集成电路的多个区域102。这些区域102由垂直切割道104和水平切割道106所分隔。切割道104和106为半导体晶圆中不含有集成电路的区域，且被设计为晶圆将沿其而被切割的位置。本发明的某些具体实施例涉及了使用飞秒式激光画切和等离子体蚀刻技术的组合来沿着切割道而切割出贯穿半导体晶圆的沟槽，使得晶粒可被分离为个别的芯片或晶粒。由于激光画切和等离子体蚀刻工艺都与结晶结构取向无关，因此欲切割的半导体晶圆的晶体结构对于要实现贯穿晶圆的垂直沟槽而言并不重要。
参照图2，半导体晶圆100具有沉积在半导体晶圆100上的一遮罩200。在一个具体实施例中，该遮罩以传统方式加以沉积，以达到大约为4至10微米的厚层。利用一激光画切工艺来图案化该遮罩200和半导体晶圆100的一部分，以沿着切割道104和106定义出半导体晶圆100将被切割的位置(例如间隔202和204)。半导体晶圆100的集成电路区域覆盖有遮罩200并受其保护。遮罩200的区域206被定位为使得在一后续蚀刻工艺期间集成电路不会因蚀刻工艺而衰化。水平的间隔204和垂直的间隔202形成于区域206之间，以定义出将于蚀刻工艺期间被蚀刻的区域，进以最终能切割该半导体晶圆100。
图3是一流程图300，其代表根据本发明的一具体实施例的用于切割包含多个集成电路的半导体晶圆的方法中的操作步骤。图4A至图4E是根据本发明的一具体实施例而说明在执行流程图300的操作期间包含多个集成电路的半导体晶圆的截面图，其各对应于流程图300的操作步骤。
参照流程图300的操作步骤302、以及对应的图4A，遮罩402形成于一半导体晶圆或基板404上方。遮罩402包含形成在半导体晶圆404的表面上的覆盖且保护集成电路406的一层体。遮罩402也覆盖形成于各集成电路406之间的交错切割道407。半导体晶圆或基板404被配置在切割胶带498上。所示的切割胶带498是一被框起的切割胶带的一部分，例如被金属或塑料或其他材料、环件所框起。
根据本发明的一具体实施例，形成该遮罩402包括形成一层体，例如、但不限于一光阻层或一I-线路图案化层。举例而言，一聚合物层(例如一光阻层)由反而适合用于一光微影工艺的材料所组成。在一个具体实施例中，该光阻层由一正性光阻材料所组成，例如、但不限于：248纳米(nm)阻剂、193nm阻剂、157nm阻剂、一超紫外线(EUV)阻剂、或具有二氮基萘醌敏化剂的一酚系树脂基质。在另一具体实施例中，该光阻层由一负性光阻材料所组成，例如、但不限于聚-顺-异戊二烯及聚-乙烯基-桂皮酸酯。然而，在其他具体实施例中，使用非感光性及/或较便宜的材料作为遮罩402。在一具体实施例中，遮罩由均匀旋涂在一半导体晶圆的遮罩所形成，该遮罩包含覆盖及保护集成电路的凸块或导柱的层体。
在一具体实施例中，半导体晶圆或基板404由适合抵挡一制造工艺的材料所组成，且在其上适当配置有半导体处理层。举例而言，在一个具体实施例中，半导体晶圆或基板404由以第IV族为基础的材料所组成，诸如、但不限于：结晶硅、锗或硅/锗。在一特定具体实施例中，提供半导体晶圆404包括提供一单晶性硅基板。在一特定具体实施例中，该单晶性硅基板掺有杂质原子。在另一具体实施例中，半导体晶圆或基板404由一III-V族材料所组成，例如用于制造发光二极管(LEDs)的III-V族材料基板。
在一具体实施例中，在半导体晶圆或基板404上或其中已经配置有半导体元件阵列(作为集成电路406的一部分)。这类半导体元件的实例包括、但不限于制造于一硅基板中且封装于一介电层中的存储器元件或互补型金属氧化物半导体(CMOS)晶体管。多个金属互连形成于这些元件或晶体管上方且在围绕的介电层中，并可用以电气耦接元件或晶体管以形成集成电路406。构成切割道407的材料与用以形成集成电路406的材料类似或相同。举例而言，切割道407可由介电质材料层、半导体材料层与金属化层所组成。在一个具体实施例中，一或多个切割道407包括类似于集成电路406的实际元件的测试元件。
参照流程图300的操作步骤304以及对应的图4B，利用激光画切工艺来图案化遮罩402，以提供带有间隔410的一图案化遮罩408，暴露出半导体晶圆或基板404在集成电路406之间的区域。因此，激光画切工艺用以移除原本形成在集成电路406之间的切割道407的材料。根据本发明的一具体实施例，利用激光画切工艺来图案化遮罩402包括使沟槽410部分形成于在集成电路406之间的半导体晶圆404的区域中，如图4B所示。
在一具体实施例中，利用激光画切工艺来图案化遮罩402包括使用脉冲宽度为飞秒范围的激光。具体而言，可使用波长在可见光光谱加上紫外线(UV)与红外线(IR)范围(整体而言是一宽带光谱)中的激光来提供飞秒式激光，亦即脉冲宽度为飞秒(10-15秒)等级的激光。在一个具体实施例中，剥离与波长无关、或实质无关，因此适合复杂的薄膜(诸如遮罩402的薄膜)、切割道407、以及半导体晶圆或基板404的一部分(可能的话)。
图5是根据本发明一具体实施例而说明利用在飞秒范围中的激光脉冲相对于较长频率的效应。参照图5，相对于较长的脉冲宽度(例如，以皮秒处理通孔500B时的破坏502B、以及以纳秒处理通孔500A时的明显破坏502A)，通过使用具有飞秒范围的脉冲宽度的激光，即可缓和或消除热破坏问题(例如，以飞秒处理通孔500C时的最小至无破坏502C)。在通孔500C的形成期间的破坏的消除或缓和是因缺乏低能量重耦(如皮秒式激光剥离所示)或热平衡(如纳秒式激光剥离所示)之故，如图5所示。
激光参数的选择(诸如脉冲宽度)对于发展一成功激光画切与切割工艺(使破片、微裂缝与脱层降至最低以实现洁净激光画切切割)而言会是关键的。激光画切切割越为洁净，为最终晶粒单切而进行的蚀刻工艺就越平顺。在半导体元件晶圆中，一般会有许多不同材料类型(例如导体、绝缘体、半导体)和厚度的功能层配置于其上。这类材料可包括、但不限于有机材料(诸如聚合物)、金属或无机介电质(诸如二氧化硅和氮化硅)。
配置在一晶圆或基板上的各别集成电路之间的切割道包括与集成电路本身类似或相同的层体。举例而言，图6是根据本发明一具体实施例而说明在一半导体晶圆或基板的切割道区域中所使用的材料堆迭结构的截面图。
参照图6，切割道区域600包括一硅基板的顶部区域602、一第一二氧化硅层604、一第一蚀刻终止层606、一第一低k介电层608(例如具有的介电常数小于二氧化硅的介电常数4.0)、一第二蚀刻终止层610、一第二低k介电层612、一第三蚀刻终止层614、一未掺杂的硅石玻璃(USG)层616、一第二二氧化硅层618、以及一光阻层620，其具有所示的相对厚度。铜金属化层622被配置在第一与第三蚀刻终止层606和614之间，并且贯穿第二蚀刻终止层610。在一特定具体实施例中，第一、第二与第三蚀刻终止层606、610和614由氮化硅组成，而低k介电层608和612由碳掺杂的硅氧化物材料所组成。
在传统的激光照射(例如纳秒式或皮秒式激光照射)下，切割道600的材料在光学吸收和烧蚀机制上呈现相当不同的行为。举例而言，介电层(诸如二氧化硅)在正常条件下对于所有市面上的激光波长基本上为可透光。相较之下，金属、有机物(例如低k材料)和硅可非常轻易地耦合光子，特别是在响应于纳秒式或皮秒式激光照射时。举例而言，图7包括根据本发明具体实施例的结晶硅(c-Si，702)、铜(Cu，704)、结晶二氧化硅(c-SiO2，706)以及非晶性二氧化硅(α-SiO2，708)的吸收系数图700(其为光子能量的函数)。图8是一等式800，其说明一既定激光的激光强度与激光脉冲能量、激光脉冲宽度和激光光束半径之间的函数关系。
利用等式800和吸收系数图700，在一具体实施例中，即可为飞秒式激光工艺选择参数，以于无机和有机介电质、金属及半导体上都具有本质相同的烧蚀效果，即使在某些条件下这些材料的一般能量吸收特性有大幅差异。举例而言，二氧化硅的吸收率是非线性的，但在适当的激光烧蚀参数下可变得与有机介电质、半导体和金属更为共线。在一个这种具体实施例中，使用高强度与短脉冲宽度的飞秒式激光工艺来烧蚀包含有二氧化硅层与一或多层有机介电层、半导体层或金属层的一层堆迭结构。在一特定具体实施例中，于飞秒式激光照射工艺中使用大致上小于或等于400飞秒的脉冲，以移除遮罩、切割道以及一部分的硅基板。
相较之下，若选择非最佳的激光参数，则在包含有两层或更多层的无机介电层、有机介电层、半导体层或金属层的堆迭结构中，激光烧蚀工艺便会导致脱层问题。举例而言，激光会渗透贯穿高能带间隙的介电质(例如具有约9eV的能带间隙的二氧化硅)而无可测得的吸收。然而，激光能量会被一下层金属或硅层所吸收，导致金属或硅层的明显气化。气化会产生高压，而使上方的二氧化硅介电层升离，并可能导致严重的层间脱层与微裂缝现象。在一具体实施例中，皮秒式激光照射工艺会导致复杂堆迭结构中的微裂缝与脱层，但飞秒式激光照射工艺已被证明为不会使相同的材料堆迭结构产生微裂缝或脱层。
为了能够直接烧蚀介电层，需要进行介电质材料的离子化，使得其可因强烈吸收光子而在行为上类似于传导性材料。吸收会阻挡大部分的激光能量，使其在介电层的最终烧蚀之前不致贯穿至下方的硅或金属层。在一具体实施例中，当激光强度够高足以起始光子离子化并影响无机介电质材料中的离子化时，即可实行无机介电质的离子化。
根据本发明的一具体实施例，合适的飞秒式激光工艺的特征为一高峰强度(照射)，其通常会导致各种材料中的非线性相互作用。在一个这类具体实施例中，飞秒激光来源具有大约在10飞秒至500飞秒范围内的脉冲宽度，尽管较佳的是在100飞秒至400飞秒的范围内。在一个具体实施例中，飞秒激光来源具有的一波长大致为1570纳米至200纳米的范围，尽管较佳是在540纳米至250纳米的范围中。在一个具体实施例中，激光与对应的光学系统于工作表面上提供了一焦斑(focalspot)，其大致是在3微米至15微米的范围内，尽管较佳是大致在5微米至10微米的范围中。
在工作表面处的空间光束轮廓可以是一单模模式(高斯)或具有一成形的上帽轮廓。在一具体实施例中，激光来源具有大约在200kHz至10MHz的范围中的一脉冲重复率，尽管较佳为大致是500kHz至5MHz的范围。在一具体实施例中，激光来源于工作表面处传送大致在0.5μJ至100μJ范围中的脉冲能量，尽管较佳是在1μJ至5μJ的范围。在一具体实施例中，激光画切工艺沿着一工作件表面、以大约在500mm/sec至5m/sec的范围中的速度运行，尽管较佳是大约在600mm/sec至2m/sec的范围内。
画切工艺可以仅单次通过方式、或以多次通过方式运作，但在一具体实施例中，较佳为1至2次通过。在一个具体实施例中，工作件中的画切深度大致是在5微米至50微米深的范围内，较佳为10微米至20微米深的范围内。激光可在一给定脉冲重复率下以一连串的单一脉冲施用、或以一连串的脉冲突波方式而施用。在一具体实施例中，所产生的激光光束的刻幅宽度大致是在2微米至15微米的范围内；尽管在硅晶圆画切/切割中，则较佳是在6微米至10微米的范围内(于元件/硅介面处所测得)。
激光参数可加以选择以具有效益与优点，例如提供够高的激光强度以达到无机介电质(例如二氧化硅)的离子化，并使得在无机介电质的直接烧蚀之前下层破坏所导致的脱层和破片达至最小化。同时，参数可加以选择，以利用精确控制的烧蚀宽度(例如刻幅)和深度以提供有意义的工艺处理量而供工业应用。如上所述，相较于皮秒式和纳秒式激光烧蚀工艺而言，飞秒式激光更适合提供这类优点。然而，即使在飞秒式激光烧蚀的光谱中，某些波长仍提供了比其他波长更佳的性能。举例而言，在一个具体实施例中，具有较靠近UV范围或在UV范围中的波长的飞秒式激光工艺提供了比具有较靠近IR范围或在IR范围中的波长的飞秒式激光工艺更为洁净的烧蚀工艺。在一特定的这类具体实施例中，适用于半导体晶圆或基板画切的飞秒激光工艺以波长大致小于或等于540纳米的激光为基础。在一特定的这类具体实施例中，使用波长大约小于或等于540纳米的激光的大概小于或等于400飞秒的脉冲。然而，在一替代具体实施例中，使用双激光波长(例如IR激光与UV激光的组合)。
参照流程图300的操作步骤306以及对应的图4C，通过图案化遮罩408中的间隔410来蚀刻半导体晶圆404，以单切这些集成电路406。根据本发明的一具体实施例，蚀刻半导体晶圆404包括蚀刻利用飞秒式激光画切工艺所形成的沟槽412，以最终地蚀刻而整体贯穿半导体晶圆404，如图4C所示。在一个这类具体实施例中，蚀刻暴露出切割胶带498的部分，如图4C所示。
在一具体实施例中，蚀刻半导体晶圆404包括利用一等离子体蚀刻工艺。在一个具体实施例中，使用一贯穿硅通孔类型的蚀刻工艺。举例而言，在一特定具体实施例中，半导体晶圆404的材料蚀刻率大于每分钟25微米。一超高密度等离子体来源用于晶粒单切工艺的等离子体蚀刻部分。适合执行如等离子体蚀刻工艺的一处理腔室的一个实例为可得自美国加州桑尼维尔应用材料公司的蚀刻系统(Applied SilviaTM Etch)。Applied  SilviaTM Etch蚀刻系统结合了电容式与电感式RF耦合，其提供了比仅有电容式耦合(即使是在有以磁性增强所提供的改良下)所能达到者更为独立的离子密度和离子能量的控制。此结合可使离子密度从离子强度有效解耦，以产生相对高密度的等离子体(即使在非常低压力下)，而不需高DC偏压电平(可能会产生破坏)。这产生一种预期上的宽处理窗口。然而，也可使用能蚀刻硅的任何等离子体蚀刻腔室。在一例示具体实施例中，使用深硅蚀刻来蚀刻一单晶性硅基板或晶圆404，其蚀刻率大于传统硅蚀刻率的大约40％，同时仍保持基本上精确的轮廓控制且几乎不含扇形边的侧壁。在一特定具体实施例中，使用一贯穿硅通孔类型的蚀刻工艺。该蚀刻工艺以由反应性气体所产生的等离子体为基础，其一般是氟基气体，例如SF6、C4F8、CHF3、XeF2、或可以相对快速蚀刻率来蚀刻硅的任何其他反应性气体。在一具体实施例中，遮罩层408于单切工艺之后移除，如图4C所示。除此之外，在一具体实施例中，蚀刻工艺及/或遮罩移除对于切割胶带498甚少或几乎无影响，如图4C所示。
在完全蚀穿半导体晶圆404之后，需要以多个晶粒的形式(例如仍保留在切割胶带498上)来运送单切的晶粒。参阅图4D与流程图300的对应操作步骤308，在切割之后，晶粒彼此单切分离、但仍停留在切割胶带上。由于晶粒对晶粒的间隔(切割刻幅)仅为数十微米或更小，在运送期间，晶粒会自其原始位置移位而实体接触及/或撞到其邻近晶粒。所产生的机械应变会导致晶粒破裂/损坏，特别是对于50微米或更薄的晶粒、以及具有狭窄切割刻幅的晶粒而言。因此，在一具体实施例中，如图4D所示，在单切晶粒的上方与其间(如配对的406/404所示)形成有一水溶性材料层499。
在一个具体实施例中，适合的水溶性材料层499可直接溶解于一水相媒介中。举例而言，在一个具体实施例中，该水溶性材料层499是由一种可溶解于碱性溶液、酸性溶液或去离子水中的一或多种溶液中。在一个具体实施例中，该水溶性材料层由例如、但不限于聚乙烯醇、聚丙烯酸、葡萄聚糖、聚甲基丙烯酸、聚乙烯亚胺或聚环氧乙烷中的一种材料所组成。在一特定具体实施例中，该水溶性材料层499在一水相溶液中具有的一蚀刻率大约为每分钟1至15微米的范围，且特定为每分钟约1.3微米。在另一特定具体实施例中，该水溶性材料层499由旋涂技术所形成。
参阅图4E，一旦运送至一需要位置，该水溶性材料层499即被移除。在一个这类具体实施例中，是通过使该水溶性材料层499溶解于碱性溶液、酸性溶液或去离子水中的一或多种溶液中而达到移除。此外，单切的晶粒(如配对的406/404所示)可自切割胶带498移除。在另一具体实施例中，遮罩层406是一水溶性层体，且不会自单切晶粒移除，直到进行水溶性材料层499的移除工艺的时间为止。
因此，一般而言，本发明的一或多个具体实施例包括一晶圆处理工艺，其先包含(在晶圆切割之后)保留在切割胶带上的单切晶粒。一水溶性遮罩层形成于单切晶粒上与上方，以确保该水溶性材料可实质填入晶粒对晶粒的间隔区域。在一具体实施例中，该水溶性层体旋涂而成、但也可喷涂而成。为确保遮罩能充分填入晶粒之间的间隔中，使用一种相对低黏度的水溶性材料。可在相对低速下进行旋涂以避免晶粒损坏。在一具体实施例中，在旋涂之后，晶圆于低温(例如最高为50℃)进行温和烘烤，以使遮罩材料固化。再来的工艺包括将单切晶粒运送至一不同位置。一旦单切晶圆被运送至目的地，即可通过一水相处理、后接以干燥处理而自晶粒移除该水溶性遮罩。可拾取经清洁与干燥的单切晶粒以供进一步组装及/或测试。在一具体实施例中，优点包括了在晶粒之间所填入的水溶性材料是作为缓冲，以确保单切晶圆的安全运送。
因此，再次参照流程图300和图4A至图4E，晶圆切割以通过一遮罩层的初始激光烧蚀来进行，通过晶圆切割道(包括金属化层)、并部分达一硅基板中。激光脉冲宽度选择在飞秒范围内。接着通过后续的贯穿硅深等离子体蚀刻来完成晶粒单切。接着在所产生的单切晶粒上方配置一水溶性材料层，以供安全处理和运送单切晶粒。根据本发明的一具体实施例，用于切割的材料堆迭结构的一具体实例如下述关于图9A至图9D的说明。
参照图9A，用于复合式激光烧蚀与等离子体蚀刻切割的一材料堆迭结构包括一遮罩层902、一元件层904以及一基板906。遮罩层、元件层以及基板被配置在一晶粒附着薄膜908上方，该晶粒附着薄膜908固定至一下方切割或背衬胶带910。在一具体实施例中，遮罩层902是一光阻层，诸如上述关于遮罩402所说明的。在另一具体实施例中，遮罩402是一水溶性遮罩。元件层904包括配置在一或多层金属层(诸如铜层)与一或多层低k介电层(诸如碳掺杂的氧化物层)上方的一无机介电层(诸如二氧化硅)。元件层904也包括排列在集成电路之间的切割道，这些切割道包括与集成电路相同或相似的层体。基板906是一块体单晶硅基板。
在一具体实施例中，在被固定至晶粒附着薄膜908之前，块体单晶硅基板906从背侧部而加以薄化。该薄化通过一背侧研磨工艺而进行。在一个具体实施例中，该块体单晶硅基板906是薄化至厚度介于约50至100微米的范围。重要的是要注意，在一具体实施例中，薄化是在激光烧蚀与等离子体蚀刻切割工艺的前进行。在一具体实施例中，光阻层902具有大约为5微米的厚度，且元件层904具有大约介于2至3微米的厚度。在一具体实施例中，晶粒附着薄膜(die attach film)908(或可将一薄化或薄晶圆或基板接合至背衬胶带910的任何适当替代物)具有大约20微米的厚度。
参照图9B，利用一飞秒式激光画切工艺912来图案化遮罩902、元件层904和一部分的基板906，以于基板906中形成沟槽914。参照图9C，利用一贯穿硅深等离子体蚀刻工艺916将沟槽914向下延伸至晶粒附着薄膜908，暴露出晶粒附着薄膜908的顶部部分并单切硅基板906。在贯穿硅深等离子体蚀刻工艺916期间，元件层904受光阻层902保护。
参照图9D，单切工艺可进一步包括图案化晶粒附着薄膜908、暴露出背衬胶带910的顶部部分、以及切割晶粒附着薄膜908。在一具体实施例中，通过一激光工艺或通过一蚀刻工艺来切割晶粒附着薄膜。无论晶粒附着薄膜是否经图案化，在一具体实施例中，单切的晶粒都覆盖有一水溶性材料层999，如图9D所示。水溶性材料层999可用以于运送期间保护晶粒。进一步的具体实施例可包括后续于一水相媒介中溶解该水溶性材料层999，然后从背衬胶带910移除基板906的单切部分(例如作为个别的集成电路)。在一个具体实施例中，一单切晶粒附着薄膜908保留在基板906的单切部分的背侧上。其他具体实施例包括自元件层904移除遮罩层902。在一替代具体实施例中，当基板906薄于约50微米时，使用激光烧蚀工艺912来完全单切基板906，而不需使用额外的等离子体工艺。
再次参照图4A至图4E，该多个集成电路406由宽度约为10微米或更小的切割道407所分隔。使用飞秒式激光画切方式(至少部分是因激光的严谨轮廓控制之故)可于集成电路布局中实现这种紧密性。举例而言，图10说明了根据本发明的一具体实施例中通过使用较窄切割道而在一半导体晶圆或基板上的紧密性(相对于会受限于一最小宽度的传统切割)。
参照图10，相较于受限于一最小宽度(例如在布局1000中，宽度约为70微米或更大)的传统切割而言，利用较窄切割道(例如在布局1002中，宽度约为10微米或更小)即能于一半导体晶圆上实现紧密性。然而应理解，并非总是需要将切割道宽度减少至10微米以下，即使其为飞秒式激光画切工艺所能实现。举例而言，某些应用需要至少40微米的切割道宽度，以于分隔集成电路的切割道中制造出虚拟(dummy)或测试元件。
再次参阅图4A至图4E，该多个集成电路406可以一不受限的布局形式排列于半导体晶圆或基板404上。举例而言，图11说明了可进行较紧密封装的自由型的集成电路排列。相对于格栅对准方式，根据本发明的一具体实施例的较紧密封装可为每一晶圆提供更多的晶粒。参阅图11，相较于格栅对准方式(例如在半导体晶圆或基板1100是的一受限的布局)，一自由型布局(例如在半导体晶圆或基板1102上的一不受限的布局)可允许较紧密封装，因而每一晶圆上有更多晶粒。在一具体实施例中，激光烧蚀与等离子体蚀刻单切工艺的速度与晶粒尺寸、布局或切割道的数量无关。
一单一工艺工具可被配置以进行一复合式激光烧蚀和等离子体蚀刻单切工艺中的许多或所有操作步骤。举例而言，图12说明了根据本发明的一具体实施例的用于晶圆或基板的激光与等离子体切割的一工具配置的方块图。
参阅图12，一工艺工具1200包括一工厂介面1202(FI)，其具有与其耦接的多个负载锁定件1204。一丛集工具1206耦接于工厂介面1202。丛集工具1206包括一或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室1208。一激光画切设备1210也耦接至该工厂介面1202。在一个具体实施例中，工艺工具1200的整体覆盖面积为约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图12所示。
在一具体实施例中，激光画切设备1210包围一飞秒式激光。飞秒式激光适用于进行一复合式激光与蚀刻单切工艺中的激光烧蚀部分，例如上述的激光烧蚀工艺。在一具体实施例中，激光画切设备1200中也包括一可移动台面，该可移动台面被配置以使一晶圆或基板(或其载体)相对于该飞秒式激光而移动。在一特定具体实施例中，该飞秒式激光也是可移动的。在一具体实施例中，激光画切设备1210的整体覆盖面积为约2240毫米乘以约1270毫米，如图12所示。
在一具体实施例中，该一或多个等离子体蚀刻腔室1208被配置以通过一图案化遮罩中的间隔来蚀刻一晶圆或基板，以单切出多个集成电路。在一个这类具体实施例中，该一或多个等离子体蚀刻腔室1208被配置以进行一深硅蚀刻工艺。在一特定具体实施例中，该一或多个等离子体蚀刻腔室1208为可得自美国加州桑尼维尔应用材料公司的蚀刻系统(Applied  SilviaTM Etch)。该蚀刻腔室特别为用以产生单切集成电路(其被包围在单晶硅基板或晶圆上或其中)的深硅蚀刻而设计。在一具体实施例中，该等离子体蚀刻腔室1208中包含一高密度等离子体来源以增进高硅蚀刻率。在一具体实施例中，该工艺工具1200的丛集工具1206部分包含一个以上的蚀刻腔室，以实现高制造处理量的单切或切割工艺。
工厂介面1202可以是一适当的气氛端口，以介面连接于具激光画切设备1210的一外部制造设施和丛集工具1206之间。工厂介面1202包括具有臂部或叶片的自动机器，用于使晶圆(或其载体)从储存单元(例如前开式晶圆盒，FOUP)传送至丛集工具1206或激光画切设备1210、或传送至这两者。
丛集工具1206可包括适合执行单切方法中的作用的其他腔室。举例而言，在一个具体实施例中，包含一沉积腔室1212而代替一额外的蚀刻腔室。沉积腔室1212为在进行切割之后的多个单切晶粒中的每一个上与其间沉积(例如通过旋涂)水溶性材料而配置。在另一具体实施例中，包含一湿式/干式工作站1214而代替一额外的蚀刻腔室。湿式/干式工作站适用于进行基板或晶圆的激光画切与等离子体蚀刻单切工艺的后清洁残余物与碎片、或移除遮罩。在一具体实施例中，也包含一度量工作站作为工艺工具1200的一个构件。
本发明的具体实施例可被提供作为一电脑程序产品、或软件，其可包含一机器可读取的媒介，该媒介上储存有指令，这些指令用以编程一电脑系统(或其他电子装置)，以执行根据本发明具体实施例的一工艺。在一具体实施例中，电脑系统耦接于关于图12所描述的工艺工具1200。机器可读取的媒介包括用于以可由机器(例如电脑)读取的形式来储存或传送信息的任何机制。举例而言，机器可读取(例如电脑可读取)的媒介包括一机器(例如电脑)可读取的储存媒介(例如：只读存储器(ROM)、随机存取存储器(RAM)、磁盘储存媒介、光学储存媒介、快闪存储器装置等)、一机器(例如电脑)可读取的传送媒介(电气、光学、声音、或其他的传播信号形式(例如红外线信号、数字信号等))等。
图13是以电脑系统1300的例示形式来说明一机器的图示叙述，在该机器内可执行一组指令以使该机器执行本文所述方法中的任一或多个方法。在替代具体实施例中，该机器可连接(例如网络连接)至一局域网(LAN)、一内部网络、一外部网络或网际网络中的其他机器。该机器是于一客户端-服务器网络环境中的一服务器或客户端机器的容量下运作，或是于一点对点(或分布式)网络环境中作为一同级机器。该机器可以是个人电脑(PC)、平板PC、机上盒(STB)、个人数字助理(PDA)、移动电话、网页工具、服务器、网络路由器、切换器或桥接器、或可执行一组指令(依序或非依序)的任何机器，该组指令明定了欲由该机器发生的动作。此外，虽然仅描述一部单一机器，但用语「机器」也应可包含任何机器(例如电脑)的集合，其可个别地或整合地执行一组(或多组)指令，以执行本文所述方法中的任一或多个方法。
例示的电脑系统1300包括一处理器1302、一主要存储器1304(例如只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(如同步性DRAM(SDRAM)或Rambus存储器(RDRAM))等)、一静态存储器1306(例如快闪存储器、静态随机存取存储器(SRAM)等)、以及一次要存储器1318(例如一数据储存装置)，其经由一总线1330而彼此通讯。
处理器1302是表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定而言，处理器1302是一复杂指令集(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字元(VLIW)微处理器、执行其他指令集的处理器、或执行指令集组合的处理器。处理器1302也可为一或多个专用处理装置，例如一专用集成电路(ASIC)、一场可编程栅极阵列(FPGA)、一数字信号处理器(DSP)、网络处理器等。处理器1302被配置以执行用于进行本文所述操作步骤的处理逻辑1326。
电脑系统1300进一步包括一网络介面装置1308。电脑系统1300也包括一影音显示器单元1310(例如液晶显示器(LCD)、一发光二极管显示器(LED)、或一阴极射线管(CRT))、一文字输入装置1312(例如键盘)、一游标控制装置1314(例如滑鼠)、以及一信号产生装置1316(例如扬声器)。
次要存储器1318可包括一机器可存取的储存媒介(或更具体为一电脑可读取的储存媒介)1331，在该储存媒介上储存有一或多组指令(例如软件1322)，其具现本文所述的方法或功能中的任一或多个。在由电脑系统1300执行时，软件1322也可完全或至少部分存驻于主要存储器1304及/或在处理器1302内，主要存储器1304和处理器1302也建构为机器可读取的储存媒介。也可进一步经由网络介面装置1308而于一网络1320上传输或接收软件1322。
虽然在一例示具体实施例中是以一单一媒介来说明该机器可存取的储存媒介，但用语「机器可读取的储存媒介」应被视为包括储存该一或多组指令的一单一媒介或多个媒介(例如一集中式或分布式数据库、及/或相关的高速缓存与服务器)。用语「机器可读取的储存媒介」也应被视为包括可储存或编码一组指令以供机器执行以及可使该机器实施本发明的方法中任一或多个方法的任何媒介。因此，用语「机器可读取的储存媒介」应包括、但不限于固态存储器、以及光学与磁性媒介。
根据本发明的一具体实施例，一机器可存取的储存媒介具有储存于其上的指令，这些指令会使一数据处理系统实施一种用于切割具有多个集成电路的半导体晶圆的方法。该方法包含了将一晶圆切割为多个单切晶粒，该多个单切晶粒被配置在一切割胶带上。该方法也包括在该切割胶带上、在该多个单切晶粒上方与其间形成一水溶性材料层。
因此，本文已揭露用于切割半导体晶圆及运送单切晶粒的方法。

Claims (15)

1.一种用于切割上面具有多个集成电路的一晶圆的方法，该方法包括：
将该晶圆切割为多个单切晶粒，该多个单切晶粒被配置在一切割胶带上方；及
在该切割胶带上方、在该多个单切晶粒上方与该多个单切晶粒之间形成一水溶性材料层。
2.如权利要求1所述的方法，更包括以下步骤：
运送该切割胶带，其中该水溶性材料层于运送期间保护这些单切晶粒不受损坏。
3.如权利要求2所述的方法，更包括以下步骤：
在运送之后，以一水相媒介移除该水溶性材料层。
4.如权利要求2所述的方法，更包括以下步骤：
在运送之前烘烤该水溶性材料层。
5.如权利要求1所述的方法，其中形成该水溶性材料层的步骤包括：形成由聚乙烯醇、聚丙烯酸、葡萄聚醣、聚甲基丙烯酸、聚乙烯亚胺及聚环氧乙烷所组成群组中选出的一材料。
6.如权利要求5所述的方法，其中该水溶性材料层具有在一水相溶液中的每分钟约1至15微米的范围中的一蚀刻速率。
7.如权利要求1所述的方法，其中该形成该水溶性材料层包括旋涂该水溶性材料层。
8.如权利要求1所述的方法，其中将该晶圆切割为该多个单切晶粒包括：使用一激光烧蚀工艺。
9.如权利要求1所述的方法，其中将该晶圆切割为该多个单切晶粒包括：使用一激光画切加上等离子体蚀刻的复合切割工艺。
10.如权利要求1所述的方法，其中在将该晶圆切割为该多个单切晶粒期间，一水溶性遮罩被配置在该晶圆上，且其中该水溶性遮罩于移除该水溶性材料层期间被移除。
11.如权利要求1所述的方法，其中该切割胶带是收容在一框体中。
12.一种装置，包括：
多个单切晶粒，其被配置在一切割胶带上方；
一水溶性材料层，其被配置在该切割胶带上方、该多个单切晶粒上与该多个单切晶粒之间。
13.如权利要求12所述的装置，其中该水溶性材料层包括形成由聚乙烯醇、聚丙烯酸、葡萄聚醣、聚甲基丙烯酸、聚乙烯亚胺及聚环氧乙烷所组成群组中选出的一材料。
14.如权利要求12所述的装置，更包括：
一水溶性遮罩，其被配置在各该多个单切晶粒上、各该多个单切晶粒与该水溶性材料层之间。
15.如权利要求12所述的装置，其中该切割胶带收容在一框体中。
CN201380035367.0A 2012-07-13 2013-06-20 运送切割晶圆的方法 Active CN104412368B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261671365P 2012-07-13 2012-07-13
US61/671,365 2012-07-13
US201361775149P 2013-03-08 2013-03-08
US61/775,149 2013-03-08
US13/917,973 2013-06-14
US13/917,973 US8940619B2 (en) 2012-07-13 2013-06-14 Method of diced wafer transportation
PCT/US2013/046898 WO2014011378A1 (en) 2012-07-13 2013-06-20 Method of diced wafer transportation

Publications (2)

Publication Number Publication Date
CN104412368A true CN104412368A (zh) 2015-03-11
CN104412368B CN104412368B (zh) 2019-12-03

Family

ID=49913292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380035367.0A Active CN104412368B (zh) 2012-07-13 2013-06-20 运送切割晶圆的方法

Country Status (6)

Country Link
US (2) US8940619B2 (zh)
JP (1) JP2015528211A (zh)
KR (1) KR20150030771A (zh)
CN (1) CN104412368B (zh)
TW (1) TW201405651A (zh)
WO (1) WO2014011378A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106383421A (zh) * 2016-11-07 2017-02-08 深圳市华星光电技术有限公司 配型模的制作方法、显示面板及显示装置
CN110998826A (zh) * 2017-06-01 2020-04-10 应用材料公司 晶片切割过程中颗粒污染的减轻
CN112905026A (zh) * 2021-03-30 2021-06-04 完美世界控股集团有限公司 展示单词建议的方法、装置、存储介质及计算机设备
CN115302101A (zh) * 2022-08-31 2022-11-08 厦门通富微电子有限公司 晶圆切割方法及装置、电子设备、存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE46339E1 (en) * 2011-03-14 2017-03-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9761474B2 (en) * 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
WO2017136672A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Porous silicon structures and laser machining methods for semiconductor wafer processing
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
KR102399356B1 (ko) * 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
JP2018156973A (ja) * 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
JP6519759B2 (ja) * 2017-05-26 2019-05-29 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7241580B2 (ja) * 2019-03-26 2023-03-17 株式会社ディスコ ウエーハの加工方法
KR20200133072A (ko) 2019-05-16 2020-11-26 삼성전자주식회사 이미지 센서 패키지
JP7500128B2 (ja) 2020-05-29 2024-06-17 株式会社ディスコ ウェーハの加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515025A (zh) * 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
CN1650420A (zh) * 2002-07-12 2005-08-03 赋权新加坡私人有限公司 用于保持晶片上的接合焊垫超洁净的方法和晶片
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2009158869A (ja) * 2007-12-27 2009-07-16 Sharp Corp 半導体チップの加工方法および半導体装置の製造方法
CN101675390A (zh) * 2007-05-01 2010-03-17 Az电子材料（日本）株式会社 用于形成精细图案的水溶性树脂组合物及使用该组合物形成精细图案的方法
US20120040510A1 (en) * 2009-04-24 2012-02-16 Hoseung Yoo Dicing Before Grinding Process for Preparation of Semiconductor

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539837B2 (zh) * 1973-01-24 1978-04-08
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
GB2386184B (en) 2000-07-12 2004-05-26 Electro Scient Ind Inc UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4004755B2 (ja) * 2001-07-17 2007-11-07 シャープ株式会社 半導体パッケージの製造方法および半導体パッケージ
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP2003188129A (ja) 2001-12-19 2003-07-04 Okamoto Machine Tool Works Ltd デバイスウエハのデバイス面保護構造
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8102642B2 (en) * 2010-08-06 2012-01-24 International Battery, Inc. Large format ultracapacitors and method of assembly
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515025A (zh) * 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
CN1650420A (zh) * 2002-07-12 2005-08-03 赋权新加坡私人有限公司 用于保持晶片上的接合焊垫超洁净的方法和晶片
US20060205182A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Method for manufacturing semiconductor device
CN101675390A (zh) * 2007-05-01 2010-03-17 Az电子材料（日本）株式会社 用于形成精细图案的水溶性树脂组合物及使用该组合物形成精细图案的方法
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2009158869A (ja) * 2007-12-27 2009-07-16 Sharp Corp 半導体チップの加工方法および半導体装置の製造方法
US20120040510A1 (en) * 2009-04-24 2012-02-16 Hoseung Yoo Dicing Before Grinding Process for Preparation of Semiconductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106383421A (zh) * 2016-11-07 2017-02-08 深圳市华星光电技术有限公司 配型模的制作方法、显示面板及显示装置
CN110998826A (zh) * 2017-06-01 2020-04-10 应用材料公司 晶片切割过程中颗粒污染的减轻
CN110998826B (zh) * 2017-06-01 2023-09-22 应用材料公司 晶片切割过程中颗粒污染的减轻
CN112905026A (zh) * 2021-03-30 2021-06-04 完美世界控股集团有限公司 展示单词建议的方法、装置、存储介质及计算机设备
CN115302101A (zh) * 2022-08-31 2022-11-08 厦门通富微电子有限公司 晶圆切割方法及装置、电子设备、存储介质

Also Published As

Publication number Publication date
CN104412368B (zh) 2019-12-03
JP2015528211A (ja) 2015-09-24
US20150102467A1 (en) 2015-04-16
US8940619B2 (en) 2015-01-27
WO2014011378A1 (en) 2014-01-16
TW201405651A (zh) 2014-02-01
US20140015109A1 (en) 2014-01-16
KR20150030771A (ko) 2015-03-20

Similar Documents

Publication Publication Date Title
CN104412368A (zh) 运送切割晶圆的方法
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
CN103650128B (zh) 使用可物理性移除的遮罩的激光及等离子体蚀刻晶片切割
KR101910398B1 (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
CN103718287B (zh) 使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割
CN104412377A (zh) 用于高晶粒破裂强度与清洁侧壁的激光划线及等离子体蚀刻
KR101595916B1 (ko) Uv-경화가능 접착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP6620091B2 (ja) マスクレスハイブリッドレーザスクライビング及びプラズマエッチングウエハダイシング処理
US8883614B1 (en) Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
CN108766936B (zh) 使用具有多重脉冲串的脉冲列激光与等离子体蚀刻的晶圆切割
CN110998826B (zh) 晶片切割过程中颗粒污染的减轻
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
US20150079760A1 (en) Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant