JP4004755B2 - 半導体パッケージの製造方法および半導体パッケージ - Google Patents
半導体パッケージの製造方法および半導体パッケージ Download PDFInfo
- Publication number
- JP4004755B2 JP4004755B2 JP2001216513A JP2001216513A JP4004755B2 JP 4004755 B2 JP4004755 B2 JP 4004755B2 JP 2001216513 A JP2001216513 A JP 2001216513A JP 2001216513 A JP2001216513 A JP 2001216513A JP 4004755 B2 JP4004755 B2 JP 4004755B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead frame
- resin sheet
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一括樹脂封止プロセスを用いる半導体パッケージの製造方法および半導体パッケージに関するものである。
【０００２】
【従来の技術】
半導体パッケージの製造方法として、従来より様々なものが知られている。半導体パッケージとは、例えば図９（ａ）の側面図および図９（ｂ）の平面図に示す半導体パッケージ２１のように、樹脂２２表面に金属の端子２３が露出した外観をもつものである。そして、樹脂２２内部には図示しない半導体チップが埋め込まれ、半導体チップの金属端子と樹脂２２表面の露出した端子２３とが、樹脂２２内部で金属ワイヤによって接続されている構成である。
【０００３】
このような半導体パッケージ２１の製造方法のうち、ここでは一括樹脂封止プロセスについて、図１０のフローチャートを用いて説明する。一括樹脂封止プロセスにおいては、一つ一つの半導体チップを個別に樹脂で封止して半導体パッケージとするのではなく、複数の半導体チップを一括して樹脂封止して、それを切断することにより半導体パッケージを製造する。
【０００４】
ステップＳ２１のシート形成工程では、まずリードフレームを準備する。リードフレームは一般に金属板であり、半導体チップが接続され、その後に樹脂で封止されて樹脂シートとなり、さらに切断して半導体パッケージとされたときに、半導体パッケージ表面に露出する端子となる部材である。前記ステップＳ２１では引き続いて、リードフレームに複数の半導体チップを接続する。さらに、リードフレームおよび接続された半導体チップを一括して樹脂で封止して、樹脂シートを形成する。
【０００５】
ステップＳ２２の個片化工程では、前記樹脂シートを半導体チップごとに切断して、図９（ａ）ないし（ｃ）に示すような、半導体パッケージ２１の個片とする。分割された個片の半導体パッケージ２１は、ハンドラーなどで工程キャリア用トレーやスリーブなどに収納され、次のステップのために運ばれる。
【０００６】
そして、ステップＳ２３の電気テスト工程では、半導体パッケージ２１の一つ一つについて、電気的特性をテストする。図１１に示すように、半導体パッケージ２１は図示しないハンドラーなどを用いてテストソケット３３に接続される。そして、半導体パッケージ２１の端子２３とテストソケット３３のソケット側コンタクト３４とが接触して、半導体パッケージ２１の電気的特性がテストされる。
【０００７】
ステップＳ２４では、電気的特性が良好な半導体パッケージに対して、さらに外観検査、テーピング、包装などの出荷準備を行い、半導体パッケージを出荷する。
【０００８】
【発明が解決しようとする課題】
しかし、前記従来技術においては、半導体パッケージは個片化された状態で電気テストされるので、個片に分割した後の運搬に用いる工程キャリア用トレー及びスリーブや、電気的特性テスト用のテストソケットを、それぞれパッケージサイズ毎に用意する必要がある。さらに、前記テストソケットや工程キャリア用トレーなどは、大半が成型品であり、各パッケージサイズに応じた成型金型を製作する必要がある。
【０００９】
したがって、新たに異なる寸法のパッケージを開発し、生産を始めるには、テストソケット、工程キャリア用トレー及びスリーブなどの製作費用、並びにテストソケットなどの金型製作費用など、多大な費用を要するという問題があった。また、金型成型には長時間の製作期間を要するため、半導体パッケージの製法開発を遅延させるという問題点も生じていた。
【００１０】
さらに、故障デバイスを除くためのスクリーニング試験であるバーンインが必要な半導体チップの場合には、バーンイン用ソケットも各パッケージサイズに応じて製作する必要がある。
【００１１】
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、各パッケージサイズに応じたテストソケット、工程キャリア用トレー、スリーブの金型成型を不要としてコストの削減と開発期間の短縮とを実現する、半導体パッケージの製造方法および半導体パッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、前記リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、前記リードフレームを分断された樹脂シートにおいて、前記半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含んでいることを特徴としている。
【００１３】
前記構成によれば、絶縁工程により、リードフレームを分断して半導体チップ間を電気的に分離するので、樹脂シートの半導体チップに対して、個別に電気テストを行うことができる。
【００１４】
前記構成によれば、個片化後の電気テストの代わりに、樹脂シートの半導体チップに対して個別に電気テストを行うので、個片を搬送するためのトレーや、個片化後の電気テストのためのテストソケットが不要となり、コストを削減できる。さらに、前記構成においては、テストソケットなどのための金型成型も不要になるので、よりコストを削減できる。
【００１５】
前記構成によれば、新たな半導体パッケージの開発において、パッケージのサイズが異なってもテストソケットの金型を作りなおす必要がないので、開発期間を短縮できる。
【００１６】
前記構成によれば、電気テストを半導体パッケージ個片でなく、扱いやすい樹脂シートの半導体チップに対して行うので、個片を扱うためのハンドラーが不要となる。
【００１７】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記の構成において、前記絶縁工程は、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングする工程であることを特徴としている。
【００１８】
前記の構成によれば、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングするので、半導体チップ間の電気的接続を断つ絶縁工程を実現できる。
【００１９】
前記の構成によれば、切断工程をダイシングで行うので、ウェハーからチップを作成するためのダイシング装置を用いてあらたな装置を不要とし、コストを削減できる。
【００２０】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記構成において、前記絶縁工程は、エッチングによりなされることを特徴としている。
【００２１】
前記の構成によれば、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、例えば１フレームずつ処理するダイシングの場合などと比べて、処理時間の大幅短縮とコスト削減とを実現できる。
【００２２】
前記の構成によれば、絶縁工程を、ウェハー準備と同様のエッチング装置により行うことができる。
【００２３】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記構成において、前記個片化工程はダイシングによってなされる工程であり、個片化する際のダイシング幅は、前記絶縁工程においてリードフレームを分離する分離幅よりも狭いことを特徴としている。
【００２４】
前記の構成によれば、個片化工程では樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００２５】
前記の構成によれば、絶縁工程においてリードフレームを分離した上で個片化工程をダイシングで行うので、一度に個片化する場合と比べて、ダイシングによる半導体パッケージの材質劣化を減少させて、半導体パッケージの個片の形状及び強度を一定とすることができる。さらに、われ、欠けを少なくするとともに、くずの発生を減らすことができる。
【００２６】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記の構成において、前記シート電気テスト工程は、前記半導体チップにプローブを接触させることにより行われることを特徴としている。
【００２７】
前記構成によれば、シート電気テスト工程において、汎用プローブを使用することができ、電気テストを簡便なものとすることができる。したがってコストを削減できる。
【００２８】
前記構成によれば、金型成型せずに、汎用プローブカードへの追加工とテストプログラムの送りピッチ等の簡単な修正程度とで電気テストを行うことができるので、短い開発期間で半導体パッケージを開発できる。
【００２９】
本発明に係る半導体パッケージは、前記課題を解決するために、前記の半導体パッケージの製造方法によって製造された半導体パッケージであって、前記半導体パッケージは下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも前記半導体パッケージ中央から遠ざかる形状となっていることを特徴としている。
【００３０】
前記の構成によれば、上述の方法を用いて製造され、製造コストを削減することができるので、同じ性能をもつ製品であっても、より安価である。
【００３１】
【発明の実施の形態】
本発明の半導体パッケージの製造方法の一実施形態について図１ないし図８に基づいて説明すると以下の通りである。
【００３２】
まず、図２を用いて、半導体パッケージ１について説明する。本実施形態の半導体パッケージ１は、ＱＦＮ(Quad Flat Non-leaded)パッケージであり、図２（ａ）の側面図および図２（ｂ）の平面図に示すように、樹脂２表面に金属の端子３が露出した外観をもつものである。そして、樹脂２内部には図示しない半導体チップが埋め込まれ、半導体チップの金属端子と樹脂２表面の露出した端子３とが、樹脂２内部で金属ワイヤによって接続されている構成である。
【００３３】
上述の構成の半導体パッケージ１の製造方法を、図１のフローチャートを用いて説明する。
【００３４】
まず、ステップＳ１では、シリコンなどの半導体の結晶を切断し、ウェハーをエッチングなど種々の工程で処理することにより、ウェハー上に複数のチップ構造を形成して、ウェハーを準備する。
【００３５】
次に、ステップＳ２では、チップ構造の形成されたウェハーを、ダイヤモンドカッターでチップごとに切断する。ステップＳ３で、切断された半導体チップに対して、電気的特性が不良かどうかを検査する。
【００３６】
ステップＳ４では、リードフレーム４（図３参照）を準備する。リードフレームは一枚の金属板であり、図３（ａ）の平面図に示すチップパターン５が複数繰り返し打ち抜かれ、図３（ｂ）の平面図に示すリードフレーム４のように形成されるものである。
【００３７】
チップパターン５は一つの半導体チップのための領域であり、図３（ａ）の平面図に示すように、半導体チップが搭載されるダイパッド６と、一部が半導体チップの外部接続用端子群となるリード部７と、ダイサポートバー８とからなる。ダイパッド６の点線については後述する。ダイサポートバー８はエッチングされており、他の部分の１／３程度の厚みとなっている。
【００３８】
図１のフローチャートに戻ると、次にステップＳ５のダイボンド工程で、チップパターン５ごとに半導体チップをダイパッド６に搭載して、半導体チップとAg（銀）メッキまたはPd（パラジウム）メッキの施されたダイパッド６とを、Agペーストなどにより接着する。そして、ステップＳ６のワイヤーボンド工程で、チップパターン５ごとに、半導体チップ上の電極とリード部７とを金属ワイヤで接続する。
【００３９】
そして、ステップＳ７において、半導体チップとリード部７との接続および半導体チップ自身を保護するため、リードフレーム４及び半導体チップを一括して樹脂で封止して樹脂シート１０（図４参照）とする。
【００４０】
図４（ａ）の平面図に示すように、樹脂シート１０は、リードフレーム４と図示されない半導体チップとが、樹脂ブロックゾーン分離スリット１２で区切られる約４cmないし５cm角のブロックゾーンごとの範囲で、一括して樹脂９で封止された構成である。
【００４１】
図４（ｂ）の側面図および図４（ｃ）の正面図を参照して分かるように、図４（ａ）においては、樹脂シート１０表面はほぼ樹脂９に覆われている。そして、後述するように、下の裏面ではリードフレーム４の打ち抜かれた隙間を樹脂９が埋め込み、チップパターン５のうちのダイパッド６およびリード部７のみが露出した状態となっている。露出したリード部７は、端子３（図２参照）として用いられる。
【００４２】
図１のフローチャートにもどると、その後ステップＳ８において樹脂シート１０をハーフカットダイシングする。その際、図４に示されるブロックゾーンごとに、樹脂シート１０のリードフレーム４を個片化マーク１１に沿って分断して、半導体チップ間の電気的接続を断つ。本実施形態においては、図４の樹脂シート１０の樹脂９面を下にして、上のリードフレーム４側からダイシング用のダイサで分断を行う。分断を行った結果、図５（ａ）ないし（ｄ）でハーフカットによる跡１３として示すように、リードフレーム４は各チップパターンごとに分離される。また、図５（ａ）に示されるように、各半導体チップの露出した端子は、チップパターンごとに正確なピッチで配置された状態となる。
【００４３】
本実施形態においては、樹脂シートの厚みが0.9mm で、その内リードフレームの厚みが0.2mm 、樹脂の厚みが0.7mm である。そして、切り込みの深さは0.2mm よりも大きい0.4mm である。
【００４４】
また、本実施形態においては、リードフレームの異なるチップパターンを接続している部分の幅が0.15mmで、ダイシングを行うダイサの切り幅は0.2mm である。
【００４５】
なお、図５（ｃ）においては、前記したように、樹脂シート１０のリードフレーム４側の面にも、リードフレーム４の打ち抜かれた隙間より樹脂９が露出している様子が示されている。さらに本実施形態においては、ダイサポートバー８が薄くなっており、樹脂９によって埋め込まれて樹脂シート１０表面に露出していないため、図５（ｃ）には図３（ａ）で図示されたダイサポートバー８が図示されていない。同様にまた、図３（ａ）に図示されるダイパッド６の点線の内と外ではリードフレームの厚みが異なっており、ダイパッドの点線の内側が厚く、ダイパッドの点線の外側はダイサポートバーと同様にうすくなっている。したがって、図５（ｃ）においてダイパッドの点線の外側は樹脂に埋め込まれ、半導体パッケージ表面には露出しない。
【００４６】
また、図６（ａ）ないし（ｃ）も、樹脂シート１０のリードフレーム４を分断した結果を示した図である。図６（ｃ）の正面図に示すようにリードフレーム４はチップパターン５ごとに分断されているが、ハーフカットなので樹脂シート１０は個片化されない。したがって、複数の半導体チップを搭載した樹脂シート１０のまま扱うことができる。そして、分断によって、個々の半導体チップは電気的に接続を断たれ独立状態となる。したがって、樹脂シート１０のまま、電気的に独立な各半導体チップに対して、それぞれ電気テストを行うことができる。
【００４７】
図１にもどると、そこで次にステップＳ９で、半導体チップの電気的特性について検査する。本実施形態においては、樹脂シート１０（図７参照）の半導体チップに対して、ウェハー状態における半導体チップ検査（ウェハーテスト）と同様にテストする。すなわち、図７に示すセラミックプローバ１５およびプローバ針１６を用いて、半導体チップごとに個別に探針して電気的特性をテストする。
【００４８】
セラミックプローバ１５の図示しない裏面には端子が備えられ、その端子を樹脂シート１０の端子３と接触させて、ピン配置に応じて信号入出力やＧＮＤ・電圧印加端子としてそれぞれ利用することによって、半導体チップの電気的特性をテストする。本実施形態においては、セラミックプローバ１５は高周波パワーアンプである。そして、消費電流、リーク電流、微小電流入力によるパワー出力、各端子反射計数などの評価項目について、テストを行う。また、プローバ針１６が、ＧＮＤ端子として利用されるダイパッド６に２本コンタクトされているのは、コンタクト抵抗およびインダクタンスを下げるためである。この際、ステップＳ１０では、ステップＳ９の電気テストにおいて不良があった箇所に印をつけておく。印をつけておくことで、個片化された後で、不良半導体パッケージを容易に取り除くことができる。
【００４９】
図１のフローチャートにもどると、その後ステップＳ１１で、図５の樹脂シート１０のリードフレーム４を下にし、上の樹脂９の側から、ダイシング用のダイサで、チップパターンごとの個片に分割する。この結果、図８（ａ）および（ｂ）の側面図に示すように、樹脂シート１０は個片化される。また、本実施形態においては、個片化で除去された部分１７で示す個片化時のダイサの切り幅は0.15mmとして、ハーフカットによる跡１３として示すハーフカット時の切り幅の0.2mm よりも狭くなっている。したがって、個片化された半導体パッケージは、下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも半導体パッケージ中央から遠ざかる形状となっている。
【００５０】
その後、ステップＳ１２ないしステップＳ１４において、出荷準備としてさらに検査し、不良半導体パッケージを取り除き、テーピング、包装するなどして、出荷用の半導体パッケージ１が作成され、その後半導体パッケージ１は出荷される。
【００５１】
上述の本実施形態の説明において、ステップＳ４でリードフレームを準備してから、ステップＳ５でダイボンドし、ステップＳ６でワイヤーボンドし、ステップＳ７で一括樹脂封止するまでが、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程に相当する。ステップＳ８のハーフカット工程が、リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程に相当する。ステップＳ９の電気テスト工程が、リードフレームを分断された樹脂シートにおいて、半導体チップの電気的特性を個別にテストするシート電気テスト工程に相当する。ステップＳ１１の個片化工程が、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程に相当する。
【００５２】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、ステップＳ７までのステップで作成された樹脂シート１０をステップＳ８でハーフカットしてリードフレーム４を分断し、ステップＳ９で電気的に独立となった前記樹脂シート１０の各半導体チップの電気的特性をテストし、ステップＳ１１で樹脂シート１０を切断して半導体パッケージの個片とするので、個片化後の電気テストが不要となる。したがって、半導体パッケージ個片を搬送するためのトレーや、半導体パッケージ個片の電気テストのためのテストソケットが不要となり、コストを削減できる。
【００５３】
さらに、前記構成においては、テストソケットなどのための金型成型も不要になるので、よりコストを削減できるとともに、半導体パッケージ開発期間を短縮することができる。
【００５４】
具体的な効果として、パッケージラインアップ準備期間として設計、製作、金型類製作などで５月以上かかるものが、３月以内で準備することができ、大幅な開発短縮を図ることができた。
【００５５】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、ステップＳ８の絶縁工程がダイシングで行われるので、ウェハーからチップを作成するためのダイシング装置を用いて新たな装置が不要となり、コストを削減できる。
【００５６】
以上のように、半導体パッケージ１の製造方法は、個片化で除去された部分１７で示すステップＳ１１におけるダイサの切り幅を、ハーフカットによる跡１３として示すステップＳ８におけるハーフカット時のダイサの切り幅よりも狭くすることが望ましい。すなわち、ステップＳ１１の切断時におけるダイサの切り幅を小さくして、先にハーフカットダイシングしたフレーム残り部分と切断歯とが接触しないようにするのが望ましい。そうすれば、樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００５７】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、樹脂シート１０の半導体チップに、ウェハー上のチップの品質を確認する際に用いる汎用プローブを接触させて電気的特性を検査するので、汎用プローブを使用することができる。したがって、簡便に電気テストを行うことができ、コストを削減できる。また、短い開発期間で半導体パッケージを開発できる。
【００５８】
上述の半導体パッケージの製造方法によれば、ステップＳ１１において個片化する際のダイシング幅は、ステップＳ８においてリードフレームを分離する分離幅よりも狭いので、下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも半導体パッケージ中央から遠ざかる形状となっている半導体パッケージ１を製造することができる。
【００５９】
以上のように、本実施形態に係る半導体パッケージ１は、上述の半導体パッケージの製造方法によって製造されるので、製造コストが削減される。したがって、同じ性能をもつ製品であっても、より安価である。
【００６０】
また、上述の実施形態においては、ステップＳ９の電気テストの後、ステップＳ１０において不良箇所にマーキングをし、その後に個片化しているので、個片化後のステップＳ１２の外観検査において不良パッケージを容易に見分けて取り除くことができる。
【００６１】
なお、上述の実施形態においては、特許請求の範囲に記載のシート形成工程を、ステップＳ４からステップＳ７までのステップで実施するとして説明したが、これに限らず別のステップであってもよい。要するに、半導体チップがリードフレームなど端子となる部材とともに樹脂で封止され、樹脂シートが形成されればよい。
【００６２】
なお、前記実施形態のように、例えば樹脂シートの厚みが0.9mm で、その内リードフレームの厚みが0.2mm 、樹脂の厚みが0.7mm の場合には、ステップＳ８のハーフカットにおける切り込みの深さは0.2mm 以上とすればよい。特に、切り込みの深さは、樹脂封止による歪などの誤差を考慮して0.2mm より少し多めにした方がよいこと、および、切り込みが深すぎると樹脂シートが分割されてしまうのでなるべく0.2mm に近い方がよいこと、の２点を考慮すると、0.3mm ないし0.4mm にするのが望ましい。このように、ステップＳ８のハーフカットにおけるダイサによる切断は、リードフレームは切断するが樹脂シートを分割しないように、ハーフカットとして、樹脂シートの厚みの１／３程度の切り込み深さにするのが望ましい。
【００６３】
また、上述のステップＳ８のハーフカットにおいて、ダイシングを行うダイサの幅は、チップパターンごとに確実に切断するため、例えばリードフレームの異なるチップパターンを接続している部分の幅が0.15mmの場合には、それよりも広くダイサの切り幅として0.2mm とするのが望ましい。
【００６４】
なお、上述のステップＳ１１の個片化において、ダイシングを行うダイサの幅は、ハーフカット時のダイサの切り幅より狭いとして説明したが、これに限るものではない。ただし、上述の実施形態のように、ダイシングを行うダイサの幅がハーフカット時のダイサの切り幅より狭い場合には、特に個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００６５】
なお、本発明の実施においては、図６（ｂ）および（ｃ）において示される個片化で除去される部分１４のように、ステップＳ８のハーフカットによって切り込んだ結果の残った樹脂部は、厚みが0.2mm 以下であってもよい。しかし、特に0.2mm 以上の場合には樹脂シートは十分な強度をもつ。すなわち、樹脂シートのまま取り扱うのが容易となり、本発明を実施するのに便利である。
【００６６】
なお、上述のステップＳ１１においては、個片化をダイシングで行う場合を説明したが、これに限らず、ハーフカット後の樹脂部の厚みがうすい場合にはブレイクしてもよい。そうすれば、ダイシングの手間を省くことができる。ただし、前記のように、個片化をダイシングで行うとすれば、パッケージの形状及び強度を一定に安定化させることができるとともに、くずの発生を減らすことができる。
【００６７】
なお、上記の実施形態のステップＳ８においては、絶縁工程を樹脂シート１０をハーフカットすることによって実施したが、本発明はそれに限るものではない。例えば、次に述べるような構成で実施することもできる。
【００６８】
まず、上述のリードフレームと異なるリードフレームであって、チップパターンは列方向にはつながっているが、行方向には、列を切断する際に切断されてしまう部分のみでつながっているような構成のリードフレームを考える。この構成のリードフレームを用いて樹脂シートを形成し、前記の樹脂シートを列状に切断して短冊状樹脂シートとすることによって、半導体チップ間を電気的に分離させる絶縁工程が実現できる。
【００６９】
この構成の場合には、ステップＳ９の電気テストは、前記の短冊状樹脂シートに対して、上述の実施形態と同様に行われる。また、ステップＳ１１の個片化は、前記の短冊状樹脂シートを切断することによって実現できる。その他のステップは、上述の実施形態と同様に行うことができる。
【００７０】
以上のように、上述の樹脂シートによる実施形態とは異なる、短冊状樹脂シートによる構成においても、本発明を実施することができる。そして、例示した短冊状樹脂シートによる構成を用いれば、上述の実施形態と同様のステップを実現できるので、したがって上述の実施形態と同様の効果を得ることができる。
【００７１】
〔参考例〕
参考例として、前記のステップＳ８のハーフカットにおいて、エッチングを用いてハーフカットを実施する場合の半導体パッケージの製造方法を説明する。
【００７２】
参考例においては、図１におけるステップＳ８の動作が、ダイサによる切断の代わりにエッチングによる切断として実施され、この動作のみが上述の実施形態と異なる。すなわち、ステップＳ８において、レジスト印刷などにより樹脂シートのリードフレーム側面にダイシングラインをパターンニングで露出状態にし、露出されたダイシングラインをエッチングで一括除去する。エッチングで除去した結果、図５の樹脂シート１０と同様の樹脂シートが得られる。
【００７３】
以上のように、参考例に係る半導体パッケージ１の製造方法は、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、例えば１フレームずつ処理するダイシングの場合などと比べて、処理時間の大幅短縮とコスト削減とを実現できる。
【００７４】
【発明の効果】
本発明に係る半導体パッケージの製造方法は、以上のように、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、前記リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、前記リードフレームを分断された樹脂シートにおいて、前記半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含んでいる構成である。
【００７５】
それゆえ、樹脂シートの半導体チップに対して個別に電気テストを行い、個片化後の電気テストを不要とするので、個片を搬送するためのトレーや、個片化後の電気テストのためのテストソケット、およびテストソケットなどのための金型成型が不要となり、コストを削減できるという効果を奏する。
【００７６】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記絶縁工程は、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングする工程であるという構成である。
【００７７】
それゆえ、切断工程をダイシングで行うので、ウェハーからチップを作成するためのダイシング装置を用いてあらたな装置を不要とし、コストを削減できるという効果を奏する。
【００７８】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記絶縁工程は、エッチングによりなされる構成である。
【００７９】
それゆえ、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、処理時間の大幅短縮とコスト削減とを実現できるという効果を奏する。
【００８０】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記個片化工程は、ダイシングによってなされる工程であり、個片化する際のダイシング幅は、前記絶縁工程においてリードフレームを分離する分離幅よりも狭い構成である。
【００８１】
それゆえ、個片化工程では樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができるという効果を奏する。
【００８２】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記シート電気テスト工程は、前記半導体チップにプローブを接触させることにより行われる構成である。
【００８３】
それゆえ、汎用プローブを使用することができ、簡便に電気テストを行いコストを削減できるとともに、簡単な修正程度で電気テストを行うことができるので、短い開発期間で半導体パッケージを開発できるという効果を奏する。
【００８４】
本発明に係る半導体パッケージは、以上のように、前記の半導体パッケージの製造方法によって製造された半導体パッケージであって、前記半導体パッケージは下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも前記半導体パッケージ中央から遠ざかる形状となっている構成である。
【００８５】
それゆえ、上述の方法を用いて製造され、製造コストを削減することができるので、同じ性能をもつ製品であっても、より安価であるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体パッケージの製造方法を示すフローチャートである。
【図２】本発明の一実施形態を示すものであって、（ａ）は半導体パッケージの側面図であり、（ｂ）は平面図であり、（ｃ）は背面図である。
【図３】本発明の一実施形態を示すものであって、（ａ）はリードフレームのチップパターンを拡大して示す平面図であり、（ｂ）はリードフレームの平面図であり、（ｃ）は側面図であり、（ｄ）は正面図である。
【図４】本発明の一実施形態を示すものであって、（ａ）は樹脂シートの平面図であり、（ｂ）は側面図であり、（ｃ）は正面図である。
【図５】本発明の一実施形態を示すものであって、（ａ）は樹脂シートをハーフカットした状態を示す平面図であり、（ｂ）は側面図であり、（ｃ）は（ａ）を拡大した平面図であり、（ｄ）は（ｂ）を拡大した側面図である。
【図６】本発明の一実施形態を示すものであって、（ａ）はハーフカットされた樹脂シートの平面図であり、（ｂ）は側面図であり、（ｃ）は正面図である。
【図７】本発明の一実施形態を示すものであって、プローバ針およびセラミックプローバを使用して電気的特性をテストする説明図である。
【図８】本発明の一実施形態を示すものであって、（ａ）は分割して個片化された樹脂シートの側面図であり、（ｂ）は（ａ）を拡大した側面図である。
【図９】従来例を示すものであって、（ａ）は半導体パッケージの側面図であり、（ｂ）は平面図であり、（ｃ）は背面図である。
【図１０】従来の半導体パッケージの製造方法を示すフローチャートである。
【図１１】従来における半導体パッケージの電気テストの説明図である。
【符号の説明】
１ 半導体パッケージ
４ リードフレーム
９ 樹脂
１０ 樹脂シート
１５ セラミックプローバ（プローブ）
【発明の属する技術分野】
本発明は、一括樹脂封止プロセスを用いる半導体パッケージの製造方法および半導体パッケージに関するものである。
【０００２】
【従来の技術】
半導体パッケージの製造方法として、従来より様々なものが知られている。半導体パッケージとは、例えば図９（ａ）の側面図および図９（ｂ）の平面図に示す半導体パッケージ２１のように、樹脂２２表面に金属の端子２３が露出した外観をもつものである。そして、樹脂２２内部には図示しない半導体チップが埋め込まれ、半導体チップの金属端子と樹脂２２表面の露出した端子２３とが、樹脂２２内部で金属ワイヤによって接続されている構成である。
【０００３】
このような半導体パッケージ２１の製造方法のうち、ここでは一括樹脂封止プロセスについて、図１０のフローチャートを用いて説明する。一括樹脂封止プロセスにおいては、一つ一つの半導体チップを個別に樹脂で封止して半導体パッケージとするのではなく、複数の半導体チップを一括して樹脂封止して、それを切断することにより半導体パッケージを製造する。
【０００４】
ステップＳ２１のシート形成工程では、まずリードフレームを準備する。リードフレームは一般に金属板であり、半導体チップが接続され、その後に樹脂で封止されて樹脂シートとなり、さらに切断して半導体パッケージとされたときに、半導体パッケージ表面に露出する端子となる部材である。前記ステップＳ２１では引き続いて、リードフレームに複数の半導体チップを接続する。さらに、リードフレームおよび接続された半導体チップを一括して樹脂で封止して、樹脂シートを形成する。
【０００５】
ステップＳ２２の個片化工程では、前記樹脂シートを半導体チップごとに切断して、図９（ａ）ないし（ｃ）に示すような、半導体パッケージ２１の個片とする。分割された個片の半導体パッケージ２１は、ハンドラーなどで工程キャリア用トレーやスリーブなどに収納され、次のステップのために運ばれる。
【０００６】
そして、ステップＳ２３の電気テスト工程では、半導体パッケージ２１の一つ一つについて、電気的特性をテストする。図１１に示すように、半導体パッケージ２１は図示しないハンドラーなどを用いてテストソケット３３に接続される。そして、半導体パッケージ２１の端子２３とテストソケット３３のソケット側コンタクト３４とが接触して、半導体パッケージ２１の電気的特性がテストされる。
【０００７】
ステップＳ２４では、電気的特性が良好な半導体パッケージに対して、さらに外観検査、テーピング、包装などの出荷準備を行い、半導体パッケージを出荷する。
【０００８】
【発明が解決しようとする課題】
しかし、前記従来技術においては、半導体パッケージは個片化された状態で電気テストされるので、個片に分割した後の運搬に用いる工程キャリア用トレー及びスリーブや、電気的特性テスト用のテストソケットを、それぞれパッケージサイズ毎に用意する必要がある。さらに、前記テストソケットや工程キャリア用トレーなどは、大半が成型品であり、各パッケージサイズに応じた成型金型を製作する必要がある。
【０００９】
したがって、新たに異なる寸法のパッケージを開発し、生産を始めるには、テストソケット、工程キャリア用トレー及びスリーブなどの製作費用、並びにテストソケットなどの金型製作費用など、多大な費用を要するという問題があった。また、金型成型には長時間の製作期間を要するため、半導体パッケージの製法開発を遅延させるという問題点も生じていた。
【００１０】
さらに、故障デバイスを除くためのスクリーニング試験であるバーンインが必要な半導体チップの場合には、バーンイン用ソケットも各パッケージサイズに応じて製作する必要がある。
【００１１】
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、各パッケージサイズに応じたテストソケット、工程キャリア用トレー、スリーブの金型成型を不要としてコストの削減と開発期間の短縮とを実現する、半導体パッケージの製造方法および半導体パッケージを提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、前記リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、前記リードフレームを分断された樹脂シートにおいて、前記半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含んでいることを特徴としている。
【００１３】
前記構成によれば、絶縁工程により、リードフレームを分断して半導体チップ間を電気的に分離するので、樹脂シートの半導体チップに対して、個別に電気テストを行うことができる。
【００１４】
前記構成によれば、個片化後の電気テストの代わりに、樹脂シートの半導体チップに対して個別に電気テストを行うので、個片を搬送するためのトレーや、個片化後の電気テストのためのテストソケットが不要となり、コストを削減できる。さらに、前記構成においては、テストソケットなどのための金型成型も不要になるので、よりコストを削減できる。
【００１５】
前記構成によれば、新たな半導体パッケージの開発において、パッケージのサイズが異なってもテストソケットの金型を作りなおす必要がないので、開発期間を短縮できる。
【００１６】
前記構成によれば、電気テストを半導体パッケージ個片でなく、扱いやすい樹脂シートの半導体チップに対して行うので、個片を扱うためのハンドラーが不要となる。
【００１７】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記の構成において、前記絶縁工程は、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングする工程であることを特徴としている。
【００１８】
前記の構成によれば、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングするので、半導体チップ間の電気的接続を断つ絶縁工程を実現できる。
【００１９】
前記の構成によれば、切断工程をダイシングで行うので、ウェハーからチップを作成するためのダイシング装置を用いてあらたな装置を不要とし、コストを削減できる。
【００２０】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記構成において、前記絶縁工程は、エッチングによりなされることを特徴としている。
【００２１】
前記の構成によれば、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、例えば１フレームずつ処理するダイシングの場合などと比べて、処理時間の大幅短縮とコスト削減とを実現できる。
【００２２】
前記の構成によれば、絶縁工程を、ウェハー準備と同様のエッチング装置により行うことができる。
【００２３】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記構成において、前記個片化工程はダイシングによってなされる工程であり、個片化する際のダイシング幅は、前記絶縁工程においてリードフレームを分離する分離幅よりも狭いことを特徴としている。
【００２４】
前記の構成によれば、個片化工程では樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００２５】
前記の構成によれば、絶縁工程においてリードフレームを分離した上で個片化工程をダイシングで行うので、一度に個片化する場合と比べて、ダイシングによる半導体パッケージの材質劣化を減少させて、半導体パッケージの個片の形状及び強度を一定とすることができる。さらに、われ、欠けを少なくするとともに、くずの発生を減らすことができる。
【００２６】
本発明に係る半導体パッケージの製造方法は、前記課題を解決するために、前記の構成において、前記シート電気テスト工程は、前記半導体チップにプローブを接触させることにより行われることを特徴としている。
【００２７】
前記構成によれば、シート電気テスト工程において、汎用プローブを使用することができ、電気テストを簡便なものとすることができる。したがってコストを削減できる。
【００２８】
前記構成によれば、金型成型せずに、汎用プローブカードへの追加工とテストプログラムの送りピッチ等の簡単な修正程度とで電気テストを行うことができるので、短い開発期間で半導体パッケージを開発できる。
【００２９】
本発明に係る半導体パッケージは、前記課題を解決するために、前記の半導体パッケージの製造方法によって製造された半導体パッケージであって、前記半導体パッケージは下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも前記半導体パッケージ中央から遠ざかる形状となっていることを特徴としている。
【００３０】
前記の構成によれば、上述の方法を用いて製造され、製造コストを削減することができるので、同じ性能をもつ製品であっても、より安価である。
【００３１】
【発明の実施の形態】
本発明の半導体パッケージの製造方法の一実施形態について図１ないし図８に基づいて説明すると以下の通りである。
【００３２】
まず、図２を用いて、半導体パッケージ１について説明する。本実施形態の半導体パッケージ１は、ＱＦＮ(Quad Flat Non-leaded)パッケージであり、図２（ａ）の側面図および図２（ｂ）の平面図に示すように、樹脂２表面に金属の端子３が露出した外観をもつものである。そして、樹脂２内部には図示しない半導体チップが埋め込まれ、半導体チップの金属端子と樹脂２表面の露出した端子３とが、樹脂２内部で金属ワイヤによって接続されている構成である。
【００３３】
上述の構成の半導体パッケージ１の製造方法を、図１のフローチャートを用いて説明する。
【００３４】
まず、ステップＳ１では、シリコンなどの半導体の結晶を切断し、ウェハーをエッチングなど種々の工程で処理することにより、ウェハー上に複数のチップ構造を形成して、ウェハーを準備する。
【００３５】
次に、ステップＳ２では、チップ構造の形成されたウェハーを、ダイヤモンドカッターでチップごとに切断する。ステップＳ３で、切断された半導体チップに対して、電気的特性が不良かどうかを検査する。
【００３６】
ステップＳ４では、リードフレーム４（図３参照）を準備する。リードフレームは一枚の金属板であり、図３（ａ）の平面図に示すチップパターン５が複数繰り返し打ち抜かれ、図３（ｂ）の平面図に示すリードフレーム４のように形成されるものである。
【００３７】
チップパターン５は一つの半導体チップのための領域であり、図３（ａ）の平面図に示すように、半導体チップが搭載されるダイパッド６と、一部が半導体チップの外部接続用端子群となるリード部７と、ダイサポートバー８とからなる。ダイパッド６の点線については後述する。ダイサポートバー８はエッチングされており、他の部分の１／３程度の厚みとなっている。
【００３８】
図１のフローチャートに戻ると、次にステップＳ５のダイボンド工程で、チップパターン５ごとに半導体チップをダイパッド６に搭載して、半導体チップとAg（銀）メッキまたはPd（パラジウム）メッキの施されたダイパッド６とを、Agペーストなどにより接着する。そして、ステップＳ６のワイヤーボンド工程で、チップパターン５ごとに、半導体チップ上の電極とリード部７とを金属ワイヤで接続する。
【００３９】
そして、ステップＳ７において、半導体チップとリード部７との接続および半導体チップ自身を保護するため、リードフレーム４及び半導体チップを一括して樹脂で封止して樹脂シート１０（図４参照）とする。
【００４０】
図４（ａ）の平面図に示すように、樹脂シート１０は、リードフレーム４と図示されない半導体チップとが、樹脂ブロックゾーン分離スリット１２で区切られる約４cmないし５cm角のブロックゾーンごとの範囲で、一括して樹脂９で封止された構成である。
【００４１】
図４（ｂ）の側面図および図４（ｃ）の正面図を参照して分かるように、図４（ａ）においては、樹脂シート１０表面はほぼ樹脂９に覆われている。そして、後述するように、下の裏面ではリードフレーム４の打ち抜かれた隙間を樹脂９が埋め込み、チップパターン５のうちのダイパッド６およびリード部７のみが露出した状態となっている。露出したリード部７は、端子３（図２参照）として用いられる。
【００４２】
図１のフローチャートにもどると、その後ステップＳ８において樹脂シート１０をハーフカットダイシングする。その際、図４に示されるブロックゾーンごとに、樹脂シート１０のリードフレーム４を個片化マーク１１に沿って分断して、半導体チップ間の電気的接続を断つ。本実施形態においては、図４の樹脂シート１０の樹脂９面を下にして、上のリードフレーム４側からダイシング用のダイサで分断を行う。分断を行った結果、図５（ａ）ないし（ｄ）でハーフカットによる跡１３として示すように、リードフレーム４は各チップパターンごとに分離される。また、図５（ａ）に示されるように、各半導体チップの露出した端子は、チップパターンごとに正確なピッチで配置された状態となる。
【００４３】
本実施形態においては、樹脂シートの厚みが0.9mm で、その内リードフレームの厚みが0.2mm 、樹脂の厚みが0.7mm である。そして、切り込みの深さは0.2mm よりも大きい0.4mm である。
【００４４】
また、本実施形態においては、リードフレームの異なるチップパターンを接続している部分の幅が0.15mmで、ダイシングを行うダイサの切り幅は0.2mm である。
【００４５】
なお、図５（ｃ）においては、前記したように、樹脂シート１０のリードフレーム４側の面にも、リードフレーム４の打ち抜かれた隙間より樹脂９が露出している様子が示されている。さらに本実施形態においては、ダイサポートバー８が薄くなっており、樹脂９によって埋め込まれて樹脂シート１０表面に露出していないため、図５（ｃ）には図３（ａ）で図示されたダイサポートバー８が図示されていない。同様にまた、図３（ａ）に図示されるダイパッド６の点線の内と外ではリードフレームの厚みが異なっており、ダイパッドの点線の内側が厚く、ダイパッドの点線の外側はダイサポートバーと同様にうすくなっている。したがって、図５（ｃ）においてダイパッドの点線の外側は樹脂に埋め込まれ、半導体パッケージ表面には露出しない。
【００４６】
また、図６（ａ）ないし（ｃ）も、樹脂シート１０のリードフレーム４を分断した結果を示した図である。図６（ｃ）の正面図に示すようにリードフレーム４はチップパターン５ごとに分断されているが、ハーフカットなので樹脂シート１０は個片化されない。したがって、複数の半導体チップを搭載した樹脂シート１０のまま扱うことができる。そして、分断によって、個々の半導体チップは電気的に接続を断たれ独立状態となる。したがって、樹脂シート１０のまま、電気的に独立な各半導体チップに対して、それぞれ電気テストを行うことができる。
【００４７】
図１にもどると、そこで次にステップＳ９で、半導体チップの電気的特性について検査する。本実施形態においては、樹脂シート１０（図７参照）の半導体チップに対して、ウェハー状態における半導体チップ検査（ウェハーテスト）と同様にテストする。すなわち、図７に示すセラミックプローバ１５およびプローバ針１６を用いて、半導体チップごとに個別に探針して電気的特性をテストする。
【００４８】
セラミックプローバ１５の図示しない裏面には端子が備えられ、その端子を樹脂シート１０の端子３と接触させて、ピン配置に応じて信号入出力やＧＮＤ・電圧印加端子としてそれぞれ利用することによって、半導体チップの電気的特性をテストする。本実施形態においては、セラミックプローバ１５は高周波パワーアンプである。そして、消費電流、リーク電流、微小電流入力によるパワー出力、各端子反射計数などの評価項目について、テストを行う。また、プローバ針１６が、ＧＮＤ端子として利用されるダイパッド６に２本コンタクトされているのは、コンタクト抵抗およびインダクタンスを下げるためである。この際、ステップＳ１０では、ステップＳ９の電気テストにおいて不良があった箇所に印をつけておく。印をつけておくことで、個片化された後で、不良半導体パッケージを容易に取り除くことができる。
【００４９】
図１のフローチャートにもどると、その後ステップＳ１１で、図５の樹脂シート１０のリードフレーム４を下にし、上の樹脂９の側から、ダイシング用のダイサで、チップパターンごとの個片に分割する。この結果、図８（ａ）および（ｂ）の側面図に示すように、樹脂シート１０は個片化される。また、本実施形態においては、個片化で除去された部分１７で示す個片化時のダイサの切り幅は0.15mmとして、ハーフカットによる跡１３として示すハーフカット時の切り幅の0.2mm よりも狭くなっている。したがって、個片化された半導体パッケージは、下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも半導体パッケージ中央から遠ざかる形状となっている。
【００５０】
その後、ステップＳ１２ないしステップＳ１４において、出荷準備としてさらに検査し、不良半導体パッケージを取り除き、テーピング、包装するなどして、出荷用の半導体パッケージ１が作成され、その後半導体パッケージ１は出荷される。
【００５１】
上述の本実施形態の説明において、ステップＳ４でリードフレームを準備してから、ステップＳ５でダイボンドし、ステップＳ６でワイヤーボンドし、ステップＳ７で一括樹脂封止するまでが、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程に相当する。ステップＳ８のハーフカット工程が、リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程に相当する。ステップＳ９の電気テスト工程が、リードフレームを分断された樹脂シートにおいて、半導体チップの電気的特性を個別にテストするシート電気テスト工程に相当する。ステップＳ１１の個片化工程が、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程に相当する。
【００５２】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、ステップＳ７までのステップで作成された樹脂シート１０をステップＳ８でハーフカットしてリードフレーム４を分断し、ステップＳ９で電気的に独立となった前記樹脂シート１０の各半導体チップの電気的特性をテストし、ステップＳ１１で樹脂シート１０を切断して半導体パッケージの個片とするので、個片化後の電気テストが不要となる。したがって、半導体パッケージ個片を搬送するためのトレーや、半導体パッケージ個片の電気テストのためのテストソケットが不要となり、コストを削減できる。
【００５３】
さらに、前記構成においては、テストソケットなどのための金型成型も不要になるので、よりコストを削減できるとともに、半導体パッケージ開発期間を短縮することができる。
【００５４】
具体的な効果として、パッケージラインアップ準備期間として設計、製作、金型類製作などで５月以上かかるものが、３月以内で準備することができ、大幅な開発短縮を図ることができた。
【００５５】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、ステップＳ８の絶縁工程がダイシングで行われるので、ウェハーからチップを作成するためのダイシング装置を用いて新たな装置が不要となり、コストを削減できる。
【００５６】
以上のように、半導体パッケージ１の製造方法は、個片化で除去された部分１７で示すステップＳ１１におけるダイサの切り幅を、ハーフカットによる跡１３として示すステップＳ８におけるハーフカット時のダイサの切り幅よりも狭くすることが望ましい。すなわち、ステップＳ１１の切断時におけるダイサの切り幅を小さくして、先にハーフカットダイシングしたフレーム残り部分と切断歯とが接触しないようにするのが望ましい。そうすれば、樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００５７】
以上のように、本実施形態に係る半導体パッケージ１の製造方法は、樹脂シート１０の半導体チップに、ウェハー上のチップの品質を確認する際に用いる汎用プローブを接触させて電気的特性を検査するので、汎用プローブを使用することができる。したがって、簡便に電気テストを行うことができ、コストを削減できる。また、短い開発期間で半導体パッケージを開発できる。
【００５８】
上述の半導体パッケージの製造方法によれば、ステップＳ１１において個片化する際のダイシング幅は、ステップＳ８においてリードフレームを分離する分離幅よりも狭いので、下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも半導体パッケージ中央から遠ざかる形状となっている半導体パッケージ１を製造することができる。
【００５９】
以上のように、本実施形態に係る半導体パッケージ１は、上述の半導体パッケージの製造方法によって製造されるので、製造コストが削減される。したがって、同じ性能をもつ製品であっても、より安価である。
【００６０】
また、上述の実施形態においては、ステップＳ９の電気テストの後、ステップＳ１０において不良箇所にマーキングをし、その後に個片化しているので、個片化後のステップＳ１２の外観検査において不良パッケージを容易に見分けて取り除くことができる。
【００６１】
なお、上述の実施形態においては、特許請求の範囲に記載のシート形成工程を、ステップＳ４からステップＳ７までのステップで実施するとして説明したが、これに限らず別のステップであってもよい。要するに、半導体チップがリードフレームなど端子となる部材とともに樹脂で封止され、樹脂シートが形成されればよい。
【００６２】
なお、前記実施形態のように、例えば樹脂シートの厚みが0.9mm で、その内リードフレームの厚みが0.2mm 、樹脂の厚みが0.7mm の場合には、ステップＳ８のハーフカットにおける切り込みの深さは0.2mm 以上とすればよい。特に、切り込みの深さは、樹脂封止による歪などの誤差を考慮して0.2mm より少し多めにした方がよいこと、および、切り込みが深すぎると樹脂シートが分割されてしまうのでなるべく0.2mm に近い方がよいこと、の２点を考慮すると、0.3mm ないし0.4mm にするのが望ましい。このように、ステップＳ８のハーフカットにおけるダイサによる切断は、リードフレームは切断するが樹脂シートを分割しないように、ハーフカットとして、樹脂シートの厚みの１／３程度の切り込み深さにするのが望ましい。
【００６３】
また、上述のステップＳ８のハーフカットにおいて、ダイシングを行うダイサの幅は、チップパターンごとに確実に切断するため、例えばリードフレームの異なるチップパターンを接続している部分の幅が0.15mmの場合には、それよりも広くダイサの切り幅として0.2mm とするのが望ましい。
【００６４】
なお、上述のステップＳ１１の個片化において、ダイシングを行うダイサの幅は、ハーフカット時のダイサの切り幅より狭いとして説明したが、これに限るものではない。ただし、上述の実施形態のように、ダイシングを行うダイサの幅がハーフカット時のダイサの切り幅より狭い場合には、特に個片化工程で用いるダイシング装置を簡易なものとすることができる。
【００６５】
なお、本発明の実施においては、図６（ｂ）および（ｃ）において示される個片化で除去される部分１４のように、ステップＳ８のハーフカットによって切り込んだ結果の残った樹脂部は、厚みが0.2mm 以下であってもよい。しかし、特に0.2mm 以上の場合には樹脂シートは十分な強度をもつ。すなわち、樹脂シートのまま取り扱うのが容易となり、本発明を実施するのに便利である。
【００６６】
なお、上述のステップＳ１１においては、個片化をダイシングで行う場合を説明したが、これに限らず、ハーフカット後の樹脂部の厚みがうすい場合にはブレイクしてもよい。そうすれば、ダイシングの手間を省くことができる。ただし、前記のように、個片化をダイシングで行うとすれば、パッケージの形状及び強度を一定に安定化させることができるとともに、くずの発生を減らすことができる。
【００６７】
なお、上記の実施形態のステップＳ８においては、絶縁工程を樹脂シート１０をハーフカットすることによって実施したが、本発明はそれに限るものではない。例えば、次に述べるような構成で実施することもできる。
【００６８】
まず、上述のリードフレームと異なるリードフレームであって、チップパターンは列方向にはつながっているが、行方向には、列を切断する際に切断されてしまう部分のみでつながっているような構成のリードフレームを考える。この構成のリードフレームを用いて樹脂シートを形成し、前記の樹脂シートを列状に切断して短冊状樹脂シートとすることによって、半導体チップ間を電気的に分離させる絶縁工程が実現できる。
【００６９】
この構成の場合には、ステップＳ９の電気テストは、前記の短冊状樹脂シートに対して、上述の実施形態と同様に行われる。また、ステップＳ１１の個片化は、前記の短冊状樹脂シートを切断することによって実現できる。その他のステップは、上述の実施形態と同様に行うことができる。
【００７０】
以上のように、上述の樹脂シートによる実施形態とは異なる、短冊状樹脂シートによる構成においても、本発明を実施することができる。そして、例示した短冊状樹脂シートによる構成を用いれば、上述の実施形態と同様のステップを実現できるので、したがって上述の実施形態と同様の効果を得ることができる。
【００７１】
〔参考例〕
参考例として、前記のステップＳ８のハーフカットにおいて、エッチングを用いてハーフカットを実施する場合の半導体パッケージの製造方法を説明する。
【００７２】
参考例においては、図１におけるステップＳ８の動作が、ダイサによる切断の代わりにエッチングによる切断として実施され、この動作のみが上述の実施形態と異なる。すなわち、ステップＳ８において、レジスト印刷などにより樹脂シートのリードフレーム側面にダイシングラインをパターンニングで露出状態にし、露出されたダイシングラインをエッチングで一括除去する。エッチングで除去した結果、図５の樹脂シート１０と同様の樹脂シートが得られる。
【００７３】
以上のように、参考例に係る半導体パッケージ１の製造方法は、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、例えば１フレームずつ処理するダイシングの場合などと比べて、処理時間の大幅短縮とコスト削減とを実現できる。
【００７４】
【発明の効果】
本発明に係る半導体パッケージの製造方法は、以上のように、リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、前記リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、前記リードフレームを分断された樹脂シートにおいて、前記半導体チップの電気的特性を個別にテストするシート電気テスト工程と、電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含んでいる構成である。
【００７５】
それゆえ、樹脂シートの半導体チップに対して個別に電気テストを行い、個片化後の電気テストを不要とするので、個片を搬送するためのトレーや、個片化後の電気テストのためのテストソケット、およびテストソケットなどのための金型成型が不要となり、コストを削減できるという効果を奏する。
【００７６】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記絶縁工程は、前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングする工程であるという構成である。
【００７７】
それゆえ、切断工程をダイシングで行うので、ウェハーからチップを作成するためのダイシング装置を用いてあらたな装置を不要とし、コストを削減できるという効果を奏する。
【００７８】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記絶縁工程は、エッチングによりなされる構成である。
【００７９】
それゆえ、エッチングを用いて一括して複数の樹脂シートのリードフレームを分断できるので、処理時間の大幅短縮とコスト削減とを実現できるという効果を奏する。
【００８０】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記個片化工程は、ダイシングによってなされる工程であり、個片化する際のダイシング幅は、前記絶縁工程においてリードフレームを分離する分離幅よりも狭い構成である。
【００８１】
それゆえ、個片化工程では樹脂部分のみを切断することにより樹脂シートを個片化できるので、個片化工程で用いるダイシング装置を簡易なものとすることができるという効果を奏する。
【００８２】
本発明に係る半導体パッケージの製造方法は、以上のように、前記の構成において、前記シート電気テスト工程は、前記半導体チップにプローブを接触させることにより行われる構成である。
【００８３】
それゆえ、汎用プローブを使用することができ、簡便に電気テストを行いコストを削減できるとともに、簡単な修正程度で電気テストを行うことができるので、短い開発期間で半導体パッケージを開発できるという効果を奏する。
【００８４】
本発明に係る半導体パッケージは、以上のように、前記の半導体パッケージの製造方法によって製造された半導体パッケージであって、前記半導体パッケージは下面に端子が露出するとともに、側面に段差を有し、樹脂側の段は、リードフレーム側の段よりも前記半導体パッケージ中央から遠ざかる形状となっている構成である。
【００８５】
それゆえ、上述の方法を用いて製造され、製造コストを削減することができるので、同じ性能をもつ製品であっても、より安価であるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体パッケージの製造方法を示すフローチャートである。
【図２】本発明の一実施形態を示すものであって、（ａ）は半導体パッケージの側面図であり、（ｂ）は平面図であり、（ｃ）は背面図である。
【図３】本発明の一実施形態を示すものであって、（ａ）はリードフレームのチップパターンを拡大して示す平面図であり、（ｂ）はリードフレームの平面図であり、（ｃ）は側面図であり、（ｄ）は正面図である。
【図４】本発明の一実施形態を示すものであって、（ａ）は樹脂シートの平面図であり、（ｂ）は側面図であり、（ｃ）は正面図である。
【図５】本発明の一実施形態を示すものであって、（ａ）は樹脂シートをハーフカットした状態を示す平面図であり、（ｂ）は側面図であり、（ｃ）は（ａ）を拡大した平面図であり、（ｄ）は（ｂ）を拡大した側面図である。
【図６】本発明の一実施形態を示すものであって、（ａ）はハーフカットされた樹脂シートの平面図であり、（ｂ）は側面図であり、（ｃ）は正面図である。
【図７】本発明の一実施形態を示すものであって、プローバ針およびセラミックプローバを使用して電気的特性をテストする説明図である。
【図８】本発明の一実施形態を示すものであって、（ａ）は分割して個片化された樹脂シートの側面図であり、（ｂ）は（ａ）を拡大した側面図である。
【図９】従来例を示すものであって、（ａ）は半導体パッケージの側面図であり、（ｂ）は平面図であり、（ｃ）は背面図である。
【図１０】従来の半導体パッケージの製造方法を示すフローチャートである。
【図１１】従来における半導体パッケージの電気テストの説明図である。
【符号の説明】
１ 半導体パッケージ
４ リードフレーム
９ 樹脂
１０ 樹脂シート
１５ セラミックプローバ（プローブ）
Claims (5)
- リードフレームと前記リードフレームに接続された複数の半導体チップとを樹脂で封止して、樹脂シートを形成するシート形成工程と、
前記リードフレームを分断することにより、半導体チップ間を電気的に分離させる絶縁工程と、
前記リードフレームを分断された樹脂シートにおいて、前記半導体チップの電気的特性を個別にテストするシート電気テスト工程と、
電気テストされた前記樹脂シートを半導体チップごとに切断して、半導体パッケージの個片とする個片化工程とを含んでいることを特徴とする半導体パッケージの製造方法。 - 前記絶縁工程は、
前記樹脂シートに対して、リードフレーム側から、リードフレームの厚さ以上かつ樹脂シートの厚さ以下の切り込み深さのハーフカットダイシングする工程であることを特徴とする請求項１記載の半導体パッケージの製造方法。 - 前記個片化工程はダイシングによってなされる工程であり、
個片化する際のダイシング幅は、前記絶縁工程においてリードフレームを分離する分離幅よりも狭いことを特徴とする請求項１または２に記載の半導体パッケージの製造方法。 - 前記シート電気テスト工程は、
前記半導体チップにプローブを接触させることにより行われることを特徴とする請求項１から３のいずれか１項に記載の半導体パッケージの製造方法。 - 請求項３に記載の半導体パッケージの製造方法によって製造された半導体パッケージであって、
前記半導体パッケージは下面に端子が露出するとともに、側面に段差を有し、
樹脂側の段は、リードフレーム側の段よりも前記半導体パッケージ中央から遠ざかる形状となっていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216513A JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216513A JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031595A JP2003031595A (ja) | 2003-01-31 |
| JP4004755B2 true JP4004755B2 (ja) | 2007-11-07 |
Family
ID=19050981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216513A Expired - Fee Related JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004755B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259936A (ja) * | 2003-02-26 | 2004-09-16 | Disco Abrasive Syst Ltd | Ｑｆｎ基板の処理方法 |
| US7553700B2 (en) * | 2004-05-11 | 2009-06-30 | Gem Services, Inc. | Chemical-enhanced package singulation process |
| JP4688554B2 (ja) * | 2004-12-01 | 2011-05-25 | 株式会社リコー | 電子部品実装体の製造方法 |
| US7781089B2 (en) | 2005-05-11 | 2010-08-24 | Ricoh Company, Ltd. | Protection circuit module for a secondary battery and a battery package using same |
| JP4643464B2 (ja) * | 2006-02-13 | 2011-03-02 | 株式会社ディスコ | パッケージ基板の分割方法および分割装置 |
| JP2008130929A (ja) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010014593A (ja) * | 2008-07-04 | 2010-01-21 | Renesas Technology Corp | 半導体装置の検査方法および製造方法 |
| US8940619B2 (en) * | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
| JP2014204034A (ja) * | 2013-04-08 | 2014-10-27 | 日東電工株式会社 | 封止シート貼付け方法および封止シート貼付け装置 |
-
2001
- 2001-07-17 JP JP2001216513A patent/JP4004755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031595A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004755B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| US6737285B2 (en) | Semiconductor device manufacturing method | |
| US7696772B2 (en) | Strip socket for testing and burn-in having recessed portions with material that extends across a bottom surface of the corresponding semiconductor device | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| US20030140514A1 (en) | Scribe lines for increasing wafer utilizable area | |
| KR20010037257A (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2007096196A (ja) | 半導体装置の製造方法 | |
| KR100538020B1 (ko) | 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 | |
| JP2001326316A (ja) | 樹脂封止型半導体装置用フレーム | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| US20150132868A1 (en) | Method of Electrically Isolating Leads of a Lead Frame Strip | |
| JP2004063616A5 (ja) | ||
| US20110175637A1 (en) | Method for manufacturing probe card, probe card, method for manufacturing semiconductor device, and method for forming probe | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR200276092Y1 (ko) | 리드프레임의 패들 절단용 프레스 장치 | |
| JP2002329813A (ja) | 半導体装置の製造方法 | |
| KR0163870B1 (ko) | 리드가 분리된 노운 굳 다이 검사용 리드프레임 | |
| US20170018483A1 (en) | Integrated circuit chip fabrication leadframe | |
| JP2014049682A (ja) | 半導体装置の製造方法 | |
| JP2002237560A (ja) | 電子部品のリード電極切断装置 | |
| JP2004055765A (ja) | Ｉｃパッケージの製造方法およびリードフレーム | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| KR200307295Y1 (ko) | 반도체 칩 테스트용 멀티 사이드 브레이즈 | |
| JPS59123247A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |