JP2003031595A - 半導体パッケージの製造方法および半導体パッケージ - Google Patents
半導体パッケージの製造方法および半導体パッケージInfo
- Publication number
- JP2003031595A JP2003031595A JP2001216513A JP2001216513A JP2003031595A JP 2003031595 A JP2003031595 A JP 2003031595A JP 2001216513 A JP2001216513 A JP 2001216513A JP 2001216513 A JP2001216513 A JP 2001216513A JP 2003031595 A JP2003031595 A JP 2003031595A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead frame
- resin sheet
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッケージサイズに応じたテストソケットな
どを不要とする、半導体パッケージの製造方法および半
導体パッケージを提供する。 【解決手段】 ステップＳ１〜Ｓ７で作成された樹脂シ
ートを、ステップＳ８でハーフカットして樹脂シートの
リードフレームを分断する。電気的に独立となった前記
樹脂シートの各半導体チップに対して、ステップＳ９に
おいて樹脂シートのまま電気的特性をテストする。ステ
ップＳ１１で樹脂シートを分割して半導体パッケージの
個片とする。
どを不要とする、半導体パッケージの製造方法および半
導体パッケージを提供する。 【解決手段】 ステップＳ１〜Ｓ７で作成された樹脂シ
ートを、ステップＳ８でハーフカットして樹脂シートの
リードフレームを分断する。電気的に独立となった前記
樹脂シートの各半導体チップに対して、ステップＳ９に
おいて樹脂シートのまま電気的特性をテストする。ステ
ップＳ１１で樹脂シートを分割して半導体パッケージの
個片とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一括樹脂封止プロ
セスを用いる半導体パッケージの製造方法および半導体
パッケージに関するものである。
セスを用いる半導体パッケージの製造方法および半導体
パッケージに関するものである。
【０００２】
【従来の技術】半導体パッケージの製造方法として、従
来より様々なものが知られている。半導体パッケージと
は、例えば図９（ａ）の側面図および図９（ｂ）の平面
図に示す半導体パッケージ２１のように、樹脂２２表面
に金属の端子２３が露出した外観をもつものである。そ
して、樹脂２２内部には図示しない半導体チップが埋め
込まれ、半導体チップの金属端子と樹脂２２表面の露出
した端子２３とが、樹脂２２内部で金属ワイヤによって
接続されている構成である。
来より様々なものが知られている。半導体パッケージと
は、例えば図９（ａ）の側面図および図９（ｂ）の平面
図に示す半導体パッケージ２１のように、樹脂２２表面
に金属の端子２３が露出した外観をもつものである。そ
して、樹脂２２内部には図示しない半導体チップが埋め
込まれ、半導体チップの金属端子と樹脂２２表面の露出
した端子２３とが、樹脂２２内部で金属ワイヤによって
接続されている構成である。
【０００３】このような半導体パッケージ２１の製造方
法のうち、ここでは一括樹脂封止プロセスについて、図
１０のフローチャートを用いて説明する。一括樹脂封止
プロセスにおいては、一つ一つの半導体チップを個別に
樹脂で封止して半導体パッケージとするのではなく、複
数の半導体チップを一括して樹脂封止して、それを切断
することにより半導体パッケージを製造する。
法のうち、ここでは一括樹脂封止プロセスについて、図
１０のフローチャートを用いて説明する。一括樹脂封止
プロセスにおいては、一つ一つの半導体チップを個別に
樹脂で封止して半導体パッケージとするのではなく、複
数の半導体チップを一括して樹脂封止して、それを切断
することにより半導体パッケージを製造する。
【０００４】ステップＳ２１のシート形成工程では、ま
ずリードフレームを準備する。リードフレームは一般に
金属板であり、半導体チップが接続され、その後に樹脂
で封止されて樹脂シートとなり、さらに切断して半導体
パッケージとされたときに、半導体パッケージ表面に露
出する端子となる部材である。前記ステップＳ２１では
引き続いて、リードフレームに複数の半導体チップを接
続する。さらに、リードフレームおよび接続された半導
体チップを一括して樹脂で封止して、樹脂シートを形成
する。
ずリードフレームを準備する。リードフレームは一般に
金属板であり、半導体チップが接続され、その後に樹脂
で封止されて樹脂シートとなり、さらに切断して半導体
パッケージとされたときに、半導体パッケージ表面に露
出する端子となる部材である。前記ステップＳ２１では
引き続いて、リードフレームに複数の半導体チップを接
続する。さらに、リードフレームおよび接続された半導
体チップを一括して樹脂で封止して、樹脂シートを形成
する。
【０００５】ステップＳ２２の個片化工程では、前記樹
脂シートを半導体チップごとに切断して、図９（ａ）な
いし（ｃ）に示すような、半導体パッケージ２１の個片
とする。分割された個片の半導体パッケージ２１は、ハ
ンドラーなどで工程キャリア用トレーやスリーブなどに
収納され、次のステップのために運ばれる。
脂シートを半導体チップごとに切断して、図９（ａ）な
いし（ｃ）に示すような、半導体パッケージ２１の個片
とする。分割された個片の半導体パッケージ２１は、ハ
ンドラーなどで工程キャリア用トレーやスリーブなどに
収納され、次のステップのために運ばれる。
【０００６】そして、ステップＳ２３の電気テスト工程
では、半導体パッケージ２１の一つ一つについて、電気
的特性をテストする。図１１に示すように、半導体パッ
ケージ２１は図示しないハンドラーなどを用いてテスト
ソケット３３に接続される。そして、半導体パッケージ
２１の端子２３とテストソケット３３のソケット側コン
タクト３４とが接触して、半導体パッケージ２１の電気
的特性がテストされる。
では、半導体パッケージ２１の一つ一つについて、電気
的特性をテストする。図１１に示すように、半導体パッ
ケージ２１は図示しないハンドラーなどを用いてテスト
ソケット３３に接続される。そして、半導体パッケージ
２１の端子２３とテストソケット３３のソケット側コン
タクト３４とが接触して、半導体パッケージ２１の電気
的特性がテストされる。
【０００７】ステップＳ２４では、電気的特性が良好な
半導体パッケージに対して、さらに外観検査、テーピン
グ、包装などの出荷準備を行い、半導体パッケージを出
荷する。
半導体パッケージに対して、さらに外観検査、テーピン
グ、包装などの出荷準備を行い、半導体パッケージを出
荷する。
【０００８】
【発明が解決しようとする課題】しかし、前記従来技術
においては、半導体パッケージは個片化された状態で電
気テストされるので、個片に分割した後の運搬に用いる
工程キャリア用トレー及びスリーブや、電気的特性テス
ト用のテストソケットを、それぞれパッケージサイズ毎
に用意する必要がある。さらに、前記テストソケットや
工程キャリア用トレーなどは、大半が成型品であり、各
パッケージサイズに応じた成型金型を製作する必要があ
る。
においては、半導体パッケージは個片化された状態で電
気テストされるので、個片に分割した後の運搬に用いる
工程キャリア用トレー及びスリーブや、電気的特性テス
ト用のテストソケットを、それぞれパッケージサイズ毎
に用意する必要がある。さらに、前記テストソケットや
工程キャリア用トレーなどは、大半が成型品であり、各
パッケージサイズに応じた成型金型を製作する必要があ
る。
【０００９】したがって、新たに異なる寸法のパッケー
ジを開発し、生産を始めるには、テストソケット、工程
キャリア用トレー及びスリーブなどの製作費用、並びに
テストソケットなどの金型製作費用など、多大な費用を
要するという問題があった。また、金型成型には長時間
の製作期間を要するため、半導体パッケージの製法開発
を遅延させるという問題点も生じていた。
ジを開発し、生産を始めるには、テストソケット、工程
キャリア用トレー及びスリーブなどの製作費用、並びに
テストソケットなどの金型製作費用など、多大な費用を
要するという問題があった。また、金型成型には長時間
の製作期間を要するため、半導体パッケージの製法開発
を遅延させるという問題点も生じていた。
【００１０】さらに、故障デバイスを除くためのスクリ
ーニング試験であるバーンインが必要な半導体チップの
場合には、バーンイン用ソケットも各パッケージサイズ
に応じて製作する必要がある。
ーニング試験であるバーンインが必要な半導体チップの
場合には、バーンイン用ソケットも各パッケージサイズ
に応じて製作する必要がある。
【００１１】本発明は、前記の問題点に鑑みてなされた
ものであり、その目的は、各パッケージサイズに応じた
テストソケット、工程キャリア用トレー、スリーブの金
型成型を不要としてコストの削減と開発期間の短縮とを
実現する、半導体パッケージの製造方法および半導体パ
ッケージを提供することにある。
ものであり、その目的は、各パッケージサイズに応じた
テストソケット、工程キャリア用トレー、スリーブの金
型成型を不要としてコストの削減と開発期間の短縮とを
実現する、半導体パッケージの製造方法および半導体パ
ッケージを提供することにある。
【００１２】
【課題を解決するための手段】本発明に係る半導体パッ
ケージの製造方法は、前記課題を解決するために、リー
ドフレームと前記リードフレームに接続された複数の半
導体チップとを樹脂で封止して、樹脂シートを形成する
シート形成工程と、前記リードフレームを分断すること
により、半導体チップ間を電気的に分離させる絶縁工程
と、前記リードフレームを分断された樹脂シートにおい
て、前記半導体チップの電気的特性を個別にテストする
シート電気テスト工程と、電気テストされた前記樹脂シ
ートを半導体チップごとに切断して、半導体パッケージ
の個片とする個片化工程とを含んでいることを特徴とし
ている。
ケージの製造方法は、前記課題を解決するために、リー
ドフレームと前記リードフレームに接続された複数の半
導体チップとを樹脂で封止して、樹脂シートを形成する
シート形成工程と、前記リードフレームを分断すること
により、半導体チップ間を電気的に分離させる絶縁工程
と、前記リードフレームを分断された樹脂シートにおい
て、前記半導体チップの電気的特性を個別にテストする
シート電気テスト工程と、電気テストされた前記樹脂シ
ートを半導体チップごとに切断して、半導体パッケージ
の個片とする個片化工程とを含んでいることを特徴とし
ている。
【００１３】前記構成によれば、絶縁工程により、リー
ドフレームを分断して半導体チップ間を電気的に分離す
るので、樹脂シートの半導体チップに対して、個別に電
気テストを行うことができる。
ドフレームを分断して半導体チップ間を電気的に分離す
るので、樹脂シートの半導体チップに対して、個別に電
気テストを行うことができる。
【００１４】前記構成によれば、個片化後の電気テスト
の代わりに、樹脂シートの半導体チップに対して個別に
電気テストを行うので、個片を搬送するためのトレー
や、個片化後の電気テストのためのテストソケットが不
要となり、コストを削減できる。さらに、前記構成にお
いては、テストソケットなどのための金型成型も不要に
なるので、よりコストを削減できる。
の代わりに、樹脂シートの半導体チップに対して個別に
電気テストを行うので、個片を搬送するためのトレー
や、個片化後の電気テストのためのテストソケットが不
要となり、コストを削減できる。さらに、前記構成にお
いては、テストソケットなどのための金型成型も不要に
なるので、よりコストを削減できる。
【００１５】前記構成によれば、新たな半導体パッケー
ジの開発において、パッケージのサイズが異なってもテ
ストソケットの金型を作りなおす必要がないので、開発
期間を短縮できる。
ジの開発において、パッケージのサイズが異なってもテ
ストソケットの金型を作りなおす必要がないので、開発
期間を短縮できる。
【００１６】前記構成によれば、電気テストを半導体パ
ッケージ個片でなく、扱いやすい樹脂シートの半導体チ
ップに対して行うので、個片を扱うためのハンドラーが
不要となる。
ッケージ個片でなく、扱いやすい樹脂シートの半導体チ
ップに対して行うので、個片を扱うためのハンドラーが
不要となる。
【００１７】本発明に係る半導体パッケージの製造方法
は、前記課題を解決するために、前記の構成において、
前記絶縁工程は、前記樹脂シートに対して、リードフレ
ーム側から、リードフレームの厚さ以上かつ樹脂シート
の厚さ以下の切り込み深さのハーフカットダイシングす
る工程であることを特徴としている。
は、前記課題を解決するために、前記の構成において、
前記絶縁工程は、前記樹脂シートに対して、リードフレ
ーム側から、リードフレームの厚さ以上かつ樹脂シート
の厚さ以下の切り込み深さのハーフカットダイシングす
る工程であることを特徴としている。
【００１８】前記の構成によれば、前記樹脂シートに対
して、リードフレーム側から、リードフレームの厚さ以
上かつ樹脂シートの厚さ以下の切り込み深さのハーフカ
ットダイシングするので、半導体チップ間の電気的接続
を断つ絶縁工程を実現できる。
して、リードフレーム側から、リードフレームの厚さ以
上かつ樹脂シートの厚さ以下の切り込み深さのハーフカ
ットダイシングするので、半導体チップ間の電気的接続
を断つ絶縁工程を実現できる。
【００１９】前記の構成によれば、切断工程をダイシン
グで行うので、ウェハーからチップを作成するためのダ
イシング装置を用いてあらたな装置を不要とし、コスト
を削減できる。
グで行うので、ウェハーからチップを作成するためのダ
イシング装置を用いてあらたな装置を不要とし、コスト
を削減できる。
【００２０】本発明に係る半導体パッケージの製造方法
は、前記課題を解決するために、前記構成において、前
記絶縁工程は、エッチングによりなされることを特徴と
している。
は、前記課題を解決するために、前記構成において、前
記絶縁工程は、エッチングによりなされることを特徴と
している。
【００２１】前記の構成によれば、エッチングを用いて
一括して複数の樹脂シートのリードフレームを分断でき
るので、例えば１フレームずつ処理するダイシングの場
合などと比べて、処理時間の大幅短縮とコスト削減とを
実現できる。
一括して複数の樹脂シートのリードフレームを分断でき
るので、例えば１フレームずつ処理するダイシングの場
合などと比べて、処理時間の大幅短縮とコスト削減とを
実現できる。
【００２２】前記の構成によれば、絶縁工程を、ウェハ
ー準備と同様のエッチング装置により行うことができ
る。
ー準備と同様のエッチング装置により行うことができ
る。
【００２３】本発明に係る半導体パッケージの製造方法
は、前記課題を解決するために、前記構成において、前
記個片化工程はダイシングによってなされる工程であ
り、個片化する際のダイシング幅は、前記絶縁工程にお
いてリードフレームを分離する分離幅よりも狭いことを
特徴としている。
は、前記課題を解決するために、前記構成において、前
記個片化工程はダイシングによってなされる工程であ
り、個片化する際のダイシング幅は、前記絶縁工程にお
いてリードフレームを分離する分離幅よりも狭いことを
特徴としている。
【００２４】前記の構成によれば、個片化工程では樹脂
部分のみを切断することにより樹脂シートを個片化でき
るので、個片化工程で用いるダイシング装置を簡易なも
のとすることができる。
部分のみを切断することにより樹脂シートを個片化でき
るので、個片化工程で用いるダイシング装置を簡易なも
のとすることができる。
【００２５】前記の構成によれば、絶縁工程においてリ
ードフレームを分離した上で個片化工程をダイシングで
行うので、一度に個片化する場合と比べて、ダイシング
による半導体パッケージの材質劣化を減少させて、半導
体パッケージの個片の形状及び強度を一定とすることが
できる。さらに、われ、欠けを少なくするとともに、く
ずの発生を減らすことができる。
ードフレームを分離した上で個片化工程をダイシングで
行うので、一度に個片化する場合と比べて、ダイシング
による半導体パッケージの材質劣化を減少させて、半導
体パッケージの個片の形状及び強度を一定とすることが
できる。さらに、われ、欠けを少なくするとともに、く
ずの発生を減らすことができる。
【００２６】本発明に係る半導体パッケージの製造方法
は、前記課題を解決するために、前記の構成において、
前記シート電気テスト工程は、前記半導体チップにプロ
ーブを接触させることにより行われることを特徴として
いる。
は、前記課題を解決するために、前記の構成において、
前記シート電気テスト工程は、前記半導体チップにプロ
ーブを接触させることにより行われることを特徴として
いる。
【００２７】前記構成によれば、シート電気テスト工程
において、汎用プローブを使用することができ、電気テ
ストを簡便なものとすることができる。したがってコス
トを削減できる。
において、汎用プローブを使用することができ、電気テ
ストを簡便なものとすることができる。したがってコス
トを削減できる。
【００２８】前記構成によれば、金型成型せずに、汎用
プローブカードへの追加工とテストプログラムの送りピ
ッチ等の簡単な修正程度とで電気テストを行うことがで
きるので、短い開発期間で半導体パッケージを開発でき
る。
プローブカードへの追加工とテストプログラムの送りピ
ッチ等の簡単な修正程度とで電気テストを行うことがで
きるので、短い開発期間で半導体パッケージを開発でき
る。
【００２９】本発明に係る半導体パッケージは、前記課
題を解決するために、前記の半導体パッケージの製造方
法によって製造された半導体パッケージであって、前記
半導体パッケージは下面に端子が露出するとともに、側
面に段差を有し、樹脂側の段は、リードフレーム側の段
よりも前記半導体パッケージ中央から遠ざかる形状とな
っていることを特徴としている。
題を解決するために、前記の半導体パッケージの製造方
法によって製造された半導体パッケージであって、前記
半導体パッケージは下面に端子が露出するとともに、側
面に段差を有し、樹脂側の段は、リードフレーム側の段
よりも前記半導体パッケージ中央から遠ざかる形状とな
っていることを特徴としている。
【００３０】前記の構成によれば、上述の方法を用いて
製造され、製造コストを削減することができるので、同
じ性能をもつ製品であっても、より安価である。
製造され、製造コストを削減することができるので、同
じ性能をもつ製品であっても、より安価である。
【００３１】
【発明の実施の形態】本発明の半導体パッケージの製造
方法の一実施形態について図１ないし図８に基づいて説
明すると以下の通りである。
方法の一実施形態について図１ないし図８に基づいて説
明すると以下の通りである。
【００３２】まず、図２を用いて、半導体パッケージ１
について説明する。本実施形態の半導体パッケージ１
は、ＱＦＮ(Quad Flat Non-leaded)パッケージであり、
図２（ａ）の側面図および図２（ｂ）の平面図に示すよ
うに、樹脂２表面に金属の端子３が露出した外観をもつ
ものである。そして、樹脂２内部には図示しない半導体
チップが埋め込まれ、半導体チップの金属端子と樹脂２
表面の露出した端子３とが、樹脂２内部で金属ワイヤに
よって接続されている構成である。
について説明する。本実施形態の半導体パッケージ１
は、ＱＦＮ(Quad Flat Non-leaded)パッケージであり、
図２（ａ）の側面図および図２（ｂ）の平面図に示すよ
うに、樹脂２表面に金属の端子３が露出した外観をもつ
ものである。そして、樹脂２内部には図示しない半導体
チップが埋め込まれ、半導体チップの金属端子と樹脂２
表面の露出した端子３とが、樹脂２内部で金属ワイヤに
よって接続されている構成である。
【００３３】上述の構成の半導体パッケージ１の製造方
法を、図１のフローチャートを用いて説明する。
法を、図１のフローチャートを用いて説明する。
【００３４】まず、ステップＳ１では、シリコンなどの
半導体の結晶を切断し、ウェハーをエッチングなど種々
の工程で処理することにより、ウェハー上に複数のチッ
プ構造を形成して、ウェハーを準備する。
半導体の結晶を切断し、ウェハーをエッチングなど種々
の工程で処理することにより、ウェハー上に複数のチッ
プ構造を形成して、ウェハーを準備する。
【００３５】次に、ステップＳ２では、チップ構造の形
成されたウェハーを、ダイヤモンドカッターでチップご
とに切断する。ステップＳ３で、切断された半導体チッ
プに対して、電気的特性が不良かどうかを検査する。
成されたウェハーを、ダイヤモンドカッターでチップご
とに切断する。ステップＳ３で、切断された半導体チッ
プに対して、電気的特性が不良かどうかを検査する。
【００３６】ステップＳ４では、リードフレーム４（図
３参照）を準備する。リードフレームは一枚の金属板で
あり、図３（ａ）の平面図に示すチップパターン５が複
数繰り返し打ち抜かれ、図３（ｂ）の平面図に示すリー
ドフレーム４のように形成されるものである。
３参照）を準備する。リードフレームは一枚の金属板で
あり、図３（ａ）の平面図に示すチップパターン５が複
数繰り返し打ち抜かれ、図３（ｂ）の平面図に示すリー
ドフレーム４のように形成されるものである。
【００３７】チップパターン５は一つの半導体チップの
ための領域であり、図３（ａ）の平面図に示すように、
半導体チップが搭載されるダイパッド６と、一部が半導
体チップの外部接続用端子群となるリード部７と、ダイ
サポートバー８とからなる。ダイパッド６の点線につい
ては後述する。ダイサポートバー８はエッチングされて
おり、他の部分の１／３程度の厚みとなっている。
ための領域であり、図３（ａ）の平面図に示すように、
半導体チップが搭載されるダイパッド６と、一部が半導
体チップの外部接続用端子群となるリード部７と、ダイ
サポートバー８とからなる。ダイパッド６の点線につい
ては後述する。ダイサポートバー８はエッチングされて
おり、他の部分の１／３程度の厚みとなっている。
【００３８】図１のフローチャートに戻ると、次にステ
ップＳ５のダイボンド工程で、チップパターン５ごとに
半導体チップをダイパッド６に搭載して、半導体チップ
とAg（銀）メッキまたはPd（パラジウム）メッキの施さ
れたダイパッド６とを、Agペーストなどにより接着す
る。そして、ステップＳ６のワイヤーボンド工程で、チ
ップパターン５ごとに、半導体チップ上の電極とリード
部７とを金属ワイヤで接続する。
ップＳ５のダイボンド工程で、チップパターン５ごとに
半導体チップをダイパッド６に搭載して、半導体チップ
とAg（銀）メッキまたはPd（パラジウム）メッキの施さ
れたダイパッド６とを、Agペーストなどにより接着す
る。そして、ステップＳ６のワイヤーボンド工程で、チ
ップパターン５ごとに、半導体チップ上の電極とリード
部７とを金属ワイヤで接続する。
【００３９】そして、ステップＳ７において、半導体チ
ップとリード部７との接続および半導体チップ自身を保
護するため、リードフレーム４及び半導体チップを一括
して樹脂で封止して樹脂シート１０（図４参照）とす
る。
ップとリード部７との接続および半導体チップ自身を保
護するため、リードフレーム４及び半導体チップを一括
して樹脂で封止して樹脂シート１０（図４参照）とす
る。
【００４０】図４（ａ）の平面図に示すように、樹脂シ
ート１０は、リードフレーム４と図示されない半導体チ
ップとが、樹脂ブロックゾーン分離スリット１２で区切
られる約４cmないし５cm角のブロックゾーンごとの範囲
で、一括して樹脂９で封止された構成である。
ート１０は、リードフレーム４と図示されない半導体チ
ップとが、樹脂ブロックゾーン分離スリット１２で区切
られる約４cmないし５cm角のブロックゾーンごとの範囲
で、一括して樹脂９で封止された構成である。
【００４１】図４（ｂ）の側面図および図４（ｃ）の正
面図を参照して分かるように、図４（ａ）においては、
樹脂シート１０表面はほぼ樹脂９に覆われている。そし
て、後述するように、下の裏面ではリードフレーム４の
打ち抜かれた隙間を樹脂９が埋め込み、チップパターン
５のうちのダイパッド６およびリード部７のみが露出し
た状態となっている。露出したリード部７は、端子３
（図２参照）として用いられる。
面図を参照して分かるように、図４（ａ）においては、
樹脂シート１０表面はほぼ樹脂９に覆われている。そし
て、後述するように、下の裏面ではリードフレーム４の
打ち抜かれた隙間を樹脂９が埋め込み、チップパターン
５のうちのダイパッド６およびリード部７のみが露出し
た状態となっている。露出したリード部７は、端子３
（図２参照）として用いられる。
【００４２】図１のフローチャートにもどると、その後
ステップＳ８において樹脂シート１０をハーフカットダ
イシングする。その際、図４に示されるブロックゾーン
ごとに、樹脂シート１０のリードフレーム４を個片化マ
ーク１１に沿って分断して、半導体チップ間の電気的接
続を断つ。本実施形態においては、図４の樹脂シート１
０の樹脂９面を下にして、上のリードフレーム４側から
ダイシング用のダイサで分断を行う。分断を行った結
果、図５（ａ）ないし（ｄ）でハーフカットによる跡１
３として示すように、リードフレーム４は各チップパタ
ーンごとに分離される。また、図５（ａ）に示されるよ
うに、各半導体チップの露出した端子は、チップパター
ンごとに正確なピッチで配置された状態となる。
ステップＳ８において樹脂シート１０をハーフカットダ
イシングする。その際、図４に示されるブロックゾーン
ごとに、樹脂シート１０のリードフレーム４を個片化マ
ーク１１に沿って分断して、半導体チップ間の電気的接
続を断つ。本実施形態においては、図４の樹脂シート１
０の樹脂９面を下にして、上のリードフレーム４側から
ダイシング用のダイサで分断を行う。分断を行った結
果、図５（ａ）ないし（ｄ）でハーフカットによる跡１
３として示すように、リードフレーム４は各チップパタ
ーンごとに分離される。また、図５（ａ）に示されるよ
うに、各半導体チップの露出した端子は、チップパター
ンごとに正確なピッチで配置された状態となる。
【００４３】本実施形態においては、樹脂シートの厚み
が0.9mm で、その内リードフレームの厚みが0.2mm 、樹
脂の厚みが0.7mm である。そして、切り込みの深さは0.
2mmよりも大きい0.4mm である。
が0.9mm で、その内リードフレームの厚みが0.2mm 、樹
脂の厚みが0.7mm である。そして、切り込みの深さは0.
2mmよりも大きい0.4mm である。
【００４４】また、本実施形態においては、リードフレ
ームの異なるチップパターンを接続している部分の幅が
0.15mmで、ダイシングを行うダイサの切り幅は0.2mm で
ある。
ームの異なるチップパターンを接続している部分の幅が
0.15mmで、ダイシングを行うダイサの切り幅は0.2mm で
ある。
【００４５】なお、図５（ｃ）においては、前記したよ
うに、樹脂シート１０のリードフレーム４側の面にも、
リードフレーム４の打ち抜かれた隙間より樹脂９が露出
している様子が示されている。さらに本実施形態におい
ては、ダイサポートバー８が薄くなっており、樹脂９に
よって埋め込まれて樹脂シート１０表面に露出していな
いため、図５（ｃ）には図３（ａ）で図示されたダイサ
ポートバー８が図示されていない。同様にまた、図３
（ａ）に図示されるダイパッド６の点線の内と外ではリ
ードフレームの厚みが異なっており、ダイパッドの点線
の内側が厚く、ダイパッドの点線の外側はダイサポート
バーと同様にうすくなっている。したがって、図５
（ｃ）においてダイパッドの点線の外側は樹脂に埋め込
まれ、半導体パッケージ表面には露出しない。
うに、樹脂シート１０のリードフレーム４側の面にも、
リードフレーム４の打ち抜かれた隙間より樹脂９が露出
している様子が示されている。さらに本実施形態におい
ては、ダイサポートバー８が薄くなっており、樹脂９に
よって埋め込まれて樹脂シート１０表面に露出していな
いため、図５（ｃ）には図３（ａ）で図示されたダイサ
ポートバー８が図示されていない。同様にまた、図３
（ａ）に図示されるダイパッド６の点線の内と外ではリ
ードフレームの厚みが異なっており、ダイパッドの点線
の内側が厚く、ダイパッドの点線の外側はダイサポート
バーと同様にうすくなっている。したがって、図５
（ｃ）においてダイパッドの点線の外側は樹脂に埋め込
まれ、半導体パッケージ表面には露出しない。
【００４６】また、図６（ａ）ないし（ｃ）も、樹脂シ
ート１０のリードフレーム４を分断した結果を示した図
である。図６（ｃ）の正面図に示すようにリードフレー
ム４はチップパターン５ごとに分断されているが、ハー
フカットなので樹脂シート１０は個片化されない。した
がって、複数の半導体チップを搭載した樹脂シート１０
のまま扱うことができる。そして、分断によって、個々
の半導体チップは電気的に接続を断たれ独立状態とな
る。したがって、樹脂シート１０のまま、電気的に独立
な各半導体チップに対して、それぞれ電気テストを行う
ことができる。
ート１０のリードフレーム４を分断した結果を示した図
である。図６（ｃ）の正面図に示すようにリードフレー
ム４はチップパターン５ごとに分断されているが、ハー
フカットなので樹脂シート１０は個片化されない。した
がって、複数の半導体チップを搭載した樹脂シート１０
のまま扱うことができる。そして、分断によって、個々
の半導体チップは電気的に接続を断たれ独立状態とな
る。したがって、樹脂シート１０のまま、電気的に独立
な各半導体チップに対して、それぞれ電気テストを行う
ことができる。
【００４７】図１にもどると、そこで次にステップＳ９
で、半導体チップの電気的特性について検査する。本実
施形態においては、樹脂シート１０（図７参照）の半導
体チップに対して、ウェハー状態における半導体チップ
検査（ウェハーテスト）と同様にテストする。すなわ
ち、図７に示すセラミックプローバ１５およびプローバ
針１６を用いて、半導体チップごとに個別に探針して電
気的特性をテストする。
で、半導体チップの電気的特性について検査する。本実
施形態においては、樹脂シート１０（図７参照）の半導
体チップに対して、ウェハー状態における半導体チップ
検査（ウェハーテスト）と同様にテストする。すなわ
ち、図７に示すセラミックプローバ１５およびプローバ
針１６を用いて、半導体チップごとに個別に探針して電
気的特性をテストする。
【００４８】セラミックプローバ１５の図示しない裏面
には端子が備えられ、その端子を樹脂シート１０の端子
３と接触させて、ピン配置に応じて信号入出力やＧＮＤ
・電圧印加端子としてそれぞれ利用することによって、
半導体チップの電気的特性をテストする。本実施形態に
おいては、セラミックプローバ１５は高周波パワーアン
プである。そして、消費電流、リーク電流、微小電流入
力によるパワー出力、各端子反射計数などの評価項目に
ついて、テストを行う。また、プローバ針１６が、ＧＮ
Ｄ端子として利用されるダイパッド６に２本コンタクト
されているのは、コンタクト抵抗およびインダクタンス
を下げるためである。この際、ステップＳ１０では、ス
テップＳ９の電気テストにおいて不良があった箇所に印
をつけておく。印をつけておくことで、個片化された後
で、不良半導体パッケージを容易に取り除くことができ
る。
には端子が備えられ、その端子を樹脂シート１０の端子
３と接触させて、ピン配置に応じて信号入出力やＧＮＤ
・電圧印加端子としてそれぞれ利用することによって、
半導体チップの電気的特性をテストする。本実施形態に
おいては、セラミックプローバ１５は高周波パワーアン
プである。そして、消費電流、リーク電流、微小電流入
力によるパワー出力、各端子反射計数などの評価項目に
ついて、テストを行う。また、プローバ針１６が、ＧＮ
Ｄ端子として利用されるダイパッド６に２本コンタクト
されているのは、コンタクト抵抗およびインダクタンス
を下げるためである。この際、ステップＳ１０では、ス
テップＳ９の電気テストにおいて不良があった箇所に印
をつけておく。印をつけておくことで、個片化された後
で、不良半導体パッケージを容易に取り除くことができ
る。
【００４９】図１のフローチャートにもどると、その後
ステップＳ１１で、図５の樹脂シート１０のリードフレ
ーム４を下にし、上の樹脂９の側から、ダイシング用の
ダイサで、チップパターンごとの個片に分割する。この
結果、図８（ａ）および（ｂ）の側面図に示すように、
樹脂シート１０は個片化される。また、本実施形態にお
いては、個片化で除去された部分１７で示す個片化時の
ダイサの切り幅は0.15mmとして、ハーフカットによる跡
１３として示すハーフカット時の切り幅の0.2mm よりも
狭くなっている。したがって、個片化された半導体パッ
ケージは、下面に端子が露出するとともに、側面に段差
を有し、樹脂側の段は、リードフレーム側の段よりも半
導体パッケージ中央から遠ざかる形状となっている。
ステップＳ１１で、図５の樹脂シート１０のリードフレ
ーム４を下にし、上の樹脂９の側から、ダイシング用の
ダイサで、チップパターンごとの個片に分割する。この
結果、図８（ａ）および（ｂ）の側面図に示すように、
樹脂シート１０は個片化される。また、本実施形態にお
いては、個片化で除去された部分１７で示す個片化時の
ダイサの切り幅は0.15mmとして、ハーフカットによる跡
１３として示すハーフカット時の切り幅の0.2mm よりも
狭くなっている。したがって、個片化された半導体パッ
ケージは、下面に端子が露出するとともに、側面に段差
を有し、樹脂側の段は、リードフレーム側の段よりも半
導体パッケージ中央から遠ざかる形状となっている。
【００５０】その後、ステップＳ１２ないしステップＳ
１４において、出荷準備としてさらに検査し、不良半導
体パッケージを取り除き、テーピング、包装するなどし
て、出荷用の半導体パッケージ１が作成され、その後半
導体パッケージ１は出荷される。
１４において、出荷準備としてさらに検査し、不良半導
体パッケージを取り除き、テーピング、包装するなどし
て、出荷用の半導体パッケージ１が作成され、その後半
導体パッケージ１は出荷される。
【００５１】上述の本実施形態の説明において、ステッ
プＳ４でリードフレームを準備してから、ステップＳ５
でダイボンドし、ステップＳ６でワイヤーボンドし、ス
テップＳ７で一括樹脂封止するまでが、リードフレーム
と前記リードフレームに接続された複数の半導体チップ
とを樹脂で封止して、樹脂シートを形成するシート形成
工程に相当する。ステップＳ８のハーフカット工程が、
リードフレームを分断することにより、半導体チップ間
を電気的に分離させる絶縁工程に相当する。ステップＳ
９の電気テスト工程が、リードフレームを分断された樹
脂シートにおいて、半導体チップの電気的特性を個別に
テストするシート電気テスト工程に相当する。ステップ
Ｓ１１の個片化工程が、電気テストされた前記樹脂シー
トを半導体チップごとに切断して、半導体パッケージの
個片とする個片化工程に相当する。
プＳ４でリードフレームを準備してから、ステップＳ５
でダイボンドし、ステップＳ６でワイヤーボンドし、ス
テップＳ７で一括樹脂封止するまでが、リードフレーム
と前記リードフレームに接続された複数の半導体チップ
とを樹脂で封止して、樹脂シートを形成するシート形成
工程に相当する。ステップＳ８のハーフカット工程が、
リードフレームを分断することにより、半導体チップ間
を電気的に分離させる絶縁工程に相当する。ステップＳ
９の電気テスト工程が、リードフレームを分断された樹
脂シートにおいて、半導体チップの電気的特性を個別に
テストするシート電気テスト工程に相当する。ステップ
Ｓ１１の個片化工程が、電気テストされた前記樹脂シー
トを半導体チップごとに切断して、半導体パッケージの
個片とする個片化工程に相当する。
【００５２】以上のように、本実施形態に係る半導体パ
ッケージ１の製造方法は、ステップＳ７までのステップ
で作成された樹脂シート１０をステップＳ８でハーフカ
ットしてリードフレーム４を分断し、ステップＳ９で電
気的に独立となった前記樹脂シート１０の各半導体チッ
プの電気的特性をテストし、ステップＳ１１で樹脂シー
ト１０を切断して半導体パッケージの個片とするので、
個片化後の電気テストが不要となる。したがって、半導
体パッケージ個片を搬送するためのトレーや、半導体パ
ッケージ個片の電気テストのためのテストソケットが不
要となり、コストを削減できる。
ッケージ１の製造方法は、ステップＳ７までのステップ
で作成された樹脂シート１０をステップＳ８でハーフカ
ットしてリードフレーム４を分断し、ステップＳ９で電
気的に独立となった前記樹脂シート１０の各半導体チッ
プの電気的特性をテストし、ステップＳ１１で樹脂シー
ト１０を切断して半導体パッケージの個片とするので、
個片化後の電気テストが不要となる。したがって、半導
体パッケージ個片を搬送するためのトレーや、半導体パ
ッケージ個片の電気テストのためのテストソケットが不
要となり、コストを削減できる。
【００５３】さらに、前記構成においては、テストソケ
ットなどのための金型成型も不要になるので、よりコス
トを削減できるとともに、半導体パッケージ開発期間を
短縮することができる。
ットなどのための金型成型も不要になるので、よりコス
トを削減できるとともに、半導体パッケージ開発期間を
短縮することができる。
【００５４】具体的な効果として、パッケージラインア
ップ準備期間として設計、製作、金型類製作などで５月
以上かかるものが、３月以内で準備することができ、大
幅な開発短縮を図ることができた。
ップ準備期間として設計、製作、金型類製作などで５月
以上かかるものが、３月以内で準備することができ、大
幅な開発短縮を図ることができた。
【００５５】以上のように、本実施形態に係る半導体パ
ッケージ１の製造方法は、ステップＳ８の絶縁工程がダ
イシングで行われるので、ウェハーからチップを作成す
るためのダイシング装置を用いて新たな装置が不要とな
り、コストを削減できる。
ッケージ１の製造方法は、ステップＳ８の絶縁工程がダ
イシングで行われるので、ウェハーからチップを作成す
るためのダイシング装置を用いて新たな装置が不要とな
り、コストを削減できる。
【００５６】以上のように、半導体パッケージ１の製造
方法は、個片化で除去された部分１７で示すステップＳ
１１におけるダイサの切り幅を、ハーフカットによる跡
１３として示すステップＳ８におけるハーフカット時の
ダイサの切り幅よりも狭くすることが望ましい。すなわ
ち、ステップＳ１１の切断時におけるダイサの切り幅を
小さくして、先にハーフカットダイシングしたフレーム
残り部分と切断歯とが接触しないようにするのが望まし
い。そうすれば、樹脂部分のみを切断することにより樹
脂シートを個片化できるので、個片化工程で用いるダイ
シング装置を簡易なものとすることができる。
方法は、個片化で除去された部分１７で示すステップＳ
１１におけるダイサの切り幅を、ハーフカットによる跡
１３として示すステップＳ８におけるハーフカット時の
ダイサの切り幅よりも狭くすることが望ましい。すなわ
ち、ステップＳ１１の切断時におけるダイサの切り幅を
小さくして、先にハーフカットダイシングしたフレーム
残り部分と切断歯とが接触しないようにするのが望まし
い。そうすれば、樹脂部分のみを切断することにより樹
脂シートを個片化できるので、個片化工程で用いるダイ
シング装置を簡易なものとすることができる。
【００５７】以上のように、本実施形態に係る半導体パ
ッケージ１の製造方法は、樹脂シート１０の半導体チッ
プに、ウェハー上のチップの品質を確認する際に用いる
汎用プローブを接触させて電気的特性を検査するので、
汎用プローブを使用することができる。したがって、簡
便に電気テストを行うことができ、コストを削減でき
る。また、短い開発期間で半導体パッケージを開発でき
る。
ッケージ１の製造方法は、樹脂シート１０の半導体チッ
プに、ウェハー上のチップの品質を確認する際に用いる
汎用プローブを接触させて電気的特性を検査するので、
汎用プローブを使用することができる。したがって、簡
便に電気テストを行うことができ、コストを削減でき
る。また、短い開発期間で半導体パッケージを開発でき
る。
【００５８】上述の半導体パッケージの製造方法によれ
ば、ステップＳ１１において個片化する際のダイシング
幅は、ステップＳ８においてリードフレームを分離する
分離幅よりも狭いので、下面に端子が露出するととも
に、側面に段差を有し、樹脂側の段は、リードフレーム
側の段よりも半導体パッケージ中央から遠ざかる形状と
なっている半導体パッケージ１を製造することができ
る。
ば、ステップＳ１１において個片化する際のダイシング
幅は、ステップＳ８においてリードフレームを分離する
分離幅よりも狭いので、下面に端子が露出するととも
に、側面に段差を有し、樹脂側の段は、リードフレーム
側の段よりも半導体パッケージ中央から遠ざかる形状と
なっている半導体パッケージ１を製造することができ
る。
【００５９】以上のように、本実施形態に係る半導体パ
ッケージ１は、上述の半導体パッケージの製造方法によ
って製造されるので、製造コストが削減される。したが
って、同じ性能をもつ製品であっても、より安価であ
る。
ッケージ１は、上述の半導体パッケージの製造方法によ
って製造されるので、製造コストが削減される。したが
って、同じ性能をもつ製品であっても、より安価であ
る。
【００６０】また、上述の実施形態においては、ステッ
プＳ９の電気テストの後、ステップＳ１０において不良
箇所にマーキングをし、その後に個片化しているので、
個片化後のステップＳ１２の外観検査において不良パッ
ケージを容易に見分けて取り除くことができる。
プＳ９の電気テストの後、ステップＳ１０において不良
箇所にマーキングをし、その後に個片化しているので、
個片化後のステップＳ１２の外観検査において不良パッ
ケージを容易に見分けて取り除くことができる。
【００６１】なお、上述の実施形態においては、特許請
求の範囲に記載のシート形成工程を、ステップＳ４から
ステップＳ７までのステップで実施するとして説明した
が、これに限らず別のステップであってもよい。要する
に、半導体チップがリードフレームなど端子となる部材
とともに樹脂で封止され、樹脂シートが形成されればよ
い。
求の範囲に記載のシート形成工程を、ステップＳ４から
ステップＳ７までのステップで実施するとして説明した
が、これに限らず別のステップであってもよい。要する
に、半導体チップがリードフレームなど端子となる部材
とともに樹脂で封止され、樹脂シートが形成されればよ
い。
【００６２】なお、前記実施形態のように、例えば樹脂
シートの厚みが0.9mm で、その内リードフレームの厚み
が0.2mm 、樹脂の厚みが0.7mm の場合には、ステップＳ
８のハーフカットにおける切り込みの深さは0.2mm 以上
とすればよい。特に、切り込みの深さは、樹脂封止によ
る歪などの誤差を考慮して0.2mm より少し多めにした方
がよいこと、および、切り込みが深すぎると樹脂シート
が分割されてしまうのでなるべく0.2mm に近い方がよい
こと、の２点を考慮すると、0.3mm ないし0.4mm にする
のが望ましい。このように、ステップＳ８のハーフカッ
トにおけるダイサによる切断は、リードフレームは切断
するが樹脂シートを分割しないように、ハーフカットと
して、樹脂シートの厚みの１／３程度の切り込み深さに
するのが望ましい。
シートの厚みが0.9mm で、その内リードフレームの厚み
が0.2mm 、樹脂の厚みが0.7mm の場合には、ステップＳ
８のハーフカットにおける切り込みの深さは0.2mm 以上
とすればよい。特に、切り込みの深さは、樹脂封止によ
る歪などの誤差を考慮して0.2mm より少し多めにした方
がよいこと、および、切り込みが深すぎると樹脂シート
が分割されてしまうのでなるべく0.2mm に近い方がよい
こと、の２点を考慮すると、0.3mm ないし0.4mm にする
のが望ましい。このように、ステップＳ８のハーフカッ
トにおけるダイサによる切断は、リードフレームは切断
するが樹脂シートを分割しないように、ハーフカットと
して、樹脂シートの厚みの１／３程度の切り込み深さに
するのが望ましい。
【００６３】また、上述のステップＳ８のハーフカット
において、ダイシングを行うダイサの幅は、チップパタ
ーンごとに確実に切断するため、例えばリードフレーム
の異なるチップパターンを接続している部分の幅が0.15
mmの場合には、それよりも広くダイサの切り幅として0.
2mm とするのが望ましい。
において、ダイシングを行うダイサの幅は、チップパタ
ーンごとに確実に切断するため、例えばリードフレーム
の異なるチップパターンを接続している部分の幅が0.15
mmの場合には、それよりも広くダイサの切り幅として0.
2mm とするのが望ましい。
【００６４】なお、上述のステップＳ１１の個片化にお
いて、ダイシングを行うダイサの幅は、ハーフカット時
のダイサの切り幅より狭いとして説明したが、これに限
るものではない。ただし、上述の実施形態のように、ダ
イシングを行うダイサの幅がハーフカット時のダイサの
切り幅より狭い場合には、特に個片化工程で用いるダイ
シング装置を簡易なものとすることができる。
いて、ダイシングを行うダイサの幅は、ハーフカット時
のダイサの切り幅より狭いとして説明したが、これに限
るものではない。ただし、上述の実施形態のように、ダ
イシングを行うダイサの幅がハーフカット時のダイサの
切り幅より狭い場合には、特に個片化工程で用いるダイ
シング装置を簡易なものとすることができる。
【００６５】なお、本発明の実施においては、図６
（ｂ）および（ｃ）において示される個片化で除去され
る部分１４のように、ステップＳ８のハーフカットによ
って切り込んだ結果の残った樹脂部は、厚みが0.2mm 以
下であってもよい。しかし、特に0.2mm 以上の場合には
樹脂シートは十分な強度をもつ。すなわち、樹脂シート
のまま取り扱うのが容易となり、本発明を実施するのに
便利である。
（ｂ）および（ｃ）において示される個片化で除去され
る部分１４のように、ステップＳ８のハーフカットによ
って切り込んだ結果の残った樹脂部は、厚みが0.2mm 以
下であってもよい。しかし、特に0.2mm 以上の場合には
樹脂シートは十分な強度をもつ。すなわち、樹脂シート
のまま取り扱うのが容易となり、本発明を実施するのに
便利である。
【００６６】なお、上述のステップＳ１１においては、
個片化をダイシングで行う場合を説明したが、これに限
らず、ハーフカット後の樹脂部の厚みがうすい場合には
ブレイクしてもよい。そうすれば、ダイシングの手間を
省くことができる。ただし、前記のように、個片化をダ
イシングで行うとすれば、パッケージの形状及び強度を
一定に安定化させることができるとともに、くずの発生
を減らすことができる。
個片化をダイシングで行う場合を説明したが、これに限
らず、ハーフカット後の樹脂部の厚みがうすい場合には
ブレイクしてもよい。そうすれば、ダイシングの手間を
省くことができる。ただし、前記のように、個片化をダ
イシングで行うとすれば、パッケージの形状及び強度を
一定に安定化させることができるとともに、くずの発生
を減らすことができる。
【００６７】なお、上記の実施形態のステップＳ８にお
いては、絶縁工程を樹脂シート１０をハーフカットする
ことによって実施したが、本発明はそれに限るものでは
ない。例えば、次に述べるような構成で実施することも
できる。
いては、絶縁工程を樹脂シート１０をハーフカットする
ことによって実施したが、本発明はそれに限るものでは
ない。例えば、次に述べるような構成で実施することも
できる。
【００６８】まず、上述のリードフレームと異なるリー
ドフレームであって、チップパターンは列方向にはつな
がっているが、行方向には、列を切断する際に切断され
てしまう部分のみでつながっているような構成のリード
フレームを考える。この構成のリードフレームを用いて
樹脂シートを形成し、前記の樹脂シートを列状に切断し
て短冊状樹脂シートとすることによって、半導体チップ
間を電気的に分離させる絶縁工程が実現できる。
ドフレームであって、チップパターンは列方向にはつな
がっているが、行方向には、列を切断する際に切断され
てしまう部分のみでつながっているような構成のリード
フレームを考える。この構成のリードフレームを用いて
樹脂シートを形成し、前記の樹脂シートを列状に切断し
て短冊状樹脂シートとすることによって、半導体チップ
間を電気的に分離させる絶縁工程が実現できる。
【００６９】この構成の場合には、ステップＳ９の電気
テストは、前記の短冊状樹脂シートに対して、上述の実
施形態と同様に行われる。また、ステップＳ１１の個片
化は、前記の短冊状樹脂シートを切断することによって
実現できる。その他のステップは、上述の実施形態と同
様に行うことができる。
テストは、前記の短冊状樹脂シートに対して、上述の実
施形態と同様に行われる。また、ステップＳ１１の個片
化は、前記の短冊状樹脂シートを切断することによって
実現できる。その他のステップは、上述の実施形態と同
様に行うことができる。
【００７０】以上のように、上述の樹脂シートによる実
施形態とは異なる、短冊状樹脂シートによる構成におい
ても、本発明を実施することができる。そして、例示し
た短冊状樹脂シートによる構成を用いれば、上述の実施
形態と同様のステップを実現できるので、したがって上
述の実施形態と同様の効果を得ることができる。
施形態とは異なる、短冊状樹脂シートによる構成におい
ても、本発明を実施することができる。そして、例示し
た短冊状樹脂シートによる構成を用いれば、上述の実施
形態と同様のステップを実現できるので、したがって上
述の実施形態と同様の効果を得ることができる。
【００７１】別の実施形態として、前記のステップＳ８
のハーフカットにおいて、エッチングを用いてハーフカ
ットを実施する場合の半導体パッケージの製造方法を説
明する。
のハーフカットにおいて、エッチングを用いてハーフカ
ットを実施する場合の半導体パッケージの製造方法を説
明する。
【００７２】本実施形態においては、図１におけるステ
ップＳ８の動作が、ダイサによる切断の代わりにエッチ
ングによる切断として実施され、この動作のみが上述の
実施形態と異なる。すなわち、ステップＳ８において、
レジスト印刷などにより樹脂シートのリードフレーム側
面にダイシングラインをパターンニングで露出状態に
し、露出されたダイシングラインをエッチングで一括除
去する。エッチングで除去した結果、図５の樹脂シート
１０と同様の樹脂シートが得られる。
ップＳ８の動作が、ダイサによる切断の代わりにエッチ
ングによる切断として実施され、この動作のみが上述の
実施形態と異なる。すなわち、ステップＳ８において、
レジスト印刷などにより樹脂シートのリードフレーム側
面にダイシングラインをパターンニングで露出状態に
し、露出されたダイシングラインをエッチングで一括除
去する。エッチングで除去した結果、図５の樹脂シート
１０と同様の樹脂シートが得られる。
【００７３】以上のように、本実施形態に係る半導体パ
ッケージ１の製造方法は、エッチングを用いて一括して
複数の樹脂シートのリードフレームを分断できるので、
例えば１フレームずつ処理するダイシングの場合などと
比べて、処理時間の大幅短縮とコスト削減とを実現でき
る。
ッケージ１の製造方法は、エッチングを用いて一括して
複数の樹脂シートのリードフレームを分断できるので、
例えば１フレームずつ処理するダイシングの場合などと
比べて、処理時間の大幅短縮とコスト削減とを実現でき
る。
【００７４】
【発明の効果】本発明に係る半導体パッケージの製造方
法は、以上のように、リードフレームと前記リードフレ
ームに接続された複数の半導体チップとを樹脂で封止し
て、樹脂シートを形成するシート形成工程と、前記リー
ドフレームを分断することにより、半導体チップ間を電
気的に分離させる絶縁工程と、前記リードフレームを分
断された樹脂シートにおいて、前記半導体チップの電気
的特性を個別にテストするシート電気テスト工程と、電
気テストされた前記樹脂シートを半導体チップごとに切
断して、半導体パッケージの個片とする個片化工程とを
含んでいる構成である。
法は、以上のように、リードフレームと前記リードフレ
ームに接続された複数の半導体チップとを樹脂で封止し
て、樹脂シートを形成するシート形成工程と、前記リー
ドフレームを分断することにより、半導体チップ間を電
気的に分離させる絶縁工程と、前記リードフレームを分
断された樹脂シートにおいて、前記半導体チップの電気
的特性を個別にテストするシート電気テスト工程と、電
気テストされた前記樹脂シートを半導体チップごとに切
断して、半導体パッケージの個片とする個片化工程とを
含んでいる構成である。
【００７５】それゆえ、樹脂シートの半導体チップに対
して個別に電気テストを行い、個片化後の電気テストを
不要とするので、個片を搬送するためのトレーや、個片
化後の電気テストのためのテストソケット、およびテス
トソケットなどのための金型成型が不要となり、コスト
を削減できるという効果を奏する。
して個別に電気テストを行い、個片化後の電気テストを
不要とするので、個片を搬送するためのトレーや、個片
化後の電気テストのためのテストソケット、およびテス
トソケットなどのための金型成型が不要となり、コスト
を削減できるという効果を奏する。
【００７６】本発明に係る半導体パッケージの製造方法
は、以上のように、前記の構成において、前記絶縁工程
は、前記樹脂シートに対して、リードフレーム側から、
リードフレームの厚さ以上かつ樹脂シートの厚さ以下の
切り込み深さのハーフカットダイシングする工程である
という構成である。
は、以上のように、前記の構成において、前記絶縁工程
は、前記樹脂シートに対して、リードフレーム側から、
リードフレームの厚さ以上かつ樹脂シートの厚さ以下の
切り込み深さのハーフカットダイシングする工程である
という構成である。
【００７７】それゆえ、切断工程をダイシングで行うの
で、ウェハーからチップを作成するためのダイシング装
置を用いてあらたな装置を不要とし、コストを削減でき
るという効果を奏する。
で、ウェハーからチップを作成するためのダイシング装
置を用いてあらたな装置を不要とし、コストを削減でき
るという効果を奏する。
【００７８】本発明に係る半導体パッケージの製造方法
は、以上のように、前記の構成において、前記絶縁工程
は、エッチングによりなされる構成である。
は、以上のように、前記の構成において、前記絶縁工程
は、エッチングによりなされる構成である。
【００７９】それゆえ、エッチングを用いて一括して複
数の樹脂シートのリードフレームを分断できるので、処
理時間の大幅短縮とコスト削減とを実現できるという効
果を奏する。
数の樹脂シートのリードフレームを分断できるので、処
理時間の大幅短縮とコスト削減とを実現できるという効
果を奏する。
【００８０】本発明に係る半導体パッケージの製造方法
は、以上のように、前記の構成において、前記個片化工
程は、ダイシングによってなされる工程であり、個片化
する際のダイシング幅は、前記絶縁工程においてリード
フレームを分離する分離幅よりも狭い構成である。
は、以上のように、前記の構成において、前記個片化工
程は、ダイシングによってなされる工程であり、個片化
する際のダイシング幅は、前記絶縁工程においてリード
フレームを分離する分離幅よりも狭い構成である。
【００８１】それゆえ、個片化工程では樹脂部分のみを
切断することにより樹脂シートを個片化できるので、個
片化工程で用いるダイシング装置を簡易なものとするこ
とができるという効果を奏する。
切断することにより樹脂シートを個片化できるので、個
片化工程で用いるダイシング装置を簡易なものとするこ
とができるという効果を奏する。
【００８２】本発明に係る半導体パッケージの製造方法
は、以上のように、前記の構成において、前記シート電
気テスト工程は、前記半導体チップにプローブを接触さ
せることにより行われる構成である。
は、以上のように、前記の構成において、前記シート電
気テスト工程は、前記半導体チップにプローブを接触さ
せることにより行われる構成である。
【００８３】それゆえ、汎用プローブを使用することが
でき、簡便に電気テストを行いコストを削減できるとと
もに、簡単な修正程度で電気テストを行うことができる
ので、短い開発期間で半導体パッケージを開発できると
いう効果を奏する。
でき、簡便に電気テストを行いコストを削減できるとと
もに、簡単な修正程度で電気テストを行うことができる
ので、短い開発期間で半導体パッケージを開発できると
いう効果を奏する。
【００８４】本発明に係る半導体パッケージは、以上の
ように、前記の半導体パッケージの製造方法によって製
造された半導体パッケージであって、前記半導体パッケ
ージは下面に端子が露出するとともに、側面に段差を有
し、樹脂側の段は、リードフレーム側の段よりも前記半
導体パッケージ中央から遠ざかる形状となっている構成
である。
ように、前記の半導体パッケージの製造方法によって製
造された半導体パッケージであって、前記半導体パッケ
ージは下面に端子が露出するとともに、側面に段差を有
し、樹脂側の段は、リードフレーム側の段よりも前記半
導体パッケージ中央から遠ざかる形状となっている構成
である。
【００８５】それゆえ、上述の方法を用いて製造され、
製造コストを削減することができるので、同じ性能をも
つ製品であっても、より安価であるという効果を奏す
る。
製造コストを削減することができるので、同じ性能をも
つ製品であっても、より安価であるという効果を奏す
る。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体パッケージの
製造方法を示すフローチャートである。
製造方法を示すフローチャートである。
【図２】本発明の一実施形態を示すものであって、
（ａ）は半導体パッケージの側面図であり、（ｂ）は平
面図であり、（ｃ）は背面図である。
（ａ）は半導体パッケージの側面図であり、（ｂ）は平
面図であり、（ｃ）は背面図である。
【図３】本発明の一実施形態を示すものであって、
（ａ）はリードフレームのチップパターンを拡大して示
す平面図であり、（ｂ）はリードフレームの平面図であ
り、（ｃ）は側面図であり、（ｄ）は正面図である。
（ａ）はリードフレームのチップパターンを拡大して示
す平面図であり、（ｂ）はリードフレームの平面図であ
り、（ｃ）は側面図であり、（ｄ）は正面図である。
【図４】本発明の一実施形態を示すものであって、
（ａ）は樹脂シートの平面図であり、（ｂ）は側面図で
あり、（ｃ）は正面図である。
（ａ）は樹脂シートの平面図であり、（ｂ）は側面図で
あり、（ｃ）は正面図である。
【図５】本発明の一実施形態を示すものであって、
（ａ）は樹脂シートをハーフカットした状態を示す平面
図であり、（ｂ）は側面図であり、（ｃ）は（ａ）を拡
大した平面図であり、（ｄ）は（ｂ）を拡大した側面図
である。
（ａ）は樹脂シートをハーフカットした状態を示す平面
図であり、（ｂ）は側面図であり、（ｃ）は（ａ）を拡
大した平面図であり、（ｄ）は（ｂ）を拡大した側面図
である。
【図６】本発明の一実施形態を示すものであって、
（ａ）はハーフカットされた樹脂シートの平面図であ
り、（ｂ）は側面図であり、（ｃ）は正面図である。
（ａ）はハーフカットされた樹脂シートの平面図であ
り、（ｂ）は側面図であり、（ｃ）は正面図である。
【図７】本発明の一実施形態を示すものであって、プロ
ーバ針およびセラミックプローバを使用して電気的特性
をテストする説明図である。
ーバ針およびセラミックプローバを使用して電気的特性
をテストする説明図である。
【図８】本発明の一実施形態を示すものであって、
（ａ）は分割して個片化された樹脂シートの側面図であ
り、（ｂ）は（ａ）を拡大した側面図である。
（ａ）は分割して個片化された樹脂シートの側面図であ
り、（ｂ）は（ａ）を拡大した側面図である。
【図９】従来例を示すものであって、（ａ）は半導体パ
ッケージの側面図であり、（ｂ）は平面図であり、
（ｃ）は背面図である。
ッケージの側面図であり、（ｂ）は平面図であり、
（ｃ）は背面図である。
【図１０】従来の半導体パッケージの製造方法を示すフ
ローチャートである。
ローチャートである。
【図１１】従来における半導体パッケージの電気テスト
の説明図である。
の説明図である。
１ 半導体パッケージ
４ リードフレーム
９ 樹脂
１０ 樹脂シート
１５ セラミックプローバ（プローブ）
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/28 Ｈ０１Ｌ 23/28 Ｊ
23/50 Ｇ
23/50 21/78 Ｇ
Ｑ
Claims (6)
- 【請求項１】リードフレームと前記リードフレームに接
続された複数の半導体チップとを樹脂で封止して、樹脂
シートを形成するシート形成工程と、 前記リードフレームを分断することにより、半導体チッ
プ間を電気的に分離させる絶縁工程と、 前記リードフレームを分断された樹脂シートにおいて、
前記半導体チップの電気的特性を個別にテストするシー
ト電気テスト工程と、 電気テストされた前記樹脂シートを半導体チップごとに
切断して、半導体パッケージの個片とする個片化工程と
を含んでいることを特徴とする半導体パッケージの製造
方法。 - 【請求項２】前記絶縁工程は、 前記樹脂シートに対して、リードフレーム側から、リー
ドフレームの厚さ以上かつ樹脂シートの厚さ以下の切り
込み深さのハーフカットダイシングする工程であること
を特徴とする請求項１記載の半導体パッケージの製造方
法。 - 【請求項３】前記絶縁工程は、エッチングによりなされ
ることを特徴とする請求項１記載の半導体パッケージの
製造方法。 - 【請求項４】前記個片化工程はダイシングによってなさ
れる工程であり、 個片化する際のダイシング幅は、前記絶縁工程において
リードフレームを分離する分離幅よりも狭いことを特徴
とする請求項１ないし３のいずれか１項に記載の半導体
パッケージの製造方法。 - 【請求項５】前記シート電気テスト工程は、 前記半導体チップにプローブを接触させることにより行
われることを特徴とする請求項１ないし４のいずれか１
項に記載の半導体パッケージの製造方法。 - 【請求項６】請求項４記載の半導体パッケージの製造方
法によって製造された半導体パッケージであって、 前記半導体パッケージは下面に端子が露出するととも
に、側面に段差を有し、 樹脂側の段は、リードフレーム側の段よりも前記半導体
パッケージ中央から遠ざかる形状となっていることを特
徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216513A JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001216513A JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031595A true JP2003031595A (ja) | 2003-01-31 |
| JP4004755B2 JP4004755B2 (ja) | 2007-11-07 |
Family
ID=19050981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001216513A Expired - Fee Related JP4004755B2 (ja) | 2001-07-17 | 2001-07-17 | 半導体パッケージの製造方法および半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4004755B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186298A (ja) * | 2004-12-01 | 2006-07-13 | Ricoh Co Ltd | 電子部品実装体の製造方法 |
| JP2007242643A (ja) * | 2006-02-13 | 2007-09-20 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法および分割装置 |
| JP2008509541A (ja) * | 2004-05-11 | 2008-03-27 | ジーイーエム サービシズ インコーポレーティッド | 化学的に向上させたパッケージシンギュレーション法 |
| JP2008130929A (ja) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010014593A (ja) * | 2008-07-04 | 2010-01-21 | Renesas Technology Corp | 半導体装置の検査方法および製造方法 |
| US7781089B2 (en) | 2005-05-11 | 2010-08-24 | Ricoh Company, Ltd. | Protection circuit module for a secondary battery and a battery package using same |
| KR100981864B1 (ko) * | 2003-02-26 | 2010-09-13 | 가부시기가이샤 디스코 | Ｑｆｎ 기판의 처리방법 |
| WO2014167948A1 (ja) * | 2013-04-08 | 2014-10-16 | 日東電工株式会社 | 封止シート貼付け方法および封止シート貼付け装置 |
| JP2015528211A (ja) * | 2012-07-13 | 2015-09-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイシングされたウェハの輸送方法 |
-
2001
- 2001-07-17 JP JP2001216513A patent/JP4004755B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100981864B1 (ko) * | 2003-02-26 | 2010-09-13 | 가부시기가이샤 디스코 | Ｑｆｎ 기판의 처리방법 |
| JP2008509541A (ja) * | 2004-05-11 | 2008-03-27 | ジーイーエム サービシズ インコーポレーティッド | 化学的に向上させたパッケージシンギュレーション法 |
| JP2006186298A (ja) * | 2004-12-01 | 2006-07-13 | Ricoh Co Ltd | 電子部品実装体の製造方法 |
| JP4688554B2 (ja) * | 2004-12-01 | 2011-05-25 | 株式会社リコー | 電子部品実装体の製造方法 |
| US7781089B2 (en) | 2005-05-11 | 2010-08-24 | Ricoh Company, Ltd. | Protection circuit module for a secondary battery and a battery package using same |
| JP2007242643A (ja) * | 2006-02-13 | 2007-09-20 | Disco Abrasive Syst Ltd | パッケージ基板の分割方法および分割装置 |
| JP4643464B2 (ja) * | 2006-02-13 | 2011-03-02 | 株式会社ディスコ | パッケージ基板の分割方法および分割装置 |
| JP2008130929A (ja) * | 2006-11-22 | 2008-06-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010014593A (ja) * | 2008-07-04 | 2010-01-21 | Renesas Technology Corp | 半導体装置の検査方法および製造方法 |
| JP2015528211A (ja) * | 2012-07-13 | 2015-09-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイシングされたウェハの輸送方法 |
| WO2014167948A1 (ja) * | 2013-04-08 | 2014-10-16 | 日東電工株式会社 | 封止シート貼付け方法および封止シート貼付け装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4004755B2 (ja) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696772B2 (en) | Strip socket for testing and burn-in having recessed portions with material that extends across a bottom surface of the corresponding semiconductor device | |
| JP2002040095A (ja) | 半導体装置及びその実装方法 | |
| JPH023262A (ja) | リードフレーム組立体とその加工方法 | |
| JP4004755B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| US20070077732A1 (en) | Semiconductor device and a manufacturing method of the same | |
| KR20010037257A (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100538020B1 (ko) | 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| JPH02206153A (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JP2004063616A5 (ja) | ||
| CN103730376B (zh) | 封装测试方法 | |
| JP2002329813A (ja) | 半導体装置の製造方法 | |
| US20230170282A1 (en) | Non-coplanar or bumped lead frame for electronic isolation device | |
| JP2004055765A (ja) | Ｉｃパッケージの製造方法およびリードフレーム | |
| JP2014049682A (ja) | 半導体装置の製造方法 | |
| JPH1098060A (ja) | 電子部品の製造方法及びその電子部品の検査方法 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JPH11214610A (ja) | 高周波マルチチップモジュールの製造方法 | |
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
| JP2002373953A (ja) | 気密封止ｉｃパッケージの製造方法 | |
| JP2004031946A (ja) | 半導体装置及びその製造方法 | |
| JP2945488B2 (ja) | リードフレーム及び半導体装置のバーンイン方法 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| JPH01218035A (ja) | 半導体装置の検査方法 | |
| JP2004266195A (ja) | 半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |