JPH11214610A - 高周波マルチチップモジュールの製造方法 - Google Patents
高周波マルチチップモジュールの製造方法Info
- Publication number
- JPH11214610A JPH11214610A JP10013964A JP1396498A JPH11214610A JP H11214610 A JPH11214610 A JP H11214610A JP 10013964 A JP10013964 A JP 10013964A JP 1396498 A JP1396498 A JP 1396498A JP H11214610 A JPH11214610 A JP H11214610A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- manufacturing
- chip module
- bare chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06772—High frequency probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 裏面にグランド面をもつ高周波ベアチップの
高周波測定を基板搭載前に行って製造工程内での部品交
換のための後戻り工程の省略を図ること。 【解決手段】 電極に押し当てる方向を縦方向としこの
縦方向に中心導体の先端部の両側を挟んでグランド導体
先端部を配列した縦列型プローブを予め準備し、先ず、
グランド電極が信号電極と反対面にある構造を有する高
周波ベアチップをデバイスステージに装着し（手順１２
−１）、次に、前記縦列型プローブを用いて高周波特性
の測定を行い（手順１２−１から１２−４）、良品のみ
を次の工程に進める（手順１２−５）という受入れ検査
工程を部品の搭載工程（手順１３）の前に設けている。
高周波測定を基板搭載前に行って製造工程内での部品交
換のための後戻り工程の省略を図ること。 【解決手段】 電極に押し当てる方向を縦方向としこの
縦方向に中心導体の先端部の両側を挟んでグランド導体
先端部を配列した縦列型プローブを予め準備し、先ず、
グランド電極が信号電極と反対面にある構造を有する高
周波ベアチップをデバイスステージに装着し（手順１２
−１）、次に、前記縦列型プローブを用いて高周波特性
の測定を行い（手順１２−１から１２−４）、良品のみ
を次の工程に進める（手順１２−５）という受入れ検査
工程を部品の搭載工程（手順１３）の前に設けている。
Description
【０００１】
【発明の属する技術分野】本発明は、グランド電極が信
号電極と反対面にある構造を有する高周波ベアチップを
基板に搭載する高周波マルチチップモジュールの製造方
法に関し、特に、小型化を実現した高周波ベアチップお
よび部品の搭載後に高周波ベアチップの性能確認を省略
できる高周波マルチチップモジュールの製造方法に関す
る。
号電極と反対面にある構造を有する高周波ベアチップを
基板に搭載する高周波マルチチップモジュールの製造方
法に関し、特に、小型化を実現した高周波ベアチップお
よび部品の搭載後に高周波ベアチップの性能確認を省略
できる高周波マルチチップモジュールの製造方法に関す
る。
【０００２】
【従来の技術】従来、この種の高周波マルチチップモジ
ュールの製造方法で使用されるベアチップは図７の平面
図に示されるように基板１０１０に搭載されている。基
板１０１０には、基板１０１０の信号電極１０１１およ
びグランド電極１０１２それぞれが同一平面に交互に配
列されている。ベアチップ１０２０の信号電極１０２１
およびグランド電極１０２２それぞれも、信号電極１０
１１およびグランド電極１０１２それぞれに対応して基
板１０１０と同様に同一平面に交互に配列され対応する
電極同士が金属ワイヤ１０３０によりワイヤボンディン
グされている。
ュールの製造方法で使用されるベアチップは図７の平面
図に示されるように基板１０１０に搭載されている。基
板１０１０には、基板１０１０の信号電極１０１１およ
びグランド電極１０１２それぞれが同一平面に交互に配
列されている。ベアチップ１０２０の信号電極１０２１
およびグランド電極１０２２それぞれも、信号電極１０
１１およびグランド電極１０１２それぞれに対応して基
板１０１０と同様に同一平面に交互に配列され対応する
電極同士が金属ワイヤ１０３０によりワイヤボンディン
グされている。
【０００３】このようなベアチップ１０２０の高周波特
性をプローブ１０００により測定する場合、図示される
ように、ベアチップ１０２０の信号電極１０２１および
グランド電極１０２２は同一平面上にあることが前提と
されていた。したがって、プローブ１０００では、信号
電極１０２１に押し付ける中心導体先端部１００１とグ
ランド電極１０２２に押し付けるグランド導体先端部１
００２とは、押し付ける方向を縦方向とした場合、横方
向に同一平面上に配列される必要がある。
性をプローブ１０００により測定する場合、図示される
ように、ベアチップ１０２０の信号電極１０２１および
グランド電極１０２２は同一平面上にあることが前提と
されていた。したがって、プローブ１０００では、信号
電極１０２１に押し付ける中心導体先端部１００１とグ
ランド電極１０２２に押し付けるグランド導体先端部１
００２とは、押し付ける方向を縦方向とした場合、横方
向に同一平面上に配列される必要がある。
【０００４】図８に示されるように、導体先端部が横方
向に配列される横型プローブ１１１０では、板ばね形状
の中心導体先端部１１１１とこの中心導体先端部１１１
１の両側にあってこれを挟む位置にあるグランド導体先
端部１１１２とが同一平面上に配され、ベアチップ１１
２０の上部平面に配列される信号電極１１２１およびグ
ランド電極１１２２それぞれに押し付け接触させて導通
をとっている。
向に配列される横型プローブ１１１０では、板ばね形状
の中心導体先端部１１１１とこの中心導体先端部１１１
１の両側にあってこれを挟む位置にあるグランド導体先
端部１１１２とが同一平面上に配され、ベアチップ１１
２０の上部平面に配列される信号電極１１２１およびグ
ランド電極１１２２それぞれに押し付け接触させて導通
をとっている。
【０００５】このように、ベアチップ１１２０では、信
号電極１１２１およびこの信号電極１１２１の両側に配
置される二つのグランド電極１１２２を上部平面に並べ
て配置する構造を有しているので、表面積が大きくな
る。例えば、ＧａＡｓ−ＭＭＩＣ（モノリシックマイク
ロ波集積回路）のベアチップ面積が大きな場合、高価な
ＧａＡｓウェハから切り出す個数が少くなり、コストの
上昇は避けられない。
号電極１１２１およびこの信号電極１１２１の両側に配
置される二つのグランド電極１１２２を上部平面に並べ
て配置する構造を有しているので、表面積が大きくな
る。例えば、ＧａＡｓ−ＭＭＩＣ（モノリシックマイク
ロ波集積回路）のベアチップ面積が大きな場合、高価な
ＧａＡｓウェハから切り出す個数が少くなり、コストの
上昇は避けられない。
【０００６】また、周辺電極構造がバンプ接続を用いた
格子電極構造であっても、上述したと同様に、コストの
上昇が問題となる。
格子電極構造であっても、上述したと同様に、コストの
上昇が問題となる。
【０００７】最近では、この対策を含め、高密度化の進
展によりベアチップ内に占める外部と接続する電極面積
を更に小さくするため、表面のグランド電極を少くし裏
面にグランド面を設けた裏面グランドベアチップが使用
されるようになった。
展によりベアチップ内に占める外部と接続する電極面積
を更に小さくするため、表面のグランド電極を少くし裏
面にグランド面を設けた裏面グランドベアチップが使用
されるようになった。
【０００８】しかし、図９に示すように、上述したよう
な横型プローブ１２１０では、裏面グランドベアチップ
６２の表面にグランド電極がないため、横型プローブ１
２１０の中心導体１２１１を裏面グランドベアチップ６
２の表面の信号電極６２−１に接触させてもグランドを
得ることができず、正確な高周波特性の測定ができな
い。
な横型プローブ１２１０では、裏面グランドベアチップ
６２の表面にグランド電極がないため、横型プローブ１
２１０の中心導体１２１１を裏面グランドベアチップ６
２の表面の信号電極６２−１に接触させてもグランドを
得ることができず、正確な高周波特性の測定ができな
い。
【０００９】この問題を解決するため、図１０に示され
るような周辺に内部電極を引き出して平面配列する周辺
電極構造のＱＦＰ（クヮッドフラットパッケージ）が実
現している。すなわち、基板１３２０に搭載されたベア
チップ１３３０が裏面グランドであるため横型プローブ
１３１１では測定不可能な場合であっても、基板内部電
極１３２１を介して基板外部電極１３２２で、信号電極
とグランド電極とを交互に配列することにより横型プロ
ーブ１３１２により測定することができる。
るような周辺に内部電極を引き出して平面配列する周辺
電極構造のＱＦＰ（クヮッドフラットパッケージ）が実
現している。すなわち、基板１３２０に搭載されたベア
チップ１３３０が裏面グランドであるため横型プローブ
１３１１では測定不可能な場合であっても、基板内部電
極１３２１を介して基板外部電極１３２２で、信号電極
とグランド電極とを交互に配列することにより横型プロ
ーブ１３１２により測定することができる。
【００１０】したがって、図１１に示されるように、図
１０に示される高周波マルチチップモジュールの製造に
際しては、前工程（手順１４０１）に続き、まず、基板
１３２０にベアチップ１３３０を含む部品を搭載して金
属ワイヤ１３４０などによるボンディング接続が行われ
る（手順１４０２）。この工程の後に、基板外部電極１
３２２に横型プローブ１３１２を用いて高周波特性を測
定し、性能確認が行われる（手順１４０３）。性能確認
で合格の場合（手順１４０３のＯＫ）、搭載部品の出荷
または次の製品製造工程へ進み（手順１４０４）、手順
は終了する（終了１）。
１０に示される高周波マルチチップモジュールの製造に
際しては、前工程（手順１４０１）に続き、まず、基板
１３２０にベアチップ１３３０を含む部品を搭載して金
属ワイヤ１３４０などによるボンディング接続が行われ
る（手順１４０２）。この工程の後に、基板外部電極１
３２２に横型プローブ１３１２を用いて高周波特性を測
定し、性能確認が行われる（手順１４０３）。性能確認
で合格の場合（手順１４０３のＯＫ）、搭載部品の出荷
または次の製品製造工程へ進み（手順１４０４）、手順
は終了する（終了１）。
【００１１】上記手順１４０３で性能確認の結果が“Ｎ
Ｇ“で搭載部品が不良の場合、搭載部品の交換が可能か
どうかを確認し（手順１４０５）、交換が可能な場合
（手順１４０５のＹＥＳ）には、搭載部品を交換して
（手順１４０６）、再度上記手順１４０２に戻り、手順
１４０３が行われる。
Ｇ“で搭載部品が不良の場合、搭載部品の交換が可能か
どうかを確認し（手順１４０５）、交換が可能な場合
（手順１４０５のＹＥＳ）には、搭載部品を交換して
（手順１４０６）、再度上記手順１４０２に戻り、手順
１４０３が行われる。
【００１２】上記手順１４０５が“ＮＯ”で交換が不可
能な場合には、この不良品は廃棄処分される廃棄工程
（手順１４０７）へ進み、手順は終了する（終了２）。
能な場合には、この不良品は廃棄処分される廃棄工程
（手順１４０７）へ進み、手順は終了する（終了２）。
【００１３】
【発明が解決しようとする課題】上述した従来の高周波
マルチチップモジュールの製造方法では、裏面グランド
ベアチップに対する性能確認は、従来のプローブが横型
プローブのため搭載前にベアチップ単体で高周波特性を
測定できず、部品の搭載工程の後となり、かつ性能確認
の工程で不良の場合には、不良品の廃棄工程を除き、良
品、すなわち“ＯＫ”となるまで部品の搭載工程を繰り
返すことになるので、製造期間が長引くと共に製造コス
トが増大するという問題点がある。
マルチチップモジュールの製造方法では、裏面グランド
ベアチップに対する性能確認は、従来のプローブが横型
プローブのため搭載前にベアチップ単体で高周波特性を
測定できず、部品の搭載工程の後となり、かつ性能確認
の工程で不良の場合には、不良品の廃棄工程を除き、良
品、すなわち“ＯＫ”となるまで部品の搭載工程を繰り
返すことになるので、製造期間が長引くと共に製造コス
トが増大するという問題点がある。
【００１４】本発明の課題は、上記問題点を縦列型プロ
ーブを用いて解決し、小型化された裏面グランドベアチ
ップに対しても搭載前にベアチップ単体で高周波特性を
測定して製造期間を短縮し製造コストを低減できる高周
波マルチチップモジュールの製造方法を提供することで
ある。
ーブを用いて解決し、小型化された裏面グランドベアチ
ップに対しても搭載前にベアチップ単体で高周波特性を
測定して製造期間を短縮し製造コストを低減できる高周
波マルチチップモジュールの製造方法を提供することで
ある。
【００１５】
【課題を解決するための手段】高周波マルチチップモジ
ュールの製造方法における高周波特性の測定は縦列型プ
ローブを用いて行われる。
ュールの製造方法における高周波特性の測定は縦列型プ
ローブを用いて行われる。
【００１６】縦列型プローブは、先端部の中心導体を裏
面グランドベアチップの信号電極に押し付ける方向を縦
方向としてこの縦方向で中心導体を挟んだ両側にグラン
ド導体を配置している。
面グランドベアチップの信号電極に押し付ける方向を縦
方向としてこの縦方向で中心導体を挟んだ両側にグラン
ド導体を配置している。
【００１７】裏面グランドベアチップは表面に信号電極
を設け裏面をグランド面としているため、裏面グランド
ベアチップを載せたデバイスステージのステージ上面は
裏面グランドベアチップの裏面のグランド面と接触して
いる。
を設け裏面をグランド面としているため、裏面グランド
ベアチップを載せたデバイスステージのステージ上面は
裏面グランドベアチップの裏面のグランド面と接触して
いる。
【００１８】したがって、裏面グランドベアチップの信
号電極に中心導体を押し付けた縦列型プローブは、同時
に、グランド面となっているステージ上面でグランド導
体を押し付けることになる。
号電極に中心導体を押し付けた縦列型プローブは、同時
に、グランド面となっているステージ上面でグランド導
体を押し付けることになる。
【００１９】本発明による高周波マルチチップモジュー
ルの製造方法は、上記縦列型プローブを予め準備し、グ
ランド電極が信号電極と反対面にある構造を有する高周
波ベアチップをデバイスステージに装着した後、部品の
搭載工程の前に、前記縦列型プローブを用いて高周波特
性測定を行い、良品のみを次の工程に進める受入れ検査
工程を設けている。
ルの製造方法は、上記縦列型プローブを予め準備し、グ
ランド電極が信号電極と反対面にある構造を有する高周
波ベアチップをデバイスステージに装着した後、部品の
搭載工程の前に、前記縦列型プローブを用いて高周波特
性測定を行い、良品のみを次の工程に進める受入れ検査
工程を設けている。
【００２０】具体的には、前記受入れ検査工程は、グラ
ンド電極が信号電極と反対面にある構造を有する高周波
ベアチップを基板に搭載する高周波マルチチップモジュ
ールの製造の際に、前記高周波ベアチップをデバイスス
テージに装着するセット工程と、次いで、前記縦列型プ
ローブを用いて、前記信号電極に前記中心導体先端部
を、また前記デバイスステージを介して前記高周波ベア
チップの前記グランド電極に最短距離で接続できる前記
グランド導体先端部を、それぞれ接続し、前記高周波ベ
アチップの電源電極を電気的に外部に引き出す手段によ
り導通をとるプロービングの処理を行うプロービング工
程と、次いで、この電源電極に所定の電圧を印加させる
電圧印加工程と、この工程の後に前記高周波ベアチップ
の高周波特性を測定する測定工程と、次いで、デバイス
ステージに装着した高周波ベアチップをこの測定の結果
に基づく良品特性に応じたランクに選別する選別工程と
を有し、これら工程は部品の搭載工程の前に行われてい
る。
ンド電極が信号電極と反対面にある構造を有する高周波
ベアチップを基板に搭載する高周波マルチチップモジュ
ールの製造の際に、前記高周波ベアチップをデバイスス
テージに装着するセット工程と、次いで、前記縦列型プ
ローブを用いて、前記信号電極に前記中心導体先端部
を、また前記デバイスステージを介して前記高周波ベア
チップの前記グランド電極に最短距離で接続できる前記
グランド導体先端部を、それぞれ接続し、前記高周波ベ
アチップの電源電極を電気的に外部に引き出す手段によ
り導通をとるプロービングの処理を行うプロービング工
程と、次いで、この電源電極に所定の電圧を印加させる
電圧印加工程と、この工程の後に前記高周波ベアチップ
の高周波特性を測定する測定工程と、次いで、デバイス
ステージに装着した高周波ベアチップをこの測定の結果
に基づく良品特性に応じたランクに選別する選別工程と
を有し、これら工程は部品の搭載工程の前に行われてい
る。
【００２１】この工程手順により、搭載部品は高周波特
性の測定で良品を確認された後に部品の搭載工程へ送ら
れるので搭載部品によって不良品が発生する確率は小さ
い。このように、小型化された裏面グランドベアチップ
に対して搭載前にベアチップ単体で高周波特性を測定し
ているので、製造期間を短縮し製造コストを低減するこ
とができる。
性の測定で良品を確認された後に部品の搭載工程へ送ら
れるので搭載部品によって不良品が発生する確率は小さ
い。このように、小型化された裏面グランドベアチップ
に対して搭載前にベアチップ単体で高周波特性を測定し
ているので、製造期間を短縮し製造コストを低減するこ
とができる。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２３】図１は本発明の実施の一形態を示すフロー
チャートである。
チャートである。
【００２４】次に、図１を参照して高周波マルチチップ
モジュールの製造方法における高周波ベアチップ受入検
査工程ついて説明する。
モジュールの製造方法における高周波ベアチップ受入検
査工程ついて説明する。
【００２５】図１に示された高周波マルチチップモジュ
ールの製造方法では、まず、前工程（手順１１）に続い
て、縦列型プローブを用いる高周波ベアチップ受入検査
工程（手順１２）があり、この後に部品の搭載工程（手
順１３）を実施している。
ールの製造方法では、まず、前工程（手順１１）に続い
て、縦列型プローブを用いる高周波ベアチップ受入検査
工程（手順１２）があり、この後に部品の搭載工程（手
順１３）を実施している。
【００２６】次に、図１に図１２を併せ参照して上記手
順１２における高周波ベアチップ受入検査工程について
詳細を説明する。
順１２における高周波ベアチップ受入検査工程について
詳細を説明する。
【００２７】手順１２における高周波ベアチップ受入検
査工程では、図１２に示される縦列型プローブ１５１
０、すなわち電極に押し当てる方向を縦方向としこの縦
方向で中心導体先端部を挟んで両側にグランド導体先端
部を配列したプローブを用いている。
査工程では、図１２に示される縦列型プローブ１５１
０、すなわち電極に押し当てる方向を縦方向としこの縦
方向で中心導体先端部を挟んで両側にグランド導体先端
部を配列したプローブを用いている。
【００２８】まず、、最初の工程では、図１２に示され
るように、裏面グランドベアチップ１５２０がデバイス
ステージ１５３０のステージ上面１５３１に配置され、
裏面グランドベアチップ１５２０の裏面のグランド面を
ステージ上面１５３１に接触させ固定するデバイスセッ
トが行われる（手順１２−１）。この結果、ステージ上
面１５３１もグランド面となる。
るように、裏面グランドベアチップ１５２０がデバイス
ステージ１５３０のステージ上面１５３１に配置され、
裏面グランドベアチップ１５２０の裏面のグランド面を
ステージ上面１５３１に接触させ固定するデバイスセッ
トが行われる（手順１２−１）。この結果、ステージ上
面１５３１もグランド面となる。
【００２９】次の工程では、ステージ上面１５３１に固
定された裏面グランドベアチップ１５２０に縦列型プロ
ーブ１５１０を接触させることにより、縦列型プローブ
１５１０の中心導体１５１１を裏面グランドベアチップ
１５２０の信号電極１５２１に、またグランド導体１５
１２をデバイスステージ１５３０のステージ上面１５３
１に、それぞれ接続するプロービングが行われる（手順
１２−２）。
定された裏面グランドベアチップ１５２０に縦列型プロ
ーブ１５１０を接触させることにより、縦列型プローブ
１５１０の中心導体１５１１を裏面グランドベアチップ
１５２０の信号電極１５２１に、またグランド導体１５
１２をデバイスステージ１５３０のステージ上面１５３
１に、それぞれ接続するプロービングが行われる（手順
１２−２）。
【００３０】この結果、グランド導体１５１２はステー
ジ上面１５３１において裏面グランドベアチップ１５２
０の信号電極１５２１から最短距離の場所に接続され
る。
ジ上面１５３１において裏面グランドベアチップ１５２
０の信号電極１５２１から最短距離の場所に接続され
る。
【００３１】次の工程では、電源電極に直流電圧が印加
され（手順１２−３）、次いで、縦列型プローブ１５１
０を介して高周波信号が入出力されて高周波特性測定が
行われる（手順１２−４）。
され（手順１２−３）、次いで、縦列型プローブ１５１
０を介して高周波信号が入出力されて高周波特性測定が
行われる（手順１２−４）。
【００３２】次の工程では、高周波特性の測定結果に基
いて所定のランクに選別を行い（手順１２−５）、良品
の場合（手順１２−６のＹＥＳ）、ランクの選別に基い
た良品特性にしたがって部品を搭載する部品の搭載工程
（手順１３）に進む。一方、上記手順１２−６が“Ｎ
Ｏ”で不良品の場合、この不良品は廃棄処分される廃棄
工程（手順１４）へ進み、手順が終了する（終了２）。
いて所定のランクに選別を行い（手順１２−５）、良品
の場合（手順１２−６のＹＥＳ）、ランクの選別に基い
た良品特性にしたがって部品を搭載する部品の搭載工程
（手順１３）に進む。一方、上記手順１２−６が“Ｎ
Ｏ”で不良品の場合、この不良品は廃棄処分される廃棄
工程（手順１４）へ進み、手順が終了する（終了２）。
【００３３】図２は、部品の搭載後の一形態として、基
板２１に良品の裏面グランドベアチップ２２を部品と共
に搭載した高周波マルチチップモジュール２０を示す平
面図および説明用断面図である。
板２１に良品の裏面グランドベアチップ２２を部品と共
に搭載した高周波マルチチップモジュール２０を示す平
面図および説明用断面図である。
【００３４】上記手順１３における部品の搭載工程で完
成した高周波マルチチップモジュール２０では、それぞ
れが対応する基板２１の基板電極２１−１と裏面グラン
ドベアチップ２２のチップ電極２２−１との間は、金属
ワイヤ２３によりボンディングされ回路接続している。
成した高周波マルチチップモジュール２０では、それぞ
れが対応する基板２１の基板電極２１−１と裏面グラン
ドベアチップ２２のチップ電極２２−１との間は、金属
ワイヤ２３によりボンディングされ回路接続している。
【００３５】次に、図３に図２を参照して手順１２に続
く部品の搭載工程について、より詳細に説明する。
く部品の搭載工程について、より詳細に説明する。
【００３６】図示されるように、手順１２における高周
波ベアチップ受入検査工程において良品が得られた場
合、この良品の裏面グランドベアチップ２２を基板２１
に搭載した際に所望の回路特性が得られるように、外部
回路定数に適合する抵抗・コンデンサなどの部品が選定
される（手順３１）。
波ベアチップ受入検査工程において良品が得られた場
合、この良品の裏面グランドベアチップ２２を基板２１
に搭載した際に所望の回路特性が得られるように、外部
回路定数に適合する抵抗・コンデンサなどの部品が選定
される（手順３１）。
【００３７】次いで、この手順３１で選定された部品が
基板２１に良品の裏面グランドベアチップ２２と共に搭
載され、図２に示されるようにそれぞれが対応する基板
２１の基板電極２１−１と裏面グランドベアチップ２２
のチップ電極２２−１との間が金属ワイヤ２３によるボ
ンディング処理で回路接続される。この結果、高周波マ
ルチチップモジュール２０が完成する（手順３２）。部
品が搭載されたパッケージはそのまま出荷されるか、ま
たは製品に必要な部品として製品の製造工程にに送り出
される（手順３３）。
基板２１に良品の裏面グランドベアチップ２２と共に搭
載され、図２に示されるようにそれぞれが対応する基板
２１の基板電極２１−１と裏面グランドベアチップ２２
のチップ電極２２−１との間が金属ワイヤ２３によるボ
ンディング処理で回路接続される。この結果、高周波マ
ルチチップモジュール２０が完成する（手順３２）。部
品が搭載されたパッケージはそのまま出荷されるか、ま
たは製品に必要な部品として製品の製造工程にに送り出
される（手順３３）。
【００３８】次に、図４では、この手順３３の出荷／製
品製造の前で、上記手順３２の部品の搭載に次いで、性
能確認工程（手順４１）を挿入した場合のフローチャー
トが示されている。
品製造の前で、上記手順３２の部品の搭載に次いで、性
能確認工程（手順４１）を挿入した場合のフローチャー
トが示されている。
【００３９】部品の搭載されたパッケージの性能確認
で、良品の場合（手順４１のＯＫ）には手順は上記手順
３３に進むが、手順４１が“ＮＧ”で不良品の場合には
不良の解析が行われる（手順４２）。この解析結果、不
良品は廃棄工程（手順４３）により廃棄され、手順は終
了する（終了２）。この不良には、部品の搭載工程で発
生するベアチップまたは基板などの部材の破損、ワイヤ
ボンディング不良などの製造不良が含まれる。
で、良品の場合（手順４１のＯＫ）には手順は上記手順
３３に進むが、手順４１が“ＮＧ”で不良品の場合には
不良の解析が行われる（手順４２）。この解析結果、不
良品は廃棄工程（手順４３）により廃棄され、手順は終
了する（終了２）。この不良には、部品の搭載工程で発
生するベアチップまたは基板などの部材の破損、ワイヤ
ボンディング不良などの製造不良が含まれる。
【００４０】これらの製造不良は、手順４２の不良解析
工程で不良要因毎に搭載条件の不具合か、部材の破損か
に切り分けられる。搭載条件の不具合の場合には手順３
１の搭載部品の選定に不良搭載情報を送り、また、部材
の破損の場合には手順１１の前工程に再投入要求を送る
ことによりフィードバックしている。
工程で不良要因毎に搭載条件の不具合か、部材の破損か
に切り分けられる。搭載条件の不具合の場合には手順３
１の搭載部品の選定に不良搭載情報を送り、また、部材
の破損の場合には手順１１の前工程に再投入要求を送る
ことによりフィードバックしている。
【００４１】次の図５では、上記手順３３の出荷／製品
製造の前で、外観検査工程（手順５１）を挿入した場合
のフローチャートが示されている。図５で、手順５１の
外観検査工程は図４における手順４１の性能の確認に続
いて挿入されているが、手順の順序は入れ替ってもよ
い。この外観検査では、外部回路の実装部品と裏面グラ
ンドベアチップとの搭載位置ずれおよびワイヤボンディ
ングの接続状態などを検査している。
製造の前で、外観検査工程（手順５１）を挿入した場合
のフローチャートが示されている。図５で、手順５１の
外観検査工程は図４における手順４１の性能の確認に続
いて挿入されているが、手順の順序は入れ替ってもよ
い。この外観検査では、外部回路の実装部品と裏面グラ
ンドベアチップとの搭載位置ずれおよびワイヤボンディ
ングの接続状態などを検査している。
【００４２】図６では裏面グランドベアチップ６２を搭
載した基板６１が示され、外観検査による不良内容が例
示されている。すなわち、性能確認工程で発見される最
も発生頻度の高い、基板電極６１−１と信号電極６２−
１とを接続する金属ワイヤ６３同士の接触による短絡箇
所６４および導通不良となる切断箇所６５が図示されて
いる。
載した基板６１が示され、外観検査による不良内容が例
示されている。すなわち、性能確認工程で発見される最
も発生頻度の高い、基板電極６１−１と信号電極６２−
１とを接続する金属ワイヤ６３同士の接触による短絡箇
所６４および導通不良となる切断箇所６５が図示されて
いる。
【００４３】このように、図４における手順４１の性能
確認工程で発見される最も発生頻度の高い不良障害が外
観不良から確認できることから、性能確認工程は図５の
手順５１の外観検査工程に置き換えられてもよい。しか
し、性能に影響のない外観不良、または外観では発見で
きない性能不良もあるので、両方の工程を含むことを望
ましいとして図示し説明した。
確認工程で発見される最も発生頻度の高い不良障害が外
観不良から確認できることから、性能確認工程は図５の
手順５１の外観検査工程に置き換えられてもよい。しか
し、性能に影響のない外観不良、または外観では発見で
きない性能不良もあるので、両方の工程を含むことを望
ましいとして図示し説明した。
【００４４】手順５１の外観検査工程においても、上記
手順４１におけると同様、手順５１が“ＯＫ”で良品の
場合には手順は上記手順３３に進むが、手順５１が“Ｎ
Ｇ”で不良品の場合には不良の解析が行われた（手順４
２）後に、不良品は廃棄工程（手順４３）により廃棄さ
れ、手順は終了する（終了２）。
手順４１におけると同様、手順５１が“ＯＫ”で良品の
場合には手順は上記手順３３に進むが、手順５１が“Ｎ
Ｇ”で不良品の場合には不良の解析が行われた（手順４
２）後に、不良品は廃棄工程（手順４３）により廃棄さ
れ、手順は終了する（終了２）。
【００４５】
【発明の効果】以上説明したように本発明によれば、製
造の上流である部品の搭載工程の前で縦列型プローブと
デバイスステージとにより、裏面グランドベアチップ単
体の高周波特性を測定し、裏面グランドベアチップを選
別している。
造の上流である部品の搭載工程の前で縦列型プローブと
デバイスステージとにより、裏面グランドベアチップ単
体の高周波特性を測定し、裏面グランドベアチップを選
別している。
【００４６】更に、その選別結果に基づいて外部回路の
実装部品の定数を選定し基板に搭載することにより、組
み立て後に電気調整または裏面グランドベアチップもし
くは外部回路の実装部品の交換を行うことなしに高周波
マルチチップモジュールについて所望の特性を得ること
が可能となる。
実装部品の定数を選定し基板に搭載することにより、組
み立て後に電気調整または裏面グランドベアチップもし
くは外部回路の実装部品の交換を行うことなしに高周波
マルチチップモジュールについて所望の特性を得ること
が可能となる。
【００４７】したがって、製造工程内での後戻りがな
く、直行率が向上し、製造期間の短縮および製造コスト
の低減を実現することができる。
く、直行率が向上し、製造期間の短縮および製造コスト
の低減を実現することができる。
【００４８】また、本発明の製造方法によれば、ベアチ
ップ上面にグランド電極を設ける必要がないため、ベア
チップの面積を小さくできる。したがって、高密度実装
が可能となり、同じ機能を小型で実現することができ
る。また、同じ大きさのウェハから多くのベアチップを
一度に作ることができるため、ＧａＡｓなどのウェハコ
ストの高い場合にはコスト低減効果が大きい。
ップ上面にグランド電極を設ける必要がないため、ベア
チップの面積を小さくできる。したがって、高密度実装
が可能となり、同じ機能を小型で実現することができ
る。また、同じ大きさのウェハから多くのベアチップを
一度に作ることができるため、ＧａＡｓなどのウェハコ
ストの高い場合にはコスト低減効果が大きい。
【図１】本発明の実施の一形態を示す高周波マルチチッ
プモジュールの製造方法における高周波ベアチップ受入
検査工程のフローチャートである。
プモジュールの製造方法における高周波ベアチップ受入
検査工程のフローチャートである。
【図２】本発明による部品の搭載後のモジュールの一形
態を示す平面図および説明用断面図である。
態を示す平面図および説明用断面図である。
【図３】図１における部品搭載工程のより詳細な実施の
一形態を示すフローチャートである。
一形態を示すフローチャートである。
【図４】図３に性能確認の工程を付加した場合の実施の
一形態を示すフローチャートである。
一形態を示すフローチャートである。
【図５】図４に外観検査の工程を付加した場合の実施の
一形態を示すフローチャートである。
一形態を示すフローチャートである。
【図６】本発明の対象となる裏面グランドベアチップの
搭載部分における実施の一形態を示す部分拡大図であ
る。
搭載部分における実施の一形態を示す部分拡大図であ
る。
【図７】従来のベアチップ搭載の一例を示す拡大平面図
である。
である。
【図８】従来のプローブおよびベアチップの一構造例を
示す斜視図である。
示す斜視図である。
【図９】従来のプローブによるベアチップの計測の一例
を示す平面図および断面図である。
を示す平面図および断面図である。
【図１０】図７の周囲全体を示す平面図および断面図で
ある。
ある。
【図１１】従来の製造方法の一例を示すフローチャート
である。
である。
【図１２】本発明で用いられるプローブの一使用形態を
示す構造説明のための側面図および断面図である。
示す構造説明のための側面図および断面図である。
１１ 前工程 １２ 高周波ベアチップ受入検査工程 １２−１ デバイスセット １２−２ プロービング １２−３ 電圧印加 １２−４ 高周波特性測定 １２−５ ランクの選別 １２−６ 良品判断 １３ 部品の搭載工程 １４ 廃棄工程 ２０ 高周波マルチチップモジュール ２１、６１ 基板 ２１−１、６１−１ 基板電極 ２２、６２、１５２０ 裏面グランドベアチップ ２２−１ チップ電極 ２３、６３ 金属ワイヤ ６２−１、１５２１ 信号電極 ６４ 短絡箇所 ６５ 切断箇所 １５１０ 縦列型プローブ １５１１ 中心導体 １５１２ グランド導体 １５３０ デバイスステージ １５３１ ステージ上面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｒ (72)発明者 種橋 正夫 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 二階堂 正彦 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 田浦 徹 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 山岸 祐一 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 早川 聡 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内
Claims (6)
- 【請求項１】 電極に押し当てる方向を縦方向とし中心
導体の先端部を挟んでこの縦方向の両側にグランド導体
先端部を配列した縦列型プローブを予め準備し、グラン
ド電極が信号電極と反対面にある構造を有する高周波ベ
アチップをデバイスステージに装着した後、部品の搭載
工程の前に、前記縦列型プローブを用いて高周波特性測
定を行い、良品のみを次の工程に進める受入れ検査工程
を設けることを特徴とする高周波マルチチップモジュー
ルの製造方法。 - 【請求項２】 グランド電極が信号電極と反対面にある
構造を有する高周波ベアチップを基板に搭載する高周波
マルチチップモジュールの製造方法において、前記高周
波ベアチップをデバイスステージに装着するセット工程
と、次いで、電極に押し当てる方向を縦方向とし中心導
体先端部を挟んでこの縦方向にグランド導体先端部を配
列した縦列型プローブを用いて、前記信号電極に前記中
心導体先端部を、また前記デバイスステージを介して前
記高周波ベアチップの前記グランド電極に最短距離で接
続できる前記グランド導体先端部を、それぞれ接続し、
前記高周波ベアチップの電源電極を電気的に外部に引き
出す手段により導通をとるプロービングの処理を行うプ
ロービング工程と、次いでこの電源電極に所定の電圧を
印加させる電圧印加工程と、この工程の後に前記高周波
ベアチップの高周波特性を測定する測定工程と、次い
で、デバイスステージに装着した高周波ベアチップをこ
の測定の結果に基づく良品特性に応じたランクに選別す
る選別工程とを有する受入れ検査工程を、部品の搭載工
程の前に設けることを特徴とする高周波マルチチップモ
ジュールの製造方法。 - 【請求項３】 請求項２に記載の高周波マルチチップモ
ジュールの製造方法において、前記受入れ検査工程でラ
ンクに選別された前記高周波ベアチップそれぞれを基板
に搭載した際に所望の特性が得られるように外部回路に
搭載する実装部品を選定する搭載部品の選定工程と、前
記受入れ検査工程で選別された高周波ベアチップと前記
選定工程で選定された実装部品とを基板に搭載する部品
の搭載工程とを備えることを特徴とする高周波マルチチ
ップモジュールの製造方法。 - 【請求項４】 請求項２に記載の高周波マルチチップモ
ジュールの製造方法において、前記部品の搭載工程に次
いで、高周波マルチチップモジュールの高周波特性を確
認する性能確認工程と、この性能確認工程で所望外の特
性の場合にはこの不良箇所を解析し部材破損を含む要因
のための再投入要求を前記受入れ検査工程の前工程へ、
および搭載品不良のための不良搭載情報を前記部品の搭
載工程へそれぞれフィードバックする不良解析工程とを
備えることを特徴とする高周波マルチチップモジュール
の製造方法。 - 【請求項５】 請求項２に記載の高周波マルチチップモ
ジュールの製造方法において、前記部品の搭載工程に次
いで、搭載部品の位置およびワイヤボンディングの接続
状態を確認する外観検査工程と、この外観検査工程で外
観不良の場合にはこの不良箇所を解析し部材破損を含む
要因のための再投入要求を前記受入れ検査工程の前工程
へ、および搭載品不良のための不良搭載情報を前記部品
の搭載工程へそれぞれフィードバックする不良解析工程
とを備えることを特徴とする高周波マルチチップモジュ
ールの製造方法。 - 【請求項６】 請求項２に記載の高周波マルチチップモ
ジュールの製造方法において、請求項４に記載の性能確
認工程および請求項５に記載の外観検査工程両者の合格
により次の工程に進むことを特徴とする高周波マルチチ
ップモジュールの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10013964A JP2990141B2 (ja) | 1998-01-27 | 1998-01-27 | 高周波マルチチップモジュールの製造方法 |
| US09/238,268 US6229321B1 (en) | 1998-01-27 | 1999-01-27 | Process for manufacturing high frequency multichip module enabling independent test of bare chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10013964A JP2990141B2 (ja) | 1998-01-27 | 1998-01-27 | 高周波マルチチップモジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214610A true JPH11214610A (ja) | 1999-08-06 |
| JP2990141B2 JP2990141B2 (ja) | 1999-12-13 |
Family
ID=11847904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10013964A Expired - Fee Related JP2990141B2 (ja) | 1998-01-27 | 1998-01-27 | 高周波マルチチップモジュールの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229321B1 (ja) |
| JP (1) | JP2990141B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202009003966U1 (de) * | 2009-03-20 | 2009-06-04 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Messspitzen |
| CN101520481B (zh) * | 2009-03-31 | 2011-01-05 | 北京航空航天大学 | 一种精确多频同步协同辐射敏感度测试方法 |
| TWI647467B (zh) * | 2018-06-05 | 2019-01-11 | 中華精測科技股份有限公司 | 可同時抑制不同頻段電源阻抗的晶片測試模組 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5041782A (en) * | 1989-09-20 | 1991-08-20 | Design Technique International, Inc. | Microstrip probe |
| US5486770A (en) * | 1994-06-27 | 1996-01-23 | Motorola, Inc. | High frequency wafer probe apparatus and method |
| US5506515A (en) * | 1994-07-20 | 1996-04-09 | Cascade Microtech, Inc. | High-frequency probe tip assembly |
-
1998
- 1998-01-27 JP JP10013964A patent/JP2990141B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-27 US US09/238,268 patent/US6229321B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990141B2 (ja) | 1999-12-13 |
| US6229321B1 (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441248A (en) | On-line inspection method and system for bonds made to electronic components | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| JP2990141B2 (ja) | 高周波マルチチップモジュールの製造方法 | |
| JP2003031595A (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
| JPH0897349A (ja) | 半導体装置及びその製造方法 | |
| JP2000349128A (ja) | プローバ装置のプローバ側とテスタ側との接続方法及びその構造 | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
| JPH11118878A (ja) | Ｉｃ固定治具 | |
| JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
| JP3713872B2 (ja) | 光受信モジュール | |
| JPS5972755A (ja) | 半導体装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0760847B2 (ja) | 半導体装置の製造方法 | |
| JPH05136183A (ja) | 集積回路装置 | |
| JPH04144266A (ja) | 混成集積回路の製造方法 | |
| JPH09113576A (ja) | 小型素子の電気特性検査方法及び装置 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH0662382U (ja) | マルチチップモジュール | |
| JP2002270761A (ja) | 高周波モジュールにおけるｉｃチップの実装方法 | |
| JPH04359537A (ja) | 半導体素子の評価方法 | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 | |
| JPH04144147A (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JPH0799282A (ja) | マルチチップモジュール製造方法及びマルチチップモジュール中間体 | |
| JPS58107660A (ja) | 集積回路装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990922 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |