JPS58107660A - 集積回路装置とその製造方法 - Google Patents
集積回路装置とその製造方法Info
- Publication number
- JPS58107660A JPS58107660A JP56206534A JP20653481A JPS58107660A JP S58107660 A JPS58107660 A JP S58107660A JP 56206534 A JP56206534 A JP 56206534A JP 20653481 A JP20653481 A JP 20653481A JP S58107660 A JPS58107660 A JP S58107660A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- terminal
- integrated circuit
- terminals
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置とその製造方法に関し、特にプリ
ント基板に半導体チップを搭載し結線する形式の集積回
路装置とその製造方法に関する。
ント基板に半導体チップを搭載し結線する形式の集積回
路装置とその製造方法に関する。
最近の集積回路装置の発展によシ腕時計などにも集積回
路装置が多く用いられている。
路装置が多く用いられている。
第１図（ａｌ、 （ｂ）は従来の腕時計用集積回路装置
の製造方法を説明するための平面図である。
の製造方法を説明するための平面図である。
まず、第１図（ａ）に示すように絶縁体で作られ次円板
部ｌがその外周端部で平行な２本の支持枠２，２′に接
続して保持される絶縁体基板の上に銅箔などの導体層を
設け、写真食刻法によシ半導体チップ搭載領域及び端子
３ｔ−残し、他の導体層を除去する。半導体チップ搭載
領域に半導体チップを搭載固着し、金属線５によシ牛導
体チップ上の電極と端子３とを結線する。そして半導体
チップ４を樹脂６で覆う、しかる後、破線Ａ−Ａ’ 、
Ｂ−Ｂ’に沿って切断を行い、個別の集積回路装置にす
る。
部ｌがその外周端部で平行な２本の支持枠２，２′に接
続して保持される絶縁体基板の上に銅箔などの導体層を
設け、写真食刻法によシ半導体チップ搭載領域及び端子
３ｔ−残し、他の導体層を除去する。半導体チップ搭載
領域に半導体チップを搭載固着し、金属線５によシ牛導
体チップ上の電極と端子３とを結線する。そして半導体
チップ４を樹脂６で覆う、しかる後、破線Ａ−Ａ’ 、
Ｂ−Ｂ’に沿って切断を行い、個別の集積回路装置にす
る。
第１図（ｂｌに完成した腕時計用集積回路装置を示す。
このようにして作られる集積回路装置の端子３に測定極
を接続し、電気的計測を行う。集積回路装置の端子３と
測定機との接続において、端子３に接続する測定機の端
子の接触圧力は、ＤＩＰ型集撰集積回路子リードとソケ
ットとの接触圧力に比べて非常に小さい。このため、端
子３あるいは測定機の端子に僅かな汚れ等があっても測
定に誤差を生じ、判定ｔ−ｇまるというよう々欠点があ
った。特に、腕時計用集積回路等においては、品質向上
の几めに、ＢＴ処理と呼ばれる高温で電圧全印加する処
理が行なわれるが、このＢＴ処理において接触圧力が弱
いため、充分な電圧を印加できないと込うようなことも
起シ、充分な品質向上を計シ得ないという欠点があった
。
を接続し、電気的計測を行う。集積回路装置の端子３と
測定機との接続において、端子３に接続する測定機の端
子の接触圧力は、ＤＩＰ型集撰集積回路子リードとソケ
ットとの接触圧力に比べて非常に小さい。このため、端
子３あるいは測定機の端子に僅かな汚れ等があっても測
定に誤差を生じ、判定ｔ−ｇまるというよう々欠点があ
った。特に、腕時計用集積回路等においては、品質向上
の几めに、ＢＴ処理と呼ばれる高温で電圧全印加する処
理が行なわれるが、このＢＴ処理において接触圧力が弱
いため、充分な電圧を印加できないと込うようなことも
起シ、充分な品質向上を計シ得ないという欠点があった
。
本発明は上記欠点を除き、製造中において高温電圧印加
処理や電気的試験を行うときに充分な接触圧力を印加し
得、従って電気的試験や高温電圧印加処理等を確実に実
施でき、品質保証を向上せしめ九集積回路装置とその製
造方法を提供するものである。
処理や電気的試験を行うときに充分な接触圧力を印加し
得、従って電気的試験や高温電圧印加処理等を確実に実
施でき、品質保証を向上せしめ九集積回路装置とその製
造方法を提供するものである。
本発明のＳＪＡ檀回路装置は、半導体チップ搭載領穢と
、半導体チップの′電極と結線され外部装置へ接続され
るための端子とを有するプリント基板に半導体チップが
搭載され該半導体チップの電極と前記端子とが金属線で
結線されている集積回路装置において、前記端子から前
記プリント基板の周縁に伸びる導体配線層を少くとも２
本有することを特徴として構成される。
、半導体チップの′電極と結線され外部装置へ接続され
るための端子とを有するプリント基板に半導体チップが
搭載され該半導体チップの電極と前記端子とが金属線で
結線されている集積回路装置において、前記端子から前
記プリント基板の周縁に伸びる導体配線層を少くとも２
本有することを特徴として構成される。
本発明の集積回路装置の製造方法は、平行に並べられ几
２本の絶縁体製支持枠の間に間隔を置いて並べられ、か
つ該支持枠に２点で接続する円板部を有する絶縁体板の
上に導体層を形成する工程と、前記導体層管選択除去し
て半導体チップ搭載領域と端子と前記端子から前記支持
枠に伸びる配線を少くとも２本と前記配線の前記支持枠
端部に終る終端部分に設けられた処理及び試験用端子と
を前記絶縁体板上に形成してプリント基板にする工程と
、前記半導体チップ搭載領域に半導体チップを搭載固着
し該半導体チップの電極と前記端子とを金属線で結線す
る工程と、前記半導体チップを絶縁体で被覆する工程と
、前記処理及び試験用端子に外部装置を接続して前記半
導体チップを処理及び試験する工程と、前記処理醍び試
験の終了後に前記円板部を前記支持枠から切離して個別
の集積回路装置とする工程とを含んで構成される。
２本の絶縁体製支持枠の間に間隔を置いて並べられ、か
つ該支持枠に２点で接続する円板部を有する絶縁体板の
上に導体層を形成する工程と、前記導体層管選択除去し
て半導体チップ搭載領域と端子と前記端子から前記支持
枠に伸びる配線を少くとも２本と前記配線の前記支持枠
端部に終る終端部分に設けられた処理及び試験用端子と
を前記絶縁体板上に形成してプリント基板にする工程と
、前記半導体チップ搭載領域に半導体チップを搭載固着
し該半導体チップの電極と前記端子とを金属線で結線す
る工程と、前記半導体チップを絶縁体で被覆する工程と
、前記処理及び試験用端子に外部装置を接続して前記半
導体チップを処理及び試験する工程と、前記処理醍び試
験の終了後に前記円板部を前記支持枠から切離して個別
の集積回路装置とする工程とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第２図（ａ）〜（Ｃ）は本発明の集積回路装置の製造方
法の第１の実施例を説明するための平面図である。
法の第１の実施例を説明するための平面図である。
まず、第２図（ａ）に示すように、平行な２本の支持枠
２，２′に円板部１ｔ−取付けた絶縁体板の上に導電層
を設ける。これは従来と同じである。次に、写真食刻法
により導体層管選択エツチングして半導体チップ搭載領
域、端子３、処理及び試験用端子７、端子３のうちの少
くとも２個と端子７とを結ぶ導体配線８ｔ−設ける。導
体層Ｈ８が接続される端子３は前述のＢＴ処理や電気的
測定に必要な端子である。例えば、電源端子とか信号入
出力端子等が選ばれる。この実施例ではＢＴ処理及び試
験用端子７は２個設けているが、これは例示であって２
以上の必要数だけ設けるものとする。尚、端子７は支持
枠２あるいは２′にかつその端部が支持枠の端部に終る
ように設ける。
２，２′に円板部１ｔ−取付けた絶縁体板の上に導電層
を設ける。これは従来と同じである。次に、写真食刻法
により導体層管選択エツチングして半導体チップ搭載領
域、端子３、処理及び試験用端子７、端子３のうちの少
くとも２個と端子７とを結ぶ導体配線８ｔ−設ける。導
体層Ｈ８が接続される端子３は前述のＢＴ処理や電気的
測定に必要な端子である。例えば、電源端子とか信号入
出力端子等が選ばれる。この実施例ではＢＴ処理及び試
験用端子７は２個設けているが、これは例示であって２
以上の必要数だけ設けるものとする。尚、端子７は支持
枠２あるいは２′にかつその端部が支持枠の端部に終る
ように設ける。
このようなプリント基板ができると、従来と同様に半導
体チップ４を搭載固着し、金属線５で半導体チップ４の
電極と端子３とを結線し、樹脂６で覆って保題する。
体チップ４を搭載固着し、金属線５で半導体チップ４の
電極と端子３とを結線し、樹脂６で覆って保題する。
次に、第２図（ｂ）に示すように、電気的計測あるいは
ＢＴ処理を行うために一測定機あるいは電圧印加用装置
のソケット１１に挿込む。ソケット１１には接触端子１
２が設けられていて、接触端子１２が支持枠２に設けら
れている端子７に接触する。処理及び試験用端子７は支
持枠２の上に設けられているから接触端子１２は端子３
と接触する場合と異なり、接触圧力管充分に大きくする
ことができる。従って、電気的計測において測定誤差を
生ずることはな（、ＢＴ処理において充分な電圧全印加
できないということも起らない。従って、充分な品質保
証ができる。
ＢＴ処理を行うために一測定機あるいは電圧印加用装置
のソケット１１に挿込む。ソケット１１には接触端子１
２が設けられていて、接触端子１２が支持枠２に設けら
れている端子７に接触する。処理及び試験用端子７は支
持枠２の上に設けられているから接触端子１２は端子３
と接触する場合と異なり、接触圧力管充分に大きくする
ことができる。従って、電気的計測において測定誤差を
生ずることはな（、ＢＴ処理において充分な電圧全印加
できないということも起らない。従って、充分な品質保
証ができる。
次に、第２図（Ｃ）に示すように、電気的計測あるいは
ＢＴ処理が終ったならば、従来と同様に支持枠２，２”
ｅ切断して個別の集積回路装置とする。集積回路装置に
は配線８−の一部が残留するが差支えはない。
ＢＴ処理が終ったならば、従来と同様に支持枠２，２”
ｅ切断して個別の集積回路装置とする。集積回路装置に
は配線８−の一部が残留するが差支えはない。
第３図は本発明の集積回路装置の製造方法の第２の実施
例全説明するための平面図である。
例全説明するための平面図である。
この実施例では処理及び試験用端子７′と端子３′と配
置１１８”ｋプリント基板の裏面に設けである。端子３
′は裏面の端子３と電気的に導通している。この導通は
通常のプリント基板の製造法によって容易に実現するこ
とができる。
置１１８”ｋプリント基板の裏面に設けである。端子３
′は裏面の端子３と電気的に導通している。この導通は
通常のプリント基板の製造法によって容易に実現するこ
とができる。
それ以外は第１の実施例と同じである。
以上詳細に説明したように、本発明ＩＣよれば、製造中
において高温電圧印加処理や電気的試験を行うときに充
分な接触圧力を印加でき、電気的計測やＢＴ処理などｔ
−確実に実施でき、もって品質保証を向上させることの
できる集積回路 １装置とその製造方
法が得られるので、その効果は大きい。
において高温電圧印加処理や電気的試験を行うときに充
分な接触圧力を印加でき、電気的計測やＢＴ処理などｔ
−確実に実施でき、もって品質保証を向上させることの
できる集積回路 １装置とその製造方
法が得られるので、その効果は大きい。
第１図（ａｌ、 （ｂｌは従来の腕時計用集積回路装置
の製造方法を説明するための平面図、第２図（ａ）７〜
（ａは本発明の集積回路装置の製造方法の第１の実施例
を説明するための平面図、第３図は本 ｆ発明の集積回
路装置の第２の実施例を説明するための平面図である。 １・・・・・・円板Ｉｔｓ、２．２’・・・・・・支持
枠、３．３’・・・・・・端子、４・・・・・・半導体
チップ、５・・・・・・金属線、６・・・・・・樹脂、
７．７’・・・・・・処理及び試験用端子、８．８′・
・・・・・配線、１１・・・・・・ソケット、１２・・
・・・・接触端子。 （ 尊・１ 閃 享２ 口
の製造方法を説明するための平面図、第２図（ａ）７〜
（ａは本発明の集積回路装置の製造方法の第１の実施例
を説明するための平面図、第３図は本 ｆ発明の集積回
路装置の第２の実施例を説明するための平面図である。 １・・・・・・円板Ｉｔｓ、２．２’・・・・・・支持
枠、３．３’・・・・・・端子、４・・・・・・半導体
チップ、５・・・・・・金属線、６・・・・・・樹脂、
７．７’・・・・・・処理及び試験用端子、８．８′・
・・・・・配線、１１・・・・・・ソケット、１２・・
・・・・接触端子。 （ 尊・１ 閃 享２ 口
Claims (2)
- （１）半導体チップ搭載領域と、半導体チップの電極と
結線され外部装置へ接続されるための端子とを有するプ
リント基板に半導体チップが搭載され該半導体チップの
電極と前記端子とが金属線で結線されている集積回路装
置において、前記端子から前記プリント基板の周縁に伸
びる導体配線層を少くとも２本有することを特徴とする
集積回路装置。 - （２）平行に並べられた２本の絶縁体製支持枠の間に間
隔を看いて並べられ、かつ該支持枠に２点で接続する円
板部を有する絶縁体板の上に導体層を形成する工程と、
前記導体層を選択除去して半導体チップ搭載領域と端子
と前記端子から前記支持枠に伸びる配線を少くとも２本
と前記配線の前記支持枠端部に終る終端部分に設けられ
た処理及び試験用端子とを前記絶縁体板上に形成してプ
リント基板にする工程と一前記半導体チップ搭載領域に
半導体チップを搭載固着し該半導体チップの電極と前記
端子と金金属線で結線する工程と、前記半導体チップを
絶縁体で被覆する工程と、前記処理及び試験用端子に外
部装置を接続して前記半導体チップ全処理及び試験する
工程と、前記処理及び試験の終了後に前記円板部全前記
支持枠から切離して個別の集積回路装置とする工程とを
含むことを特徴とする集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206534A JPS58107660A (ja) | 1981-12-21 | 1981-12-21 | 集積回路装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56206534A JPS58107660A (ja) | 1981-12-21 | 1981-12-21 | 集積回路装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107660A true JPS58107660A (ja) | 1983-06-27 |
Family
ID=16524956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56206534A Pending JPS58107660A (ja) | 1981-12-21 | 1981-12-21 | 集積回路装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107660A (ja) |
-
1981
- 1981-12-21 JP JP56206534A patent/JPS58107660A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0856889B1 (en) | Semiconductor device mount structure and semiconductor device mounting method | |
| JPH0332914B2 (ja) | ||
| US5897193A (en) | Semiconductor wafer | |
| JPS58107660A (ja) | 集積回路装置とその製造方法 | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JPH06169033A (ja) | 半導体チップの実装方法 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH09159694A (ja) | Ｌｓｉテストプローブ装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5834935B2 (ja) | 半導体ウエハ−試験用探針器 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JPS618939A (ja) | 半導体装置 | |
| JP3204090B2 (ja) | 半導体チップテスト用コンタクトピン | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| JPH065669A (ja) | 半導体素子検査用配線基板とそれを用いた半導体素子検査方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2000138315A (ja) | Ｂｇａ型ｉｃ及びｂｇａ型ｉｃの製造方法 | |
| JPS62142329A (ja) | バンプ電極試験方法 | |
| JPH0314225B2 (ja) | ||
| JPH0252257A (ja) | プローブ装置 | |
| JPS5921175B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JPS6373531A (ja) | キヤリア・テ−プ | |
| JP2000162260A (ja) | チップサイズパッケージ基板の断線検査装置およびその製造方法 | |
| JP2002190506A (ja) | プローブカード |