JP2007242643A - パッケージ基板の分割方法および分割装置 - Google Patents

パッケージ基板の分割方法および分割装置 Download PDF

Info

Publication number
JP2007242643A
JP2007242643A JP2006042282A JP2006042282A JP2007242643A JP 2007242643 A JP2007242643 A JP 2007242643A JP 2006042282 A JP2006042282 A JP 2006042282A JP 2006042282 A JP2006042282 A JP 2006042282A JP 2007242643 A JP2007242643 A JP 2007242643A
Authority
JP
Japan
Prior art keywords
package substrate
dividing
cutting
metal layer
cutting blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006042282A
Other languages
English (en)
Other versions
JP4643464B2 (ja
Inventor
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006042282A priority Critical patent/JP4643464B2/ja
Publication of JP2007242643A publication Critical patent/JP2007242643A/ja
Application granted granted Critical
Publication of JP4643464B2 publication Critical patent/JP4643464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】切削ブレードによる金属層の切削時の負担を軽減して切削ブレードの寿命を延ばすことができるようにする。
【解決手段】超硬チップ４０ａによって分割予定ラインＣＬを罫書き、金属枠体１０に所定深さの罫書き溝４１を形成した後に、罫書き溝４１に切削ブレード４２を位置づけて金属枠体１０と充填樹脂２４とを切断してＱＦＮ構造のパッケージ基板２６を個々のデバイス２２毎に分割するようにした。
【選択図】 図４

Description

本発明は、デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された金属枠体と、分割予定ラインによって区画された領域に配設された複数のデバイスと、複数のデバイスが配設された側に樹脂が充填され金属層と樹脂層とでデバイスがパッケージングされたパッケージ基板をデバイス毎に分割するパッケージ基板の分割方法および分割装置に関するものである。
従来から、ＩＣ，ＬＳＩ等のデバイスが形成されたウェーハは、ダイシング装置などの分割装置によって個々のデバイスに分割されパッケージングされて、携帯電話、パソコン等の電子機器に利用される。
ここで、デバイスをパッケージングする技術の一つに、ＱＦＮ（Quad Flat Non-leadedPackage）と称される技術がある。ＱＦＮと称されるこの技術は、デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された厚みが１５０μｍ程度の金属枠体と、分割予定ラインによって区画された領域に配設された複数のデバイスと、複数のデバイスが配設された側に被覆されて形成された厚みが５００μｍ程度の樹脂層と、でデバイスをパッケージングするというものである。
このようなＱＦＮによって構成されたパッケージ基板は、パッケージの樹脂充填工程後のダイシング工程で切削ブレードによって分割予定ラインを切削することにより個々のデバイス毎に分割される（例えば、特許文献１参照）。
特開２００３−１２４４２１号公報（図１）
しかしながら、ダイシング装置の切削手段に装着された切削ブレードで金属枠体に形成された分割予定ラインを切削すると、切削ブレードの目詰りや磨耗が生じやすく、高価な切削ブレードの寿命が短くなってしまうという問題点がある。
この問題点に対して、金属枠体の分割予定ラインの裏側部分にあらかじめエッチング処理により金属層が１／２程度の薄さとなるように凹部を形成しておくことで切削ブレードの負担を軽減する対策を講じているものもあるが、新たにエッチング工程を必要とし工程が増えるだけでなく、マスクも必要とし、処理時間もかかってしまうという問題点を生ずる。
本発明は、上記に鑑みてなされたものであって、切削ブレードによる金属層の切削時の負担を軽減して切削ブレードの寿命を延ばすことができるパッケージ基板の分割方法および分割装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係るパッケージ基板の分割方法は、デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された金属枠体と、前記分割予定ラインによって区画された領域に配設された複数のデバイスと、前記複数のデバイスが配設された側に樹脂が充填され金属層と樹脂層とで前記デバイスがパッケージングされたパッケージ基板をデバイス毎に分割するパッケージ基板の分割方法であって、スクライブ手段によって前記分割予定ラインを罫書き、前記金属層に所定深さの罫書き溝を形成する溝形成工程と、該溝形成工程で形成された前記罫書き溝に切削手段の切削ブレードを位置づけて前記金属層と前記樹脂層とを切断して前記パッケージ基板を個々のデバイス毎に分割する分割工程と、を含むことを特徴とする。
また、本発明に係るパッケージ基板の分割方法は、上記発明において、前記溝形成工程において形成する前記罫書き溝の深さは、前記金属層の厚みの１／２以上であることを特徴とする。
また、本発明に係るパッケージ基板の分割装置は、デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された金属枠体と、前記分割予定ラインによって区画された領域に配設された複数のデバイスと、前記複数のデバイスが配設された側に樹脂が充填され金属層と樹脂層とで前記デバイスがパッケージングされたパッケージ基板をデバイス毎に分割するパッケージ基板の分割装置であって、前記分割予定ラインを罫書き、前記金属層に所定深さの罫書き溝を形成するスクライブ手段と、該スクライブ手段で形成された前記罫書き溝に位置づけられて前記金属層と前記樹脂層とを切断して前記パッケージ基板を個々のデバイス毎に分割する切削ブレードを有する切削手段と、を備えたことを特徴とする。
本発明に係るパッケージ基板の分割方法および分割装置は、金属枠体の分割予定ラインにスクライブ手段によって罫書き溝を形成することで金属層の一部または全部を取り除いた後に、該罫書き溝部分を切削ブレードで切断するようにしたので、金属枠体にエッチング処理を要することなく切削ブレードの負担を軽減させることができ、もって切削ブレードの目詰りや磨耗を減少させることができ、切削ブレードの寿命を向上させることができるという効果を奏する。
以下、本発明を実施するための最良の形態であるパッケージ基板の分割方法および分割装置について図面を参照して説明する。
まず、ＱＦＮによるパッケージ基板の作製方法および個々のデバイスへの分割方法の概要について説明する。図１は、パッケージ基板のベースとなる金属枠体１０の一部を示す平面図である。金属枠体１０は、例えば３ｍｍ×５ｍｍ程度の大きさのデバイスパッケージを１０×３０個分程度を同時に形成し得る大きさの矩形シート状のものであり、例えば銅などの導電性が良好で厚さ１５０μｍ程度の金属板をエッチング加工またはプレス加工することにより所定形状にパターン形成されている。
金属枠体１０は、個々のデバイスが配設される領域を区画するよう升目状に形成されたストリート１１部分によるフレーム構造を有している。また、金属枠体１０は、各ストリート１１部分によって区画される開口部の中央部に、半導体チップ等のデバイスを搭載するための矩形状のダイパッド１２と、対応するストリート１１部分の四隅から対角線上に延在してダイパッド１２を支持する４本のサポートバー１３とを有する。また、金属枠体１０は、各ストリート１１部分からダイパッド１２側に向けて櫛歯状に延在させた複数本ずつの電極１４を有する。ここで、隣り合う２つのダイパッド１２に対応する各電極１４はストリート１１部分を介して電気的に接続された状態で一体に形成されている。また、ストリート１１部分の中央は、デバイスパッケージの製造工程において最終的にパッケージ基板をデバイス毎に分割するための分割予定ラインＣＬとして設定されている。なお、サポートバー１３部分は、最終的にデバイスパッケージの外面に露出しないように金属枠体１０において他の部分よりも薄くなるようにエッチングされて形成されている。
図２は、図１中のＡ−Ａ線断面部分で示すＱＦＮによるパッケージ基板の作製方法および個々のデバイスへの分割方法の工程図である。まず、図２（ａ）に示すように、図１に示したような金属枠体１０の裏面には樹脂充填のためのＱＦＮ用アセンブリテープ２１を接着しておく。次いで、図２（ｂ）に示すように、金属枠体１０の各ダイパッド１２上にエポキシ系樹脂等の接着剤を塗布し、半導体チップ等の個々のデバイス２２の裏面側をダイパッド１２上に接着する。さらに、各デバイス２２の各電極と金属枠体１０における対応する各電極１４の内部電極部とをボンディングワイヤ２３によって電気的に接続する。
次に、図２（ｃ）に示すように、一括モールディング方式により、金属枠体１０のデバイス２２が配設されている側の全面を充填樹脂２４で厚さ５００μｍ程度に被覆する。そして、ＱＦＮ用アセンブリテープ２１を金属枠体１０から剥離して除去することにより、各デバイス２２が金属枠体１０による金属層と充填樹脂２４による樹脂層２５とによりパッケージングされたパッケージ基板２６が完成する。さらに、充填樹脂２４の表面側に支持テープ２７を接着した後、図２（ｄ）に示すように、パッケージ基板２６を裏返して分割予定ラインＣＬ部分で切断することにより、デバイス２２毎のデバイスパッケージ３０が完成するように分割する。この切断工程において、ストリート１１部分が全幅に渡って除去され、各電極１４が電気的に独立した状態となる。この後、支持テープ２７上から個々のデバイスパッケージ３０を取り出す。
図３は、分割された一つのデバイスパッケージ３０の外観構造を示す斜視図である。デバイスパッケージ３０は、例えば３ｍｍ×５ｍｍ程度の大きさである。図３に示すように、外部接続端子となる各電極１４の外部電極部分が充填樹脂２４と同一面上に露出する。また、サポートバー１３部分の表面は充填樹脂２４により被覆されており、外部に露出しない。
ここで、本実施の形態は、図２（ｄ）に示したようなパッケージ基板２６をデバイス２２毎に分割する分割工程に特徴を有する。図４は、本実施の形態の分割工程を示す説明図である。まず、図４（ａ）に示すように、直径２ｍｍ程度で回転自在なそろばん珠形状の超硬チップ４０ａを備えるスクライブ手段４０を用いて、金属枠体１０のストリート１１の中央に設定された分割予定ラインＣＬに沿って分割予定ラインＣを罫書くことにより、図４（ｂ）に示すように、金属枠体１０（金属層）に所定深さの罫書き溝４１を形成する（溝形成工程）。この罫書き溝４１は、超硬チップ４０ａの形状に従い、例えば断面Ｖ字状に形成される。また、この罫書き溝４１の深さは、望ましくは、金属枠体１０（金属層）の厚みの１／２以上であり、さらに望ましくは、図５に示すように金属枠体１０（金属層）の厚みと同等で充填樹脂２４に達する程の深さであることがよい。また、スクライブ手段は、超硬チップ４０ａを利用したものに代えて、バイトであってもよい。
次いで、図４（ｃ）に示すように、罫書き溝４１に高速回転する切削ブレード４２が装着された切削手段の切削ブレード４２を位置づけて罫書き溝４１部分で金属枠体１０（金属層）と充填樹脂２４とを支持テープ２７に達するまで切断することにより、パッケージ基板２６を個々のデバイス２２毎に分割し、デバイスパッケージ３０を完成する（分割工程）。ここで、切削ブレード４２は、例えばダイアモンド砥粒をＮｉメッキした電鋳ブレードであって、切削幅がストリート１１部分の全幅相当とされている。
ここで、図４（ａ）〜（ｃ）に示したような溝形成工程と分割工程とは、それぞれ別個の装置を用いて別個に行うようにしてもよいが、図６に示すような切削装置を用いて一括して行うようにしてもよい。図６は、分割処理用の切削装置の構成例を示す概略斜視図である。切削装置５０は、パッケージ基板２６を保持するチャックテーブル５１と、パッケージ基板２６を支持したダイシングフレームＦを支持するフレームクランプ５１ａと、チャックテーブル５１に保持されたパッケージ基板２６に作用して溝形成および切削を行う分割処理部５２とを有する。チャックテーブル５１は、図示しない駆動源に連結されて回転可能である。また、チャックテーブル５１を支持する移動基台５３は、ボールネジ、ナット、パルスモータ等による送り機構によってＸ軸方向に移動可能に設けられている。
また、分割処理部５２は、ハウジング５４によって回転可能に支持されたスピンドル５５の先端に装着された切削ブレード４２から構成された切削手段５６の切削ブレード４２と、スクライブ手段４０が有する超硬チップ４０ａとをＸ軸方向に併設させて備えている。また、スクライブ手段４０の−Ｘ軸方向隣りには、パッケージ基板２６のストリート１１（分割予定ラインＣＬ）を検出するための図示しないアライメント部を備えている。アライメント部は、パッケージ基板２６の表面を撮像する可視光線用や赤外線用のカメラ５７を有し、このカメラ５７によって取得した画像を基に、あらかじめ記憶されているキーパターンとのパターンマッチングなどの処理を行うことで、溝形成や切断を行うべきストリート１１部分を検出し、分割予定ラインＣＬや罫書き溝４１への位置づけに供する。
分割処理部５２（切削手段５６およびスクライブ手段４０）は、ボールネジ、ナット、パルスモータ等による図示しない切り込み送り機構によってＺ軸方向に昇降移動可能に設けられ、また、ボールネジ、ナット、パルスモータ等による図示しない割り出し送り機構によってＹ軸方向に移動可能に設けられている。
また、切削装置５０は、カセット部５８、搬出入手段５９、搬送手段６０、洗浄手段６１および搬送手段６２を備える。カセット部５８は、パッケージ基板２６が貼付けられたダイシングフレームＦを複数枚収納するものである。搬出入手段５９は、カセット部５８に収納されたダイシングフレームＦを搬送手段６０が搬送可能な載置領域に搬出するとともに、パッケージ基板２６が処理済みのダイシングフレームＦをカセット部５８に搬入するものである。搬送手段６０は、搬出入手段５９によって載置領域に搬出されたダイシングフレームＦをチャックテーブル５１上に搬送するものである。また、洗浄手段６１は、パッケージ基板２６が分割処理部５２による処理済みのダイシングフレームＦを洗浄するものである。搬送手段６２は、パッケージ基板２６が分割処理部５２による処理済みのダイシングフレームＦをチャックテーブル５１上から洗浄手段６１へ搬送するものである。
パッケージ基板２６は、金属枠体１０側を上にしてチャックテーブル５１上に載置されて保持される。そして、チャックテーブル５１が＋Ｘ軸方向に移動することで、パッケージ基板２６がカメラ５７の直下に位置づけられ、カメラ５７によって撮像される。その撮像画像を基にアライメント部によってストリート１１が検出されるとともに、このストリート１１と超硬チップ４０ａとのＹ軸方向の位置合わせが行われる。さらに、チャックテーブル５１を＋Ｘ軸方向に移動させるとともに、切り込み送り部によって超硬チップ４０ａを所定位置まで下降させ、検出されたストリート１１の中央の分割予定ラインＣＬに対して超硬チップ４０ａを切り込ませることにより、分割予定ラインＣＬに沿ってストリート１１部分を罫書き、罫書き溝４１を形成する。
そして、割り出し送り部によって超硬チップ４０ａをストリート１１の間隔ずつ割り出し送りさせながら順次同様の罫書きを行う。同一方向のストリート１１に全て罫書き溝４１を形成した後は、チャックテーブル５１を９０度回転させて縦横を入れ替えて同様の罫書きを行うことによって、パッケージ基板２６の表面上の全てのストリート１１に罫書き溝４１が形成される。
その後、切削ブレード４２による切断を行うために、チャックテーブル５１を＋Ｘ軸方向に移動させるとともに、切削ブレード４２を高速回転させながら切り込み送り部によって所定位置まで下降させ、位置づけられた罫書き溝４１に向けて切削ブレード４２を切り込ませることにより、罫書き溝４１（分割予定ラインＣＬ）に沿ってストリート１１部分を切断する。
そして、割り出し送り部によって切削ブレード４２を罫書き溝４１（ストリート１１）の間隔ずつ割り出し送りさせながら順次同様の切断を行う。同一方向のストリート１１を全て切断した後は、チャックテーブル５１を９０度回転させて縦横を入れ替えて同様の切断を行うことによって、パッケージ基板２６の全てのストリート１１が切断により除去され、デバイス２２毎にデバイスパッケージ３０が分割形成される。
なお、本実施の形態では、超硬チップ４０ａによる罫書き溝４１の形成が全て終了してから切削ブレード４２による切断を行うようにしたが、１本の罫書き溝４１が形成される毎に、切削ブレード４２による切断を続けて行うように、溝形成と切断とをストリート１１単位で交互に行うようにしてもよい。
上述したように本実施の形態によれば、金属枠体１０の分割予定ラインＣＬにスクライブ手段４０の超硬チップ４０ａによって罫書き溝４１を形成することで金属層（金属枠体１０）の一部または全部を取り除いた後に、該罫書き溝４１部分を切削ブレード４２で切削することで切断してデバイス２２毎に分割させるようにしたので、金属枠体１０に金属層を薄くするためのエッチング処理を要することなく切削ブレード４２の負担を軽減させることができ、もって高価な切削ブレード４２の目詰りや磨耗を減少させることができ、切削ブレード４２の寿命を向上させることができる。
また、本実施の形態によれば、超硬チップ４０ａによって形成する罫書き溝４１の深さを金属層（金属枠体１０）の厚みの１／２以上としているので、金属層を薄くするためのエッチング処理を行うことなく、エッチング処理を行った場合と同等以上の切削ブレード４２の負担軽減効果を発揮させることができる。特に、形成する罫書き溝４１の深さを充填樹脂２４に達する程に深くすれば、より一層切削ブレード４２の負担を軽減させることができる。
また、本実施の形態によれば、スクライブ手段４０と切削手段５６とが併設された切削装置５０を用いているので、１台の切削装置５０で罫書き溝４１の形成とストリート１１の切断とを一括して処理することができる。
パッケージ基板のベースとなる金属枠体の一部を示す平面図である。 図１中のＡ−Ａ線断面部分で示すＱＦＮによるパッケージ基板の作製方法および個々のデバイスへの分割方法の工程図である。 分割された一つのデバイスパッケージの外観構造を示す斜視図である。 本実施の形態の分割工程を示す説明図である。 罫書き溝の断面図である。 分割処理用の切削装置の構成例を示す概略斜視図である。
符号の説明
１０ 金属枠体
１４ 電極
２２ デバイス
２４ 充填樹脂
２５ 樹脂層
２６ パッケージ基板
４０ スクライブ手段
４１ 罫書き溝
４２ 切削ブレード
５６ 切削手段
ＣＬ 分割予定ライン

Claims (3)

  1. デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された金属枠体と、前記分割予定ラインによって区画された領域に配設された複数のデバイスと、前記複数のデバイスが配設された側に樹脂が充填され金属層と樹脂層とで前記デバイスがパッケージングされたパッケージ基板をデバイス毎に分割するパッケージ基板の分割方法であって、
    スクライブ手段によって前記分割予定ラインを罫書き、前記金属層に所定深さの罫書き溝を形成する溝形成工程と、
    該溝形成工程で形成された前記罫書き溝に切削手段の切削ブレードを位置づけて前記金属層と前記樹脂層とを切断して前記パッケージ基板を個々のデバイス毎に分割する分割工程と、
    を含むことを特徴とするパッケージ基板の分割方法。
  2. 前記溝形成工程において形成する前記罫書き溝の深さは、前記金属層の厚みの１／２以上であることを特徴とする請求項１に記載のパッケージ基板の分割方法。
  3. デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された金属枠体と、前記分割予定ラインによって区画された領域に配設された複数のデバイスと、前記複数のデバイスが配設された側に樹脂が充填され金属層と樹脂層とで前記デバイスがパッケージングされたパッケージ基板をデバイス毎に分割するパッケージ基板の分割装置であって、
    前記分割予定ラインを罫書き、前記金属層に所定深さの罫書き溝を形成するスクライブ手段と、
    該スクライブ手段で形成された前記罫書き溝に位置づけられて前記金属層と前記樹脂層とを切断して前記パッケージ基板を個々のデバイス毎に分割する切削ブレードを有する切削手段と、
    を備えたことを特徴とするパッケージ基板の分割装置。
JP2006042282A 2006-02-13 2006-02-20 パッケージ基板の分割方法および分割装置 Active JP4643464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006042282A JP4643464B2 (ja) 2006-02-13 2006-02-20 パッケージ基板の分割方法および分割装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006035789 2006-02-13
JP2006042282A JP4643464B2 (ja) 2006-02-13 2006-02-20 パッケージ基板の分割方法および分割装置

Publications (2)

Publication Number Publication Date
JP2007242643A true JP2007242643A (ja) 2007-09-20
JP4643464B2 JP4643464B2 (ja) 2011-03-02

Family

ID=38587938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042282A Active JP4643464B2 (ja) 2006-02-13 2006-02-20 パッケージ基板の分割方法および分割装置

Country Status (1)

Country Link
JP (1) JP4643464B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037271B1 (ko) * 2012-08-13 2019-10-30 주식회사 엠엔비그린어스 고무배합용 유기 가황제, 이의 제조방법 및 이를 포함하는 고무배합 조성물

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH11171574A (ja) * 1997-12-12 1999-06-29 Disco Abrasive Syst Ltd スクライバー
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000036474A (ja) * 1998-07-16 2000-02-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2002026217A (ja) * 2000-07-04 2002-01-25 Mitsui High Tec Inc 半導体装置の切出し方法及び装置
JP2003031595A (ja) * 2001-07-17 2003-01-31 Sharp Corp 半導体パッケージの製造方法および半導体パッケージ
WO2005112102A2 (en) * 2004-05-11 2005-11-24 Gem Services, Inc. Chemical-enhanced package singulation process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH11171574A (ja) * 1997-12-12 1999-06-29 Disco Abrasive Syst Ltd スクライバー
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000036474A (ja) * 1998-07-16 2000-02-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2002026217A (ja) * 2000-07-04 2002-01-25 Mitsui High Tec Inc 半導体装置の切出し方法及び装置
JP2003031595A (ja) * 2001-07-17 2003-01-31 Sharp Corp 半導体パッケージの製造方法および半導体パッケージ
WO2005112102A2 (en) * 2004-05-11 2005-11-24 Gem Services, Inc. Chemical-enhanced package singulation process

Also Published As

Publication number Publication date
JP4643464B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
JP4851214B2 (ja) パッケージ基板の分割方法
JP4879012B2 (ja) 切削ブレードの先端形状検査方法
JP4751634B2 (ja) 半導体装置の製造方法
US6609965B2 (en) Cutting blade
JP2010123823A (ja) 切削装置
JP4456421B2 (ja) 加工装置
TWI618193B (zh) 製造裝置及製造方法
JP2005340431A (ja) 半導体装置の製造方法
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP2007035760A (ja) ウェーハダイシング方法及びウェーハダイシング装置
JP2007196326A (ja) 切削ブレードの切り込み確認方法
JP2012146889A (ja) ウエーハの研削方法
JP6448302B2 (ja) パッケージ基板の研削方法
JP2012227485A (ja) パッケージ基板の加工方法
JP2006245459A (ja) 半導体装置の製造方法
JP6896347B2 (ja) 被加工物の加工方法
JP2018060882A (ja) パッケージ基板の加工方法
JP6896346B2 (ja) 被加工物の加工方法
JP2010184319A (ja) 切削方法
JP2016082192A (ja) パッケージ基板の分割方法
JP2007005366A (ja) 半導体装置の製造方法
JP2019021703A (ja) 板状の被加工物の切断方法
JP2013222835A (ja) パッケージ基板の分割方法及び分割装置
JP7150400B2 (ja) 切削ブレードのドレッシング方法及びドレッサーボード
JP2020194894A (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101202

R150 Certificate of patent or registration of utility model

Ref document number: 4643464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250