TWI618193B - 製造裝置及製造方法 - Google Patents

製造裝置及製造方法 Download PDF

Info

Publication number
TWI618193B
TWI618193B TW105104553A TW105104553A TWI618193B TW I618193 B TWI618193 B TW I618193B TW 105104553 A TW105104553 A TW 105104553A TW 105104553 A TW105104553 A TW 105104553A TW I618193 B TWI618193 B TW I618193B
Authority
TW
Taiwan
Prior art keywords
cut
cutting
substrate
qfn
along
Prior art date
Application number
TW105104553A
Other languages
English (en)
Other versions
TW201701409A (zh
Inventor
岡本純
Original Assignee
Ｔｏｗａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｔｏｗａ股份有限公司 filed Critical Ｔｏｗａ股份有限公司
Publication of TW201701409A publication Critical patent/TW201701409A/zh
Application granted granted Critical
Publication of TWI618193B publication Critical patent/TWI618193B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

沿著於QFN基板設定為格子狀的複數的切斷線，將QFN基板分3階段切斷。首先，於沿著QFN基板的長邊方向的切斷線中，切削與引線框的連接桿的厚度大略相當的部分以形成切削溝。其次，於沿著QFN基板的短邊方向的切斷線中，將引線框與密封樹脂一併切斷。其次，於沿著QFN基板的長邊方向之切削溝中，將殘餘的相當於密封樹脂的厚度的部分切斷。藉由於切削溝中僅將密封樹脂的部分切斷，最終在將QFN基板單片化為QFN製品之際的加工負荷能夠變小。因此，能夠防止QFN製品從切斷治具的規定位置偏離並飛散。

Description

製造裝置及製造方法
本發明有關於一種將被切斷物切斷以製造單片化的複數製品的製造裝置以及製造方法。
將印刷基板或引線框等所構成的基板假想的劃分為格子狀的複數區域，於個別的區域裝著晶片狀的元件(例如是半導體晶片)後，將基板整體以樹脂密封者稱為密封完畢基板。藉由使用旋轉刃等的切斷機構將密封完畢基板切斷，於個別的區域單位單片化者成為製品。
習知以來，使用製造裝置並藉由旋轉刃等的切斷機構將密封完畢基板的規定區域切斷。首先，於裝設於切斷用台的切斷用治具之上載置並吸著密封完畢基板。其次，將密封完畢基板定位(位置對合)。藉由定位，設定劃分複數區域之假想的切斷線的位置。其次，使吸著有密封完畢基板的切斷用台與切斷機構相對移動。於將切削水噴射至密封完畢基板的切斷部位的同時，藉由切斷機構將密封完畢基板沿設定於密封完畢基板的切斷線切斷。藉由切斷密封完畢基板以製造單片化的製品。
伴隨著半導體的細微化的進展，所製造的製品具有逐漸變小的傾向。一邊具有2mm以下尺寸的製品增加。製 品變小的話，切斷用治具的吸著孔的直徑亦變小，吸著製品的吸著力變小。吸著製品的吸著力變小的話，例如是藉由旋轉刃所致的加工負荷、切削水等外力，產生單片化的製品從切斷治具的規定位置偏離並飛散的現象。如發生此些現象的話，於製品產生破裂或裂痕等，使得製品的品質顯著降低。此外，使得製品的產率大幅的惡化。因此，在製品小的情形，切斷用台的移動速度比通常的速度遲(例如是通常的速度的1/10的程度)等，使加工負荷變小以進行切斷。
近年來，行動電話、個人電腦等的電子機器進展至小型化、多功能化，並強烈要求能夠高密度封裝的封裝技術。作為高密度封裝技術的其中之一，使用銅、42合金(Fe-Ni)等的金屬所構成的引線框所製造的稱呼為四方扁平無鉛封裝(Quad Flat Non-leaded Package,QFN)的製品(半導體裝置)受到注目。引線框的規定區域(晶粒墊)搭載的複數的半導體晶片一併以樹脂密封，並沿著切斷線切斷，藉此製造QFN。以下，將用於製造QFN的引線框所搭載複數的半導體晶片一併以樹脂密封之密封完畢基板稱為QFN基板，將藉由使QFN基板單片化所製造的製品稱為QFN製品。
QFN基板的切斷部，由引線框所包含的細長部分(連接桿，Tie Bar)與經樹脂密封的密封樹脂之多層結構體所構成。在藉由旋轉刃一併切斷金屬與密封樹脂之際，由於將由不同材質所構成的包含金屬與密封樹脂的多層結構體一併切斷而加工負荷變大。特別是，作為引線框的材料之延性材料(具有即使超過彈性限界的應力物體亦不會破壞而延伸的性質之材料)而使用銅 的情形，容易發生旋轉刃的堵塞。此外，加工負荷更為變大。加工負荷變大的話，單片化的製品變得容易從切斷治具的規定位置偏離並飛散。於將QFN基板單片化的情形，必須以比將通常的密封完畢基板的情形更遲的切斷用台的移動速度來進行切斷。因此，具有製造QFN製品之際的生產性降低的問題。
在製造QFN等的半導體裝置之際，作為謀求半導體裝置的生產性提升的半導體裝置單元，提案有「(略)，將個別的半導體元件搭載於引線框所設置的複數的半導體元件搭載部，(略)，藉由密封樹脂密封各半導體元件，(略)沿著前述密封樹脂所構成的各半導體裝置的外周切斷，藉此可得到複數的半導體裝置之半導體裝置單元中，(略)沿著得到複數的半導體裝置之際切斷的切斷部位，於上述密封樹脂的上面形成有凹部」之半導體裝置單元(例如是請參照日本專利公開2002-343817號公報的段落[0012]、第1圖、第2圖)。
如依此先前技術，由於在密封樹脂的上面形成有凹部，於模具部件的內部形成有凸部(請參照日本專利公開2002-343817號公報的段落[0034]、第5圖)。因此，具有用於形成密封樹脂的模具部件(成形模具)的製造成本增加的問題。此外，日本專利公開2002-343817號公報所揭示的半導體裝置單元(QFN單元)10，藉由在切斷之際使用黏著薄片並切斷(例如是請參照日本專利公開2002-343817號公報的段落[0030]、第4圖)。因此，具有在藉由切斷(單片化)製造製品之際的運轉成本增加的問題。
本發明的目的在於提供一種製造裝置以及製造方法，能夠抑制製造製品之際的生產性的降低、成形模具的製造成本的增加、製造製品之際的運轉成本增加的至少其中之一，並將被切斷物單片化以製造製品。
為了解決上述課題，本發明的製造裝置使用於將具有沿著第1方向的複數的第1切斷線、沿著與第1方向相交的第2方向的複數的第2切斷線以及藉由第1切斷線與第2切斷線而個別包圍的複數區域之被切斷物切斷，藉此製造與複數區域個別對應的複數製品之際，該製造裝置包括載置被切斷物的台、切斷被切斷物的旋轉刃，使台與旋轉刃以相對的移動速度而相對移動的移動機構，至少控制旋轉刃的旋轉以及移動機構所致的移動之控制部，控制部以使製造裝置進行下述動作的方式控制製造裝置。
(1)於複數的第1切斷線中，旋轉刃藉由第1移動速度切斷被切斷物之第1動作。
(2)於複數的第2切斷線中，旋轉刃藉由第2移動速度切削被切斷物的全厚中的一部份厚度，以形成切削溝之第2動作。
(3)於切削溝中，旋轉刃藉由第3移動速度切斷被切斷物的全厚中的殘餘厚度之第3動作。
本發明的製造裝置，於上述的製造裝置中，被切斷物包含基板、以及於基板的複數區域中所個別設置的功能元件。
本發明的製造裝置，於上述的製造裝置中，被切斷物包含基板、於基板的複數區域中所個別設置的功能元件、以及保護功能元件的密封樹脂。
本發明的製造裝置，於上述的製造裝置中，基板為引線框，旋轉刃的厚度大於引線框所含的連接桿的寬度。
本發明的製造裝置，於上述的製造裝置中，複數製品為QFN。
本發明的製造裝置，於上述的製造裝置中，第3移動速度與第2移動速度相同或遲於第2移動速度。
為了解決上述課題，本發明的製造方法將具有沿著第1方向的複數的第1切斷線、沿著與第1方向相交的第2方向的複數的第2切斷線以及藉由第1切斷線與第2切斷線而個別包圍的複數區域之被切斷物切斷，藉此製造與複數區域個別對應的複數製品，包含下述步驟：準備包括載置被切斷物的台、切斷被切斷物的旋轉刃，使台與旋轉刃以相對的移動速度而相對移動的移動機構之製造裝置的步驟；於複數的第1切斷線中，旋轉刃藉由第1移動速度切斷被切斷物之第1步驟；於複數的第2切斷線中，旋轉刃藉由第2移動速度切削被切斷物的全厚中的一部份厚度，以形成切削溝之第2步驟；於切削溝中，旋轉刃藉由第3移動速度切斷被切斷物的全厚中的殘餘厚度之第3步驟。
本發明的製造方法，於上述的製造方法中，被切斷物包含基板、以及於基板的複數區域中所個別設置的功能元件。
本發明的製造方法，於上述的製造方法中，被切斷物包含基板、於基板的複數區域中所個別設置的功能元件、以及保護功能元件的密封樹脂。
本發明的製造方法，於上述的製造方法中，基板 為引線框，旋轉刃的厚度大於引線框所含的連接桿的寬度。
本發明的製造方法，於上述的製造方法中，複數製品為QFN。
本發明的製造方法，於上述的製造方法中，第3移動速度與第2移動速度相同或遲於第2移動速度。
如依本發明，控制部控制於複數的第1切斷線中，旋轉刃切斷被切斷物之第1動作；於複數的第2切斷線中，旋轉刃切削被切斷物的全厚中的一部份厚度，以形成切削溝之第2動作；以及於切削溝中，旋轉刃切斷被切斷物的全厚中的殘餘厚度之第3動作。藉此，在將多層結構體所構成的被切斷物單片化以製造製品之際能夠使加工負荷變小。因此能夠防止製品從台的規定位置偏離並飛散。依此，第1，能夠抑制製造製品時的生產性的降低。第2，由於不需在成形模具的內面形成凸部，能夠抑制成形模具的製造成本的增加。第3，由於不需使用黏著薄片，能夠抑制製造製品之際的運轉成本的增加。
此發明的上述以及其他目的、特徵、局面以及優點，可由附加圖式相關並理解的此發明所關連的下述的詳細說明而理解。
1‧‧‧QFN基板(被切斷物)
2‧‧‧引線框(基板)
3‧‧‧半導體晶片(功能元件)
4‧‧‧晶粒墊
4a‧‧‧晶粒墊的下面
5‧‧‧引線
5a‧‧‧引線的下面
5b‧‧‧引線的側面
6‧‧‧連接桿
7‧‧‧結合引線
8‧‧‧密封樹脂
9‧‧‧切斷線(第1切斷線、第2切斷線)
10‧‧‧切斷線(第2切斷線、第1切斷線)
11‧‧‧區域
12‧‧‧旋轉刃
13‧‧‧QFN製品(製品)
14‧‧‧切斷用台(台)
15‧‧‧切斷用治具
16‧‧‧金屬刀
17‧‧‧樹脂薄片
18‧‧‧突起部
19‧‧‧吸著孔
20‧‧‧空間
21、22‧‧‧切斷溝
23‧‧‧切削溝
24、26‧‧‧切斷痕跡
25‧‧‧中間體
27‧‧‧製造裝置
28‧‧‧基板供給機構
29‧‧‧移動機構
30‧‧‧旋轉機構
31‧‧‧心軸
32‧‧‧檢查用台
33‧‧‧切斷完畢的QFN基板
34‧‧‧拖盤
A‧‧‧基板供給模組
B‧‧‧基板切斷模組
C‧‧‧檢查模組
CTL‧‧‧控制部
X、Y、Z‧‧‧方向
θ‧‧‧角度
第1A圖所示為藉由本發明的1個實施型態的製造裝置切斷的QFN基板的平面圖，第1B圖為A-A線剖面圖。
第2A圖所示為第1A圖、第1B圖所示的QFN基板切斷前的狀態的平面圖，第2B圖為表示QFN基板單片化後的狀態的平面圖。
第3A圖所示為第1A圖、第1B圖所示的QFN基板單片化的QFN製品的下面圖，第3B圖為斜視圖。
第4A圖所示為本發明的1個實施型態的製造裝置中所使用的切斷用治具的平面圖，第4B圖為B-B線剖面圖。
第5A圖所示為使用本發明的1個實施型態的製造裝置沿著QFN基板的長邊方向切削QFN基板的全厚的一部分之狀態的平面圖，第5B圖為C-C線剖面圖。
第6A圖所示為使用本發明的1個實施型態的製造裝置沿著QFN基板的短邊方向切斷相當於QFN基板的全厚的部分之狀態的平面圖，第6B圖為D-D線剖面圖。
第7A圖所示為使用本發明的1個實施型態的製造裝置沿著QFN基板的長邊方向切斷QFN基板的全厚中的殘餘部分之狀態的平面圖，第7B圖為E-E線剖面圖。
第8圖所示為本發明的1個實施型態的製造裝置的概要之平面圖。
如第7A圖、第7B圖所示，沿著於QFN基板1設定為格子狀的複數的切斷線，將QFN基板分3階段切斷。首先，於沿著QFN基板1的長邊方向的切斷線9中，切削與引線框2的連接桿6的厚度大略相當的部分以形成切削溝23(半切割)。其次，於沿著QFN基板1的短邊方向的切斷線10中，將相當於QFN基板的厚度的全部(全厚度)之部分，換句話說為將引線框2與密封樹脂8一併切斷(全切割)。其次，於沿著QFN基板1的長邊方向之切削溝23中，將殘餘的相當於 密封樹脂8的厚度的部分切斷。藉由於切削溝23中僅將密封樹脂8的部分切斷，最終在將QFN基板1單片化為QFN製品13之際的加工負荷能夠變小。因此，能夠防止QFN製品13從切斷治具15的規定位置偏離並飛散。
【實施例1】
本發明的製造裝置的實施例1，參照第1A圖~第7B圖並進行說明。於本申請文件的任一的圖式，為了容易理解而適當的省略或是誇張而模式的描繪。對於相同的構成要件，賦予相同的符號並適當的省略其說明。
如第1A圖、第1B圖所示，QFN基板1具有引線框2。於引線框2格子狀的排列有個別搭載半導體晶片(功能元件)3的半導體晶片搭載部(晶粒墊)4。引線框2以銅(Cu)、42合金(Fe-Ni)等的金屬構成，於表面施加有無鉛的焊料鍍敷處理(未圖示)。於各晶粒墊4的周圍配置有多數的引線5。於第1A圖、第1B圖中，連接於半導體晶片3的電極(未圖示)的引線5，於晶粒墊4的周圍的各邊個別配置有4個。配置於各晶粒墊4的周圍的多數的引線5，個別連接於引線框2中排列為格子狀的金屬框之連接桿6。
於第1A圖中，表示沿著長邊方向(於圖中為上下方向)4個、短邊方向(於圖中為左右方向)3個，排列有合計12個的晶粒墊4之引線框2。例如是，如為一邊為2mm以下的小的QFN製品，於1枚的QFN基板1搭載4,000~6,000個程度的半導體晶片3。
如第1B圖所示，於各晶粒墊4個別搭載半導體晶 片3。設置於各半導體晶片3的電極(未圖示)，藉由金線或銅線所構成的接合引線7與配置於晶粒墊4周圍的引線5電連接。搭載於引線框2的晶粒墊4的所有半導體晶片3以及結合引線7，藉由密封樹脂8一併樹脂密封。QFN基板1為具有引線框2與密封樹脂8的多層結構體。QFN基板1為最終會被切斷並單片化之被切斷物。
如第1A圖所示，於QFN基板1中，於沿著長邊方向排列的連接桿6的中心線上，沿著長邊方向設定複數的切斷線9。相同的，於沿著短邊方向排列的連接桿6的中心線上，沿著短邊方向設定複數的切斷線10。複數的切斷線9與複數的切斷線10，為QFN基板1中假想設定的格子狀切斷線。
如第1B圖所示，切斷線9以及切斷線10的QFN基板1的切斷部的結構，為在金屬構成的連接桿6上形成有密封樹脂8的多層結構體(2層結構體)。因此，藉由將連接桿6與密封樹脂8所積層的多層結構體切斷，將QFN基板1單片化。藉由切斷線9與切斷線10所包圍的複數區域11，對應個別單片化的QFN製品。
如第2A圖所示，沿著QFN基板1的複數的切斷線9以及複數的切斷線10，例如是使用具有旋轉刃12的切斷機構(未圖示)切斷QFN基板1。於此情形，使用比連接桿6的寬度更厚的旋轉刃12切斷QFN基板1。由於旋轉刃12的厚度大於連接桿6的寬度，藉由旋轉刃12將連接桿6經由全寬度切斷。因此，於切斷結束之後，連接桿6被完全去除。於第2A圖中，例如是引線框2的連接桿6的寬度形成為0.2mm， 使用厚度為0.3mm的旋轉刃12切斷QFN基板1。
如第2B圖所示，藉由將QFN基板1切斷並單片化，以製造QFN製品13。藉由將連接桿6完全去除，於連接桿6連接的個別的引線5從連接桿6被切離。因此，單片化的QFN製品13的各引線5成為從連接桿6個別被分離而電獨立之端子。電獨立之端子的引線5，經由結合引線7連接於半導體晶片3的電極(未圖示)。QFN製品13從平面觀察的情形為在製品的外部不具有電連接用引線之無引線型的製品。由於製品的外部不具有引線，可縮小製品的封裝面積。尚且，於第2A圖、第2B圖中，為了顯示QFN基板1以及QFN製品13的內部的狀態，省略密封樹脂8的圖示。
第3A圖、第3B圖個別表示從下面觀察單片化的QFN製品13的狀態。於QFN製品13下面的4邊個別排列有電獨立之端子的引線5。於第3A圖、第3B圖中，於各邊個別排列有4個的引線5。於單片化的QFN製品13中，晶粒墊4的下面4a以及各引線5的下面5a(請參照第1A圖、第1B圖)維持施加有鍍敷處理的當初的狀態。但是，藉由旋轉刃12切斷的各引線5的側面5b，成為藉由切斷而露出未鍍敷處理之原本金屬的狀態。因此，鍍敷處理的引線5的下面5a作為QFN製品13的電極使用。QFN製品13的各引線5的下面5a，例如是經由焊料連接於印刷基板(PCB：Print Circuit Board)而使用QFN製品13。
如第4A圖、第4B圖所示，切斷用台14是於製造裝置中用於切斷並單片化QFN基板1的台。於切斷用台14裝設對應於製品的切斷用治具15。切斷用治具15包括金屬刀16 以及固定於金屬刀16上的樹脂薄片17。樹脂薄片17要求具有用於緩和機械的衝擊之適度的柔軟性。樹脂薄片17例如是較佳由矽酮系樹脂、氟系樹脂等而形成。為了降低製造裝置的運用成本，切斷用台14相對於複數製品而共通化，僅切斷用治具15對應製品的尺寸、數目而替換。
於切斷用治具15的樹脂薄片17，設置有個別吸附並保持QFN基板1的複數區域11之複數的台地狀的突起部18。於第4A圖中表示長邊方向6個、短邊方向3個，合計18個的突起部18。於切斷用治具15個別設置有從複數的突起部18的表面貫通樹脂薄片17與金屬刀16的複數的吸著孔19。複數的吸著孔19個別與切斷用台14所設置空間20連接。切斷用台14的空間20連接於設置於外部的吸引機構(未圖示)。QFN基板1的複數區域11藉由個別對應的吸著孔19而吸著於切斷用治具15。
如第4A圖所示，例如是，以對應沿著第1A圖、第1B圖所示的QFN基板1的長邊方向之切斷線9的方式，沿著長邊方向設置複數的切斷溝21。相同的，以對應沿著短邊方向之切斷線10的方式，沿著短邊方向設置複數的切斷溝22。複數的切斷溝21沿著樹脂薄片17(切斷用治具15)的長邊方向，複數的切斷溝22沿著樹脂薄片17(切斷用治具15)的短邊方向而個別形成。複數的切斷溝21以及複數切斷溝22的深度(從突起部18的上面至各溝的內底面為止的距離)設定為0.5mm~1.0mm程度。
請參照第5A圖~第7B圖，說明切斷並單片化QFN 基板1的步驟。首先，如第5A圖、第5B圖所示，將QFN基板1的引線框2側的面朝上，以將QFN基板1載置於切斷用台14上。於此狀態中，製造裝置的切斷用台14的短邊方向沿著X方向、長邊方向沿著Y方向配置。
於QFN基板1載置於切斷用台14的狀態中，Q FN基板1的各區域11個別被載置於固定在切斷用台14上的切斷用治具15的突起部18上。因此，沿著QFN基板1的長邊方向的複數的切斷線9，配置於沿著切斷用治具15的長邊方向形成的複數的切斷溝21上。相同的，沿著QFN基板1的短邊方向的複數的切斷線10，配置於沿著切斷用治具15的短邊方向形成的複數的切斷溝22(請參照第4A圖)上。於切斷用台14的規定位置載置QFN基板1的狀態，藉由設置於切斷用治具15的各吸著孔19而個別吸著QFN基板1的各區域11。藉由切斷用治具15個別吸著各區域11，將QFN基板1固定於切斷用台14。
其次，使切斷用台14與切斷機構(未圖示)相對移動。所謂的「相對的移動」的詞語包含下述3種態樣。此些態樣為切斷用台14固定並使切斷機構移動的態樣，切斷機構固定並使切斷用台14移動的態樣，以及使切斷用台14以及切斷機構兩者移動的態樣。於實施例1中表示切斷機構固定並使切斷用台14移動的態樣。具體而言，表示使用裝設於切斷機構的旋轉刃12將QFN基板1切斷的態樣。
如第5A圖、第5B圖所示，於製造裝置中，切斷用台14可於圖的Y方向移動，而且可於θ方向旋轉。切斷機 構(未圖示)可於X方向以及Z方向移動，旋轉刃12與移動機構共同於X方向以及Z方向移動。於本實施例中，使用比連接桿6的寬度厚的旋轉刃12(請參照第2A圖、第2B圖)。
其次，如第5B圖所示，於QFN基板1的外側，使裝設於切斷機構的旋轉刃12下降。以使旋轉刃12的下端到達至QFN基板1所具有的引線框2的下面，具體而言，為使旋轉刃12下降至比沿著QFN基板1的長邊方向配置的連接桿6(第1A圖、第1B圖)的下面更深的位置。較佳是以旋轉刃12的下端比引線框2的下面更深0.1mm~0.2mm程度的方式，使旋轉刃12下降。旋轉刃12對合於沿著QFN基板1的長邊方向的切斷線9的位置，例如是以30,000~40,000rpm程度高速旋轉。其次，使用移動機構(未圖示)使切斷用台14向+Y方向移動。例如是以與切斷面積大的通常製品之際的條件相同的移動速度(例如是200mm/秒)進行移動。藉由高速旋轉的旋轉刃12，沿著沿QFN基板1的長邊方向的切斷線9，切削引線框2所形成的部分(與引線框2的厚度大略相當的部分)。換句話說，沿著切斷線9僅實質的將引線框2切斷。
由於旋轉刃12的下端下降至比引線框2的下面更深的位置，引線框2的形成有連接桿6(請參照第1A圖、第1B圖)的部分(與引線框2的厚度大略相當的部分)，橫跨連接桿6的全寬度而切削。沿著沿QFN基板1的長邊方向的切斷線9，密封樹脂8的一部分被切削，密封樹脂8的大部分未被切削而殘留。以此狀態，切削溝23(第5A圖所示的粗的虛線的部分)，沿著QFN基板1的長邊方向而形成。沿著QFN 基板1的長邊方向所設定的所有的切斷線9，切削引線框2所形成的部分(與引線框2的厚度大略相當的部分)。於第5A圖中，從圖的左側的切斷線9依序切削。
與切斷密封樹脂8之際的加工負荷相比，切斷延性材料所構成引線框2之際的加工負荷，由於旋轉刃12容易堵塞而變大。因此，於QFN基板1中，將加工負荷大的引線框2的形成有連接桿6(請參照第1A圖、第1B圖)的部分(與引線框2的厚度大略相當的部分)首先切斷。
其次，如同第6A圖所示，使用旋轉機構(未圖示)使切斷用台14旋轉90度。於此狀態，沿著QFN基板1的短邊方向的切斷線10沿著Y方向而配置。於QFN基板1的長邊方向，沿著長邊方向的切斷線9形成有切削溝23(圖示的粗的虛線)。
其次，如第6B圖所示，於QFN基板1的外側，以使旋轉刃12的下端，到達至比QFN基板1所具有的密封樹脂8的下面更深的位置，而使旋轉刃12下降。較佳是以使旋轉刃12的下端比密封樹脂8深0.1mm~0.2mm程度的方式，使旋轉刃12下降。其次，使旋轉刃12對合於沿著QFN基板1的切斷線10的位置而高速旋轉。其次，使用移動機構(未圖示)使切斷用台14朝向+Y方向，使其以通常的移動速度之200mm/秒移動。藉由高速旋轉的旋轉刃12，沿著於QFN基板1的短邊方向所設定的切斷線10，將引線框2以及密封樹脂8所形成的部分(相當於QFN基板1的全厚的部分)一併切斷。
由於旋轉刃12的下端下降至比密封樹脂8的下面更深的位置，引線框2的連接桿6(請參照第1A圖、第1B圖) 以及密封樹脂8所形成的部分，橫跨連接桿6的全寬度而切斷。於此狀態，狹縫狀的切斷痕跡24(第6A圖所示的粗的實線的部分)，沿著QFN基板1的短邊方向形成。藉由沿著QFN基板1的短邊方向切斷相當於QFN基板1的全厚的部分，形成中間體25(圖中的網點所示的部分)。於中間體25，於短邊方向排列的3個區域11連接。中間體25藉由2條的切斷線10所對應的切斷痕跡24而分離。沿著QFN基板1的短邊方向所設定的全部的切斷線10，將引線框2以及密封樹脂8所形成的部分一併切斷。於第6A圖中，從圖的左側的切斷線10依序切斷。於此過程中，QFN基板1的兩端(第6A圖的左端以及右端)的不要部分，切離並去除。
沿著QFN基板1的短邊方向，將引線框2與密封樹脂8所積層的多層結構體之QFN基板1一併切斷。由於引線框為延性材料而在切斷之際旋轉刃12容易堵塞，加工負荷變大。因此，與單獨切斷引線框2或密封樹脂8的情形相比，由於將引線框2與密封樹脂8一併切斷而加工負荷變得更大。因此，於此狀態，藉由排列於短邊方向的3個區域11所具有的個別的吸著孔19(請參照第4A圖、第4B圖)，中間體25穩定的吸著於切斷用治具15。因此，使切斷用台14以通常的速度移動並將QFN基板1沿短邊方向切斷的情形，中間體25不會從切斷用治具15的規定位置偏移並飛散。於實際的QFN基板1中，由於在短邊方向排列有40個~60個程度的區域11，中間體25穩定的吸附於切斷用治具15。
其次，如第7A圖所示，使用旋轉機構(未圖示) 使切斷用台14旋轉90度。於此狀態，沿著QFN基板1的長邊方向形成的切削溝23，沿著Y方向配置。沿著QFN基板1的短邊方向形成的切斷痕跡24，沿著X方向配置。藉由沿著QFN基板1的短邊方向而將相當於QFN基板1的全厚的部分個別切斷的切斷痕跡24，6個的中間體25個別互相分離。
其次，如第7B圖所示，於中間體25的集合體的外側，以使旋轉刃12的下端下降至比QFN基板1所具有的密封樹脂8的下面更深的位置的方式，使旋轉刃12下降。較佳是使旋轉刃12的下端比密封樹脂8的下面更深0.1mm~0.2mm程度的方式，使旋轉刃12下降。其次，使旋轉刃12對合沿著QFN基板1的長邊方向形成的切削溝23(第7A圖所示的粗的虛線)的位置。其次，使切斷用台14朝向+Y方向，以通常的移動速度之的200mm/秒移動。藉由高速旋轉的旋轉刃12，沿著沿QFN基板1的長邊方向形成的切削溝23，將密封樹脂8所形成的殘餘的部分(大略相當於密封樹脂8的厚度的部分)切斷。
由於旋轉刃12的下端下降至比密封樹脂8的下面深的位置，沿著切削溝23而將密封樹脂8所形成的殘餘的部分全部切斷。於此狀態，將相當於QFN基板1的全厚的部分切斷的切斷痕跡26(第7A圖所示的粗的實線的部分)，沿著QFN基板1的長邊方向形成。沿著沿QFN基板1的長邊方向形成的全部切削溝23，將密封樹脂8所形成的殘餘部分切斷。於第7A圖中，從圖的左側的切削溝23依序切斷。於此過程中，QFN基板1的兩端(於第7A圖為左端以及右端)的不要部分，切離並去除。
藉由沿著沿QFN基板1的長邊方向形成的切削溝23將密封樹脂8的殘餘部分切斷，將QFN基板1沿著長邊方向完全切斷。依此，如第7A圖所示，個別製造藉由沿著短邊方向形成的切斷痕跡24與沿著長邊方向形成的切斷痕跡26而單片化的QFN製品13。
如第7B圖所示，所製造的QFN製品13，藉由個別對應的吸著孔19而吸附於切斷用治具15。最後於切斷中間體25而單片化之際的加工負荷大的情形，具有QFN製品13從切斷用治具15的規定位置偏離並飛散的情形。於本實施例，沿著沿QFN基板1的長邊方向形成的切削溝23，將密封樹脂8所形成的殘餘部分於最後切斷，以將QFN製品13單片化。因此，在將QFN製品13單片化之際，由於實質上僅對相當於密封樹脂8的厚度的部分切斷，可使加工負荷變小。由於能夠使最終單片化之際的加工負荷變小，即使是以通常的速度移動切斷用台14以將QFN基板1單片化為QFN製品13的情形，能夠防止QFN製品13從切斷用治具15的規定位置偏離並飛散。
於本實施例中，於將QFN基板1單片化為QFN製品13的情形，沿著設定於QFN基板1的複數的切斷線，將QFN基板1分3階段切斷。首先，沿著沿QFN基板1的長邊方向設定的切斷線9，切削引線框2所形成的部分。於此步驟中，使切斷用台14以通常的速度之200mm/秒移動，僅將相當於引線框2的厚度的部分切削。依此，沿著QFN基板1的長邊方向，將相當於QFN基板1的全厚中的一部分厚度之部分切削。其次，沿著QFN基板1的短邊方向，將引線框2與密封樹脂8所 積層的多層結構體一併切斷。於此步驟，使切斷用台14以通常的速度之200mm/秒移動，沿著QFN基板1的短邊方向將相當於QFN基板1的全厚的部分切斷。其次，沿著沿QFN基板1的長邊方向形成的切削溝23，將密封樹脂8所形成的殘餘部分切斷。於此步驟，使切斷用台14以通常的速度之200mm/秒移動，將QFN基板1沿著長邊方向完全切斷。藉由將QFN基板1分為3階段切斷，將QFN基板1單片化為QFN製品13。
如依本實施例，最後沿著沿QFN基板1的長邊方向形成的切削溝23，僅將密封樹脂8所形成的殘餘部分切斷。藉此將QFN基板1單片化為QFN製品13。由於最後僅將密封樹脂8形成的殘餘部分切斷，能夠使在單片化為QFN製品13之際的加工負荷變小。因此，即使以與切斷面積大的通常製品之際的條件相同的移動速度使切斷用台14移動並單片化為QFN製品13的情形，能夠防止QFN製品13從切斷用治具15的規定位置偏離並飛散。即使是製造舉有一邊為2mm以下的小尺寸之QFN製品的情形，亦能夠防止從切斷用治具15的規定位置偏離並飛散。因此，能夠提升QFN製品的品質與產率。
如依本實施例，與將面積大的通常製品單片化的情形相同，能夠使切斷用台14以與通常的移動速度相同之200mm/秒移動，將QFN基板1切斷並單片化。即使是以與通常的移動速度相同之移動速度使切斷用台14移動並切斷QFN基板1的情形，能夠防止QFN製品13從切斷用治具15的規定位置偏離並飛散。因此，不必要採用習知的方法之在最後切斷並單片化之際的切斷用台14的移動速度遲至1/10並單片化 的方法。因此，於習知的2階段切斷的情形相比，藉由如同本實施例的分為3階段切斷QFN基板1，能夠實質的提升切斷用台14的移動速度。因此，能夠提升製造裝置的生產性，並能夠降低製造裝置的運用成本。
所謂「與通常的移動速度相同的移動速度」，是表示實質上相同的移動速度。即使是與通常的製造裝置的移動速度相比較而製造裝置的移動速度略為遲速的情形，此製造裝置與通常的製造裝置相比較能夠實現同程度的UPH(Unit Per Hour)的話，亦可被認為「與通常的移動速度相同的移動速度」。
特別是，近年來伴隨著QFN基板1的大型化以及QFN製品13的小型化之進展，於切斷1枚的QFN製品1而製造多數的QFN製品13的情形之旋轉刃12的行走距離變長。如依本發明，於切斷1枚的QFN基板1之際旋轉刃12的行走距離長的情形，不需使最後切斷並單片化之際的切斷用台14的移動速度成為通常的移動速度的1/10的程度。依此所致的能夠使製造裝置的生產性提升此點，與習知技術相較本發明產生了顯著的效果。
此外，於引線空2的連接桿6中，旋轉刃12僅切削相當於引線框2的厚度的部分。於此情形，與旋轉刃12將QFN基板的全厚一併切斷的情形相比較，QFN基板1與旋轉刃12個別所受的加工負荷降低。依此，防止製品的上緣附近的引線5的側面5b被拉偏至旋轉刃12的旋轉方向並變形此種不佳情形(特別是引線框2的材質為銅的情形容易發生)。
尚且，如依本實施例，與將通常的製品單片化的 情形相同，使切斷用台14的移動速度與通常的移動速度相同之200mm/秒，進行其次的步驟以將QFN基板1單片化。此些為切削相當於QFN基板1的全厚中一部分的厚度之部分的步驟，切斷相當於QFN基板1的全厚之部分的步驟，以及切削相當於全厚中的殘餘厚度之部分的步驟。不限於此，於切斷相當於QFN基板1的全厚之部分的情形，亦能夠以比通常的速度遲的移動速度使切斷用台14移動並切斷QFN基板1。於被切斷物具有更加一層的難切削性的情形，例如是亦可以使移動速度為通常的移動速度的2/5~1/2程度。
【實施例2】
本發明的製造裝置的實施例2，參照第8圖進行說明。如第8圖所示，製造裝置27是將被切斷物(多層結構體)單片化為複數製品的裝置。製造裝置27包括基板供給模組A、基板切斷模組B以及檢查模組C而個別作為構成要件。各構成要件(各模組A~C)，個別相對於其他構成要素可裝卸且可交換。
於基板供給模組A設置基板供給機構28。相當於被切斷物的QFN基板1從基板供給機構28搬出，藉由移送機構(未圖示)移送至基板切斷模組B。於基板供給模組A，設置有設定製造裝置27的動作、切斷條件並控制的控制部CTL。
第8圖所示的製造裝置27，為單切割台方式的製造裝置。因此，於基板切斷模組B設置1個的切斷用台14。切斷用台14藉由移動機構29可於圖的Y方向移動，而且藉由旋轉機構30可於θ方向旋轉。於切斷用台14裝設有切斷用治具15(請參照第4A圖、第4B圖)，於切斷用治具15上載置 並吸著QFN基板1。
於基板切斷模組B，設置切斷機構與心軸31。製造裝置27為設置1個心軸31的單心軸構成的製造裝置。心軸31可獨立的於X方向與Z方向移動。於心軸31裝設有旋轉刃12。於心軸31設置有用以抑制因高速旋轉的旋轉刃12所產生摩擦熱而噴射切削水之切削水用噴嘴(未圖示)。藉由切斷用台14與心軸31相對移動以將QFN基板1切斷。旋轉刃12藉由於包含Y方向以及Z方向的面內旋轉，以將QFN基板1切斷。
於基板切斷模組中B，首先，沿著沿QFN基板1的長邊方向的切斷線切削QFN基板1的全厚中一部份的厚度。其次，藉由旋轉機構30將QFN基板1旋轉90度，沿著沿QFN基板1的短邊方向的切斷線切斷相當於QFN基板1的全厚的厚度之部分。其次，藉由旋轉機構30將QFN基板1旋轉90度，沿著沿QFN基板1的長邊方向的切削溝切斷相當於QFN基板1的全厚中殘餘的厚度之部分。藉由分3階段切斷QFN基板1，製造QFN製品13(請參照第5A圖~第7B圖)。
於檢查模組C設置有檢查用台32。於檢查用台32載置有切斷QFN基板1而單片化的複數的QFN製品13所成的集合體，亦即是，載置有已切斷的QFN基板33。複數的QFN製品13藉由檢查用照相機(未圖示)進行檢查，以選別良品與不良品。將良品收容於拖盤34。
尚且，於本實施例中，進行製造裝置27的動作、QFN基板1的搬送、QFN基板1的切斷、QFN製品13的檢查等之全部的動作、控制的控制部CTL設置於基板供給模組A。 但不限定於此，亦可將控制部CTL設置在其他模組內。
於本實施例中，是以單切斷台方式且單心軸構成的製造裝置27說明。但不限定於此，於單切斷台方式且雙心軸構成的製造裝置或是單切斷台方式且雙心軸構成的製造裝置中，亦可適用本發明。
於各實施例中，首先，沿著沿QFN基板1的長邊方向的切斷線切削QFN基板1的全厚中一部份的厚度，其次，沿著沿QFN基板1的短邊方向的切斷線切斷相當於QFN基板1的全厚的厚度之部分，最後，沿著沿QFN基板1的長邊方向的切削溝切斷相當於QFN基板1的全厚中殘餘的厚度之部分。但不限定於此，於變形例中，首先，沿著沿QFN基板1的短邊方向的切斷線切削QFN基板1的全厚中一部份的厚度，其次，沿著沿QFN基板1的長邊方向的切斷線切斷相當於QFN基板1的全厚的厚度之部分，最後，沿著沿QFN基板1的短邊方向的切削溝切斷相當於QFN基板1的全厚中殘餘的厚度之部分。
於各實施例中，表示將具有包括長邊方向與短邊方向之矩形的形狀的QFN基板1作為被切斷物而切斷之情形。但不限定於此，將具有正方形的形狀之QFN基板切斷的情形亦適用於本發明。
於各實施例中，表示將於引線框2上形成有密封樹脂8的QFN基板1作為被切斷物而切斷的情形。但不限定於此，亦可使用玻璃環氧積層板、印刷配線板、陶瓷基板、金屬基底基板、膜基底基板等作為被切斷物的基板，而於其上形成密封樹脂的密封完畢基板亦適用於本發明。
作為功能元件包含積體電路(Integrated Circuit)、電晶體、二極體等的半導體元件，以及此外的感測器、過濾器、致動器、振動器等。在1個區域亦可以搭載複數個功能元件。
於各實施例中，將使用裝設於切斷用台14的切斷用治具15(請參照第4A圖、第4B圖)固定被切斷物之構成適用於本發明。但不限定於此，亦可以將使用黏著帶固定被切斷物的構成適用於本發明。
進而，於將矽半導體或化合物半導體的晶圓維持晶圓的狀態一併樹脂密封之晶圓等級封裝此種實質具有圓形狀之被切斷物切斷的情形中，亦可適用於至此為止說明的內容。本發明的被切斷物，亦可為藉由2種以上的材料構成的多層結構體。
本發明的製造裝置，於切斷QFN基板1等的多層結構體製造QFN製品13等的製品之際，如同下述動作。此動作為於最終的製造QFN製品13等的步驟(最終步驟)中，於此最終步驟之前所形成的切削溝23中以旋轉刃12將QFN基板1切斷的動作。基於此點，製造裝置亦能夠以下述順序動作的方式而控制。第1，沿著沿QFN基板1的短邊方向的複數的切斷線10，切斷相當於QFN基板1的全厚的厚度之部分。
第2，沿著沿QFN基板1的長邊方向的複數的切斷線9切削QFN基板1的全厚中一部份的厚度，藉此形成切削溝23。第3，沿著沿QFN基板1的長邊方向的複數的切斷線9所形成的切削溝23，切斷QFN基板1的全厚中殘餘的厚度之部分。
如依本發明，於最終步驟之前所形成的切削溝23中，以旋轉刃12將QFN基板1等的多層結構體切斷，最終製造QFN製品13等。如能滿足此點，於將QFN基板1載置於切斷用台14之際，亦可以將引線框2側的面朝下而載置。
本發明的要點在於藉由切斷被切斷物以製造單片化的複數個製品之際，採用下述的構成。此構成為，於最終的製造複數個製品的步驟(最終步驟)中，於此最終步驟之前所形成的切削溝中以旋轉刃將被切斷物切斷。換句話說，本發明的要點，在於藉由切斷被切斷物以製造單片化的複數個製品之際，於最終步驟中切斷被切斷物的全厚中殘餘一部份的厚度。
如滿足本發明的要點，被切斷物可為多層結構體，亦可為實質的單層結構體。作為實質的單層結構體的例子，可舉出於主面形成作為電子電路、致動器等功能的功能元件，由Si、SiC、SiN、GaN、鑽石、藍寶石等的材料構成的基板(晶圓)。其他的作為單層結構體的例子，可舉出陶瓷、玻璃系材料。由於此些材料為硬脆性材料，在材料切斷之際容易發生破裂(chipping)、裂痕(crack)等的不良情形。
如依本發明，在切斷實質的單層結構體以完成最終的製品的情形，能夠降低加工負荷。依此，第1，能夠防止製品從切斷治具的規定位置偏離並飛散。因此，在製造製品之際能夠提升良品率。第2，能夠防止製品的破裂、裂痕等的不良情形的發生。因此，在製造製品之際能夠提升製品的品質。
在被切斷物為多層結構體的情形以及為實質的單層結構體的情形之其中之一中，本發明的製造裝置進行下述3 個動作。
(1)於沿著第1方向的複數的切斷線中，旋轉刃切斷相當於被切斷物的全厚的部分。
(2)於沿著與第1方向相交的第2方向之複數的切斷線中，旋轉刃切削被切斷物的全厚中的一部份厚度，藉此形成切削溝。
(3)於沿著第2方向形成的切削溝中，旋轉刃切斷被切斷物的全厚中的殘餘厚度的部分。
上述的(1)~(3)的動作所進行的順序，可為動作(1)、動作(2)、動作(3)的順序，亦可為動作(2)、動作(1)、動作(3)的順序。
於上述動作(2)中，旋轉刃切削被切斷物的全厚中上側的一部份厚度。於上述動作(3)中，旋轉刃切斷被切斷物的全厚中下側之殘餘厚度(從全厚於動作(2)中經切削移除一部分厚度之殘餘厚度)。因此，於動作(2)以及動作(3)的其中任一的情形中，與旋轉刃將被切端物的全厚一併切斷的情形相比較，旋轉刃與被切斷物所受的加工負荷降低。依此，於動作(2)中，能夠防止製品的上緣附近的破裂、裂痕等的不良情形的發生。於動作(3)中，能夠防止製品從切斷治具的規定位置偏離並飛散。
在被切斷物具有更為大的硬度的情形或是被切斷物具有更為大的脆性的情形，換句話說，被切斷物具有更大的難切削性的情形中，本發明的製造裝置進行下述4個動作。
(1)於沿著第1方向的複數的切斷線中，旋轉刃切削被切斷物的全厚中的一部份厚度，藉此形成切削溝。
(2)於沿著第1方向形成的切削溝中，旋轉刃切斷被切斷物的全厚中的殘餘厚度的部分。
(3)於沿著與第1方向相交的第2方向之複數的切斷線中，旋轉刃切削被切斷物的全厚中的一部份厚度，藉此形成切削溝。
(4)於沿著第2方向形成的切削溝中，旋轉刃切斷被切斷物的全厚中的殘餘厚度的部分。
上述的4個動作適用於被切斷物為多層結構體的情形以及為實質的單層結構體的情形之其中之一。上述的(1)~(4)的動作所進行的順序只要都滿足其次的2個順序即可。第1，於動作(1)之後進行動作(2)。第2，於動作(3)之後進行動作(4)。由藉由旋轉機構30之切斷用台14的旋轉次數(請參照第5A圖~第8圖)最少的考量，動作的順序較佳是動作(1)、動作(2)、動作(3)、動作(4)的順序，或是動作(3)、動作(4)、動作(1)、動作(2)的順序。藉由適切的進行上述4個動作，能夠防止製品的上緣附近的破裂、裂痕等的發生，以及防止製品從切斷治具的規定位置偏離並飛散等的發生。
綜合而言，於被切斷物具有大的難切斷性的情形，本發明的切斷裝置進行下述的動作。於沿著第1方向的複數的切斷線中，旋轉刃藉由N階段的切削以切斷被切斷物(N為N≧1的整數)。於沿著第2方向的複數的切斷線中，旋轉刃藉由M階段的切削以切斷被切斷物(M為M≧2的整數)。在被切斷物的難切削性因切削的方向而異的情形，可以使沿著具有大的難切削性之方向切斷的階段數，大於沿著具有小的難切削性之方向切斷的階段數。
雖然對於本發明的實施型態進行說明，應認為本次所揭示的實施型態的全部內容為例示而不造成任何限制。本發明的範圍如申請專利範圍所示，並意欲包含與所請求的範圍均等的意義以及範圍內的全部的變更。

Claims (14)

  1. 一種製造裝置，使用於將具有沿著第1方向的複數的第1切斷線、沿著與第1方向相交的第2方向的複數的第2切斷線以及藉由前述第1切斷線與前述第2切斷線而個別包圍的複數區域之被切斷物切斷，藉此製造與前述複數區域個別對應的複數製品之際，該製造裝置包括：載置前述被切斷物的台；切斷前述被切斷物的旋轉刃；使前述台與前述旋轉刃以相對的移動速度而相對移動的移動機構；以及至少控制前述旋轉刃的旋轉以及前述移動機構所致的移動之控制部，前述控制部以使前述製造裝置進行下述動作的方式控制前述製造裝置：(1)於前述複數的第1切斷線中，前述旋轉刃藉由第1移動速度切斷前述被切斷物之第1動作；(2)於前述複數的第2切斷線中，前述旋轉刃藉由第2移動速度切削前述被切斷物的全厚中的一部份厚度，以形成切削溝之第2動作；以及(3)於前述切削溝中，前述旋轉刃藉由第3移動速度切斷前述被切斷物的全厚中的殘餘厚度之第3動作；其中：前述第1動作、前述第2動作、前述第3動作，係按照前述第2動作、前述第1動作、前述第3動作的順序進行， 藉由前述第1動作、前述第2動作、前述第3動作使得被切斷物單片化；位於切削溝中殘餘厚度的部分由密封樹脂構成；前述第2移動速度與前述第3移動速度為同方向的速度。
  2. 如申請專利範圍第1項所述的製造裝置，其中前述被切斷物包含基板、以及於前述基板的前述複數區域中所個別設置的功能元件。
  3. 如申請專利範圍第1項所述的製造裝置，其中前述被切斷物包含基板、於前述基板的前述複數區域中所個別設置的功能元件、以及保護前述功能元件的密封樹脂。
  4. 如申請專利範圍第3項所述的製造裝置，其中前述基板為引線框，前述旋轉刃的厚度大於前述引線框所含的連接桿的寬度。
  5. 如申請專利範圍第4項所述的製造裝置，其中前述複數製品為四方扁平無鉛封裝(Quad Flat Non-leaded Package,QFN)。
  6. 如申請專利範圍第1項所述的製造裝置，其中前述第3移動速度與前述第2移動速度相同或遲於前述第2移動速度。
  7. 如申請專利範圍第1項所述的製造裝置，其中：前述被切斷物包含基板；前述第2動作中，沿著前述被切斷物於切斷前的長邊方向，至少將前述被切斷物中的基板切斷；在前述第1動作中，沿著前述被切斷物於切斷前的短邊方向，將前述被切斷物的全厚切斷； 前述第3動作中，沿著前述被切斷物於切斷前的長邊方向，將前述被切斷物的殘餘厚度切斷。
  8. 一種製造方法，將具有沿著第1方向的複數的第1切斷線、沿著與第1方向相交的第2方向的複數的第2切斷線以及藉由前述第1切斷線與前述第2切斷線而個別包圍的複數區域之被切斷物切斷，藉此製造與前述複數區域個別對應的複數製品，包含下述步驟：準備具有載置前述被切斷物的台、切斷前述被切斷物的旋轉刃，使前述台與前述旋轉刃以相對的移動速度而相對移動的移動機構之製造裝置的步驟；於前述複數的第1切斷線中，前述旋轉刃藉由第1移動速度切斷前述被切斷物之第1步驟；於前述複數的第2切斷線中，前述旋轉刃藉由第2移動速度切削被前述切斷物的全厚中的一部份厚度，以形成切削溝之第2步驟；以及於前述切削溝中，前述旋轉刃藉由第3移動速度切斷前述被切斷物的全厚中的殘餘厚度之第3步驟；其中：前述第1步驟、前述第2步驟、前述第3步驟，係按照前述第2步驟、前述第1步驟、前述第3步驟的順序進行，藉由前述第1步驟、前述第2步驟、前述第3步驟使得被切斷物單片化；位於切削溝中殘餘厚度的部分由密封樹脂構成；前述第2移動速度與前述第3移動速度為同方向的速度。
  9. 如申請專利範圍第8項所述的製造方法，其中前述被切斷物包含基板、以及於前述基板的前述複數區域中所個別設置的功能元件。
  10. 如申請專利範圍第8項所述的製造方法，其中前述被切斷物包含基板、於前述基板的前述複數區域中所個別設置的功能元件、以及保護前述功能元件的密封樹脂。
  11. 如申請專利範圍第10項所述的製造方法，其中前述基板為引線框，前述旋轉刃的厚度大於前述引線框所含的連接桿的寬度。
  12. 如申請專利範圍第11項所述的製造方法，其中前述複數製品為四方扁平無鉛封裝(Quad Flat Non-leaded Package,QFN)。
  13. 如申請專利範圍第8項所述的製造方法，其中前述第3移動速度與前述第2移動速度相同或遲於前述第2移動速度。
  14. 如申請專利範圍第8項所述的製造方法，其中：前述被切斷物包含基板；前述第2步驟中，沿著前述被切斷物於切斷前的長邊方向，至少將前述被切斷物中的基板切斷；在前述第1步驟中，沿著前述被切斷物於切斷前的短邊方向，將前述被切斷物的全厚切斷；前述第3步驟中，沿著前述被切斷物於切斷前的長邊方向，將前述被切斷物的殘餘厚度切斷。
TW105104553A 2015-03-04 2016-02-17 製造裝置及製造方法 TWI618193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015042803A JP6525643B2 (ja) 2015-03-04 2015-03-04 製造装置及び製造方法
JP2015-042803 2015-03-04

Publications (2)

Publication Number Publication Date
TW201701409A TW201701409A (zh) 2017-01-01
TWI618193B true TWI618193B (zh) 2018-03-11

Family

ID=56847225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104553A TWI618193B (zh) 2015-03-04 2016-02-17 製造裝置及製造方法

Country Status (5)

Country Link
JP (1) JP6525643B2 (zh)
KR (1) KR101779701B1 (zh)
CN (1) CN105938808B (zh)
MY (1) MY173537A (zh)
TW (1) TWI618193B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP7043346B2 (ja) * 2018-05-18 2022-03-29 株式会社ディスコ 切削装置
JP2020088262A (ja) * 2018-11-29 2020-06-04 株式会社ディスコ パッケージ基板の分割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170501A (ja) * 2008-01-11 2009-07-30 Disco Abrasive Syst Ltd 切削装置
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
TW201422396A (zh) * 2012-12-03 2014-06-16 Towa Corp 電子零件製造裝置及製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592489B2 (ja) * 1988-03-18 1997-03-19 富士通株式会社 ウエハダイシング方法
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP3229035B2 (ja) * 1992-09-25 2001-11-12 ローム株式会社 シリコンウエハーの切断方法
JP3521325B2 (ja) 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP2002343817A (ja) 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP2006222359A (ja) * 2005-02-14 2006-08-24 Hitachi Cable Ltd 発光ダイオードアレイの製造方法
US7694688B2 (en) * 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
US8801307B2 (en) * 2009-09-25 2014-08-12 Nikon Corporation Substrate cartridge, substrate processing apparatus, substrate processing system, control apparatus, and method of manufacturing display element
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
JP5899614B2 (ja) * 2010-11-26 2016-04-06 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP6111168B2 (ja) * 2013-08-23 2017-04-05 株式会社ディスコ パッケージ基板の分割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170501A (ja) * 2008-01-11 2009-07-30 Disco Abrasive Syst Ltd 切削装置
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
TW201422396A (zh) * 2012-12-03 2014-06-16 Towa Corp 電子零件製造裝置及製造方法

Also Published As

Publication number Publication date
MY173537A (en) 2020-02-03
KR20160108170A (ko) 2016-09-19
CN105938808A (zh) 2016-09-14
CN105938808B (zh) 2018-10-26
KR101779701B1 (ko) 2017-10-10
TW201701409A (zh) 2017-01-01
JP2016162973A (ja) 2016-09-05
JP6525643B2 (ja) 2019-06-05

Similar Documents

Publication Publication Date Title
KR101803183B1 (ko) 반도체 장치 및 그 제조 방법
US20070275543A1 (en) Manufacturing method of a semiconductor device
TWI618193B (zh) 製造裝置及製造方法
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
JP2009043767A (ja) 半導体装置及びその製造方法
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
JP2012243840A (ja) 半導体装置およびその製造方法
TW201519402A (zh) 半導體封裝件及其製法與基板暨封裝結構
JP2019046873A (ja) マルチブレード、加工方法
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2011211159A (ja) 半導体装置の製造方法
JP2006245459A (ja) 半導体装置の製造方法
KR20190110439A (ko) 반도체 패키지의 제조 방법
US20070216038A1 (en) Method for producing semiconductor components
JP4489492B2 (ja) 半導体装置の製造方法
JP6896347B2 (ja) 被加工物の加工方法
JP2017183511A (ja) 半導体装置の製造方法
KR20120061089A (ko) 금속접합 세라믹기판
EP3447795A1 (en) Molded wafer level packaging
JP2006128363A (ja) 多数個取り配線基板および電子装置
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP2004119573A (ja) 半導体装置の製造方法およびフィルム貼付装置
JP2006100449A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置