JP2009105362A - 半導体装置とその製造方法および半導体基板 - Google Patents

半導体装置とその製造方法および半導体基板 Download PDF

Info

Publication number
JP2009105362A
JP2009105362A JP2008036748A JP2008036748A JP2009105362A JP 2009105362 A JP2009105362 A JP 2009105362A JP 2008036748 A JP2008036748 A JP 2008036748A JP 2008036748 A JP2008036748 A JP 2008036748A JP 2009105362 A JP2009105362 A JP 2009105362A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
electrode group
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008036748A
Other languages
English (en)
Inventor
Toshitaka Akaboshi
年隆 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008036748A priority Critical patent/JP2009105362A/ja
Priority to US12/137,578 priority patent/US20090091039A1/en
Publication of JP2009105362A publication Critical patent/JP2009105362A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる半導体装置とその製造方法および半導体基板を提供する。
【解決手段】半導体装置を一括成型するために、半導体基板２０１において、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域２０３を有し、複数の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、その区画ライン２０２上の表面側に凹み部２０５を形成する。
【選択図】図６

Description

本発明は、一括成型方式で製造される半導体装置とその製造方法および半導体装置を一括成型するための半導体基板に関するものである。
従来から、一般的に、樹脂封止型の半導体装置では、樹脂製の基板に半導体素子を搭載し、これを成型金型にセットした状態で熱硬化性樹脂により樹脂封止している。また、半導体素子が搭載された面、すなわち、片面のみ樹脂封止したものが用いられる。
また、これらの樹脂封止処理として一括封止方式にて半導体装置を効率よく生産するために、樹脂封止後に半導体基板を所定の区画ラインに沿って分割することにより、同じ生産設備にて所望の半導体装置を得ることができる。
従来の半導体装置（例えば、特許文献１を参照）では、それらの生産性向上を実現するために、複数の半導体素子搭載領域に区画された半導体基板に対し、各々の半導体素子搭載領域内に半導体素子を搭載し、その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、複数の半導体素子搭載領域を区画する区画ラインに沿って、半導体基板を分割する半導体装置の製造方法において、区画ラインに沿ってスリット状の貫通穴を設けることによって、パッケージ剥離等の副作用を抑制している。
特開２０００−１２４１６３号公報
しかしながら、上記のような従来の半導体装置では、半導体基板に貫通穴を設けているため、封止金型にて一括成型する際に、半導体素子搭載領域内だけではなく、封止樹脂が貫通穴を通じて半導体基板裏面側と接触する封止用の下金型に接触する。
また、半導体基板の裏面側が、基板全体の反りや裏面側に形成されている外部電極端子接続用の配線パターンなどによって凸凹ができている場合があり、下金型と半導体基板との間に隙間が生じる可能性がある。
このように隙間が生じた場合には、樹脂封止する際に半導体基板の裏面側に樹脂ばりが発生してしまい、外観上の不具合ならびに、封止金型の汚れを助長してしまったり、場合によっては、歩留りの悪化、工数の増大により生産性の低下を発生してしまい、製品の信頼性の低下やコストアップにつながるという問題点があった。
本発明は、上記従来の問題点を解決するもので、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる半導体装置とその製造方法および半導体基板を提供する。
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、その表面側の周縁部に凹み部が形成されたことを特徴とする。
また、本発明の請求項２に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記封止樹脂の厚みとして前記半導体基板の周縁部の上方がそれ以外の上方より厚くなるように、表面側の周縁部が形成されたことを特徴とする。
また、本発明の請求項３に記載の半導体装置は、表面に第１の電極群を有する第１の層と裏面に第２の電極群を有する第３の層と前記第１の層と前記第３の層の間に位置する第２の層とからなる多層構造の半導体基板に対して、前記第１の層の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の層の面積が前記第２の層の面積より大きくかつ前記第３の層の面積より小さいことを特徴とする。
また、本発明の請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面周辺に沿った方向の前記凹み部の長さが、前記表面周辺の第１の辺側と前記第１の辺と直交する第２の辺側とで異なることを特徴とする。
また、本発明の請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面から厚み方向の前記凹み部の長さが、前記半導体基板における前記凹み部の直下の厚みよりも大きいことを特徴とする。
また、本発明の請求項６に記載の半導体装置は、請求項１に記載の半導体装置であって、前記半導体基板は、その表面上で表面周辺に対して直交方向の前記凹み部の長さが、前記凹み部における前記半導体基板の表面中央部側の端部から前記第１の電極群における前記電気的接続点までの距離よりも長いことを特徴とする。
また、本発明の請求項７に記載の半導体装置の製造方法は、半導体素子を搭載するための複数の半導体素子搭載領域が区画ラインにより区画された半導体基板に対し、各々の半導体素子搭載領域内に前記半導体素子を搭載し、その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、複数の半導体素子搭載領域を前記区画ラインに沿って分割することにより、半導体装置に個片化する半導体装置の製造方法であって、前記樹脂封止をする前に、前記区画ラインに沿って、前記半導体基板の表面側の前記区画ライン上に凹み部を形成することを特徴とする。
また、本発明の請求項８に記載の半導体基板は、半導体装置を一括成型するために、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域を有する半導体基板において、前記複数の半導体素子搭載領域を区画する区画ラインに沿って、そのライン上の前記表面側に凹み部を形成したことを特徴とする。
また、本発明の請求項９に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、前記半導体素子の側端面から前記第１の電極群までの領域表面の面積よりも、前記第１の電極群から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、表面側が形成されたことを特徴とする。
また、本発明の請求項１０に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、前記半導体素子の側端面から前記中央点までの領域表面の面積よりも、前記中央点から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、表面側が形成されたことを特徴とする。
また、本発明の請求項１１に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、前記半導体素子の側端面から前記第１の電極群までの表面距離よりも、前記第１の電極群から前記半導体基板の周縁端までの表面距離の方が長くなるように、表面側が形成されたことを特徴とする。
また、本発明の請求項１２に記載の半導体装置は、表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、複数の外部接続用電極を有する半導体素子が搭載され、前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、前記半導体基板の表面側の全域が封止樹脂により被覆され、前記第２の電極群に複数の外部電極端子が接続された半導体装置において、前記半導体基板は、前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、前記半導体素子の側端面から前記中央点までの表面距離よりも、前記中央点から前記半導体基板の周縁端までの表面距離の方が長くなるように、表面側が形成されたことを特徴とする。
以上のように本発明によれば、封止樹脂の厚みが半導体装置の周縁部の方が中央部付近よりも厚く形成されることにより、封止樹脂によって半導体基板をその周縁部から中央部方向にかしめる作用が働き、結果としてパッケージクラックやパッケージ剥離に対する抵抗力を高めることができる。
そのため、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる。
以下、本発明の実施の形態を示す半導体装置とその製造方法および半導体基板について、図面を参照しながら具体的に説明する。
（半導体装置の構造例１の説明）
まず、はじめに本発明の実施の形態の半導体装置の構造例１を説明する。
図１は本実施の形態の半導体装置の構造例１を示す断面図である。ここで説明する半導体装置は、図１に示すように、半導体基板４として、表面に第１の電極群１が形成されるとともに裏面に第２の電極群３が形成され、さらに表面側の周縁部に凹み部６が形成されている。この半導体基板４に対して、その表面側に複数の外部接続用電極（図示せず）を有する半導体素子５が搭載されている。なお、上記の凹み部６は、たとえば、ルーター加工やレーザー加工などによって形成されている。また、半導体基板４の基材部分は、たとえば樹脂によって構成されている。
そして、半導体素子５の外部接続用電極と半導体基板４の第１の電極群１とが電気的導通のある金属製のワイヤ７例えば金線などで電気的に接続され、半導体素子５が搭載されている半導体基板４の表面側の全域が、半導体素子５とワイヤ７とを全て含めて、封止樹脂８により被覆され、さらに半導体基板４の第２の電極群３に半田ボールなどによる外部電極端子２が接続されている。なお、半導体基板４の周縁部に形成されている凹み部６にも封止樹脂８が充填されている。
上記構成によって、半導体基板４の周縁部に凹み部６を形成しているので、封止樹脂８と半導体基板４との接着面積が広くとれている構造になって密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例２の説明）
次に、本発明の実施の形態の半導体装置の構造例２を説明する。
図２は本実施の形態の半導体装置の構造例２を示す断面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図２に示すように、半導体基板４は、その表面側の周縁部が、封止樹脂８の厚みとして、半導体基板４の周縁部の上方に形成される封止樹脂８の厚みＴ１が、それ以外の上方（半導体装置の中央部付近も含む）の封止樹脂８の厚みＴ２よりも厚くなるように形成されている。
この構成により、構造例１の場合と同様に、半導体基板４を周縁部からかしめる効果が働き、結果としてパッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例３の説明）
次に、本発明の実施の形態の半導体装置の構造例３を説明する。
図３は本実施の形態の半導体装置の構造例３を示す断面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図３に示すように、半導体基板４は、その周縁部に形成された凹み部６の半導体基板４表面から厚み方向の長さ（深さ）Ｄ１が、その直下に形成されている半導体基板４の厚みＤ２よりも大きく（厚く）形成されている。
上記構成によって、半導体基板４の周縁部で封止樹脂８と半導体基板４との密着面積をより広く確保することができ、封止樹脂８と半導体基板４との密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体装置の構造例４の説明）
次に、本発明の実施の形態の半導体装置の構造例４を説明する。
図４は本実施の形態の半導体装置の構造例４を示す平面図である。ここで説明する半導体装置は、全体的な構造としては、図１に示す半導体装置の場合と同様であるが、ここでは、図４に示すように、半導体基板４は、その表面周辺に沿った方向の凹み部６の長さが、その第１の辺１１側の凹み部６の長さＬ１と、第１の辺１１と垂直に交わる第２の辺１２側の凹み部６の長さＬ２とで異なるように、凹み部６が形成されている。
これは、例えば、半導体基板４に搭載される半導体素子５が長方形の形状であった場合、半導体基板４の第１の辺１１と第２の辺１２とで半導体素子５の長さが異なることから、発生するパッケージ剥離力が異なる。
この剥離力の差に応じて、半導体基板４の周縁部に形成する凹み部６の長さを所望の長さに調整することによって、搭載する半導体素子５のサイズに関わらず、所望のパッケージクラックを抑制する構造をとることが容易に可能となる。
また、上記の半導体基板４は、その表面上で、第１の辺１１側においては、表面周辺に対して直交方向の凹み部６の長さ（幅）Ｗ１１が、凹み部６における半導体基板４の表面中央部側の端部から第１の電極群１のワイヤ７との接続点までの距離Ｗ１２よりも長くなり、第２の辺１２側においては、表面周辺に対して直交方向の凹み部６の長さ（幅）Ｗ２１が、凹み部６における半導体基板４の表面中央部側の端部から第１の電極群１のワイヤ７との接続点までの距離Ｗ２２よりも長くなるように、形成されている。
（半導体装置の構造例５の説明）
次に、本発明の実施の形態の半導体装置の構造例５を説明する。
図５は本実施の形態の半導体装置の構造例５を示す断面図である。ここで説明する半導体装置は、図５に示すように、半導体基板１０６は、表面に第１の電極群１０１が形成されている第１の層１０２と裏面に第２の電極群１０３が形成されている第３の層１０４と第１の層１０２と第３の層１０４の間に形成された第２の層１０５とから多層構造で構成され、この多層構造の半導体基板１０６に対して、その第１の層１０２の表面上に半導体素子１０７が搭載されている。この半導体基板１０６の基材部分は、たとえば樹脂によって構成されている。この半導体基板１０６は、第１の層１０２の平面積が、第２の層１０５の平面積より大きく、かつ第３の層１０４の平面積より小さく形成されている。このような多層構造の半導体基板１０６は、一般的にビルドアップ基板と呼ばれているもので構成されており、それぞれの層を積層し半導体基板１０６として形成している。
そして、半導体素子１０７上の外部接続用電極と半導体基板６上の第１の電極群１０１とが、金線などのワイヤ１０８にて電気的に接続されている。半導体素子１０７が搭載されている半導体基板１０６上の全域が、封止樹脂１０９により半導体素子１０７とワイヤ１０８とを含めて被覆されている。半導体基板１０６の裏面側の第２の電極群１０３には半田ボールなどの外部電極端子１１０が接続されている。
半導体基板１０６の周縁部に形成されている凹み部にも封止樹脂１０９が充填されており、多層構造の半導体基板１０６の第１の層１０２と第２の層１０５の段差部にも同じように封止樹脂１０９が充填されている。
上記構成によって、半導体基板１０６の周縁部に凹み部を形成しているので、封止樹脂１０９と半導体基板１０６との接着面積が広くとれている構造になっているので密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高め、半導体装置の信頼性を容易に向上することができる。
（半導体基板および半導体装置の製造方法の説明）
次に、本発明の実施の形態の半導体基板および半導体装置の製造方法を説明する。
図６は本実施の形態の半導体装置の製造方法に用いる半導体基板の構造例を示す平面図である。図７は本実施の形態の半導体装置の製造方法における製造工程別に示したものであり、図６のＡ−Ａ’の断面図である。
半導体装置の製造に際しては、まず、ウェーハ（図示せず）からチップ状に切り出された複数の半導体素子２０４と、これら複数の半導体素子２０４を搭載する半導体基板２０１を用意する。
この半導体基板２０１は、図６に示すように、長尺状の薄い平板構造をなすもので、その基材部分は、たとえば樹脂によって構成されている。この半導体基板２０１は、縦横の区画ライン２０２によって複数の半導体素子搭載領域２０３に区画されており、各々の半導体素子搭載領域２０３にそれぞれ１つの半導体素子２０４が搭載されるようになっている。さらに樹脂封止時には互いに隣接して区画された４つの半導体素子搭載領域２０３を一括に覆う状態で表面側は樹脂封止されるようになっている。
また、半導体基板２０１には、図７（ａ）に示すように、表面に第１の電極群２０６と裏面に外部電極端子２１２が接続される第２の電極群２１１とを有し、各々の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、そのライン上の表面側に凹み部２０５が形成されている。これらの凹み部２０５は、たとえば半導体基板２０１の外形加工時にルーター加工やレーザー加工によって、所望の箇所に形成する。
次に、上述のように形成加工された半導体基板２０１に対して、各々の半導体素子搭載領域２０３の中央部にダイボンド材などを塗布し、その上から、図７（ｂ）に示すように、例えば吸着コレットにて吸着した半導体素子２０４を搭載し、加熱、加圧することにより、半導体基板２０１上の半導体素子搭載領域２０３の中央部にダイボンディングして固定する。
さらに、図７（ｃ）に示すように、半導体基板２０１とその上に搭載された半導体素子２０４とを電気接続するために、半導体素子２０４に形成されている複数の外部接続用電極（図示せず）と半導体基板２０１上に形成されている第１の電極群２０６とを、金線等のワイヤ２０７を介して電気的に接続する。
続いて、図７（ｄ）に示すように、半導体素子搭載済みの半導体基板２０１を成型金型にセットして樹脂封止を行う。この樹脂封止に関しては、成型金型の上型２０８と下型２０９で半導体基板２０１をクランプする。このとき、上型２０８に形成された各キャビティ内には、それぞれ複数の半導体素子２０４が配置される。すなわち、図６の半導体基板構造であれば、４つの半導体素子２０４が１つのキャビティ内に配置される。
このように成型金型で半導体基板２０１をクランプした状態で、それぞれのゲートから封止樹脂２１０を注入、充填することにより、半導体基板２０１の表面の半導体素子搭載面側においては、半導体素子２０４、ワイヤ２０７を含む半導体素子搭載領域２０３が、一括に覆われた状態で樹脂封止される。このとき、半導体基板２０１の区画ライン２０２に沿って形成されている凹み部２０５にも封止樹脂２１０が充填される。
このとき、下型２０９と封止樹脂２１０の間に半導体基板２０１が存在しているので、樹脂ばりが半導体基板２０１の裏面側にまわり込むことなく、半導体装置を安定的に生産することが可能となる。
また、半導体基板２０１と封止樹脂２１０の膨張係数の差で内部に応力が発生するが、それぞれの区画ライン２０２にそって凹み部２０５を形成しているので、この内部応力を分散することができ、製造工程におけるパッケージ剥離を有効に防止することが可能となる。
次に、図７（ｅ）に示すように、半導体基板２０１の裏面側に形成されている第２の電極群２１１に、半田ボール等の外部電極端子２１２を、リフローなどによって溶融固着させる。
その後、図７（ｆ）に示すように、複数の半導体素子搭載領域２０３を区画する区画ライン２０２に沿って、半導体基板２０１と封止樹脂２１０を分割する。この分割加工は、たとえば、樹脂封止済みの半導体基板２０１をダイシング装置にセットし、高速回転するブレード２１３を縦横にかつ区画ライン２０２に沿って移動させることで分割することができる。このようにして半導体基板２０１の分割後に得られた半導体装置は、半導体基板２０１の周縁部に凹み部２０５をもつ構造となる。
上記構成によって、半導体基板２０１の周縁部に凹み部２０５を形成しているので、封止樹脂２１０と半導体基板２０１との接着面積が広くとれている構造になっているので、それらの密着力が向上しており、パッケージクラックやパッケージ剥離に対する抵抗力を高めることができる。
その結果、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができる。
なお、従来技術における問題点を解決するために、半導体装置の構造例として、上記の実施の形態で説明した各構造例の他に、以下のように構成しても良い。
（半導体装置の構造例６の説明）
半導体装置の構造例６として、例えば、図８（ａ）に示すように、第１の電極群１が半導体素子５の側端面から半導体基板４の周縁端までの距離Ａの１／２である中央点Ｐより半導体基板４の中央側の位置Ｋ１にある場合には、半導体基板４は、図８（ｂ）に示すように、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面幅に平行な領域を考えた場合、その領域で、凹み部６の内壁面も含めて、半導体素子５の側端面からＫ１上にある第１の電極群１までの領域表面の面積Ｓ１よりも、Ｋ１上にある第１の電極群１から半導体基板４の周縁端までの領域表面の面積Ｓ２の方が大きくなるように、表面側を形成する。
また、半導体基板４は、図８（ｃ）に示すように、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面に略鉛直な方向を考えた場合、その方向で、凹み部６の内壁面も含めて、半導体素子５の側端面からＫ１上にある第１の電極群１までの表面距離Ｌ１よりも、Ｋ１上にある第１の電極群１から半導体基板４の周縁端までの表面距離Ｌ２の方が長くなるように、表面側を形成する。
（半導体装置の構造例７の説明）
次に、半導体装置の構造例７として、例えば、図９に示すように、第１の電極群１が半導体素子５の側端面から半導体基板４の周縁端までの距離Ａの１／２である中央点Ｐより半導体基板４の周縁側にある場合には、中央点Ｐを図８におけるＫ１と見なして、半導体基板４は、図８（ｂ）の場合と同様に、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面幅に平行な領域を考えた場合、その領域で、凹み部６の内壁面も含めて、半導体素子５の側端面から中央点Ｐ（Ｋ１）までの領域表面の面積Ｓ１よりも、中央点Ｐ（Ｋ１）から半導体基板４の周縁端までの領域表面の面積Ｓ１の方が大きくなるように、表面側を形成する。
また、中央点Ｐを図８におけるＫ１と見なして、半導体基板４は、図８（ｃ）の場合と同様に、半導体素子５の側端面から半導体基板４の周縁端までの半導体基板４の表面側における半導体素子５の側面に略鉛直な方向を考えた場合、その方向で、凹み部６の内壁面も含めて、半導体素子５の側端面から中央点Ｐ（Ｋ１）までの表面距離Ｌ１よりも、中央点Ｐ（Ｋ１）から半導体基板４の周縁端までの表面距離Ｌ２の方が長くなるように、表面側を形成する。
（半導体装置の構造例８の説明）
また、上記の実施の形態で説明した各構造例では、半導体素子５として、ワイヤ７を通じて第１の電極群１と電気接続するワイヤボンディング型を用いた場合を挙げたが、それに限ることはなく、その他の方式で半導体基板４上の第１の電極群１と電気信号の入出力が可能な状態で半導体基板４上に搭載される半導体素子５を用いても同様に実施でき、例えば、以下のように構成する場合が挙げられる。
図１０に示すように、半導体基板４の表面側中央付近に、ワイヤボンディング型の半導体素子の代わりに、フリップチップ型の半導体素子５を搭載する場合が考えられるが、この場合は、半導体素子５に電気接続される第１の電極群１は、半導体基板４の表面側で半導体素子５の搭載領域内に形成され、図９に示す半導体装置の場合と同様に、半導体基板４の表面側を形成する。
さらに、図示しないが、半導体素子５として、半導体基板４に対して、光（例えば、レーザー光など）や無線波（高周波）などの電磁波を使用して、非接触で電気信号の入出力が可能な半導体素子５を用いても、フリップチップ型を用いた場合と同様に実施でき、この場合も、図９に示す半導体装置の場合と同様に、半導体基板４の表面側を形成する。
（半導体装置の構造例９の説明）
また、上記の実施の形態で説明した各構造例では、半導体基板４として、その表面側の周縁部に１つの溝からなる凹み部６を形成した場合を挙げたが、図１１に示すように、例えば２つ（それ以上でも良い）の溝からなる凹み部１１６を形成することが考えられ、この場合には、半導体基板４の周縁部における封止樹脂８との接着力をより向上することができる。
（半導体装置の構造例１０の説明）
また、上記の実施の形態で説明した各構造例では、半導体基板４として、その表面側の周縁部に１つあるいはそれ以上の溝からなる凹み部を形成した場合を挙げたが、例えば、図１２（ａ）に示すように１つのリブからなる凸部１２６や、図１２（ｂ）に示すように２つ（それ以上でも良い）のリブからなる凸部１２７を形成することが考えられ、この場合にも、図１１に示す半導体装置の場合と同様に、半導体基板４の周縁部における封止樹脂８との接着力をより向上することができる。
本発明の半導体装置とその製造方法および半導体基板は、一括成型方式で半導体装置を製造する場合であっても、パッケージクラックやパッケージ剥離を防止して製品の信頼性を向上しつつ、製品の外観不良をなくすとともに製造工程における工数を削減して製品のコストアップを抑えることができるもので、特に一括成型方式によって構成される半導体装置に有用である。
本発明の実施の形態の半導体装置の構造例１を示す断面図 本発明の実施の形態の半導体装置の構造例２を示す断面図 本発明の実施の形態の半導体装置の構造例３を示す断面図 本発明の実施の形態の半導体装置の構造例４を示す平面図 本発明の実施の形態の半導体装置の構造例５を示す断面図 本発明の実施の形態の半導体基板の構造例を示す平面図 本発明の実施の形態の半導体装置の製造方法における製造工程を示す断面図 本発明の実施の形態の半導体装置の構造例６を示す断面図および平面図 本発明の実施の形態の半導体装置の構造例７を示す断面図 本発明の実施の形態の半導体装置の構造例８を示す断面図 本発明の実施の形態の半導体装置の構造例９を示す断面図 本発明の実施の形態の半導体装置の構造例１０を示す断面図
符号の説明
１ 第１の電極群
２ 外部電極端子
３ 第２の電極群
４ 半導体基板
５ 半導体素子
６ 凹み部
７ ワイヤ（電気的導通のある金属製）
８ 封止樹脂
Ｄ１ 凹み部の深さ
Ｄ２ 凹み部直下の半導体基板の厚み
１１ 第１の辺
１２ 第２の辺
１０１ 第１の電極群
１０２ 第１の層
１０３ 第２の電極群
１０４ 第３の層
１０５ 第２の層
１０６ （多層構造の）半導体基板
１０７ 半導体素子
１０８ ワイヤ（電気的導通のある金属製）
１０９ 封止樹脂
１１０ 外部電極端子
２０１ 半導体基板
２０２ 区画ライン
２０３ 素子搭載領域
２０４ 半導体素子
２０５ 凹み部
２０６ 第１の電極群
２０７ ワイヤ（電気的導通のある金属製）
２０８ 成型金型の上型
２０９ 成型金型の下型
２１０ 封止樹脂
２１１ 第２の電極群
２１２ 外部電極端子
２１３ ブレード

Claims (12)

  1. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    その表面側の周縁部に凹み部が形成された
    ことを特徴とする半導体装置。
  2. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記封止樹脂の厚みとして前記半導体基板の周縁部の上方がそれ以外の上方より厚くなるように、表面側の周縁部が形成された
    ことを特徴とする半導体装置。
  3. 表面に第１の電極群を有する第１の層と裏面に第２の電極群を有する第３の層と前記第１の層と前記第３の層の間に位置する第２の層とからなる多層構造の半導体基板に対して、
    前記第１の層の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の表面側の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記第１の層の面積が前記第２の層の面積より大きくかつ前記第３の層の面積より小さい
    ことを特徴とする半導体装置。
  4. 前記半導体基板は、
    その表面周辺に沿った方向の前記凹み部の長さが、前記表面周辺の第１の辺側と前記第１の辺と直交する第２の辺側とで異なる
    ことを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体基板は、
    その表面から厚み方向の前記凹み部の長さが、前記半導体基板における前記凹み部の直下の厚みよりも大きい
    ことを特徴とする請求項１に記載の半導体装置。
  6. 前記半導体基板は、
    その表面上で表面周辺に対して直交方向の前記凹み部の長さが、前記凹み部における前記半導体基板の表面中央部側の端部から前記第１の電極群における前記電気的接続点までの距離よりも長い
    ことを特徴とする請求項１に記載の半導体装置。
  7. 半導体素子を搭載するための複数の半導体素子搭載領域が区画ラインにより区画された半導体基板に対し、
    各々の半導体素子搭載領域内に前記半導体素子を搭載し、
    その半導体素子搭載面側を少なくとも２つ以上の半導体素子搭載領域を一括に覆う状態で樹脂封止した後に、
    複数の半導体素子搭載領域を前記区画ラインに沿って分割することにより、
    半導体装置に個片化する半導体装置の製造方法であって、
    前記樹脂封止をする前に、前記区画ラインに沿って、前記半導体基板の表面側の前記区画ライン上に凹み部を形成する
    ことを特徴とする半導体装置の製造方法。
  8. 半導体装置を一括成型するために、表面に第１の電極群と裏面に外部電極端子が接続される第２の電極群とを有するとともに、複数の半導体素子搭載領域を有する半導体基板において、
    前記複数の半導体素子搭載領域を区画する区画ラインに沿って、そのライン上の前記表面側に凹み部を形成した
    ことを特徴とする半導体基板。
  9. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、
    前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、
    前記半導体素子の側端面から前記第１の電極群までの領域表面の面積よりも、前記第１の電極群から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、
    表面側が形成された
    ことを特徴とする半導体装置。
  10. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、
    前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面幅に平行な領域で、
    前記半導体素子の側端面から前記中央点までの領域表面の面積よりも、前記中央点から前記半導体基板の周縁端までの領域表面の面積の方が大きくなるように、
    表面側が形成された
    ことを特徴とする半導体装置。
  11. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板中央側にある場合、
    前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、
    前記半導体素子の側端面から前記第１の電極群までの表面距離よりも、前記第１の電極群から前記半導体基板の周縁端までの表面距離の方が長くなるように、
    表面側が形成された
    ことを特徴とする半導体装置。
  12. 表面に第１の電極群を有するとともに裏面に第２の電極群を有する半導体基板の表面側に、
    複数の外部接続用電極を有する半導体素子が搭載され、
    前記半導体素子の外部接続用電極と前記第１の電極群とが電気的に接続され、
    前記半導体基板の表面側の全域が封止樹脂により被覆され、
    前記第２の電極群に複数の外部電極端子が接続された半導体装置において、
    前記半導体基板は、
    前記第１の電極群が前記半導体素子の側端面から前記半導体基板の周縁端までの中央点より前記半導体基板周縁側にある場合、
    前記半導体素子の側端面から前記半導体基板の周縁端までの前記半導体基板の表面側における前記半導体素子の側面に略鉛直な方向で、
    前記半導体素子の側端面から前記中央点までの表面距離よりも、前記中央点から前記半導体基板の周縁端までの表面距離の方が長くなるように、
    表面側が形成された
    ことを特徴とする半導体装置。
JP2008036748A 2007-10-03 2008-02-19 半導体装置とその製造方法および半導体基板 Pending JP2009105362A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008036748A JP2009105362A (ja) 2007-10-03 2008-02-19 半導体装置とその製造方法および半導体基板
US12/137,578 US20090091039A1 (en) 2007-10-03 2008-06-12 Semiconductor device, method of manufacturing the same, and semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007259297 2007-10-03
JP2008036748A JP2009105362A (ja) 2007-10-03 2008-02-19 半導体装置とその製造方法および半導体基板

Publications (1)

Publication Number Publication Date
JP2009105362A true JP2009105362A (ja) 2009-05-14

Family

ID=40538211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036748A Pending JP2009105362A (ja) 2007-10-03 2008-02-19 半導体装置とその製造方法および半導体基板

Country Status (2)

Country Link
JP (1) JP2009105362A (ja)
CN (1) CN101404270A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010498A1 (ja) * 2009-07-24 2011-01-27 イビデン株式会社 配線板及びその製造方法
JP2012227337A (ja) * 2011-04-19 2012-11-15 Toyota Motor Corp 半導体装置
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法
CN111952198A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体封装及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103490001A (zh) * 2013-07-01 2014-01-01 宁波康强电子股份有限公司 一种离散型emc封装的led引线框架
CN103456872A (zh) * 2013-08-12 2013-12-18 南京汉德森科技股份有限公司 Led封装胶涂覆方法及其涂覆结构
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
CN105390429A (zh) * 2015-11-05 2016-03-09 南通富士通微电子股份有限公司 封装方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法
CN105225974A (zh) * 2015-11-05 2016-01-06 南通富士通微电子股份有限公司 封装方法
CN105225973A (zh) * 2015-11-05 2016-01-06 南通富士通微电子股份有限公司 封装方法
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005277099A (ja) * 2004-03-24 2005-10-06 Nec Yamaguchi Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124163A (ja) * 1998-10-16 2000-04-28 Sony Corp 半導体装置及びその製造方法
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005277099A (ja) * 2004-03-24 2005-10-06 Nec Yamaguchi Ltd 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010498A1 (ja) * 2009-07-24 2011-01-27 イビデン株式会社 配線板及びその製造方法
JP4684368B2 (ja) * 2009-07-24 2011-05-18 イビデン株式会社 配線板及びその製造方法
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8687380B2 (en) 2009-07-24 2014-04-01 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8934262B2 (en) 2009-07-24 2015-01-13 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012227337A (ja) * 2011-04-19 2012-11-15 Toyota Motor Corp 半導体装置
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法
CN111952198A (zh) * 2020-08-25 2020-11-17 济南南知信息科技有限公司 一种半导体封装及其制备方法
CN111952198B (zh) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 一种半导体封装及其制备方法

Also Published As

Publication number Publication date
CN101404270A (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
JP2009105362A (ja) 半導体装置とその製造方法および半導体基板
US8461689B2 (en) Packaging structure having embedded semiconductor element
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
KR20110015047A (ko) 포일계 반도체 패키지
US20080179711A1 (en) Substrate and semiconductor device using the same
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US20080283985A1 (en) Circuit substrate, molding semiconductor device, tray and inspection socket
TW201340261A (zh) 半導體裝置及其製造方法
US9171741B2 (en) Packaging substrate and fabrication method thereof
US11227848B2 (en) Chip package array, and chip package
CN113990831A (zh) 用于半导体器件的表面贴装封装件
JP2010103348A (ja) 半導体装置及びその製造方法
US9984989B2 (en) Semiconductor substrate and semiconductor package structure
US20170053855A1 (en) Electronic device and method of making same
US20090091039A1 (en) Semiconductor device, method of manufacturing the same, and semiconductor substrate
US10186432B2 (en) Method for manufacturing semiconductor device
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
TWI719006B (zh) 半導體裝置
JP2000124163A (ja) 半導体装置及びその製造方法
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
JP4994148B2 (ja) 半導体装置の製造方法
JP2005277434A (ja) 半導体装置
JP2006196734A (ja) 半導体装置及びその製造方法
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110117

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Effective date: 20111101

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228