CN111952198A - 一种半导体封装及其制备方法 - Google Patents

一种半导体封装及其制备方法 Download PDF

Info

Publication number
CN111952198A
CN111952198A CN202010864871.3A CN202010864871A CN111952198A CN 111952198 A CN111952198 A CN 111952198A CN 202010864871 A CN202010864871 A CN 202010864871A CN 111952198 A CN111952198 A CN 111952198A
Authority
CN
China
Prior art keywords
layer
grooves
forming
depth
temporary substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010864871.3A
Other languages
English (en)
Other versions
CN111952198B (zh
Inventor
秦岭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Qichuang Technology Consulting Co ltd
Original Assignee
Ji Nannan Knows Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Nannan Knows Information Technology Co ltd filed Critical Ji Nannan Knows Information Technology Co ltd
Priority to CN202010864871.3A priority Critical patent/CN111952198B/zh
Publication of CN111952198A publication Critical patent/CN111952198A/zh
Application granted granted Critical
Publication of CN111952198B publication Critical patent/CN111952198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种半导体封装及其制备方法，该方法包括：在第一临时衬底上形成一刻蚀停止层、第一导电层、第一钝化层、第二导电层、第二钝化层以及第一导电凸块；在第二临时衬底上设置多个半导体芯片，在半导体芯片的非有源面的每条边上均形成多个间隔设置第一凹槽；将第三临时衬底粘附至半导体芯片的非有源面，并在其有源面的焊垫上形成第二导电凸块；将半导体芯片接合至所述第二导电层上，接着形成环形凹槽以围绕相应的半导体芯片，接着形成第一模塑层并嵌入到所述环形凹槽中，接着切割以形成第一封装构件；在线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，将所述第一封装构件接合至所述线路基板；在所述线路基板上形成第二模塑层。

Description

一种半导体封装及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体封装及其制备方法。
背景技术
随着半导体技术的不断的发展，半导体晶粒变得越来越小，然而，需要将更多的功能整合至半导体晶粒中，而相应的半导体晶粒的封装也越来越引起人们的关注。在现有的半导体封装中，通常是在载板上形成金属布线层，进而在所述金属布线层上设置半导体芯片，进而形成模塑化合物层以封装所述半导体芯片以及所述金属布线层的上表面，现有半导体封装在稳定性方面有待改进。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种半导体封装及其制备方法。
为实现上述目的，本发明提出的一种半导体封装的制备方法，包括以下步骤：
(1)提供一第一临时衬底，在所述第一临时衬底上形成一刻蚀停止层，接着在所述刻蚀停止层上形成一第一导电层，接着在所刻蚀停止层和所述第一导电层上形成第一钝化层，去除部分所述第一钝化层以暴露部分的所述第一导电层，接着在所述第一导电层和所述第一钝化层上形成第二导电层，使得所述第二导电层与所述第一导电层电连接，接着在所述第一钝化层和所述第二导电层上形成形成第二钝化层，去除部分所述第二钝化层以暴露部分的所述第二导电层，接着在所述第二导电层上形成多个第一导电凸块。
(2)提供第二临时衬底，在所述第二临时衬底上设置多个半导体芯片，每个所述半导体芯片具有有源面以及与所述有源面相对的非有源面，所述半导体芯片的所述有源面面向所述第二临时衬底，在所述非有源面的每条边上均形成多个间隔设置第一凹槽，其中，位于每条边的中间区域的第一凹槽的深度最浅，而位于每条边的两端部的第一凹槽的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大。
(3)提供第三临时衬底，将所述第三临时衬底粘附至所述多个半导体芯片的所述非有源面，接合去除所述第二临时衬底，接着在每个所述半导体芯片的所述有源面的焊垫上形成第二导电凸块。
(4)接着将多个所述半导体芯片接合至所述第二导电层上，使得每个所述半导体芯片上的所述第二导电凸块连接至相应的所述第一导电凸块上，接着在所述刻蚀停止层、所述第一钝化层以及所述第二钝化层中形成多个环形凹槽，在俯视图中每个所述环形凹槽围绕相应的所述半导体芯片，每个所述环形凹槽均暴露所述临时衬底的上表面。
(5)接着在所述第一临时衬底上形成第一模塑层，其部分所述第一模塑层嵌入到每个所述环形凹槽中，接着去除所述第一临时衬底，沿着每个所述环形凹槽实施切割工艺，以形成多个分离的第一封装构件。
(6)提供一线路基板，在所述线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，其中，位于每条边的中间区域的第二凹槽的深度最深，而位于每条边的两端部的第二凹槽的深度浅，且从所述中间区域到所述端部的第二凹槽的深度逐渐减小，接着将多个所述第一封装构件接合至所述线路基板。
(7)接着在所述线路基板上形成第二模塑层，所述第二模塑层覆盖所述第一封装构件以及所述线路基板，使得部分的所述第二模塑层嵌入到所述第二凹槽中。
作为优选，在所述步骤(1)中，所述刻蚀停止层为氮化硅或碳化硅，所述第一导电层和所述第二导电层的材料是铜、铝、银、镍、钛、钯、金、铬、锡、钨中的一种或多种，所述第一钝化层和所述第二钝化层的材料是氮化硅、氧化硅、氮氧化硅、氧化铝、碳化硅、聚酰亚胺、PBO、BCB、PMMA、聚乙烯醇中的一种或多种。
作为优选，在所述步骤(2)中，在所述第二临时衬底上设置一可剥离粘结层，进而将所述半导体芯片粘结在所述可剥离粘结层上，所述位于每条边的中间区域的第一凹槽的深度与所述半导体芯片的厚度的比值为0.2-0.3，所述位于每条边的两端部的第一凹槽的深度与所述半导体芯片的厚度的比值为0.5-0.6。
作为优选，在所述步骤(4)中，所述第二导电凸块通过焊料与所述第一导电凸块连接，所述环形凹槽通过激光烧蚀工艺形成，在水平方向上所述半导体芯片与所述环形凹槽之间具有一间隙，所述间隙的宽度为300-800微米。
作为优选，在所述步骤(4)中，形成所述环形凹槽之前，在所述半导体芯片与所述第二钝化层之间的空间中填入一保护层。
作为优选，在所述步骤(6)中，位于所述线路基板的每条边的中间区域的第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5，位于所述线路基板的每条边的两端部的第二凹槽的深度与所述线路基板的厚度的比值为0.1-0.2。
作为优选，在所述步骤(7)中，所述第二模塑层覆盖所述线路基板的四周侧壁。
本发明还提出一种半导体封装，其采用上述方法制备形成的。
本发明与现有技术相比具有下列优点：
本发明的半导体封装的制备过程中，通过在半导体芯片的非有源面的每条边上均形成多个间隔设置第一凹槽，其中，位于每条边的中间区域的第一凹槽的深度最浅，而位于每条边的两端部的第一凹槽的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大，进而使得第一模塑层嵌入到所述第一凹槽中，一方面可以提到第一模塑层的密封形成，且通过设置多个深度不同的第一凹槽按一定的规律排列，可以在确保第一凹槽的存在不影响半导体芯片的正常工作的情况下，进一步提高第一模塑层的密封性能。同时先形成围绕相应的所述半导体芯片的多个环形凹槽，然后再形成第一模塑层，使得部分所述第一模塑层嵌入到每个所述环形凹槽中，进而可以确保在后续切割工艺中第一模塑层不与第二钝化层发生剥离。通过在线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，其中，位于每条边的中间区域的第二凹槽的深度最深，而位于每条边的两端部的第二凹槽的深度浅，且从所述中间区域到所述端部的第二凹槽的深度逐渐减小，然后在所述线路基板上形成第二模塑层，使得部分的所述第二模塑层嵌入到所述第二凹槽中，一方面可以提高第二模塑层与线路基板的接合强度，而上述第二凹槽的结构以及排列方式的设置可以避免线路基板发生翘曲。
附图说明
图1-图7为本发明实施例中半导体封装的各制备过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种半导体封装及其制备方法。
本发明提出的一种半导体封装的制备方法，包括以下步骤：
如图1所示，接着进行步骤(1)，提供一第一临时衬底11，在所述第一临时衬底11上形成一刻蚀停止层12，接着在所述刻蚀停止层12上形成一第一导电层13，接着在所刻蚀停止层12和所述第一导电层13上形成第一钝化层14，去除部分所述第一钝化层14以暴露部分的所述第一导电层13，接着在所述第一导电层13和所述第一钝化层14上形成第二导电层15，使得所述第二导电层15与所述第一导电层13电连接，接着在所述第一钝化层14和所述第二导电层15上形成形成第二钝化层16，去除部分所述第二钝化层16以暴露部分的所述第二导电层15，接着在所述第二导电层15上形成多个第一导电凸块17。
在具体的实施例中，在所述步骤(1)中，所述刻蚀停止层12为氮化硅或碳化硅，所述第一导电层13和所述第二导电层15的材料是铜、铝、银、镍、钛、钯、金、铬、锡、钨中的一种或多种，所述第一钝化层14和所述第二钝化层16的材料是氮化硅、氧化硅、氮氧化硅、氧化铝、碳化硅、聚酰亚胺、PBO、BCB、PMMA、聚乙烯醇中的一种或多种。
在具体的实施例中，所述第一临时衬底11可以为半导体基底、玻璃基板、陶瓷基板、聚合物基板、其他合适的基板或前述的组合。所述第一临时衬底11在后续工艺步骤期间提供机械性和结构性支撑，例如之后将详细描述的一些工艺步骤。之后，可移除第一临时衬底11。
在具体的实施例中，在形成所述刻蚀停止层12之前，沉积一粘着层于所述第一临时衬底11上方。具体的，粘着层可以由感光性的粘结层形成，进而通过光照射可轻易地与所述第一临时衬底11分离。例如，将紫外光或激光照射至所述第一临时衬底11，以分离所述第一临时衬底11。在其他实施例中，粘着层可以为光热转换涂层，即粘着层为感热性的且当暴露于热量时可轻易地与所述第一临时衬底11分离。
在具体的实施例中，所述第一导电层13和所述第二导电层15通过磁控溅射、热蒸镀、化学气相沉积、电镀或化学镀工艺形成。所述第一导电层13和所述第二导电层15的材料是铜或铜合金，在具体的实施例中，可以先形成一籽晶层。在一些实施例中，籽晶层可包含钛合金、铜、铜合金、其他合适的籽晶材料或前述的组合。此钛合金或铜合金可包含银、铬、镍、锡、金、钨、其他合适的材料或前述的组合。在一些实施例中，籽晶层通过使用物理气相沉积工艺、化学气相沉积工艺、其他可应用的工艺或前述的组合沉积。
在具体的实施例中，所述第一钝化层14和所述第二钝化层16的材料是氮化硅、氧化硅、氮氧化硅、氧化铝、碳化硅、聚酰亚胺、PBO、BCB、PMMA、聚乙烯醇中的一种或多种，具体的，可使用多个沉积工艺、涂布工艺及/或蚀刻工艺来形成具有开口的所述第一钝化层14和所述第二钝化层16。例如，可使用化学气相沉积工艺或旋涂工艺来沉积所述第一钝化层14和所述第二钝化层16，之后，可使用光刻工艺来形成开口。
在具体的实施例中，所述第一导电凸块17可以为铜柱或铜合金柱，进而通过电镀工艺形成，例如，可以在所述第一临时衬底11上设置光刻胶掩膜，进而通过图案化工艺形成多个开口，进而在所述开口中沉积金属铜，以形成第一导电凸块17。
如图2所示，接着进行步骤(2)，提供第二临时衬底21，在所述第二临时衬底21上设置多个半导体芯片22，每个所述半导体芯片22具有有源面以及与所述有源面相对的非有源面，所述半导体芯片22的所述有源面面向所述第二临时衬底，在所述非有源面的每条边上均形成多个间隔设置第一凹槽23，其中，位于每条边的中间区域的第一凹槽23的深度最浅，而位于每条边的两端部的第一凹槽23的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大。
在具体的实施例中，在所述步骤(2)中，在所述第二临时衬底21上设置一可剥离粘结层211，进而将所述半导体芯片22粘结在所述可剥离粘结层211上，所述位于每条边的中间区域的第一凹槽23的深度与所述半导体芯片22的厚度的比值为0.2-0.3，所述位于每条边的两端部的第一凹槽23的深度与所述半导体芯片22的厚度的比值为0.5-0.6。
在具体的实施例中，所述第二临时衬底21可以为半导体基底、玻璃基板、陶瓷基板、聚合物基板、其他合适的基板或前述的组合。所述第二临时衬底21在后续工艺步骤期间提供机械性和结构性支撑，例如之后将详细描述的一些工艺步骤。之后，可移除第二临时衬底21。
在具体的实施例中，所述可剥离粘结层211可以由感光性的粘结层形成，进而通过光照射可轻易地与所述第二临时衬底21分离。例如，将紫外光或激光照射至所述第二临时衬底21，以分离所述第二临时衬底21。在其他实施例中，所述可剥离粘结层211可以为光热转换涂层，即所述可剥离粘结层211为感热性的且当暴露于热量时可轻易地与所述第二临时衬底21分离。
在具体的实施例中，通过湿法刻蚀或干法刻蚀工艺形成所述第一凹槽，更优选的，所述位于每条边的中间区域的第一凹槽23的深度与所述半导体芯片23的厚度的比值为0.25，所述位于每条边的两端部的第一凹槽23的深度与所述半导体芯片22的厚度的比值为0.55。
如图3所示，接着进行步骤(3)，提供第三临时衬底31，将所述第三临时衬底31粘附至所述多个半导体芯片22的所述非有源面，接合去除所述第二临时衬底21，接着在每个所述半导体芯片22的所述有源面的焊垫上形成第二导电凸块32。
在具体的实施例中，所述第二导电凸块32可以为铜柱或铜合金柱，进而通过电镀工艺形成，例如，可以在所述半导体芯片22上设置光刻胶掩膜，进而通过图案化工艺形成多个开口，进而在所述开口中沉积金属铜，以形成所述第二导电凸块32。
如图4所示，接着进行步骤(4)，接着将多个所述半导体芯片22接合至所述第二导电层15上，使得每个所述半导体芯片22上的所述第二导电凸块32连接至相应的所述第一导电凸块17上，接着去除所述第三临时衬底31，接着在所述刻蚀停止层12、所述第一钝化层14以及所述第二钝化层16中形成多个环形凹槽4，在俯视图中每个所述环形凹槽4围绕相应的所述半导体芯片22，每个所述环形凹槽4均暴露所述第一临时衬底11的上表面。
在具体的实施例中，在所述步骤(4)中，所述第二导电凸块32通过焊料与所述第一导电凸块17连接，所述环形凹槽4通过激光烧蚀工艺形成，在水平方向上所述半导体芯片22与所述环形凹槽4之间具有一间隙，所述间隙的宽度为300-800微米。
在具体的实施例中，在所述步骤(4)中，形成所述环形凹槽4之前，在所述半导体芯片22与所述第二钝化层16之间的空间中填入一保护层5。
在具体的实施例中，所述第二导电凸块32与所述第一导电凸块17之间通过钎料进行电连接。在水平方向上所述半导体芯片22与所述环形凹槽4之间具有一间隙，所述间隙的宽度为300-800微米，更优选的，所述间隙的宽度为400微米、500微米、600微米或700微米。所述保护层5的材料为聚酰亚胺、聚苯并恶唑、苯并环丁烯、硅氧树脂、丙烯酸酯、硅氧烷中的一种，以在形成环形凹槽4的过程中保护半导体芯片22的稳定性。
如图5所示，接着进行步骤(5)，接着在所述第一临时衬底11上形成第一模塑层6，其部分所述第一模塑层6嵌入到每个所述环形凹槽4中，接着去除所述第一临时衬底11，沿着每个所述环形凹槽4实施切割工艺，以形成多个分离的第一封装构件。
在具体的实施例中，所述第一模塑层6的材料为环氧树脂，其中，由于多个深度不同的第一凹槽按一定的规律排列在所述半导体芯片22的非有源面，可以在确保第一凹槽22的存在不影响半导体芯片的正常工作的情况下，有效提高了第一模塑层6与所述半导体芯片22的密封性能，且在水平方向上所述半导体芯片22与所述环形凹槽4之间的间隙的宽度为300-800微米，而在后续的切割工艺中，可以有效防止第一模塑层6的剥离。
如图6所示，接着进行步骤(6)，提供一线路基板7，在所述线路基板7的上表面的每条边上均形成多个间隔设置第二凹槽71，其中，位于每条边的中间区域的第二凹槽71的深度最深，而位于每条边的两端部的第二凹槽71的深度浅，且从所述中间区域到所述端部的第二凹槽71的深度逐渐减小，接着将多个所述第一封装构件接合至所述线路基板7。
在具体的实施例中，在所述步骤(6)中，位于所述线路基板7的每条边的中间区域的第二凹槽71的深度与所述线路基板7的厚度的比值为0.3-0.5，位于所述线路基板7的每条边的两端部的第二凹槽71的深度与所述线路基板7的厚度的比值为0.1-0.2。
在具体的实施例中，通过湿法刻蚀或干法刻蚀工艺形成所述第二凹槽71，更优选的，位于所述线路基板7的每条边的中间区域的第二凹槽71的深度与所述线路基板7的厚度的比值为0.4，位于所述线路基板7的每条边的两端部的第二凹槽71的深度与所述线路基板7的厚度的比值为0.15。
如图7所示，接着进行步骤(7)，接着在所述线路基板7上形成第二模塑层8，所述第二模塑层8覆盖所述第一封装构件以及所述线路基板7，使得部分的所述第二模塑层8嵌入到所述第二凹槽71中，所述第二模塑层8覆盖所述线路基板7的四周侧壁。
在具体的实施例中，所述第二模塑层8的材料为环氧树脂。通过第二凹槽71的设置，可以有效提高第二模塑层的密封性能。
如图7所示，本发明还提出一种半导体封装，其采用上述方法制备形成的。
本发明公开的实施例提供一种半导体封装的制备方法，包括以下步骤：(1)提供一第一临时衬底，在所述第一临时衬底上形成一刻蚀停止层，接着在所述刻蚀停止层上形成一第一导电层，接着在所刻蚀停止层和所述第一导电层上形成第一钝化层，去除部分所述第一钝化层以暴露部分的所述第一导电层，接着在所述第一导电层和所述第一钝化层上形成第二导电层，使得所述第二导电层与所述第一导电层电连接，接着在所述第一钝化层和所述第二导电层上形成形成第二钝化层，去除部分所述第二钝化层以暴露部分的所述第二导电层，接着在所述第二导电层上形成多个第一导电凸块；(2)提供第二临时衬底，在所述第二临时衬底上设置多个半导体芯片，每个所述半导体芯片具有有源面以及与所述有源面相对的非有源面，所述半导体芯片的所述有源面面向所述第二临时衬底，在所述非有源面的每条边上均形成多个间隔设置第一凹槽，其中，位于每条边的中间区域的第一凹槽的深度最浅，而位于每条边的两端部的第一凹槽的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大；(3)提供第三临时衬底，将所述第三临时衬底粘附至所述多个半导体芯片的所述非有源面，接合去除所述第二临时衬底，接着在每个所述半导体芯片的所述有源面的焊垫上形成第二导电凸块；(4)接着将多个所述半导体芯片接合至所述第二导电层上，使得每个所述半导体芯片上的所述第二导电凸块连接至相应的所述第一导电凸块上，接着在所述刻蚀停止层、所述第一钝化层以及所述第二钝化层中形成多个环形凹槽，在俯视图中每个所述环形凹槽围绕相应的所述半导体芯片，每个所述环形凹槽均暴露所述临时衬底的上表面；(5)接着在所述第一临时衬底上形成第一模塑层，其部分所述第一模塑层嵌入到每个所述环形凹槽中，接着去除所述第一临时衬底，沿着每个所述环形凹槽实施切割工艺，以形成多个分离的第一封装构件；(6)提供一线路基板，在所述线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，其中，位于每条边的中间区域的第二凹槽的深度最深，而位于每条边的两端部的第二凹槽的深度浅，且从所述中间区域到所述端部的第二凹槽的深度逐渐减小，接着将多个所述第一封装构件接合至所述线路基板；(7)接着在所述线路基板上形成第二模塑层，所述第二模塑层覆盖所述第一封装构件以及所述线路基板，使得部分的所述第二模塑层嵌入到所述第二凹槽中。
在一些其他实施例中，上述方法还包含：，在所述步骤(1)中，所述刻蚀停止层为氮化硅或碳化硅，所述第一导电层和所述第二导电层的材料是铜、铝、银、镍、钛、钯、金、铬、锡、钨中的一种或多种，所述第一钝化层和所述第二钝化层的材料是氮化硅、氧化硅、氮氧化硅、氧化铝、碳化硅、聚酰亚胺、PBO、BCB、PMMA、聚乙烯醇中的一种或多种。
在一些其他实施例中，上述方法还包含：在所述步骤(2)中，在所述第二临时衬底上设置一可剥离粘结层，进而将所述半导体芯片粘结在所述可剥离粘结层上，所述位于每条边的中间区域的第一凹槽的深度与所述半导体芯片的厚度的比值为0.2-0.3，所述位于每条边的两端部的第一凹槽的深度与所述半导体芯片的厚度的比值为0.5-0.6。
在一些其他实施例中，上述方法还包含：在所述步骤(4)中，所述第二导电凸块通过焊料与所述第一导电凸块连接，所述环形凹槽通过激光烧蚀工艺形成，在水平方向上所述半导体芯片与所述环形凹槽之间具有一间隙，所述间隙的宽度为300-800微米。
在一些其他实施例中，上述方法还包含：在所述步骤(4)中，形成所述环形凹槽之前，在所述半导体芯片与所述第二钝化层之间的空间中填入一保护层。
在一些其他实施例中，上述方法还包含：在所述步骤(6)中，位于所述线路基板的每条边的中间区域的第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5，位于所述线路基板的每条边的两端部的第二凹槽的深度与所述线路基板的厚度的比值为0.1-0.2。
在一些其他实施例中，上述方法还包含：在所述步骤(7)中，所述第二模塑层覆盖所述线路基板的四周侧壁。
在一些其他实施例中，本发明还提出一种半导体封装，其采用上述方法制备形成的。
如上所述，本发明的一种半导体封装及其制备方法具有如下有益效果：本发明的半导体封装的制备过程中，通过在半导体芯片的非有源面的每条边上均形成多个间隔设置第一凹槽，其中，位于每条边的中间区域的第一凹槽的深度最浅，而位于每条边的两端部的第一凹槽的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大，进而使得第一模塑层嵌入到所述第一凹槽中，一方面可以提到第一模塑层的密封形成，且通过设置多个深度不同的第一凹槽按一定的规律排列，可以在确保第一凹槽的存在不影响半导体芯片的正常工作的情况下，进一步提高第一模塑层的密封性能。同时先形成围绕相应的所述半导体芯片的多个环形凹槽，然后再形成第一模塑层，使得部分所述第一模塑层嵌入到每个所述环形凹槽中，进而可以确保在后续切割工艺中第一模塑层不与第二钝化层发生剥离。通过在线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，其中，位于每条边的中间区域的第二凹槽的深度最深，而位于每条边的两端部的第二凹槽的深度浅，且从所述中间区域到所述端部的第二凹槽的深度逐渐减小，然后在所述线路基板上形成第二模塑层，使得部分的所述第二模塑层嵌入到所述第二凹槽中，一方面可以提高第二模塑层与线路基板的接合强度，而上述第二凹槽的结构以及排列方式的设置可以避免线路基板发生翘曲。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种半导体封装的制备方法，其特征在于：包括以下步骤：
(1)提供一第一临时衬底，在所述第一临时衬底上形成一刻蚀停止层，接着在所述刻蚀停止层上形成一第一导电层，接着在所刻蚀停止层和所述第一导电层上形成第一钝化层，去除部分所述第一钝化层以暴露部分的所述第一导电层，接着在所述第一导电层和所述第一钝化层上形成第二导电层，使得所述第二导电层与所述第一导电层电连接，接着在所述第一钝化层和所述第二导电层上形成形成第二钝化层，去除部分所述第二钝化层以暴露部分的所述第二导电层，接着在所述第二导电层上形成多个第一导电凸块；
(2)提供第二临时衬底，在所述第二临时衬底上设置多个半导体芯片，每个所述半导体芯片具有有源面以及与所述有源面相对的非有源面，所述半导体芯片的所述有源面面向所述第二临时衬底，在所述非有源面的每条边上均形成多个间隔设置第一凹槽，其中，位于每条边的中间区域的第一凹槽的深度最浅，而位于每条边的两端部的第一凹槽的深度最深，且从所述中间区域到所述端部的第一凹槽的深度逐渐增大；
(3)提供第三临时衬底，将所述第三临时衬底粘附至所述多个半导体芯片的所述非有源面，接合去除所述第二临时衬底，接着在每个所述半导体芯片的所述有源面的焊垫上形成第二导电凸块；
(4)接着将多个所述半导体芯片接合至所述第二导电层上，使得每个所述半导体芯片上的所述第二导电凸块连接至相应的所述第一导电凸块上，接着在所述刻蚀停止层、所述第一钝化层以及所述第二钝化层中形成多个环形凹槽，在俯视图中每个所述环形凹槽围绕相应的所述半导体芯片，每个所述环形凹槽均暴露所述第一临时衬底的上表面；
(5)接着在所述第一临时衬底上形成第一模塑层，其部分所述第一模塑层嵌入到每个所述环形凹槽中，接着去除所述第一临时衬底，沿着每个所述环形凹槽实施切割工艺，以形成多个分离的第一封装构件；
(6)提供一线路基板，在所述线路基板的上表面的每条边上均形成多个间隔设置第二凹槽，其中，位于每条边的中间区域的第二凹槽的深度最深，而位于每条边的两端部的第二凹槽的深度浅，且从所述中间区域到所述端部的第二凹槽的深度逐渐减小，接着将多个所述第一封装构件接合至所述线路基板；
(7)接着在所述线路基板上形成第二模塑层，所述第二模塑层覆盖所述第一封装构件以及所述线路基板，使得部分的所述第二模塑层嵌入到所述第二凹槽中。
2.根据权利要求1所述的制备方法，其特征在于：在所述步骤(1中，所述刻蚀停止层为氮化硅或碳化硅，所述第一导电层和所述第二导电层的材料是铜、铝、银、镍、钛、钯、金、铬、锡、钨中的一种或多种，所述第一钝化层和所述第二钝化层的材料是氮化硅、氧化硅、氮氧化硅、氧化铝、碳化硅、聚酰亚胺、PBO、BCB、PMMA、聚乙烯醇中的一种或多种。
3.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(2)中，在所述第二临时衬底上设置一可剥离粘结层，进而将所述半导体芯片粘结在所述可剥离粘结层上，所述位于每条边的中间区域的第一凹槽的深度与所述半导体芯片的厚度的比值为0.2-0.3，所述位于每条边的两端部的第一凹槽的深度与所述半导体芯片的厚度的比值为0.5-0.6。
4.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(4)中，所述第二导电凸块通过焊料与所述第一导电凸块连接，所述环形凹槽通过激光烧蚀工艺形成，在水平方向上所述半导体芯片与所述环形凹槽之间具有一间隙，所述间隙的宽度为300-800微米。
5.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(4)中，形成所述环形凹槽之前，在所述半导体芯片与所述第二钝化层之间的空间中填入一保护层。
6.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(6)中，位于所述线路基板的每条边的中间区域的第二凹槽的深度与所述线路基板的厚度的比值为0.3-0.5，位于所述线路基板的每条边的两端部的第二凹槽的深度与所述线路基板的厚度的比值为0.1-0.2。
7.根据权利要求1所述的半导体封装的制备方法，其特征在于：在所述步骤(7)中，所述第二模塑层覆盖所述线路基板的四周侧壁。
8.一种半导体封装，其特征在于，采用权利要求1-7任一项所述的方法制备形成的。
CN202010864871.3A 2020-08-25 2020-08-25 一种半导体封装及其制备方法 Active CN111952198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010864871.3A CN111952198B (zh) 2020-08-25 2020-08-25 一种半导体封装及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010864871.3A CN111952198B (zh) 2020-08-25 2020-08-25 一种半导体封装及其制备方法

Publications (2)

Publication Number Publication Date
CN111952198A true CN111952198A (zh) 2020-11-17
CN111952198B CN111952198B (zh) 2022-09-13

Family

ID=73366346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010864871.3A Active CN111952198B (zh) 2020-08-25 2020-08-25 一种半导体封装及其制备方法

Country Status (1)

Country Link
CN (1) CN111952198B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802761A (zh) * 2021-01-07 2021-05-14 山东傲天环保科技有限公司 一种集成电路封装结构和方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224147A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体装置
US6094354A (en) * 1996-12-03 2000-07-25 Nec Corporation Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
CN101552249A (zh) * 2008-04-01 2009-10-07 力成科技股份有限公司 外接球点具有可移动增益变化的半导体封装构造
US20120139109A1 (en) * 2010-12-06 2012-06-07 Samsung Electronics Co., Ltd Printed circuit board for semiconductor package configured to improve solder joint reliability and semiconductor package having the same
CN105430901A (zh) * 2014-09-11 2016-03-23 迪睿合株式会社 电子部件及其连接方法、连接体及其制造方法、缓冲材料
JP2016213422A (ja) * 2015-05-13 2016-12-15 株式会社伸光製作所 プリント配線板及びその製造方法
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
CN107195594A (zh) * 2016-03-14 2017-09-22 美光科技公司 具有侧壁保护重布层中介层的半导体封装及其制造方法
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法
CN107785339A (zh) * 2017-10-13 2018-03-09 中芯长电半导体（江阴）有限公司 3d芯片封装结构及其制备方法
US20180130749A1 (en) * 2016-11-10 2018-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构
JP2018166155A (ja) * 2017-03-28 2018-10-25 凸版印刷株式会社 Ｆｃｂｇａ基板およびその製造方法
US20190385926A1 (en) * 2017-03-23 2019-12-19 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
CN111081554A (zh) * 2019-12-31 2020-04-28 淄博职业学院 一种嵌入式封装结构及其制造方法
CN111106068A (zh) * 2019-12-31 2020-05-05 淄博职业学院 一种双芯片结构及其制造方法
US20200194350A1 (en) * 2018-06-20 2020-06-18 Texas Instruments Incorporated Semiconductor device package with grooved substrate
CN111554586A (zh) * 2020-06-12 2020-08-18 厦门通富微电子有限公司 一种芯片封装体的制备方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224147A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体装置
US6094354A (en) * 1996-12-03 2000-07-25 Nec Corporation Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
JP2008177461A (ja) * 2007-01-22 2008-07-31 Denso Corp 電子装置およびその製造方法
JP2009105362A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置とその製造方法および半導体基板
CN101552249A (zh) * 2008-04-01 2009-10-07 力成科技股份有限公司 外接球点具有可移动增益变化的半导体封装构造
US20120139109A1 (en) * 2010-12-06 2012-06-07 Samsung Electronics Co., Ltd Printed circuit board for semiconductor package configured to improve solder joint reliability and semiconductor package having the same
CN105430901A (zh) * 2014-09-11 2016-03-23 迪睿合株式会社 电子部件及其连接方法、连接体及其制造方法、缓冲材料
JP2016213422A (ja) * 2015-05-13 2016-12-15 株式会社伸光製作所 プリント配線板及びその製造方法
CN107195594A (zh) * 2016-03-14 2017-09-22 美光科技公司 具有侧壁保护重布层中介层的半导体封装及其制造方法
US20180130749A1 (en) * 2016-11-10 2018-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
US20190385926A1 (en) * 2017-03-23 2019-12-19 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
JP2018166155A (ja) * 2017-03-28 2018-10-25 凸版印刷株式会社 Ｆｃｂｇａ基板およびその製造方法
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法
CN108597998A (zh) * 2017-09-30 2018-09-28 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构
CN107785339A (zh) * 2017-10-13 2018-03-09 中芯长电半导体（江阴）有限公司 3d芯片封装结构及其制备方法
US20200194350A1 (en) * 2018-06-20 2020-06-18 Texas Instruments Incorporated Semiconductor device package with grooved substrate
CN111081554A (zh) * 2019-12-31 2020-04-28 淄博职业学院 一种嵌入式封装结构及其制造方法
CN111106068A (zh) * 2019-12-31 2020-05-05 淄博职业学院 一种双芯片结构及其制造方法
CN111554586A (zh) * 2020-06-12 2020-08-18 厦门通富微电子有限公司 一种芯片封装体的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802761A (zh) * 2021-01-07 2021-05-14 山东傲天环保科技有限公司 一种集成电路封装结构和方法
CN112802761B (zh) * 2021-01-07 2022-07-08 深圳市慧邦电子科技有限公司 一种集成电路封装结构和方法

Also Published As

Publication number Publication date
CN111952198B (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
TWI629759B (zh) 晶片封裝體及其製造方法
US9934998B2 (en) Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
US8803326B2 (en) Chip package
TWI512930B (zh) 晶片封裝體及其形成方法
TWI443790B (zh) 電子元件封裝體及其製作方法
US9337097B2 (en) Chip package and method for forming the same
US20050104179A1 (en) Methods and apparatus for packaging integrated circuit devices
EP1777742A2 (en) Semiconductor chip with through via and method of manufacturing the semiconductor chip
TW201739032A (zh) 封裝結構
US20130307147A1 (en) Chip package and method for forming the same
TW201119005A (en) Chip package and fabrication method thereof
KR20170037480A (ko) 반도체 장치 및 제조 방법
US20130224910A1 (en) Method for chip package
TW200539465A (en) Chip heat sink device and method
EP2040294B1 (en) Method of manufacturing a semiconductor device
CN111952198B (zh) 一种半导体封装及其制备方法
JP4232044B2 (ja) 半導体装置の製造方法
CN109003946B (zh) 封装结构及其制造方法
CN110379776B (zh) 封装结构及其制造方法
JP2007095894A (ja) 半導体装置及びその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111952197B (zh) 一种半导体装置及其封装方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
CN111316430A (zh) 用于半导体封装的结构和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220831

Address after: Room 305, Building 15, Jiaxing Smart Industry Innovation Park, No. 36, Changsheng South Road, Economic and Technological Development Zone, Jiaxing City, Zhejiang Province, 314000

Applicant after: Jiaxing Qichuang Technology Consulting Co.,Ltd.

Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province

Applicant before: Ji Nannan knows Information technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant