JP4851214B2 - パッケージ基板の分割方法 - Google Patents

パッケージ基板の分割方法 Download PDF

Info

Publication number
JP4851214B2
JP4851214B2 JP2006083737A JP2006083737A JP4851214B2 JP 4851214 B2 JP4851214 B2 JP 4851214B2 JP 2006083737 A JP2006083737 A JP 2006083737A JP 2006083737 A JP2006083737 A JP 2006083737A JP 4851214 B2 JP4851214 B2 JP 4851214B2
Authority
JP
Japan
Prior art keywords
cutting
cutting blade
package substrate
dividing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006083737A
Other languages
English (en)
Other versions
JP2007258590A (ja
Inventor
高志 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2006083737A priority Critical patent/JP4851214B2/ja
Priority to US11/723,639 priority patent/US7344960B2/en
Publication of JP2007258590A publication Critical patent/JP2007258590A/ja
Application granted granted Critical
Publication of JP4851214B2 publication Critical patent/JP4851214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、デバイス側に突出して電極が形成された分割予定ラインによって複数のデバイスが区画され形成されたパッケージ基板を、切削ブレードによって切削し個々のパッケージデバイスに分割するとともに電極を各パッケージデバイス毎に分極するパッケージ基板の分割方法に関するものである。
従来から、ＩＣ，ＬＳＩ等のデバイスが形成されたパッケージ基板は、ダイシング装置などの分割装置によって個々のパッケージデバイスに分割され、携帯電話、パソコン等の電子機器に利用される。
ここで、デバイスは、例えばＱＦＮ（Quad Flat Non-leaded Package）と称される技術によってパッケージングされる。ＱＦＮと称されるこの技術は、デバイスが配設される領域を区画する分割予定ラインに沿って複数の電極が形成された厚みが１５０μｍ程度の金属枠体と、分割予定ラインによって区画された領域に配設された複数のデバイスと、複数のデバイスが配設された側に樹脂が充填されて形成された厚みが５００μｍ程度の樹脂層と、でデバイスをパッケージングするというものである。
このようなＱＦＮによって構成されたパッケージ基板は、パッケージの樹脂充填工程後のダイシング工程で切削ブレードによって分割予定ラインを切削することにより個々のデバイス毎に分割される（例えば、特許文献１参照）。
特開２００３−１２４４２１号公報（図１） 特開２００５−３９０８８号公報
しかしながら、ダイシング装置の切削手段に装着された切削ブレードを分割予定ラインに位置づけて分割予定ラインを切削して個々のパッケージデバイス毎に分割すると、柔らかくて延性を有する電極の切断部にバリが発生して隣接する電極同士が短絡するという問題がある。また、電極の切削端部が盛り上がりデバイスの品質が低下するという問題がある。
ここで、切削ブレードによる分割予定ラインの切削速度を低下させてゆっくり切削すれば、切断部におけるバリの発生を抑制し得るものの、バリの発生をなくすことはできない。また、切削速度を低下させる分、パッケージデバイスの生産性が低下してしまう。
また、切削ブレードで切削した後に、切削ブレードよりも軟質で同等以上の幅を有するバリ除去用の切削ブレード等により切削部分をなぞることによりバリを除去するようにした対応策もある（例えば、特許文献２参照）。しかしながら、特許文献２のものは、一旦発生したバリを除去するためのバリ除去工程を備えるもので、バリ除去を完全に行うためには、バリ除去工程を極力丁寧に行う必要があり、パッケージデバイスの生産性が低下してしまう。
本発明は、上記に鑑みてなされたものであって、分割予定ラインの切削による分割時にバリの発生を極力抑えてパッケージデバイスの生産性を向上させることができるパッケージ基板の分割方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係るパッケージ基板の分割方法は、デバイス側に突出して電極が形成された分割予定ラインによって複数のデバイスが区画され形成されたパッケージ基板を保持し、送り機構によって移動可能な移動基台に支持された回転可能なチャックテーブルと、前記パッケージ基板を支持するダイシングフレームと、前記ダイシングフレームを支持するフレームクランプと、前記分割予定ラインを規制する間隔で切刃が２枚配されて前記パッケージ基板に規制溝形成を行う第一の切削ブレードと、前記第一の切削ブレードの切刃の幅より大きい幅で構成された第二の切削ブレードとを有する切削装置を用い、前記パッケージ基板を前記第一の切削ブレードおよび前記第二の切削ブレードによって切削し個々のパッケージデバイスに分割するとともに前記電極を各パッケージデバイス毎に分極するパッケージ基板の分割方法であって、前記分割予定ラインを規制する第一の側部と第二の側部とに前記第一の切削ブレードを位置づけて切削し、前記分割予定ラインに２条の規制溝を形成して前記電極と前記分割予定ラインとを分断する規制溝形成工程と、前記規制溝形成工程後に前記２条の規制溝の外側より幅が狭く該２条の規制溝の内側より幅の広い前記第二の切削ブレードを該２条の規制溝の中央部に位置づけて前記分割予定ラインを切削して個々のパッケージデバイスに分割する分割工程と、を含むことを特徴とする。
本発明に係るパッケージ基板の分割方法によれば、比較的薄い第一の切削ブレードによって２条の規制溝を形成して分割予定ラインと電極とを分断した後、分断した２条の規制溝の外側より狭く内側より広い第二の切削ブレードでパッケージ基板を切削して分割するようにしたので、電極部分の切削端面は比較的薄い第一の切削ブレードによる切削端面として形成されるため切削速度を速くしてもバリが生じにくいとともに電極の盛り上がりも減少させることができ、よって、パッケージデバイスの生産性および品質を向上させることができるという効果を奏する。また、比較的薄い第一の切削ブレードによる切削は、分割予定ラインと電極との分断に留まるため、該第一の切削ブレードの消耗を抑制することができるという効果を奏する。
以下、本発明を実施するための最良の形態であるパッケージ基板の分割方法について図面を参照して説明する。本実施の形態は、ＱＦＮによるパッケージ基板の分割方法への適用例を示す。
まず、ＱＦＮによるパッケージ基板の作製方法および個々のパッケージデバイスへの分割方法の概要について説明する。図１は、パッケージ基板のベースとなる金属枠体１０の一部を示す平面図である。金属枠体１０は、例えば３ｍｍ×５ｍｍ程度の大きさのパッケージデバイスを１０×３０個分程度を同時に形成し得る大きさの矩形シート状のものであり、例えば銅などの導電性が良好で厚さ１５０μｍ程度の金属板をエッチング加工またはプレス加工することにより所定形状にパターン形成されている。
金属枠体１０は、個々のデバイスが配設される領域を区画するよう升目状に形成されたストリート１１部分によるフレーム構造を有している。また、金属枠体１０は、各ストリート１１部分によって区画される開口部の中央部に、半導体チップ等のデバイスを搭載するための矩形状のダイパッド１２と、対応するストリート１１部分の四隅から対角線上に延在してダイパッド１２を支持する４本のサポートバー１３とを有する。また、金属枠体１０は、各ストリート１１部分からダイパッド１２側に向けて櫛歯状に突出させた複数本ずつの電極１４を有する。ここで、隣り合う２つのダイパッド１２に対応する各電極１４はストリート１１部分を介して電気的に接続された状態で一体に形成されている。また、ストリート１１部分は、パッケージデバイスの製造工程において最終的にパッケージ基板をパッケージデバイス毎に分割するための分割予定ラインＣＬとして設定されている。すなわち、ストリート１１の全幅が分割予定ラインＣＬとなるものであり、分割予定ラインＣＬは、ストリート１１の第一の側部Ｅ１と第二の側部Ｅ２とによりライン幅が規制される。なお、サポートバー１３部分は、最終的にパッケージデバイスの外面に露出しないように金属枠体１０において他の部分よりも薄くなるようにエッチングされて形成されている。
図２は、図１中のＡ−Ａ線断面部分で示すＱＦＮによるパッケージ基板の作製方法および個々のデバイスへの分割方法の工程図である。まず、図２（ａ）に示すように、図１に示したような金属枠体１０の裏面には樹脂充填のためのＱＦＮ用アセンブリテープ２１を接着しておく。次いで、図２（ｂ）に示すように、金属枠体１０の各ダイパッド１２上にエポキシ系樹脂等の接着剤を塗布し、半導体チップ等の個々のデバイス２２の裏面側をダイパッド１２上に接着する。さらに、各デバイス２２の各電極と金属枠体１０における対応する各電極１４の内部電極部とをボンディングワイヤ２３によって電気的に接続する。
次に、図２（ｃ）に示すように、一括モールディング方式により、金属枠体１０のデバイス２２が配設されている側の全面を充填樹脂２４で厚さ５００μｍ程度に被覆する。そして、ＱＦＮ用アセンブリテープ２１を金属枠体１０から剥離して除去することにより、各デバイス２２が金属枠体１０による金属層と充填樹脂２４による樹脂層２５とによりパッケージングされたパッケージ基板２６が完成する。さらに、充填樹脂２４の表面側に支持テープ２７を接着した後、図２（ｄ）に示すように、パッケージ基板２６を裏返して分割予定ラインＣＬ部分で切断することにより、デバイス２２毎のパッケージデバイス３０が完成するように分割する。この切断工程において、ストリート１１部分が第一の側部Ｅ１〜第二の側部Ｅ２の全幅に渡って除去されることで、電極１４が各パッケージデバイス３０毎に分極され、電気的に独立した状態となる。この後、支持テープ２７上から個々のパッケージデバイス３０を取り出す。
図３は、分割された一つのパッケージデバイス３０の外観構造を示す斜視図である。パッケージデバイス３０は、例えば３ｍｍ×５ｍｍ程度の大きさである。図３に示すように、外部接続端子となる各電極１４の外部電極部分が充填樹脂２４と同一面上に露出する。また、サポートバー１３部分の表面は充填樹脂２４により被覆されており、外部に露出しない。
ここで、本実施の形態は、図２（ｄ）に示したようなパッケージ基板２６をパッケージデバイス３０に分割する分割方法に特徴を有する。図４は、本実施の形態の分割方法を示す説明図である。まず、図４（ａ）に示すように、分割予定ラインＣＬのライン幅Ｗを規制する第一の側部（エッジ）Ｅ１と第二の側部（エッジ）Ｅ２とのそれぞれの内側位置に切削幅ｔ１が比較的薄い第一の切削ブレード４０を位置づけて充填樹脂２４に達する程の深さにストリート１１を切削し、分割予定ラインＣＬの両側に溝幅Ｗ１＝ｔ１の細い２条の規制溝４１ａ，４１ｂを形成して電極１４と分割予定ラインＣＬとを分断する（規制溝形成工程）。ここで、切削ブレード４０は、例えばダイアモンド砥粒をＮｉメッキした電鋳ブレードである。
このような２条の規制溝４１ａ，４１ｂの形成に際しては、切刃が１枚の第一の切削ブレードによって規制溝４１ａ，４１ｂを順次形成するようにしてもよいが、例えば、図４（ａ）中に示すように、スペーサ４２により分割予定ラインＣＬのライン幅Ｗを規制する間隔Ｗｉを持って切刃４０ａ，４０ｂが２枚配設された第一の切削ブレード４０を用いることにより、２条の規制溝４１ａ，４１ｂを同時に形成するようにしてもよい。
２条の規制溝４１ａ，４１ｂを形成した後、図４（ｂ）に示すように、２条の規制溝４１ａ，４１ｂの外側間の幅Ｗｏ（＝Ｗ）より幅が狭く２条の規制溝４１ａ，４１ｂの内側間の幅Ｗｉ（＝Ｗ−２Ｗ１）より幅の広い比較的厚い幅ｔ２を有する第二の切削ブレード４３を２条の規制溝４１ａ，４１ｂの中央部に位置づけて分割予定ラインＣＬ（ストリート１１）を充填樹脂２４とともに支持テープ２７に達するまで切断することにより、パッケージ基板２６を個々のデバイス２２毎に分割し、パッケージデバイス３０を完成する（分割工程）。ここで、切削ブレード４３は、例えばダイアモンド砥粒をＮｉメッキした電鋳ブレードである。
ここで、寸法関係の一例について説明する。標準的な例として、例えば分割予定ラインＣＬ（ストリート１１）のライン幅Ｗが３００μｍの場合、第一の切削ブレード４０の幅ｔ１は３０μｍ、第二の切削ブレード４３の幅ｔ２は２７０μｍ〜２８０μｍとされる。ライン幅Ｗは、仕様により、１００μｍ〜５００μｍ程度の広がり、すなわちＷ＝３００μｍ±２００μｍであるので、第一の切削ブレード４０の幅ｔ１もその仕様に対応してｔ１＝３０μｍ±１０μｍ程度、第二の切削ブレード４３の幅ｔ２もその仕様に対応してｔ２＝２７０〜２８０μｍ±２００μｍ程度のものを用いるようにすればよい。或いは、第一の切削ブレード４０の幅ｔ１は固定とし、第二の切削ブレード４３の幅ｔ２のみを変更するようにしてもよい。要は、Ｗｏ＞ｔ２＞Ｗｉを満たす範囲内で、第一の切削ブレード４０の幅ｔ１が、第二の切削ブレード４３の幅ｔ２より細ければよい。
上述したように本実施の形態によれば、比較的薄い切削ブレードによって銅などの金属を切削した場合にはバリが発生しにくいという実験結果に基づき、比較的薄い第一の切削ブレード４０によって２条の細い規制溝４１ａ，４１ｂを形成して分割予定ラインＣＬと電極１４とを分断した後、分断した２条の規制溝４１ａ，４１ｂの外側より狭く内側より広い第二の切削ブレード４３でパッケージ基板２６を切削して分割するようにしたので、電極１４部分の切削端面は、比較的厚い第二の切削ブレード４３による切削端面としては形成されず、比較的薄い第一の切削ブレード４０による切削端面として形成されるため、切削速度を速くしてもバリが生じにくいとともに電極１４の盛り上がりも減少し、よって、パッケージデバイス３０の生産性および品質が向上する。
ここで、比較的薄い第一の切削ブレード４０の切削によればバリが発生しにくいことから、第二の切削ブレード４３を用いずに第一の切削ブレード４０によってパッケージ基板２６をフルカットすることも考えられる。しかしながら、第一の切削ブレード４０は薄い分、切削動作に伴う消耗が激しいことから、本実施の形態のように、第一の切削ブレード４０による切削を、分割予定ラインＣＬと電極１４との分断に留め、最終的な分割用の切削は比較的厚くて消耗の少ない第二の切削ブレード４３で行わせることにより、第一の切削ブレード４０の消耗を抑制することができる。
また、分割予定ラインＣＬ（ストリート１１）のライン幅Ｗをｔ１程度に細くすれば、比較的薄くてバリの発生しにくい第一のブレード４０を用いて１本の溝を切削するだけでパッケージ基板２６をフルカットすることも可能となる。しかしながら、上述の第一のブレード４０の消耗の問題に加えて、元々パッケージ基板２６の分割予定ラインＣＬ（ストリート１１）等の既存のパターン仕様は、比較的厚めの切削ブレード幅等に対応させて設計されているため、分割予定ラインＣＬ（ストリート１１）のライン幅Ｗをｔ１程度に細くすることは大幅な仕様変更を要することとなる。この点、本実施の形態によれば、パッケージ基板２６の既存のパターン仕様に対応可能な分割方法となる。
ところで、図４（ａ）（ｂ）に示したような規制溝形成工程と分割工程とは、それぞれ別個の装置を用いて別個に行うようにしてもよいが、図５に示すような切削装置を用いて一括して行うようにしてもよい。図５は、分割処理用の切削装置の構成例を示す概略斜視図である。切削装置５０は、パッケージ基板２６を保持するチャックテーブル５１と、パッケージ基板２６を支持したダイシングフレームＦを支持するフレームクランプ５１ａと、チャックテーブル５１に保持されたパッケージ基板２６に作用して規制溝形成を行う第一の切削手段６０と、切削を行う第二の切削手段７０とを有する。チャックテーブル５１は、図示しない駆動源に連結されて回転可能である。また、チャックテーブル５１を支持する移動基台５２は、ボールネジ、ナット、パルスモータ等による送り機構によってＸ軸方向に移動可能に設けられている。
図６は、第一の切削手段６０の構成例を示す分解斜視図であり、図７は、第二の切削手段７０の構成例を示す分解斜視図である。第一の切削手段６０は、図６に示すように、スペーサ４２（図４参照）で所定間隔隔てた２枚の切刃４０ａ，４０ｂを有する第一の切削ブレード４０と、第一の切削ブレード４０を支持するマウント６１と、マウント６１に連結されるスピンドル６２と、スピンドル６２を回転可能に支持するハウジング６３と、第一の切削ブレード４０をマウント６１に固定する挟持フランジ６４とを備える。第二の切削手段７０は、図７に示すように、第二の切削ブレード４３と、第二の切削ブレード４３を支持するマウント７１と、マウント７１に連結されるスピンドル７２と、スピンドル７２を回転可能に支持するハウジング７３と、第二の切削ブレード４３をマウント７１に固定する挟持フランジ７４とを備える。
また、第一の切削手段６０の−Ｘ軸方向隣りには、パッケージ基板２６のストリート１１（分割予定ラインＣＬ）を検出するための図示しないアライメント部を備えている。アライメント部は、パッケージ基板２６の表面を撮像する可視光線用や赤外線用のカメラ５３を有し、このカメラ５３によって取得した画像を基に、あらかじめ記憶されているキーパターンとのパターンマッチングなどの処理を行うことで、規制溝形成や切断を行うべきストリート１１部分を検出し、分割予定ラインＣＬの第一の側部Ｅ１、第二の側部Ｅ２の内側位置への第一のブレード４０の位置づけや、規制溝４１ａ，４１ｂ間の中央部への第二の切削ブレード４３の位置づけに供する。
第一の切削手段６０および第二の切削手段７０は、ボールネジ、ナット、パルスモータ等による図示しない切り込み送り機構によってＺ軸方向に昇降移動可能に設けられ、また、ボールネジ、ナット、パルスモータ等による図示しない割り出し送り機構によってＹ軸方向に移動可能に設けられている。
また、切削装置５０は、カセット部５４、搬出入手段５５、搬送手段５６、洗浄手段５７および搬送手段５８を備える。カセット部５４は、パッケージ基板２６が貼付けられたダイシングフレームＦを複数枚収納するものである。搬出入手段５５は、カセット部５４に収納されたダイシングフレームＦを搬送手段５６が搬送可能な載置領域に搬出するとともに、パッケージ基板２６が処理済みのダイシングフレームＦをカセット部５４に搬入するものである。搬送手段５６は、搬出入手段５５によって載置領域に搬出されたダイシングフレームＦをチャックテーブル５１上に搬送するものである。また、洗浄手段５７は、パッケージ基板２６が第一の切削手段６０および第二の切削手段７０による処理済みのダイシングフレームＦを洗浄するものである。搬送手段５８は、パッケージ基板２６が第一の切削手段６０および第二の切削手段７０による処理済みのダイシングフレームＦをチャックテーブル５１上から洗浄手段５７へ搬送するものである。
パッケージ基板２６は、金属枠体１０側を上にしてチャックテーブル５１上に載置されて保持される。そして、チャックテーブル５１が＋Ｘ軸方向に移動することで、パッケージ基板２６がカメラ５３の直下に位置づけられ、カメラ５３によって撮像される。その撮像画像を基にアライメント部によってストリート１１の第一の側部Ｅ１、第二の側部Ｅ２が検出され、第一の側部Ｅ１、第二の側部Ｅ２の内側位置と第一の切削ブレード４０の切刃４０ａ，４０ｂとのＹ軸方向の位置合わせが行われる。さらに、チャックテーブル５１を＋Ｘ軸方向に移動させるとともに、切り込み送り部によって第一の切削ブレード４０を所定位置まで下降させ、検出されたストリート１１の第一の側部Ｅ１、第二の側部Ｅ２の内側位置に対して切刃４０ａ，４０ｂを切り込ませることにより、分割予定ラインＣＬの両側に沿ってストリート１１部分を切削し、２条の規制溝４１ａ，４１ｂを同時に形成する。
そして、割り出し送り部によって第一の切削ブレード４０をストリート１１の間隔ずつ割り出し送りさせながら順次同様の規制溝形成を行う。同一方向のストリート１１の両側に全て２条の規制溝４１ａ，４１ｂを形成した後は、チャックテーブル５１を９０度回転させて縦横を入れ替えて同様の規制溝形成を行うことによって、パッケージ基板２６の表面上の全てのストリート１１の両側に２条の規制溝４１ａ，４１ｂが形成される。
その後、第二の切削ブレード４３による切断を行うために、チャックテーブル５１を＋Ｘ軸方向に移動させるとともに、切削ブレード４３を高速回転させながら切り込み送り部によって所定位置まで下降させ、位置づけられた２条の規制溝４１ａ，４１ｂの中央部に向けて切削ブレード４３を切り込ませることにより、分割予定ラインＣＬに沿って２条の規制溝４１ａ，４１ｂ間を切断する。
そして、割り出し送り部によって切削ブレード４３をストリート１１の間隔ずつ割り出し送りさせながら順次同様の切断を行う。同一方向のストリート１１を全て切断した後は、チャックテーブル５１を９０度回転させて縦横を入れ替えて同様の切断を行うことによって、パッケージ基板２６の全てのストリート１１が切断により除去され、デバイス２２毎にパッケージデバイス３０が分割形成される。パッケージデバイス３０に分割された後のパッケージ基板２６は、チャックテーブル５１から搬送手段５８によって洗浄手段５７に搬送され、洗浄手段５７による洗浄を受けた後、搬送手段５６によってカセット部５４に搬入される。
なお、本実施の形態では、第一の切削ブレード４０による２条の規制溝４１ａ，４１ｂの形成が全て終了してから切削ブレード４３による切断を行うようにしたが、１本のストリート１１に対して２条の規制溝４１ａ，４１ｂが形成される毎に、切削ブレード４３による切断を続けて行うように、規制溝形成と切断とをストリート１１単位で交互に行うようにしてもよい。
なお、本実施の形態では、ＱＦＮによるパッケージ基板２６の分割方法への適用例を示したが、このような適用例に限らず、例えばチップＬＥＤのパッケージ基板等のその他のパッケージ基板の分割方法にも適用可能である。
パッケージ基板のベースとなる金属枠体の一部を示す平面図である。 図１中のＡ−Ａ線断面部分で示すＱＦＮによるパッケージ基板の作製方法および個々のデバイスへの分割方法の工程図である。 分割された一つのパッケージデバイスの外観構造を示す斜視図である。 本実施の形態の分割方法を工程順に示す説明図である。 切削装置の構成例を示す概略斜視図である。 第一の切削手段の構成例を示す分解斜視図である。 第二の切削手段の構成例を示す分解斜視図である。
符号の説明
１４ 電極
２２ デバイス
２６ パッケージ基板
３０ パッケージデバイス
４０ 第一の切削ブレード
４０ａ，４０ｂ 切刃
４１ａ，４１ｂ 規制溝
４３ 第二の切削ブレード
ＣＬ 分割予定ライン
Ｅ１ 第一の側部
Ｅ２ 第二の側部

Claims (1)

  1. デバイス側に突出して電極が形成された分割予定ラインによって複数のデバイスが区画され形成されたパッケージ基板を保持し、送り機構によって移動可能な移動基台に支持された回転可能なチャックテーブルと、前記パッケージ基板を支持するダイシングフレームと、前記ダイシングフレームを支持するフレームクランプと、前記分割予定ラインを規制する間隔で切刃が２枚配されて前記パッケージ基板に規制溝形成を行う第一の切削ブレードと、前記第一の切削ブレードの切刃の幅より大きい幅で構成された第二の切削ブレードとを有する切削装置を用い、前記パッケージ基板を前記第一の切削ブレードおよび前記第二の切削ブレードによって切削し個々のパッケージデバイスに分割するとともに前記電極を各パッケージデバイス毎に分極するパッケージ基板の分割方法であって、
    前記分割予定ラインを規制する第一の側部と第二の側部とに前記第一の切削ブレードを位置づけて切削し、前記分割予定ラインに２条の規制溝を形成して前記電極と前記分割予定ラインとを分断する規制溝形成工程と、
    前記規制溝形成工程後に、前記２条の規制溝の外側より幅が狭く該２条の規制溝の内側より幅の広い前記第二の切削ブレードを該２条の規制溝の中央部に位置づけて前記分割予定ラインを切削して個々のパッケージデバイスに分割する分割工程と、を含む
    ことを特徴とするパッケージ基板の分割方法。
JP2006083737A 2006-03-24 2006-03-24 パッケージ基板の分割方法 Active JP4851214B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006083737A JP4851214B2 (ja) 2006-03-24 2006-03-24 パッケージ基板の分割方法
US11/723,639 US7344960B2 (en) 2006-03-24 2007-03-21 Separation method for cutting semiconductor package assemblage for separation into semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083737A JP4851214B2 (ja) 2006-03-24 2006-03-24 パッケージ基板の分割方法

Publications (2)

Publication Number Publication Date
JP2007258590A JP2007258590A (ja) 2007-10-04
JP4851214B2 true JP4851214B2 (ja) 2012-01-11

Family

ID=38534021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083737A Active JP4851214B2 (ja) 2006-03-24 2006-03-24 パッケージ基板の分割方法

Country Status (2)

Country Link
US (1) US7344960B2 (ja)
JP (1) JP4851214B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258383A (ja) * 2007-04-04 2008-10-23 Spansion Llc 半導体装置及びその製造方法
JP5610673B2 (ja) * 2008-04-15 2014-10-22 新日本無線株式会社 リードフレームの設計方法
JP2012109327A (ja) * 2010-11-16 2012-06-07 Disco Abrasive Syst Ltd 分割方法
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP5960532B2 (ja) * 2012-07-25 2016-08-02 株式会社ディスコ パッケージ基板の加工方法
CN109152214B (zh) 2017-06-19 2023-02-24 松下知识产权经营株式会社 布线基板及其制造方法
JP6999450B2 (ja) 2018-03-02 2022-01-18 株式会社ディスコ ブレードカバー
JP7391465B2 (ja) * 2019-03-26 2023-12-05 株式会社ディスコ パッケージチップの製造方法
JP2020194894A (ja) * 2019-05-28 2020-12-03 株式会社ディスコ デバイスチップの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296254A (ja) * 1990-02-06 1991-12-26 Dainippon Printing Co Ltd リードフレーム
US6413150B1 (en) * 1999-05-27 2002-07-02 Texas Instruments Incorporated Dual dicing saw blade assembly and process for separating devices arrayed a substrate
JP2002118080A (ja) * 2000-10-06 2002-04-19 Disco Abrasive Syst Ltd 半導体プレートの分割方法および切削ブレード
JP2002261193A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 半導体装置の製造方法
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US6841414B1 (en) * 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
JP2004023007A (ja) * 2002-06-20 2004-01-22 Sony Corp 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。
JP2004228166A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
GB0303285D0 (en) * 2003-02-13 2003-03-19 Atlantic Technology Uk Ltd Electronic component packaging
JP2005039088A (ja) 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007258590A (ja) 2007-10-04
US20070224781A1 (en) 2007-09-27
US7344960B2 (en) 2008-03-18

Similar Documents

Publication Publication Date Title
JP4851214B2 (ja) パッケージ基板の分割方法
JP4879012B2 (ja) 切削ブレードの先端形状検査方法
JP4751634B2 (ja) 半導体装置の製造方法
US6609965B2 (en) Cutting blade
US20160086853A1 (en) Wafer processing method
JP2011060985A (ja) 電子部品の製造方法
JP6576135B2 (ja) 切削ブレードの先端形状成形方法
JP5709593B2 (ja) 加工装置
US11587831B2 (en) Method for machining workpiece
JP2018060912A (ja) 加工方法
KR101779701B1 (ko) 제조 장치 및 제조 방법
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP6448302B2 (ja) パッケージ基板の研削方法
JP2017168763A (ja) ダイシング装置及びダイシング方法
JP2012227485A (ja) パッケージ基板の加工方法
JP5005605B2 (ja) パッケージ基板の切削方法
JP2018060882A (ja) パッケージ基板の加工方法
JP2020194894A (ja) デバイスチップの製造方法
JP2007005366A (ja) 半導体装置の製造方法
JP2007227726A (ja) 集合基板加工方法
JP2019021703A (ja) 板状の被加工物の切断方法
JP2013222835A (ja) パッケージ基板の分割方法及び分割装置
TWI841795B (zh) 被加工物之加工方法
JP2018152453A (ja) 被加工物の加工方法
JP2009071083A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Ref document number: 4851214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250