JP5610673B2 - リードフレームの設計方法 - Google Patents

リードフレームの設計方法 Download PDF

Info

Publication number
JP5610673B2
JP5610673B2 JP2008105344A JP2008105344A JP5610673B2 JP 5610673 B2 JP5610673 B2 JP 5610673B2 JP 2008105344 A JP2008105344 A JP 2008105344A JP 2008105344 A JP2008105344 A JP 2008105344A JP 5610673 B2 JP5610673 B2 JP 5610673B2
Authority
JP
Japan
Prior art keywords
tie bar
width
lead frame
length
dicing blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008105344A
Other languages
English (en)
Other versions
JP2009259927A (ja
Inventor
知晃 平
知晃 平
緒方 敏洋
敏洋 緒方
寺崎 浩則
浩則 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008105344A priority Critical patent/JP5610673B2/ja
Publication of JP2009259927A publication Critical patent/JP2009259927A/ja
Application granted granted Critical
Publication of JP5610673B2 publication Critical patent/JP5610673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップを多数隣接配置可能なMAP型に好適なリードフレームの設計方法に関するものである。
表面実装タイプの半導体デバイスとして、実装面積の縮小化を図る高密度実装の要求から、ガルフウイングタイプに対し、SONやQFNと呼ばれるリードレスタイプが使用されている。このリードレスタイプには、半導体チップを複数個隣接配置可能なリードフレームを用い、個々の半導体チップごとにモールド成型するシングルモールド型と、複数個の半導体チップを同時に一括してモールド成形するMAP型とがある。MAP型は、隣接する半導体チップ間の距離を最短化することが可能であり、半導体デバイスに占める基板単価を最も安価にする方法として特に注目されている。
このMAP型用のリードフレーム10Bは、図5に示すように、厚みtが0.08〜0.30mm程度の薄板銅板をエッチングすることによって、タイバー11をマトリクス状に形成し、このタイバー11に対して、半導体チップを搭載するダイパッド12とリード13を連結して形成される。14はダイパッド12のコーナーをタイバー11の端部に対して支持する吊りバーである。このMAP型の半導体デバイスは、以下のような工程により製造される。
図5に示したようにデザインしたリードフレーム10Bを準備した後、耐熱性のポリイミドテープ(図示せず)を、そのリードフレーム10Bの半導体チップ実装面と反対面に予め貼り付ける。貼り付けられたテープはバックテープと呼ばれる。この後、複数の半導体チップをエポキシ接着材等を用いてそれぞれのダイパッド12に載せた後、熱硬化により接着させる(ダイボンド工程)。半導体チップのダイボンドが終了すると、半導体チップ上のボンディングパッドとリードフレームのリード13とを金属細線を用いて超音波併用熱圧着法により電気的に接続する(ワイヤボンド工程)。
このワイヤボンド工程では、リードフレーム10Bの裏面のバックテープの熱による軟化や粘着材自身から発生するシロキサン汚染の問題から、従来230〜300℃で行われていた作業温度は、180℃程度の低温下で実施されている。このとき、使用される金属細線には従来と同様の金線を使用することから、半導体チップ上のボンディングパッドやリードフレームのリード13との金属細線の接合は共晶接合であり、金属相互間の固相拡散によるものであるため熱拡散である。よって、低温化されたワイヤボンド工程では、従来使用されていた超音波振動の周波数が60kHzから100〜120kHzに高周化された超音波振動による接合がおこなわれており、この振動により生じる摩擦エネルギーの寄与がボンディング性に大きく影響している。
ワイヤボンド工程が終了したリードフレーム10Bは、モールド金型にセットされ、複数の半導体チップ搭載面のみに同時一括エポキシ樹脂が注入される。注入されたエポキシ樹脂はバックテープにより裏面樹脂滴れが防止され、リードの露出側がモールド樹脂で被覆されることはない(モールド工程)。
リードフレーム10Bからバックテープを剥がした後は、リード13の露出側が半田メッキされ(但し、PPFが施されているケースではこの工程を省くことができる)、製品名等がマーキングされた後、ダイシングによって個別の半導体デバイスに個片化される(ダイシング工程)。このダイシング工程では、図6に示すように、樹脂20がモールドされたリードフレーム10Bの裏面にダイシングテープ30を貼り付け、ダイシングブレード40によってモールド樹脂20の側から、モールド樹脂20、リードフレーム10B、ダイシングテープ30を順次切削することにより、切削部50を形成して、半導体デバイス60Bに個片化している。
このような堅さの異なる複数の部材を同一のダイシングブレード40で同時に切削するためには、シリコンウエハを切削するような電鋳ダイシングブレードは使用できず、自生の高いレジンダイシングブレードを10,000〜30,000rpmに回転させ、純水を供しながら切削している。また、使用されるダイシングテープ30は、個片化された半導体デバイス60Bを突き上げ、分離しやすくさせるため、通常70〜200μmの厚みのものが使用され、素材は環境に配慮しポリオレフィン系が多い。ダイシング工程によって個片化された半導体デバイス60Bは、試験を実施したのち包装出荷されている。
前記したワイヤボンド工程において、超音波振動を効率的に伝えるために、リードフレーム10Bは裏面からエアー吸着により保持され、リードフレーム10Bの外周部はウインドクランパと呼ばれる金属製の枠によって圧接保持される。半導体チップが搭載されるダイパッド12には、エアー吸着の保持力により超音波振動が有効に伝達し、半導体チップ上のボンディングパッドと金属配線との接合成功率はほぼ100%である。
一方、タイバー11に連結されたリード13と金属配線との接合成功率は80%以下であり、リード13側のボンディング不成功箇所は特定リードに偏る傾向が見られる。リード13側のボンディング成功率を高めるためには、温度を上げることができないこと、及びボンディング荷重はあまり効果が認められないことから、超音波出力を上げることが有効である。
しかしながら、超音波出力をボンディング成功率が99.9%以上となるまで上げていくと、既にボンディングが完了した他の半導体チップの金属細線が破断するという現象が見つかった。これは、過剰な超音波振動がリードフレーム10Bのエアー吸着のステージやウインドクランパによりタイバー11に伝達して共振を起こした結果、ボンディング済みの金属細線に金属疲労を生ぜしめ破断させたと考えられる。実際、破断した金属細線をSEMにより観察すると、接合部の直上部に金属疲労が認められた。このような金属疲労が進行した半導体デバイス60Bは、市場における熱環境により疲労が進行する危険性が考えられるため、ボンディング接合成功率を向上させるために、安易に超音波出力を引き上げることは危険である。
そこで、なるべく超音波出力を上げないようにするため、1個のリード13ごとのワイヤボンド条件出しという、非常に時間のかかる作業を行い、ボンディング成功率を上げることが試行錯誤されいる。
また、特許文献1には、ボンディング成功率を上げるため、タイバーの幅を1mm以上に広くし、ウインドクランパでリードフレーム外側のみをクランプし、圧接するのではなくウインドクランパ内側に金属棒を格子状形成し、これをリードフレームのタイバーと同ピッチ化することにより、タイバーを直接ウインドクランパで圧接クランプすることによって、ボンディング成功率を飛躍的に向上させる記載がある。
特開2002−110885号公報
しかし、この方法によれば、タイバーの幅が広くなり、リードフレーム内の製品取り個数はシングルモールド型と同程度になって、MAP型が有利とされるコストメリットがなくなる。さらに、リードフレーム内に多数個隣接配置された半導体デバイスを個片化する際のダイシング工程において、タイバーは全削除する必要から、タイバー幅より広いダイシングブレードを必要とするので、タイバーの幅が広くなり過ぎると、より幅の広いダイシングブレードが製品外形に重大な問題を引き起こす。
すなわち、製品の個片化はダイシングブレードで行うことから、製品側面の形状は必然的にダイシングブレード外形を転写したものとなる。ダイシング中のダイシングブレードは切削負荷により次第にRが形成され、例えば1mm幅のダイシングブレードには0.5mm程のRがついてしまう。プリント基板への高密度実装が要求されるなか、このように製品外形にバラツキがある半導体デバイスが実装されると、隣接部品間でショート不良をが引き起こされる。
特許文献1では、幅広のダイシングブレードを使用せず、通常のダイシングブレードを使用し2ラインで切削する工法を採っているが、結果的にダイシングの製造コストにも影響を与えている。
本発明はかかる状況を鑑み、薄板材を使用しながらも、タイバー幅を必要最小の幅として、MAP型に好適なリードフレームの設計方法を提供することを目的としている。
上記目的を達成するために、請求項1にかかる発明は、
(1)マトリクス状に形成されるタイバーと、該タイバーに対して吊りバーにより支持されるダイパッドと、前記タイバーから前記ダイパッド方向に伸びる複数のリードとを備え、半導体デバイスの製品間隔が0.10〜0.20(mm)に固定されるリードフレームの設計方法であって、
(2)前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)、しきい値をQ1=900〜1000とするとき、
/(16tb)<Q1
の式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)未満のときは、前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)として、設計を終了し、
(3)前記式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)以上のときは、タイバー切断用の幅広のダイシングブレードと個片化用の幅狭のダイシングブレードを使用して、幅b(mm)が0.15(mm)以上の前記タイバーをダブルカット可能な条件で、前記幅広のダイシングブレードの幅を、幅b(mm)が0.15(mm)以上の前記タイバーの幅b(mm)に0.05〜0.10(mm)を加算した幅にして、幅b(mm)が0.15(mm)以上の前記タイバーを切断することを条件に、前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)として、設計を終了し、
(4)前記式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)以上で、且つ前記ダブルカットが不可能なときは、前記タイバーの長さL(mm)が変更可能であることを条件に、前記ダイバーから伸びる複数の前記リードの一部のリードの先端を前記ダイパッドに接続することで前記タイバーの長さL(mm)を短縮した際に前記式を満足できるとき、前記ダイバーから伸びる複数の前記リードの一部のリードの先端を前記ダイパッドに接続するとともに、前記リードフレームの板厚をt(mm)、前記タイバーの長さを前記短縮のL(mm)、前記タイバーの幅をb(mm)として、設計を終了する、
ことを特徴とする。
本発明によれば、タイバーの幅を必要最小限の幅に抑えることが可能となり、リードフレーム内の製品取り個数の数の増大を図ることができ、MAP型リードフレームに好適となる。
本発明は、超音波振動を併用したワイヤボンド処理中におけるリードフレームのタイバーの動きを超高速度カメラによる振動解析の結果から判明した現象に基づいている。振動解析ではドップラレーザー振動計による解析が試みられていた。これは、ポイントの振動解析には向いているが、全体を観測するには解析ポイントを増やす必要がある。これに対し、超高速カメラは、これに高倍率顕微鏡を組み合わせることで、超音波振動によるタイバーの振れを全体的に観察できる。
ワイヤボンド装置において、超音波振動を発生させる振動子には、一般的にPZTが使用され、これを両端から金属で締め上げるボトル締めランジュバン構造を採っている。これにチタン製のUSホーンをねじ締め等により連結することによって、PZTで発生しUSホーン中を伝播した縦波(疎密波)は、先端部で伸縮振動を生じさせる。この先端部にはキャピラリーと呼ばれるボンディングツールが専用治具により保持され、接合中はボンディング面と接する。これが超音波振動の発生装置であり、トランスジューサと呼ばれている。
トランスジューサは、XYテーブル上に架台されており、Z方向にも可動することで3次元的に動作できるが、ボンディングスピードに影響する回転機能等は付加されていない。このため、一般的なワイヤボンド装置では前述の理由により超音波の振動方向を変えることはできない。
この結果、リードフレームに超音波振動が印加されたとき、超音波振動方向と平行な方向に振動を受けるタイバーと垂直の方向に振動を受けるタイバーとは異なる挙動を示す。すなわち、図5に示すように、超音波振動方向Xに平行なタイバー11Xに連結されたリード13Xに超音波振動を印加する場合、リード13X自身の強度に比例し、リード13Xに施されるグルーブハーフと呼ばれるリード抜け防止の溝による強度低下に影響され、タイバー11X自身にはねじれが発生する程度で、振動による大きな変位は特に観察されない。
これに対し、超音波振動方向Xに垂直なタイバー11Yに連結されたリード13Yに超音波振動を印加すると、そのリード13Yに超音波振動の出力に比例した横揺れ現象が認められた。この現象は、ゴムホースの片方を手で持ち上下(または左右)に振った場合の定常的な振動変位と似ており、この結果、タイバー11Yにも同様の現象が生じていると推測される。前述特定の部位に見られた超音波振動の影響と考えられる金属細線の破断現象は、この定常波による影響と考察することができる。
この観測結果から、超音波振動によるタイバーの横揺れの解析に際しては、タイバーの中央部にその横方向から、超音波方向と同じ方向の応力Pを加えた場合のタイバーの最大変形量Yが、下記の式から求められることが実験の結果からも判明した(参考文献:小久保邦雄 著、「材料力学」、丸善)。
Y=PL/(16tbE)
=(P/E)×L/(16tb) (1)
tはリードフレームの板厚、Eは弾性係数、bはタイバーの幅、Lはタイバーの長さである。このタイバーの長さLは、図5に示すように、タイバー11の両側の支持端間の長さである。Eは素材のヤング率であり、一般的には銅材のそれに相当する。式(1)は、タイバーの最大変位量Yが、応力Pに比例し、ヤング率Eに反比例することを表しており、タイバー幅bを広く、リードフレーム板厚tを厚く、タイバー長さLを短くれば、最大変位量Yを抑制できることが分かる。特にタイバー幅bを広くすることは、このbの3乗に反比例することから、効果が大きい。
図7にリードフレームの板厚tが0.10mmで、タイバー長さLが7種(A〜G)の場合について、図8にリードフレームの板厚tが0.15mmで、タイバー長さLが7種(A〜G)の場合について、それぞれ、タイバー幅bを変化させたときのタイバー設計しきい値Qを示す。なお、単位は/mmである。
Q=Y×E/P=L/(16tb) (2)
これらの特性図から、板厚tが厚いほど、タイバー幅bが広いほど、タイバー長さLが短いほど、タイバー設計しきい値Qが小さな値を示し、その逆の場合はボンディング成功率が低いことがわかる。
図9に、任意に設計された11個(A〜K)の銅製のMAP型リードフレームのタイバー設計しきい値Qを式(2)より算出し、ワイヤボンド不良率との関連を比較したグラフを示す。なお、例えば、Aの「2.6mm□」は半導体デバイスの一辺の長さが2.6mmであることを示し、タイバーの長さLはこの値の90%程度である。
以上の図7〜図9の特性から、超音波振動方向と直交するタイバーのリードへのワイヤボンディング不良を回避するには、タイバー設計しきい値Qがおおよそ1000/mm付近以下が好ましいことが判明した。この現象は物理現象であり連続関数と考えられることから、ボンディング成功率をより高めるには、Q≦900/mmと設定することも可能であり、品質保証の考えから個別に判断すればよい。本実施例では、最適な応用例として式(2)のタイバー設計しきい値Qの値を式(3)のように、1000/mm(=Q1:しきい値)とする。
Q=Y×E/P=L/(16tb)<1000/mm (3)
また、前記ダイシングの関係より、一般的に使用されるダイシングテープ30の厚みは0.20mm以下であることから、半導体デバイス60Bに個片化させるためのダイシングブレード40の幅は、ダイシング中にダイシングブレード先端に摩耗によるRが付くことを考慮しながら、ダイシングブレード40のダイシングテープ30への切り込み量を設定する必要がある。ダイシングブレード40の幅は0.40mm幅が限界と算出されるが、実際はダイシングテープ30まで完全に破断させると半導体デバイス60Bとダイシングテープ30の切り離しが困難になるため、切り残し量を設定する必要がある。
例えば、切り残し量を0.05mmとした場合は0.30mm幅が限界となる。しかし前述した、ダイシングテープ30を深堀りした場合に起きる繊維屑の発生や、ダイシングテープ30の糊巻き上げまでを更に考慮に加えると、0.20mm幅のダイシングブレード40で0.10mm切り込んだ場合が良好であった。但し、0.175mm幅のダイシングブレード40で0.105mm切り込む場合も同レベルの結果が得られており、この近辺に最適値が存在することに変わりはなく、結論としては0.20mm〜0.10mm程度の幅のダイシングブレード40を使用し、切り込み深さはブレード幅の1/2程度を目安とすれば良いということが判明した。
式(3)及び前述ダイシングの関係により、MAP型のリードフレームを、図1に示す手順を用いた設計手法で設計することにより、前述した課題が顕在化することなくリードフレームを設計することができる。
以下、本発明の実施例を図1を用いて説明する。まず、リードフレームの板厚tを選定する(S1)。この板厚tは、半導体デバイスの製品厚に強く影響する項目である。製品厚ターゲットからリードフレームの板厚tが決定されると、パッケージ外形と製品間隔よりタイバー長Lが決定される(S2)が、この設計システムでは前述したコストの課題により、リードフレーム内に形成される製品取り個数を最大化させることを目的にシステム化されており、半導体デバイスの製品間隔は0.10〜0.20mmピッチに固定されているが、ここでの標準設定では0.15mmとした。この設定では、0.20mm幅のダイシングブレードでタイバー切断が可能である。
リードフレームの板厚t、製品外形サイズから求まるタイバー長Lから式(3)を用いて、タイバー幅bを算出する(S3)ことにより、タイバー幅bが0.15mm未満に算出された場合は、設計終了となる(S4−Y)。
図5はこのケース(S4−Y)に含まれる、タイバー11と個片化された半導体デバイスの外形(破線1で囲まれた領域)を比較した図であり、個片化後の半導体デバイス60Bの端面形状は図2(a)のようになる。一般的に、半導体デバイス60Bの外形が小さい場合は、このケースに含まれることが多い。
しかし、タイバー幅bが0.15mm以上になる場合(S4−N)は、0.20mm幅のダイシングブレードで切削すると、切削ズレなどによりタイバー11が残り、ショート不良となる公算が高くなるため、タイバー11を切断するためのダイシングブレードと半導体デバイスを個片化するためのダイシングブレードを分ける、つまりダブルカットの必要が生じてくる。図3にこの場合のリードフレーム10Aを示す。破線1が個片化のためのカットライン、その破線1の内側の破線2がタイバー11の切除のためのカットラインである。


これが可能(S5−Y)であれば、式(3)を満たすよう算出されたタイバー幅bよりb+α(=0.05mm、0.05〜0.10mmを推奨)の厚みのダイシングブレードで切削する(S6)ことを条件に設計が終了する。
この場合のダイシングの様子は図4に示すようになる。このときは、モールド樹脂の天板側にダイシングテープ30を貼り付け、幅の広いダイシングブレード40Aにより、リードフレーム10A側からタイバー11を切削し、さらにモールド樹脂部20の一部にまで切除して切除部50Aを形成する(図4(a)、(b))。そして、その後に、それよりも細いダイシングブレード40Bによりダイシングテープ30まで切除して切除部50Bを形成し、モールド樹脂20を分離して(図4(c)、(d))、個片化した半導体デバイス60Aを得る。
この場合、切削面にはダイシングブレード40Aによる切削部50Aとダイシングブレード40Bによる切削部50Bによって、図2(b)、図4(c)に示すように側面に段差21が生じることになるが、基板70への半田実装時に、図2(c)に示すように、半田フィレット80が形成されるメリットが生じる。
しかし、段差を形成するようなダブルカットが困難な場合は、リード13の数が不足していなければ、1つ又は2つ以上のリード13をダイパッド12に接続してそこを吊りバーとすることで、タイバー長Lを短縮できる。そこで、これが可能(S7−Y)であれば、リード13の一部をダイパッド12に連結させること(S8)により、実質的にタイバー長Lを短くした場合と同様の効果を持たせ、図面変更結果を自動計算することにより、式(3)を満足すれば(S9−Y)、設計は終了する。
更に、リード数の変更が不可能な場合(S7−N)は、リードフレームの板厚tの変更(S10)を適用する。もし、ここまでの流れで板厚変更が不可能な場合(S10−N)、設計を中止し他に固有技術の適用を検討しなければならない。幸い変更可能であれば(S10−Y)、板厚tを再選定し(S11)、式(3)を満足すれば(S12−Y)、ここで設計終了となる。
ここで、リードフレームに、2.6mm□の半導体デバイスを多数個隣接して形成する実施例を以下に示す。半導体デバイスを多数個を隣接して形成するリードフレームを設計するためには、製品設計に左右される製品間隔、フレーム板厚t、タイバー長Lさを決定する必要がある。たとえば、製品間隔を前記した0.15mmより大きな0.2mm程度、フレーム板厚t=0.1mm程度、タイバー長さL=2.15mm程度とする。この値を用いて前記式(2)を計算すると、以下のようになりタイバー幅bは0.184mm未満となる。
/(16tb)<1000
(2.15)/(16×0.1×b)<1000
(2.15)/16×0.1×1000<b
0.184<b
タイバーを切断するダイシングブレードの幅は、ダイシングズレなどのバラツキを考慮し、タイバー幅b+0.10mm程度が好ましく、例えばタイバー幅b=0.19mm程度とした場合、製品間隔0.2mm程度の製品を切断するダイシングブレード幅は、例えば図4において、太いダイシングブレード40Aは、タイバー幅+0.10mm程度の0.29mm程度であり、細いダイシングブレード40Bは製品間隔の0.2mm程度とする。これにより、最適化された幅広いタイバーを太いダイシングブレードで確実に切断し、細いダイシングブレードで求められる製品間隔にて完全切断することができる。
リードフレームの設計方法による効果は、式(3)の関係式よりダイバー幅b=0.19mmと最適化しており、リードが接続されているタイバー強度は十分確保されているため、十分な接合エネルギーを得ることができ、ボンディング成功率を十分高くすることが出来る。
また、1つのダイシングブレード40のみで完全切断した図6の方法での製品間隔はダイシングブレード幅と同じ0.29mmとする必要があるが、今回のように2種のダイシングブレード40A,40Bを用いることで製品間隔は0.20mmで切断できるため、製品間隔を31%程度縮めることができ低コスト化できる。
また、細いダイシングブレード40Bにて完全切断することで、1つのダイシングブレード40のみで完全切断した図6の方法より、ダイシングブレードの先端Rが0.145→0.1mmと小さいため、ダイシングテープ30へのへの切り込み量を0.045mm減らすことができ、テープ糊やタープ基材屑の巻上げが減り、基板への実装時でのダイシングテープ異物付着による実装不具合を低減できる。
なお、上記のように2種のダイシングブレード40A,40Bを用いて完全切断することで、半導体デバイスの外形にダイシングブレード幅差の半分である0.045mmの段差21ができる。この段差21により、ダイシングブレードで巻き上げられたダイシングテープ30のテープ糊やタープ基材屑のリード13への付着を減らすことができ、ダイシングテープ30からの異物による実装不具合を低減することも出来る。
また、半導体デバイス60Aの裏面に現れるリード13が、段差0.045mm分だけパッケージ外形の内側に形成されることから、十分な実装信頼性を確保しながら、実効実装面積を0.09mm(0.045mm片側×2)縮小化することができる。なお、端面端子となっているためハンダフィレット80の形成の確認も容易に可能である。
本発明のリードフレーム設計方法のフローチャートである。 (a)は1種のダイシングブレードでカットした半導体デバイスの側面図、(b)は2種のダイシングブレードでダブルカットした半導体デバイスの側面図、(c)は(b)の半導体デバイスを基板実装した側面図である。 幅広のタイバーをもつリードフレームの平面図である。 ダブルカットにより半導体デバイスを個片化する説明図である。 幅狭のダイバーをもつリードフレームの平面図である。 シングルカットにより半導体デバイスを個片化する説明図である。 板厚が0.10mmのリードフレームのタイバー設計しきい値の特性図である。 板厚が0.15mmのリードフレームのタイバー設計しきい値の特性図である。 各種のリードフレームののタイバー設計しきい値の特性図である。
符号の説明
10A,10B:リードフレーム、11:タイバー、12:ダイパッド、13:リードフ、14:吊りバー
20:モールド樹脂
30:ダイシングテープ
40,40A,40B:ダイシングブレード
50,50A,50B:切削部
60A,60B:半導体デバイス
70:基板
80:半田フィレット

Claims (1)

  1. (1)マトリクス状に形成されるタイバーと、該タイバーに対して吊りバーにより支持されるダイパッドと、前記タイバーから前記ダイパッド方向に伸びる複数のリードとを備え、半導体デバイスの製品間隔が0.10〜0.20(mm)に固定されるリードフレームの設計方法であって、
    (2)前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)、しきい値をQ1=900〜1000とするとき、
    /(16tb)<Q1
    の式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)未満のときは、前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)として、設計を終了し、
    (3)前記式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)以上のときは、タイバー切断用の幅広のダイシングブレードと個片化用の幅狭のダイシングブレードを使用して、幅b(mm)が0.15(mm)以上の前記タイバーをダブルカット可能な条件で、前記幅広のダイシングブレードの幅を、幅b(mm)が0.15(mm)以上の前記タイバーの幅b(mm)に0.05〜0.10(mm)を加算した幅にして、幅b(mm)が0.15(mm)以上の前記タイバーを切断することを条件に、前記リードフレームの板厚をt(mm)、前記タイバーの長さをL(mm)、前記タイバーの幅をb(mm)として、設計を終了し、
    (4)前記式を満足するときのタイバーの幅b(mm)を0.15(mm)と比較し、それが0.15(mm)以上で、且つ前記ダブルカットが不可能なときは、前記タイバーの長さL(mm)が変更可能であることを条件に、前記ダイバーから伸びる複数の前記リードの一部のリードの先端を前記ダイパッドに接続することで前記タイバーの長さL(mm)を短縮した際に前記式を満足できるとき、前記ダイバーから伸びる複数の前記リードの一部のリードの先端を前記ダイパッドに接続するとともに、前記リードフレームの板厚をt(mm)、前記タイバーの長さを前記短縮のL(mm)、前記タイバーの幅をb(mm)として、設計を終了する、
    ことを特徴とするリードフレームの設計方法。
JP2008105344A 2008-04-15 2008-04-15 リードフレームの設計方法 Active JP5610673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008105344A JP5610673B2 (ja) 2008-04-15 2008-04-15 リードフレームの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008105344A JP5610673B2 (ja) 2008-04-15 2008-04-15 リードフレームの設計方法

Publications (2)

Publication Number Publication Date
JP2009259927A JP2009259927A (ja) 2009-11-05
JP5610673B2 true JP5610673B2 (ja) 2014-10-22

Family

ID=41387007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008105344A Active JP5610673B2 (ja) 2008-04-15 2008-04-15 リードフレームの設計方法

Country Status (1)

Country Link
JP (1) JP5610673B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960532B2 (ja) * 2012-07-25 2016-08-02 株式会社ディスコ パッケージ基板の加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261193A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 半導体装置の製造方法
JP2004039693A (ja) * 2002-06-28 2004-02-05 Tomoegawa Paper Co Ltd 半導体装置
JP2004165565A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
JP4851214B2 (ja) * 2006-03-24 2012-01-11 株式会社ディスコ パッケージ基板の分割方法
JP5117691B2 (ja) * 2006-07-07 2013-01-16 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009259927A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5419235B2 (ja) 半導体装置の製造方法
JP5689462B2 (ja) 半導体装置およびその製造方法
JP4086202B2 (ja) 半導体装置の製造方法
JP2010080914A (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
US20160005712A1 (en) Structure and method of packaged semiconductor devices with bent-lead qfn leadframes
JP5543724B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2008270270A (ja) 半導体装置の製造方法
JP2011091194A (ja) 半導体装置の製造方法および電子装置の製造方法
KR102457570B1 (ko) 반도체 장치의 제조 방법
JP2008218469A (ja) 半導体装置の製造方法
JP2010010187A (ja) 半導体集積回路装置の製造方法
JP2010258200A (ja) 半導体装置およびその製造方法
JP5610673B2 (ja) リードフレームの設計方法
JP2006344827A (ja) 半導体装置の製造方法
JP3802821B2 (ja) 電子部品のリード切断方法
JP2009152329A (ja) 電子部品装置
CN116601749A (zh) 形成具有焊料增强引线框端子的表面安装式集成电路封装的方法
JP5098899B2 (ja) 半導体装置の製造方法
Leung et al. Comparison of bonding defects for longitudinal and transverse thermosonic flip-chip
JP2015029143A (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
Tan et al. The Effect of Electrolytic Deflash Current on Delamination of Epoxy Mold Compound During Tin Plating Process
JP2001102416A (ja) 半導体装置の検査方法及び製造方法
KR100622822B1 (ko) 반도체 패키지의 포밍 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140902

R150 Certificate of patent or registration of utility model

Ref document number: 5610673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250