JP5419235B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5419235B2
JP5419235B2 JP2011521893A JP2011521893A JP5419235B2 JP 5419235 B2 JP5419235 B2 JP 5419235B2 JP 2011521893 A JP2011521893 A JP 2011521893A JP 2011521893 A JP2011521893 A JP 2011521893A JP 5419235 B2 JP5419235 B2 JP 5419235B2
Authority
JP
Japan
Prior art keywords
resin
lead
semiconductor device
laser
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011521893A
Other languages
English (en)
Other versions
JPWO2011004746A1 (ja
Inventor
敦 藤澤
浩志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011521893A priority Critical patent/JP5419235B2/ja
Publication of JPWO2011004746A1 publication Critical patent/JPWO2011004746A1/ja
Application granted granted Critical
Publication of JP5419235B2 publication Critical patent/JP5419235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるパッケージング技術に適用して有効な技術に関する。
日本特開２０００−２９９４００号公報（特許文献１）には、ノンリードフラットパッケージ（Ｎｏｎ−Ｌｅａｄｅｄ Ｆｌａｔ ｐａｃｋａｇｅ）において、実装時のリード間短絡を防ぐために、リード間の封止材をパンチング金型により除去し、露出したリードに半田被着性を高める金属被膜をメッキする技術が開示されている。
日本特開平４−１５７７６１号公報（特許文献２）には、リードフレームを用いたレジン封止において、樹脂ダム部にできたレジン片をレーザ照射によって除去する技術が開示されている。
特開２０００−２９９４００号公報 特開平４−１５７７６１号公報
ＱＦＮ（Ｑｕａｄ−Ｆｌａｔ Ｎｏｎｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置または、その一変形であるＰＱＦ（Ｐｒｏｔｒｕｄｅｄ−ｌｅａｄｓ Ｑｕａｄ−Ｆｌａｔ Ｐａｃｋａｇｅ ｗｉｔｈ Ｈｅａｔ Ｄｉｅ−ｐａｄ、なお、現在の暫定的な英文正式名称は”Ｐｒｏｔｒｕｄｅｄ−ｌｅａｄｓ Ｑｕａｄ−Ｆｌａｔ Ｐａｃｋａｇｅ”となっている）型の半導体装置（以下「ＱＦＮ型等」という）は、ＱＦＰ（Ｑｕａｄ−Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置に比べ、封止体の側面からのリード（アウタリード部）の突出量が短い分だけ実装領域を低減できるため、電子システムの小型化に有効とされている。なお、現時点において、ＰＱＦ型パッケージは「Ｐｒｏｔｒｕｄｅｄ−ｌｅａｄｓ Ｑｕａｄ」と呼ばれることがある。
しかしながら、ＱＦＮ型等の半導体装置の場合、実装基板の電極パッドと接続するリードの長さがＱＦＰ型の半導体装置に比べて短いため、実装強度が低い。これは、アウタリード部となる封止体から露出する複数のリードのうち、隣り合うリード間にも封止体の一部が形成されている。そのため、実装基板上に実装する際に使用する導電性部材（例えば、半田）と、封止体から露出するリードとの接触面積もＱＦＰ型の半導体装置に比べて小さいことから、実装強度が低い。
そこで、本願発明者は、封止体から露出するリードの面積を向上させるために、日本特開２０００−２９９４００号公報（特許文献１）に示すような方法により、リード間に形成された樹脂を除去することについて検討した。しかし、日本特開２０００−２９９４００号公報（特許文献１）のようにパンチング金型を用いてリード間の樹脂を除去する場合、パンチング金型の位置ずれを考慮して、リード間の距離よりも狭い幅から成るパンチング金型を使用しなければならず、リードの側面に形成された樹脂を除去することが困難である。
そこで、本願発明者は、日本特開平４−１５７７６１号公報（特許文献２）のように、リード間に形成された樹脂にレーザ光を照射することで、この樹脂を除去する方法について検討した。しかしながら、リードの側面に形成された樹脂を完全に除去することは出来ないことがわかった。この原因について本願発明者が検討した結果、以下のことがわかった。すなわち、リードの側面がリードの上面（又は、下面）に対して垂直に形成されていると、レーザガン（レーザビームデリバリヘッド）から第1方向（例えば、リードの上面側から下面側に向かう方向）にのみレーザ光を照射した場合、リードの側面にレーザ光が十分に照射されない。また、エッチング方式により形成されたリードフレームの場合、リードの側面のエッチング面は平坦とならず、エッチングにより形成された小さな隆起が障害となり、レーザ光がこの隆起の裏側（レーザが照射される側とは反対側）の側面に照射されない。すなわち、リードの側面に付着した樹脂を、一回のレーザ照射工程で除去することが困難となる。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は、レジン封止を用いる半導体装置の製造方法において、レジンモールド工程の後、レーザビームを照射することにより、レジン封止体から突出した複数のアウタリード間（側面を含む）のレジン部材を除去するに際して、レーザビームの照射角度をアウタリードの側面と平行な面との間で傾斜させるものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、レジン封止を用いる半導体装置の製造方法において、レジンモールド工程の後、レーザビームを照射することにより、レジン封止体から突出した複数のアウタリード間（側面を含む）のレジン部材を除去するに際して、レーザビームの照射角度をアウタリードの側面と平行な面との間で傾斜させることにより、残留レジン部材の除去特性を向上させることができる。
本願発明の一実施の形態の半導体装置の製造方法により製造された半導体装置のＱＦＮ型類似のパッケージ構造の一例を示すパッケージ上面図である。 本願発明の一実施の形態の半導体装置の製造方法により製造された半導体装置のパッケージ構造の一例を示すパッケージ下面図である。 図２の封止体裏面コーナ部Ｒ１のパッケージ拡大下面図である。 図１のＸ−Ｘ’断面に対応するパッケージ断面図である。 本願発明の一実施の形態の半導体装置の製造方法に使用するリードフレームの上面図である。 図５にリードフレームの各部と封止体、ハーフエッチング領域、最終的にカットされるべき部分等との関係を説明したリードフレームの上面図である。 本願発明の一実施の形態の半導体装置の製造方法における組立工程（一部実装工程含む）の流れを示すプロセスブロックフロー図である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ダイボンディング中）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ダイボンディング完了時点）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ワイヤボンディング完了時点）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（モールド金型内において型締めされた時点）である。 図７に対応するデバイス断面（図６のＰ−Ｐ’断面）プロセスフロー図（モールド金型内において型締めされた時点）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（レーザレジン除去中）である。 図１３に対応するリードフレーム上面図である（図１３はＸ−Ｘ’断面に対応し、Ｐ−Ｐ’断面は図２１のＰ−Ｐ’断面に対応する）。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（半田メッキ完了時点）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（レーザマーキング中）である。 図７における切断工程を説明するための図１４の封止体裏面コーナ部Ｒ１に対応するリードフレーム下面拡大図である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（切断工程完了時点）である。 図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（半田リフロー実装完了時点）である（実際には、半田メッキ層と再凝固半田層は渾然一体化して半田フィレットを構成しているが、説明の都合上、半田メッキ層を独立した層として示した）。 図１９のＺ−Ｚ’断面図である。 図１４の封止体周辺部Ｒ３の要部拡大上面図（リード間レジン突出部除去前）である。 本願発明の一実施の形態の半導体装置の製造方法におけるレーザレジン除去工程に使用するレーザ照射装置の正面模式図である。 図２１のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（リード間レジン突出部除去前または除去開始直後）である。 図１４の封止体周辺部Ｒ３の要部拡大上面図（リード間レジン突出部除去後または除去完了直前）である。 本願発明の一実施の形態の半導体装置の製造方法におけるアウタリードおよびインナリードの断面詳細構造を説明するための封止体周辺部の要部拡大上面図（リード間レジン突出部除去後または除去完了直前）である。 図２５のＡ−Ａ’断面（インナリード内端）に対応するインナリードの断面図である。 図２５のＢ−Ｂ’断面（インナリード主要部）に対応するインナリードの断面図である。 図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（背景はレジン封止体である）である。 図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（リード間レジン突出部除去の初期段階を説明）である。 図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（リード間レジン突出部除去の最終段階を説明）である。 図３０のアウタリード間領域Ｒ２における残留レジン除去のメカニズムを説明するためのアウタリードの断面図である。 図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの変形例（図２８の変形例）である。 本願の他の実施の形態の半導体装置の製造方法におけるリードフレームの各部と封止体、ハーフエッチング領域、最終的にカットされるべき部分等との関係を説明したリードフレームの上面図（セクション２に説明した図６に対応）である。 本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ１次除去プロセスを説明するリードフレーム上面図（セクション２に説明した図１４に対応）である。 本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状（アウタリードおよびバンパー等間隔）を説明するためのパッケージコーナ部の裏面図（セクション１の図３に対応）である。 本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ１次除去プロセスを説明する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射中）である。 図３６の１次レーザビーム照射サブ領域のレイアウトの詳細平面図である。 図３６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（１次レーザビーム照射中）である。 図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射完了時点）である。 図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射中）である。 図４０におけるビーム照射部分のみを拡大した照射状況説明図である。 図４０のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射中）である。 図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。 図４３のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。 図４４に示す２次レジン除去部周辺パッケージ側面局部拡大図である。 図４３に対応する２次レジン除去変形例（貫通除去）における図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。 図４６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。 図４７に示す２次レジン除去部周辺パッケージ側面局部拡大図である。 本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）の上面斜視図である。 本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）の下面斜視図である。 図４９及び図５０のパッケージに関するレーザ１次除去プロセスを説明する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射中）である。 図４９及び図５０のパッケージに関する図５１のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（１次レーザビーム照射中）である。 図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射完了時点）である。 図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射中）である。 図５４のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射中）である。 図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。 図５６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。 図４６に対応する２次レジン除去変形例（貫通除去）における図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。 図５８のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。 本願の各実施の形態におけるアウタリード断面形状（正台形断面）とレーザ照射方法の関係を説明するパッケージ局所側面図である。 本願の各実施の形態におけるアウタリード断面形状（矩形断面）とレーザ照射方法の関係を説明するパッケージ局所側面図である。 本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例（エッチング及び金型成形を併用した例）を説明するアウタリード断面および成形金型の断面図（成形前）である。 本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例（エッチング及び金型成形を併用した例）を説明するアウタリード断面図（成形後）である。 レーザによるレジン除去プロセスの変形例（１次＆２次一体局所レーザスキャン方式）である図３４の封止体周辺部Ｒ３の要部拡大上面図（局所レーザスキャン中）である。 レーザによるレジン除去プロセスの変形例（１次局所レーザスキャン方式）である図３４の封止体周辺部Ｒ３の要部拡大上面図（局所レーザスキャン中）である。 本願の各実施の形態におけるレーザ照射時の周辺ガス系を説明するレーザ照射装置要部及びパッケージ局所側面図（通常パッケージ）である。 図６６のＺ−Ｚ’に対応する模式断面図である。 本願の各実施の形態におけるレーザ照射時の周辺ガス系を説明するレーザ照射装置要部及びパッケージ局所側面図（下面シートモールドパッケージ）である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが固定されたリードフレームをモールド金型にセットして、前記半導体チップを封止レジンにより封止することにより、前記リードフレーム上にレジン封止体を形成する工程、
ここで、前記リードフレームは、以下を含む：
（ｉ）前記半導体チップが固定された、ダイパッド；
（ｉｉ）前記ダイパッドの外部周辺から、前記レジン封止体の底面と、ほぼ同一平面を形成するように延びて前記レジン封止体の側面に達する複数のインナリード、および、前記複数のインナリードの各々に連結して前記レジン封止体の前記側面から突出した複数のアウタリード；
（ｉｉｉ）前記複数のアウタリードの外端部の近傍を連結するダムバー；
（ｉｖ）前記複数のアウタリード間を充填し、前記レジン封止体の前記側面から突出するリード間レジン突出部、
更に、前記半導体装置の製造方法は以下の工程を含む：
（ｂ）前記工程（ａ）の後、前記リード間レジン突出部にレーザ光を照射することによって、前記リード間レジン突出部を除去する工程、
ここで、前記工程（ｂ）は、以下の工程を含む：
（ｂ１）前記複数のアウタリードの側面に対して、前記レーザ光を、傾斜して照射する工程。
２．前記１項の半導体装置の製造方法において、前記複数のアウタリードの長手方向に垂直な断面は、正立した、ほぼ台形状を呈する。
３．前記１または２項の半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光は、前記リードフレームの上面側から照射される。
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光は、前記リードフレームの上面または下面に対して、ほぼ垂直な方向から照射される。
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記リードフレームの上面または下面は、ほぼ水平に保持されている。
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、６度以上、３０度以下である。
７．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、２５度以下である。
８．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、２０度以下である。
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記複数のインナリードの内端側の長手方向に垂直な断面は、倒立した、ほぼ台形状を呈する。
１０．前記１から９項のいずれか一つの半導体装置の製造方法において、前記リードフレームは、その上下両面からのウエットエッチングによってパターニングされている。
１１．前記１から１０項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｃ）前記工程（ｂ）の後、前記複数のアウタリードの露出部表面に半田層を形成する工程。
１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記レジン封止体に対して、レーザマーキングを実行する工程。
１３．前記１２項の半導体装置の製造方法において、前記レーザマーキングにおけるレーザパワーは、前記工程（ｂ１）におけるレーザパワーよりも弱い。
１４．前記１から１３項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｄ）の後、前記複数のアウタリードの前記外端部を切断することによって、前記複数のアウタリードと前記ダムバーを分離するとともに、前記レジン封止体を前記リードフレームから分離する工程。
１５．前記１から１４項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記複数のアウタリードにも前記レーザ光を照射することによって、前記複数のアウタリード上のレジンバリを除去する。
１６．前記１から１５項のいずれか一つの半導体装置の製造方法において、前記レーザ光は、近赤外光である。
１７．前記１から１６項のいずれか一つの半導体装置の製造方法において、前記レーザ光は、ＹＡＧレーザから得られるものである。
１８．前記１から１７項のいずれか一つの半導体装置の製造方法において、前記レーザ光の波長は、１０６４ｎｍである。
１９．前記１１から１８項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｂ）の後で前記工程（ｃ）の前に、前記複数のアウタリードの表面に対して、ウォータジェット処理を実行する工程。
２０．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ａ）の封止は、トランスファモールドによって実行される。
２１．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、６度以上、１２０度以下である。
２２．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、１００度以下である。
２３．前記１から２０項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、６０度以下である。
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが固定されたリードフレームをモールド金型にセットして、前記半導体チップを封止レジンにより封止することにより、前記リードフレーム上にレジン封止体を形成する工程、
ここで、前記リードフレームは、以下を含む：
（ｉ）前記半導体チップが固定された、ダイパッド；
（ｉｉ）前記ダイパッドの外部周辺から、前記レジン封止体の底面と、ほぼ同一平面を形成するように延びて前記レジン封止体の側面に達する複数のインナリード；
（ｉｉｉ）前記複数のインナリードの各々に連結して前記レジン封止体の前記側面から突出した複数のアウタリード、
更に、前記半導体装置の製造方法は以下の工程を含む：
（ｂ）前記工程（ａ）の後、前記複数のアウタリードにレーザ光を照射することによって、前記複数のアウタリード間または、それらの側面のレジン部材を除去する工程、
ここで、前記工程（ｂ）は、以下の工程を含む：
（ｂ１）前記複数のアウタリードの前記側面に対して、前記レーザ光を、傾斜して照射する工程。
２．前記１項の半導体装置の製造方法において、前記複数のアウタリードの長手方向に垂直な断面は、正立した、ほぼ台形状を呈する。
３．前記１または２項の半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光は、前記リードフレームの上面側から照射される。
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光は、前記リードフレームの上面または下面に対して、ほぼ垂直な方向から照射される。
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記リードフレームの上面または下面は、ほぼ水平に保持されている。
６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、６度以上、３００度以下である。
７．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、２５度以下である。
８．前記１から５項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、２０度以下である。
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記複数のインナリードの内端側の長手方向に垂直な断面は、倒立した、ほぼ台形状を呈する。
１０．前記１から９項のいずれか一つの半導体装置の製造方法において、前記リードフレームは、その上下両面からのウエットエッチングによってパターニングされている。
１１．前記１から１０項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｃ）前記工程（ｂ）の後、前記複数のアウタリードの露出部表面に半田層を形成する工程。
１２．前記１から１１項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｄ）前記工程（ｃ）の後、前記レジン封止体に対して、レーザマーキングを実行する工程。
１３．前記１２項の半導体装置の製造方法において、前記レーザマーキングにおけるレーザパワーは、前記工程（ｂ１）におけるレーザパワーよりも弱い。
１４．前記１から１３項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記複数のアウタリードにも前記レーザ光を照射することによって、前記複数のアウタリード上のレジンバリを除去する。
１５．前記１から１４項のいずれか一つの半導体装置の製造方法において、前記レーザ光は、近赤外光である。
１６．前記１から１５項のいずれか一つの半導体装置の製造方法において、前記レーザ光は、ＹＡＧレーザから得られるものである。
１７．前記１から１６項のいずれか一つの半導体装置の製造方法において、前記レーザ光の波長は、１０６４ｎｍである。
１８．前記１１から１７項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｂ）の後で前記工程（ｃ）の前に、前記複数のアウタリードの表面に対して、ウォータジェット処理を実行する工程。
１９．前記１から１８項のいずれか一つの半導体装置の製造方法において、前記工程（ａ）の封止は、トランスファモールドによって実行される。
２０．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、６度以上、１２０度以下である。
２１．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、１００度以下である。
２２．前記１から１９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ１）において、前記レーザ光の傾斜角は、１０度以上、６０度以下である。
次に、本願において開示される発明の更に、その他の実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが固定されたリードフレームをモールド金型にセットして、前記半導体チップを封止レジンにより封止することにより、前記リードフレーム上にレジン封止体を形成する工程、
ここで、前記リードフレームは、以下を含む：
（ｉ）前記半導体チップが固定された、ダイパッド；
（ｉｉ）前記ダイパッドの外部周辺から、前記レジン封止体の底面と、ほぼ同一平面を形成するように延びて前記レジン封止体の側面に達する複数のインナリード、および、前記複数のインナリードの各々に連結して前記レジン封止体の前記側面から突出した複数のアウタリード；
（ｉｉｉ）前記複数のアウタリードの外端部の近傍を連結するダムバー；
（ｉｖ）前記複数のアウタリード間を充填し、前記レジン封止体の前記側面から突出するリード間レジン突出部、
更に、前記半導体装置の製造方法は以下の工程を含む：
（ｂ）前記工程（ａ）の後、前記リード間レジン突出部にレーザ光を照射することによって、前記リード間レジン突出部を除去する工程；
（ｃ）前記工程（ｂ）の後、前記リード間レジン突出部を除去することで露出した表面と残存するレジン表面の境界周辺のレジンの第1部分にレーザ光を照射することによって、前記レジンの前記第1部分の表面を除去する工程；
（ｄ）前記工程（ｃ）の後、前記レジン封止体から突出した前記リードフレームの表面に金属被膜を形成する工程。
２．前記１項の半導体装置の製造方法において、前記工程（ｂ）では、前記リード間レジン突出部と前記複数のアウタリードのそれぞれにレーザ光を照射することによって、前記リード間レジン突出部を除去し、前記複数のアウタリードのそれぞれの側面を露出させる。
３．前記１または２項の半導体装置の製造方法において、前記工程（ｂ）では、前記複数のアウタリードのそれぞれの側面に対して、前記レーザ光を傾斜して照射する。
４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記複数のアウタリードの長手方向に垂直な断面は、正立した、ほぼ台形状を呈しており、前記工程（ｂ）において、前記レーザ光は、前記リードフレームの上面側から照射される。
５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）における前記レジンの前記第1部分の除去は、前記レーザ光をスポット照射して、前記レジンの上面側を除去することにより行われる。
６．前記１から４項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）における前記レジンの前記第1部分の除去は、前記レーザ光をスポット照射して、前記レジンの上面側から下面側へ貫通するように行われる。
７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記レジンの前記第1部分は、前記レジン封止体の一部である。
８．前記１から６項のいずれか一つの半導体装置の製造方法において、前記レジンの前記第1部分は、前記リード間レジン突出部の残存部である。
９．前記１から８項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）において、前記レーザ光は、前記レジン封止体の中央部側に傾斜した状態でスポット照射される。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
また、「銅」、「金」、「エポキシ樹脂」、「錫」等といっても、特にそうでない旨、明示した場合又は明らかにそうでない場合を除き、純粋な部材に限定するものではなく、それらを主要な構成要素とする部材を示すものとする。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。そして、このウエハを個々の集積回路装置に分割したものを、「半導体チップ」または単に「チップ」という。なお、本願において、基板としての半導体は、主にシリコン系半導体をさすが、ＧａＡｓ系その他の化合物系半導体であってもよい。
６．なお、本願におけるＱＦＮ型等のプラスチックパッケージの定義については、実施の形態の詳細のセクション１において、具体的に説明する。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、ＱＦＮ型パッケージ類似の半導体パッケージに関するレーザによる不要レジン部分除去の詳細については、日本特願第２００８−１６４３８８号（日本出願日２００８年６月２４日）すなわち、日本特開第２０１０−１０１８７号公報に詳しく記載されているので、本願では原則として、それらの部分の説明は繰り返さない。また、ＱＦＮ型パッケージ類似の半導体パッケージに関するリードフレーム構造、パッケージングプロセス等については、国際出願第ＰＣＴ／ＪＰ２００６／０７４９４２号（国際公開第２００９／８１４９４号パンフレット）に詳しく記載されているので、本願では原則として、それらの部分の説明は繰り返さない。
１．本願の一実施形態の半導体装置の製造方法による半導体装置のパッケージ構造の説明（主に図１から図４）
図１は本願発明の一実施の形態の半導体装置の製造方法により製造された半導体装置のＱＦＮ型類似のパッケージ構造の一例を示すパッケージ上面図である。図２は本願発明の一実施の形態の半導体装置の製造方法により製造された半導体装置のパッケージ構造の一例を示すパッケージ下面図である。図３は図２の封止体裏面コーナ部Ｒ１のパッケージ拡大下面図である。図４は図１のＸ−Ｘ’断面に対応するパッケージ断面図である。これらに基づいて、本願の一実施形態の半導体装置の製造方法による半導体装置のパッケージ構造等を説明する。
まず、ＱＦＮ型等のプラスチックパッケージについて説明する。ＱＦＮ型プラスチックパッケージは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）と類似したプラスチックパッケージであるが、本来はパッケージ上面の各辺に対応した側面の底面端部から０．１から０．５ミリメートル程度、突出した多数のアウタリードを有し、それらの間がリード間レジン突出部により、封止されている。従って、パッケージの側面から比較的長く伸びるアウタリードを有するＱＦＰと比較して、実装面積を節約できるメリットがある。
しかし、アウタリードの側面が、ほとんどレジンに覆われている状態では、半田リフロー実装が上手く行えないので、実際には、パンチング金型等を用いて、機械的にリード間レジン突出部を削り落として、アウタリードの側面の一部又は全部を露出させる等の対策を施していた。従って、以下ではリード間レジン突出部を何らかの方法で取り除いた形態のＱＦＮ型類似のプラスチックパッケージについて説明する。なお、この種のＱＦＮ型類似のプラスチックパッケージは、将来的には「ＰＱＦ（Ｐｒｏｔｒｕｄｅｄ−ｌｅａｄｓ Ｑｕａｄ−Ｆｌａｔ Ｐａｃｋａｇｅ）型」と呼ばれることとされている。
最初にパッケージ上面を説明する。図１に示すように、パッケージ２（レジン封止体）の上面２ａは、ほぼ矩形（この場合は、ほぼ正方形）をしている。コーナの面取り部２ｃがあるので、８角形であるが、コーナの面取り部２ｃのサイズは、パッケージの差し渡しと比較して小さいので、基本的には矩形（正方形又は長方形）と見ることができる。パッケージ上面２ａの各辺に対応した側面２ｄの底面端部からアウタリード４が、たとえば０．３ミリメートル程度、突出している。コーナの面取り部２ｃの底面端部から冷却及び実装時の外観検査用のバンパー７が突出している。なお、パッケージ上面２ａの四隅にある円形のものはエジェクタピン跡２ｅである。
このバンパー７は導電性部材（例えば、半田）を介して実装基板上の電極パッドと接続するため、半導体装置の実装強度を向上できる。また、半導体チップ１（図４）から発生する熱を、ダイパッド３（図４）、ダイパッド３と一体に形成された吊りリード９（図５）、およびダイパッド３の一部であり、吊りリード９（ダイパッドサポートリード）よりも広い幅を有するこのバンパー７を介して、外部（実装基板側）に逃がすことができるため、半導体装置の信頼性の低下（熱による誤動作）を抑制できるメリットがある。
次に、パッケージ下面を説明する。図２および図３に示すように、パッケージ２の下面２ｂの中央には、放熱のためダイパッド３の下面３ｂが露出している。このダイパッド３の下面３ｂの形状は、通常、パッケージ２の平面形状とほぼ同一であり、この場合は、ほぼ正方形（一般に長方形等を含む矩形）であり、４個の辺を有する。バンパー７の近傍に吊りリード９（ダイパッドを吊るリード、すなわち、ダイパッドサポートリード）の一部が露出している。
次に、図１及のＸ−Ｘ’断面を説明する。図４に示すように、パッケージ（レジン封止体）２の底面２ｂの中央にあるダイパッド３の上面３ａには、たとえば、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層８（銀ペースト層等でもよい）を介して半導体チップ１の裏面が固着されている。レジン封止体２の各側面２ｄの底面端部からアウタリード４が突出しており、半導体チップ１の上面１ａ（半導体チップ１の裏面の反対の面）のボンディングパッド１４とインナリード５の内端部５ｉ（ダイパッド３の周辺と、インナリード５の内端部５ｉのそれに対向する部分の下面はハーフエッチング処理が施されており、ハーフエッチ部１５となっている）間は金を主要な成分とする金ワイヤ６（金系ワイヤに限らず、アルミニウム系、銅系、銀系ワイヤでもよい）で接続されている。ＱＦＰと比較したときのＱＦＮ型プラスチックパッケージの一つの特徴は、インナリード５の露出している部分の下面と封止体２の下面２ｂが、ほぼ同一の平面を形成しており、アウタリード４がその外端部まで、ほぼ直線状に、封止体２の側面２ｄの底面端部から突出しているところにある。製法上、リードフレームの下面がパッケージの下面と一致するので、通常、ダイパッド３の下面３ｂがパッケージの下面２ｂの中心部を構成することとなる。すなわち、ダイパッド３の下面３ｂとリード等（インナリード５、アウタリード４、吊りリード９、バンパー７等）の下面露出部並びに封止体底面２ｂとが、ほぼ同一平面を形成しており、同様に、ダイパッド３の上面３ａとリード等（インナリード５、アウタリード４、吊りリード９バンパー７等）の上面とが、ほぼ同一平面を形成している。
また、後ほど説明するように、本実施の形態においては、アウタリード４の横幅が上面と下面で相違しており、下面が広くなっている。すなわち、側面が傾斜している。すなわち、垂直面を基準として、鋭角的に傾斜している。
これに対して、インナリード５の少なくとも一部は、アウタリード４と逆に傾斜している。すなわち、その上面の横幅の方が、その下面の横幅よりも広くなっている。この傾斜角も鋭角的である。このようにしているのは、封止体からインナリード５から脱落するのを防ぐためである。また、インナリード５の上面を広くしておくと、確実なワイヤボンディング性を確保する効果もある。
ここで説明するパッケージの基本的寸法を例示すると、たとえば、以下のごとくである。リードフレーム厚さは０．２ｍｍ程度（好適な範囲としては０．１ｍｍ以上、０．３ｍｍ以下である）、リードピッチ（アウタリード及びインナリードのピッチ）は、０．５ｍｍ程度（好適な範囲としては０．２ｍｍ以上、０．８ｍｍ以下である）、リード突出長さ、すなわち、アウタリード長さは、０．３ｍｍ程度（好適な範囲としては０．１ｍｍ以上０．５ｍｍ以下であり、もっとも好適な範囲としては０．２ｍｍ以上０．４ｍｍ以下である）、パッケージ幅（封止体の幅）は８ｍｍ程度（好適な範囲としては３ｍｍ以上、１０ｍｍ以下である）、パッケージ厚さ（封止体の厚さ）は０．８ｍｍ程度（好適な範囲としては０．３ｍｍ以上、１．２ｍｍ以下である）、リード数（ピン数）６４本程度（適用して有益な範囲としては２０本以上１５０本以下程度の範囲であるが、４０本以上で好適であり、５０本以上で特に好適である）である。
なお、本願発明は、ここに具体的に例示したパッケージ形状にのみ適用できるものではなく、少なくとも、レジン封止体からリードが突出している半導体装置（電子装置）に広く適用できることは言うまでもない。
２．本願の一実施形態の半導体装置の製造方法に使用するリードフレームの構造および、半導体装置の製造方法における組み立てプロセスの流れの説明（主に図５から図２０）
このセクションでは、セクション１で説明した半導体装置の製造方法に使用するリードフレームの構造および、当該半導体装置の製造方法における組み立てプロセスの流れを説明する。
図５は本願発明の一実施の形態の半導体装置の製造方法に使用するリードフレームの上面図である。図６は図５にリードフレームの各部と封止体、ハーフエッチング領域、最終的にカットされるべき部分等との関係を説明したリードフレームの上面図である。図７は本願発明の一実施の形態の半導体装置の製造方法における組立工程（一部実装工程含む）の流れを示すプロセスブロックフロー図である。図８は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ダイボンディング中）である。図９は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ダイボンディング完了時点）である。図１０は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（ワイヤボンディング完了時点）である。図１１は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（モールド金型内において型締めされた時点）である。図１２は図７に対応するデバイス断面（図６のＰ−Ｐ’断面）プロセスフロー図（モールド金型内において型締めされた時点）である。図１３は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（レーザレジン除去中）である。図１４は図１３に対応するリードフレーム上面図である（図１３はＸ−Ｘ’断面に対応し、Ｐ−Ｐ’断面は図２１のＰ−Ｐ’断面に対応する）。図１５は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（半田メッキ完了時点）である。図１６は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（レーザマーキング中）である。図１７は図７における切断工程を説明するための図１４の封止体裏面コーナ部Ｒ１に対応するリードフレーム下面拡大図である。図１８は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（切断工程完了時点）である。図１９は図７に対応するデバイス断面（図６のＸ−Ｘ’断面）プロセスフロー図（半田リフロー実装完了時点）である（実際には、半田メッキ層と再凝固半田層は渾然一体化して半田フィレットを構成しているが、説明の都合上、半田メッキ層を独立した層として示した）。図２０は図１９のＺ−Ｚ’断面図である。
まず、図５及び図６に基づいて、本願の一実施形態の半導体装置の製造方法に使用するリードフレームの構造（主に平面構造、特に上面構造であるが微小なエッチング構造等は図示の都合上、省略している）を説明する。図５及び図６にしめしたリードフレーム１２は、組立工程に導入された当初の形態である。一般にここに示したものは、単位デバイス領域（１個の半導体装置に対応するリードフレーム上の領域）であり、通常は複数の単位デバイス領域がマトリクス状に連結されたマトリクス状リードフレームの形態で使用されるが、ここでは、煩雑を避けるため、単一の単位デバイス領域のみについて説明する。
リードフレームの材料は、たとえば錫およびニッケル等を含有する銅を主要な成分とする銅系材料であるが、Ｚｒ添加の銅系材料、鉄添加の銅系材料、またはその他の銅系材料でもよい。なお、ここでは、リードフレームはエッチングによりパターニングされている。打ち抜きでも可能であるが、エッチングの方が微細加工精度に優れるほか、ハーフエッチ等の組み合わせに有効である。また、エッチングの方がアウタリードの側面に傾斜を付ける等の加工等にも適合している。
次に、単位デバイス領域の内部について、詳述する。図５または図６に示すように、中央部はダイパッド３であり、それを周辺のバンパー７に固定しているのが、吊りリード９である。周辺部には、熱応力によりダイパッド３がそらないように、そり防止スリット１６が設けられている。
ハーフエッチ部１５内の吊りリード９、インナリード内端５ｉ（ボンディング部）、ダイパッド周縁等は裏面からハーフエッチされている（これは、必須ではないが、リード等の抜け防止に有効である）。
インナリード内端５の上面の先端部５ｉには、（必須ではないが）ワイヤボンディング性を向上するため、たとえば銀等を主要な成分とするボンディング金属層がメッキ等により形成されている。複数のアウタリード４の外端部の近傍がタイバー１１（ダムバー）により連結されている。ここで、２点破線はレジン封止後に、タイバー部分を封止体から分離するためのパンチング金型２１の投影パターンである。同じく、各コーナの破線は、封止体２とともにバンパー７を周辺のリードフレーム本体１２（リードフレームの枠部１２ｃ）から分離するためのパンチング金型２２の投影パターンである。また、リードフレーム１２の各コーナ部には、レジン注入時に使用するコーナ開口１７（実際に使用するのは、一般にどれか一つ）が設けられている。図６における略正方形の破線は、レジン封止体（またはモールドキャビティ）の外周２３を表す。
図７のプロセスフロー１００に従って、順に組み立てプロセス（主に組み立てフローを示す）を説明する。先ず、ウエハ工程において、半導体チップ１を製造する。半導体チップ１は、たとえば、一般的な集積回路チップを例にとると、半導体チップ１の上面１ａに設けられた複数のボンディングパッド１４（図４）、周辺回路ブロック、およびＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ロジック＆メモリ回路ブロック等から構成される。なお、ここでは、単位デバイス領域に対して、１個のチップを取り付ける例について説明するが、これは複数個固着（固定）してもよい。また、ここでは、ダイパッド３上に固定する例を示すが、複数のチップを固定する場合は、直接でも他のチップを介して間接に固定してもよい。また、ここではダイパッド３が半導体チップ１よりも大きな例を示したが、半導体チップ１の方が大きくてもよいし、両方がほぼ同一の大きさでもよい。また、このことは水平方向におけるＸ，Ｙ各軸の一方についても言える。以下では、主に図６のＸ−Ｘ’断面について説明するが、必要に応じて、図６のＰ−Ｐ’断面についても説明する。
チップ１が完成すると、図８および図９に示すように、図５及び図６に示したリードフレーム１２の単位デバイス領域ごとに、チップ１をダイボンディングする。すなわち、リードフレーム１２の上面１２ａ（裏面１２ｂの反対の主面）のダイパッド３の上面３ａ（下面３ｂの反対の主面）に接着剤層８を介して、チップ１の裏面１ｂを熱圧着する（図７のダイボンディング工程１０１）。
その後、図１０に示すように、ボンディングワイヤ（たとえば、金線）をたとえばボール＆ウエッジボンディングにより、チップ１のデバイス面１ａ上のボンディングパッド１４とインナリード５との間に接続する（図７のワイヤボンディング工程１０２）。
次に、図１１（図６のＸ−Ｘ’断面に対応）及び図１２（図６のＰ−Ｐ’断面に対応）に示すように、封止領域２３（図６の点線）をトランスファモールドにより、レジン封止することにより、レジン封止体２とする（図７の樹脂封止工程１０３）。具体的には、図１１及び図１２に示すように、ワイヤボンディングが完了したリードフレーム１２を、上下金型５１間のモールドキャビティ５３に単位デバイス領域の主要部が一致するように、セットする。次に、封止レジンをキャビティ５３内に注入する。その際、図１２からわかるように、レジンは、本来のモールドキャビティ５３の境界を越えて、ダムバー１１を頂点とするリード間へも充填され、そこで硬化してリード間レジン突出部５４（図２１）を形成する。このリード間レジン突出部５４は、充填後の加圧期間（封止加圧）を経て、十分に圧縮されているので、強固な構造体となっている。この点、リードと金型５１のわずかな隙間からリークしたレジンが封止加圧を受けずに硬化したレジンバリ（いわゆるフラッシュバリ）とは性質が若干異なる。
ここで、封止に使用する封止レジンは、たとえば、主要樹脂成分を低分子量エポキシ樹脂、シリカ系充填材８０重量％程度等を主要な成分として、全体として、ハロゲンフリーな構成としている（環境的に問題のない分野では、ハロゲン系難燃剤を添加することも可能である）。
金型５１から取り出されたリードフレーム１２（正確には、封止体２を含む封止体リードフレーム複合体）は、ゲートおよびランナブレーク処理（ゲート部及びランナ部の不要なレジンを封止体２およびリードフレーム１２から分離する）を施す。その後、レジン封止体２の樹脂キュア処理を実施する。
この状態で、リードフレーム１２の単位デバイス領域の封止体２の側面２ｄ周辺のアウタリード４上には、金型５１の隙間から漏れた封止レジンによるレジンバリが薄く形成されている（リード間レジン突出部５４と比較して薄い）。
ここで、図１３に示すように、リードフレーム１２のアウタリード間開口１０に形成されたリード間レジン突出部５４にレジン除去用レーザビームデリバリヘッド６２により、レーザ光６１を照射して、リード間レジン突出部５４を除去する（図７のレーザ樹脂除去工程１０４）。このとき、図１４（図１３は、このＸ−Ｘ’断面）に示すように、アウタリード４上面のレジンバリにも、同一のレーザ光６１を照射して、ほぼ同時にレジンバリも除去してもよい（これにより、後の電解処理やウォータジェットの効果を高める働きがある）。こうすることで、図１４のレジン封止体２の外周と略正方形の破線で囲まれた環状のレーザ照射域２４全体にレーザ光を照射することができるので、照射装置の制御が簡単で、処理速度も向上する。このように、アウタリード４上面のレジンバリ（キャビティから漏れ出した微細なレジン片）も同時に除去することにより、スキャンニングが簡単になるほか、実装時に、半田の上面への回り込みを良好にする効果もある。
ここで使用するレーザは、たとえば、ＹＡＧレーザ（Ｎｄ：ＹＡＧなど）で、レーザ光６１は、たとえば基本波長の１０６４ｎｍである。近赤外光であり、熱的にレジンを除去するためである。また、近赤外光は、若干ずれて、パッケージ本体に当たったとしても、激しい損傷を与えず、少量であれば逆に、パッケージのひずみを緩和する効果がある。レーザ出力は、たとえば４０Ｗ程度であり、２０ｋＨｚ程度のパルス動作である。焦点は除去しようとするレジン部材表面に合わせる。レーザ線幅及びレーザ間隔は、たとえば４０マイクロメートル程度であり、スキャンスピードは、たとえば３００ｍｍ/秒程度である。照射回数は、たとえば３回程度（封止体２の周りを３周する）である。近赤外光を用いる理由は、封止レジンは、多数の物質の組成物であり、選択性のない熱作用で、目的物を全体として除去するのが効率的だからである。このレーザ照射により、リード間レジン突出部５４は、レジンバリ化すると考えられる。そのことによって、後の電解処理やウォータジェット処理等（ただし、これらの後続工程は必ずしも必須ではない）のレジンバリ除去に有効な手段により、効率的に除去できると考えられる。
なお、レーザ光６１の波長としては、同じＹＡＧレーザであれば、５３２ｎｍの可視光域または３５５ｎｍの紫外域が使用可能である。また、二酸化炭素ガスレーザであれば、１０．６マイクロメートルの波長（中間赤外域）が利用可能である。中間赤外域は、光自体はエネルギー的に不利であり、パワー、処理時間等を考慮する必要がある。可視光域または紫外域は、高調波等であるためパワー面で高価となる。また、光自体としてエネルギーが高いので、樹脂の除去性は良好であるが、パッケージ本体にダメージを与える可能性があるので、照射位置精度の管理が重要である。
このレーザ樹脂除去工程１０４（図７）が完了した時点でのリードフレーム１２の封止体２の側面２ｄ周辺のアウタリード４の側面には、若干、残存レジン（取りきれなかったリード間レジン突出部５４）が存在する可能性がある。一方、レジンバリは薄くなっているが完全には取れていないことがある。なお、この時点で、水圧バリ取り、または単純な水洗等（薬液洗浄を含む）を経て半田メッキ工程１０６（図７）へ移行してもよい。
しかし、更に高い実装信頼性を確保するためには、電解バリ取り処理を施すことが望ましい。電解バリ取り処理は、リードフレーム１２をカソードとして、ソーダ灰（主に無水炭酸ナトリウム）等を溶解した電解質水溶液中で水の電気分解を実行するものである（たとえば溶液温度は摂氏５０度程度、処理時間は、たとえば１５分程度、電流密度は、たとえば10A/dm2程度である）。すなわち、アウタリード４と、残存レジンまたはレジンバリ（あわせて残留レジン片）の間において、水素ガスバブルを生成させて、その力により、残留レジン片をリフトオフさせることができる。なお、この時点で、単純な水洗等（薬液洗浄を含む）を経て半田メッキ工程１０６（図７）へ移行してもよい。
しかし、更に高い実装信頼性を確保するためには、水圧バリ取り処理１０５(図７)を施すことが望ましい。水圧バリ取り処理１０５は、図２２に示すように、リードフレーム１２に対して、ノズルから高圧の洗浄水または洗浄液（このとき、洗浄水または洗浄液に粒子を添加する液体ホーニング処理をしてもよい。また、水圧バリ取り処理に代えて、又はこれと併用して、薬液処理やブラスト処理を実行してもよい）等の流体ジェットを供給することによって、残存する残留レジン片を最終的に除去する処理である。
ここまでの処理により、リードフレーム１２の封止体２の側面２ｄ周辺のアウタリード４表面及び側面等は、清浄な状況にある。ここで、図１５に示すように、半田メッキ処理１０６（実装性を改善するための表面処理、図７の半田メッキ工程１０６）を、たとえば酸性錫（ビスマス）メッキ液中での電気メッキ等により実行する（アルカリメッキ液も可能であるが、酸性メッキ液は高純度メッキであるメリットがある）。非電解メッキや半田ディップ等でもよいが、経済性＆信頼性等から電気メッキが好適である。半田層２５の材料としては、たとえばビスマス２％、残り錫（融点は摂氏２１７度）からなる錫系鉛フリー半田等が好適である（環境面で問題のない場合は鉛系半田も使用可能である）。その他の鉛フリー半田としては、錫-銀系半田、錫-ビスマス-銀-銅系半田、錫-ビスマス-銀-アンチモン系半田等がある。
次に、図１６に示すように、マーキング用レーザビームデリバリヘッド７２からのマーキング用レーザ光（レーザビーム）７１を用いて、主にレジン封止体２の上面２ａに対して、レーザマーキング工程１０７（図７）を実施する。このときのレーザ光は、レジン除去用レーザ光と同じものでもよいが、出力は、たとえば、７ワット程度と、レジン除去用レーザ光よりも微弱なもので十分である（これは、レジン除去用のレーザビームと同程度のパワーを供給すると、下層のチップ１上のレジン層を破壊する可能性があるからである）。また、ＹＡＧレーザではなく、炭酸ガスレーザ等も使用可能である。
次に、図６及び図１７に示すように、下方からパンチング金型２１により、リード４の外端部に対応する切断面２１で、リードフレーム１２を切断することで、封止体２とタイバー１１を分離する。続いて、残りの連結部分をパンチング金型２２により切断分離することで、図１８に示すように、封止体２（デバイス）をリードフレーム本体１２（枠部１２ｃ）から分離する（図７の切り離し工程１０８）。
前記のように、下方からパンチング金型２１により、アウタリード４の外端部を切断することによって、リード４の下面上の半田層がリード先端面に移動してリード先端面半田領域を形成する（物理的には下面自体が流動してリード先端面の下半部となる）。このように、アウタリード４の上面、下面、両側面、および先端面に半田層（半田領域）２５が形成されているので、図１９および図２０に示すように、配線基板４５上のランド４６に半田リフロー実装した際に（図７の実装工程１０９）、アウタリード４の先端部を含めて半田フィレット４２が正常に形成される。また、アウタリード４の断面が、ほぼ正立した略台形形状を呈しているので、半田のアウタリード４の上面への這い上がりがスムーズに行われる結果、強固な形の半田フィレット４２（または再凝固半田層）が形成される。
３．本願の一実施形態の半導体装置の製造方法の要部プロセスであるレーザ樹脂除去工程の詳細説明（主に図２１から図３１）
このセクションでは、セクション２で説明したレーザ樹脂除去工程１０４（図７）の詳細および、その工程を効率よく実施できるアウタリード構造について説明する。
図２１は図１４の封止体周辺部Ｒ３の要部拡大上面図（リード間レジン突出部除去前）である。図２２は本願発明の一実施の形態の半導体装置の製造方法におけるレーザレジン除去工程に使用するレーザ照射装置の正面模式図である。図２３は図２１のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（リード間レジン突出部除去前または除去開始直後）である。図２４は図１４の封止体周辺部Ｒ３の要部拡大上面図（リード間レジン突出部除去後または除去完了直前）である。図２５は本願発明の一実施の形態の半導体装置の製造方法におけるアウタリードおよびインナリードの断面詳細構造を説明するための封止体周辺部の要部拡大上面図（リード間レジン突出部除去後または除去完了直前）である。図２６は図２５のＡ−Ａ’断面（インナリード内端）に対応するインナリードの断面図である。図２７は図２５のＢ−Ｂ’断面（インナリード主要部）に対応するインナリードの断面図である。図２８は図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（背景はレジン封止体である）である。図２９は図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（リード間レジン突出部除去の初期段階を説明）である。図３０は図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの断面図（リード間レジン突出部除去の最終段階を説明）である。図３１は図３０のアウタリード間領域Ｒ２における残留レジン除去のメカニズムを説明するためのアウタリードの断面図である。図３２は図２５のＣ−Ｃ’断面（アウタリード）に対応するアウタリードの変形例（図２８の変形例）である。
先ず、レーザ樹脂除去工程１０４（図７）に使用するレーザ照射装置５９の基本的構造を説明する。図２２に示すように、レーザ装置基台６０上に、レーザ用Ｘテーブル６３およびレーザ用Ｙテーブル（合わせてレーザ用ＸＹテーブル）６４があり、その上に、Ｚ移動機構６６が乗り、その頂上に水平回転φ移動機構６７（水平回転アーム）が取り付けられている。この水平回転アーム６７の先端部には、θ移動機構６８（垂直からの傾きを変更できる機構）を介して、レジン除去用レーザビームデリバリヘッド６２（レーザガン）が通常、垂直真下方向にレーザビーム６１を向けた状態で保持されている。一方、レーザ装置基台６０上の他の場所には、被処理物用Ｘテーブル６９および被処理物用Ｙテーブル７０（合わせて被処理物用ＸＹテーブル）があり、それらの上に、θテーブル６５（リードフレーム１２の上面１２ａ又は下面１２ｂを水平面から傾斜させることができる傾斜テーブルで、セクション２で説明した前記実施の形態では、このテーブルは水平にセットされている。なお、以下の各セクションにおいても、特にそうでない旨明示した場合を除き、このテーブルは水平にセットされている。）が固定されている。このθテーブル６５上に被処理物であるリードフレーム１２が、上面１２ａを上に向けて保持されている。この装置にあっては、レーザビームデリバリヘッド６２に取り付けられた位置認識光学系５８によって、レジン封止体２の外周を認識することにより、レーザスキャンすべき部分を位置決めするようになっている。
ここに示した実施の形態では、レーザ照射時には、θテーブル６５を水平に保ち（リードフレーム１２はその上面を上に向けて、水平に保持されている）、被処理物用ＸＹテーブルも停止させて、レーザ用ＸＹテーブル等を移動させて、レーザビームスキャンニングを実行している。これは、装置の構成及び制御が単純になるからである。しかし、レーザ用ＸＹテーブルには、レーザ発信器が搭載されている場合が多いので、水平移動は、被処理物用ＸＹテーブルで担当して、その他の角度調整をレーザ用ＸＹテーブル等で担当するようにしてもよい。
また、レーザ照射角度θは、θテーブル６５を傾けて、リードフレーム１２側で調整し、レーザビーム６１自体は、垂直照射するようにしてもよい。
次に、図２１から図２４に基づいて、セクション２で説明したレーザ樹脂除去工程１０４（図７）の詳細を説明する。図２１（全体は図１４を参照）および図２３に示すように、レーザ照射域２４のレジン除去用レーザビームデリバリヘッド６２によりレーザビーム６１を照射してリード間レジン突出部５４を除去すると、比較的早期に図２４のようにアウタリード間開口１０が再び現れるが、この段階ではアウタリード側面４ｓには、レジン部材が残留している。ここで、更にレーザビーム６１を照射して、残留レジン部材５４をほぼ完全に除去する。この残留レジン部材５４を効率よく除去するためには、図２５および図２８に示すように、アウタリード４の長手方向に直行する断面（横断面）をほぼ正立した略台形形状とすることが有効である。
ここで、先ず、セクション２で説明した本願の一実施の形態におけるリードフレーム１２のリード部分（アウタリード４およびインナリード５）の断面構造の詳細について説明する。図２５に図１４の封止体周辺部Ｒ３とほぼ同様な領域の拡大上面図を示す。この図のＡ−Ａ’断面を図２６（図中に寸法の一例を示す。寸法表記はミリメートル単位である。図２７および図２８も同じ）に示す。図２６よりインナリード内端５ｉ（ボンディング部）の横断面はほぼ倒立した略台形形状を呈していることがわかる。もっとも、ウエットエッチングによってリードフレーム１２をパターニングした場合には、インナリード内端部側面の実形状５ｉｒは、破線のような曲線状を呈する。また、図２７に示す図２５のＢ−Ｂ’断面より、インナリード主要部５ｐの横断面は、ほぼ矩形を呈している。この場合も、ウエットエッチングによってリードフレーム１２をパターニングした場合には、インナリード主要部側面の実形状５ｒは、破線のような曲線状を呈する。一方、図２８に示す図２５のＣ−Ｃ’断面より、アウタリード４の横断面は、ほぼ正立した略台形形状を呈している。この場合も、ウエットエッチングによってリードフレーム１２をパターニングした場合には、アウタリード側面の実形状４ｒは、破線のような曲線状（中央に小隆起を有する）を呈する。このときのせり出し量Ｗを５０マイクロメートル程度とすると、アウタリード側面傾斜角θは、１４度程度となる。このように、アウタリード４の横断面をほぼ正立した略台形形状とすると、半田リフロー実装時の半田の這い上がりを容易にし、アウタリード４の上面に至る良好な半田フィレット形成を促進する効果がある。また、その形状から、実装時の応力を緩和する効果もある。
図２９にレーザ樹脂除去工程１０４（図７）の初期段階における図２５のＣ−Ｃ’断面の様子を示す。この段階では、リード間レジン突出部５４は、急速に消滅して、アウタリード側面４ｓに残留した比較的薄いレジン層又は分散的なレジン片という状態を呈する。この状態で、図３０に示すように、アウタリード４の横断面がほぼ正立した略台形形状を呈しているので、レーザビーム６１を垂直にスキャンニング照射しても、全側面にほぼ均等に照射されるので、残留レジン部材の除去効率が格段に向上する。なお、図２８及び図２９に示すように、アウタリード４における一方の面（レーザが照射される側の面であり、本実施の形態では、上面）の幅を、他方の面（本実施の形態では、下面）の幅よりも細くしておく構造であれば、ウエットエッチングによって形成されたアウタリード４の全側面に対してレーザを照射することは可能である。更に、図３２に示すように、一方の面（上面）の幅を、他方の面（下面）の幅の半分よりさらに狭くなるように、ウエットエッチングによりリードフレーム１２をパターニングすることで、より確実にアウタリード４の全側面に対してレーザを照射することができる。図３２の例は、図２８の例で、アウタリード４の上面の幅を０．０５ミリメートル程度としたものである。この例では、せり出し量Ｗ０．０７５ミリメートル程度であり、傾斜角θは、２０．６度程度となる。
図３０のアウタリード間領域Ｒ２部分の拡大図を図３１に示す。ここで、レーザビームと平行な線９１（この例では垂線）と（図２５Ｃ−Ｃ’断面の）アウタリードの側面に略平行な面９２（統計学的には実際の曲面の回帰平面）の成す角（すなわち、レーザビーム６１と平行な線９１と、そのアウタリードの側面への正射影の間の角）を傾斜角θとする。この傾斜角θは、前記実施の形態のように、レーザビーム６１をほぼ垂直に、リードフレーム１２の上面１２ａから照射する場合は、アウタリード側面４ｓの垂直面からの傾き角となる。前記実施の形態では、アウタリード側面傾斜角θをたとえば、１４度程度に設定している。この場合は、対象面（アウタリード側面４ｓ）に対してレーザビーム６１を垂直入射させた場合の光強度を１（基準光強度）とすると、ほぼ０．２５程度の強度となり、実用的な強度を確保できる。好適なアウタリード側面傾斜角θの下限値は、基準光強度の１０％以上の光強度を確保できるように、たとえば、６度程度を提示することができる。また、好適なアウタリード側面傾斜角θの上限値は、アウタリード４のピッチ、厚さ、幅の制約から、通常の条件では、３０度程度となる。
しかし、アウタリード側面傾斜角θの下限値は、照射効率を考慮すると、１０度程度（大雑把に言って、光強度が６度の場合の２倍程度となる）が量産上、好適である。一方、アウタリード側面傾斜角θの上限値は、リードピッチの狭隘化および信頼性を考慮すると、２５度程度が量産上、好適である（更に、量産の効率を考慮すると、アウタリード側面傾斜角θの上限値は、２０度程度が特に好適である）。
４．前記実施の形態（後続の実施形態を含む）に関する考察および種々の変形例の説明
セクション２および３で説明した実施の形態（主実施形態）では、主に、リードフレームをほぼ水平に保持した状態で、その上面又は下面にほぼ垂直に上方からレーザビームを照射する例（垂直照射方式）を示したが、これは、現在のレーザ照射装置の現状から最も実用的だからである。すなわち、アウタリード側に傾斜が付いているので、ＸＹテーブル等の制御がやりやすい水平動作が可能である。また、レーザビームを垂直照射するので、途中でレーザビームの方向を変更する必要がないので、走査効率がよい。リードフレームの上方からレーザビームを照射するので、既存の汎用装置を利用できる。リードフレームの上面側からレーザビームを照射するメリットは、上面側の方が、封止体の端部を認識しやすいからである。
しかし、たとえば、リードフレームの下方からレーザビームを照射できる装置を利用すれば、アウタリードの横断面を倒立した略台形形状として、主実施形態と同様に処理することもできる。
また、アウタリード側面に傾斜角を設けるか、設けないかに係らず、レーザビームの方向自体を垂直方向から傾斜させることによって、アウタリード側面に直接レーザビームが入射するようにしてもよい（非垂直照射方式）。非垂直照射方式では、初期的な強固なレジン片を効率的に除去できるように、また、アウタリードの両側の側面に直接レーザビームが入射するように、たとえば、３回スキャンする場合を例にとると、１回目の照射は垂直に行い、２度目と３度目の照射では、相互に逆側に傾斜したレーザビーム照射を行う等の対策が有効である。
また、非垂直照射方式におけるアウタリード側面に対するレーザビームの傾斜角θ、すなわち、アウタリード側面レーザビーム傾斜角の上限値は、先のアウタリード側面傾斜角θの上限値を考慮すると、理論的に、１２０度程度となる。しかし、実用性を考慮すると、９０度を超えても照射効率を下げるだけなので（実用上鋭角照射が有効である）、実用的な上限値としては、１００度程度が好適である。また、量産性を考慮すると、量産上、好適な上限値としては、６０度程度を例示することができる。一方、アウタリード側面レーザビーム傾斜角の下限値は、前記アウタリード側面傾斜角と同じである。
また、非垂直照射方式において、アウタリードの側面をほぼ垂直とすることで、アウタリードの上面と下面をほぼ同じ幅にできるので、アウタリードの剛性を高く保持することができる。
なお、インナリード５の一部を逆台形とする例を示したが、垂直照射方式であるか、非垂直照射方式であるかにかかわらず、レジンとの密着性に問題がないときは、インナリード５の全長に渡って矩形断面としてもよい。
なお、本セクションで述べたことは、以下のセクションでも、ほぼそのまま当てはまる。
５．本願の前記の実施の形態における技術課題の説明
セクション１から４に説明したプロセスにおいては、以下のような問題があることが、本願発明者らによって明らかにされた。すなわち、リードにレーザ光が照射（１次レーザ照射）されると、リードから金属異物（元素）が周囲に飛散する。この飛散した金属異物が、リード間レジン突出部を除去する工程（図７のダムレジン除去工程１０４）により露出したレジンの表面（端部）に付着する。すなわち、リード間レジン突出部を除去する工程（図７のダムレジン除去工程１０４）を実施することにより飛散する金属異物は、本除去工程での除去部分に近接する周辺のレジン表面に付着する。そして、この状態でメッキ工程１０６（図７）を行うと、この付着した金属異物上にも金属被膜（メッキ層）２５が形成され、隣り合うアウタリードが短絡する。なお、金属被膜（メッキ層）２５（図１５）がレジンの表面に形成されるもう一つの理由は、端部に電界が集中し易いため、レジンの表面（端部）に付着する金属異物の量が少ない（薄い）場合でも、メッキ工程において金属被膜２５が形成されてしまうからである。
また、セクション３に説明した例のうち、正台形の断面を有するアウタリードを使用するものでは、レーザビームのリード側面への投影断面積が大きくなるため、特に、リードフレーム構成金属の飛散が多くなるものと考えられる。これは、正台形の断面を有するアウタリードを使用する場合に限らず、アウタリードの側面にレーザビームを傾斜して照射する場合に共通している。
更に、アウタリードの断面が矩形であり、レーザビームをリードフレームの主面（上主面又は下主面）に対して垂直に照射する場合においても、アウタリードの側面についたレジンを除去するためには、アウタリード間開口１０またはリード間レジン突出部５４とその周りのアウタリード４（図３９）またはタイバー１１に跨って照射する必要があるため、１次レーザ照射によるリード部材の飛散という問題は、依然として存在する。
６．本願の前記他の実施の形態に関する発明の概要の説明
このような問題を解決するためには、以下のような対策が考えられる。すなわち、１次レーザ照射工程の後、この１次レーザ照射工程により露出したレジン表面と残存するレジン表面の境界周辺の一部（第１部分）にレーザ光を照射（スポット照射）する工程（２次レーザ照射工程）により、レジンの一部（金属異物が付着したレジンの表面における一部）を除去することが有効である。このとき、前記実施の形態のように、リードフレームの上面側からレーザ光を照射する場合は、図４４又は図５７に示すように、レジンの上面側の一部のみ除去することも可能である。これは、上記のように、１次レーザ照射工程においてレーザ光をリードフレームの上面側から照射すると、飛散した金属異物がリードフレームおよびレジンの上面（レーザが照射される面）側に主に付着するためである。このプロセスによれば、２次レーザ照射工程の短時間化を図ることができる。
なお、この２次レーザ照射工程では、図４７または図５９に示すように、レジンの上面側から下面側まで貫通するように、レーザ光を照射し、１次レーザ照射工程により露出したレジンの一部（第１部分）を除去してもよく、このような方法であれば、隣り合うアウタリード間を跨ぐように金属被膜（メッキ層）２５が形成されるという上記の課題を、より確実に抑制することができる。
また、２次レーザ照射工程によって除去するレジン部材は、レジン封止体２（図４０）自体である場合と、レジン残存部３７（図５４）である場合が、想定される。
以下で説明する例では、１次レーザ照射工程を複数のアウタリード間開口１０（図３９）に亘って、連続的に（たとえば、パルスモードで）スキャンし、２次レーザ照射工程では、単位アウタリード間開口１０ごとのスポット照射を移動させながら繰り返す方式としている。この方式のメリットは、時間のかかる１次レーザ照射工程の短縮と、２次レーザ照射工程では、できる限り、リード上にレーザを照射したくないという要請を満足させられる利点がある。なお、１次レーザ照射工程および２次レーザ照射工程は、連続スキャンやスポット照射に限らず、種々の変更が可能であることはいうまでもない。
７．本願の前記他の実施の形態に関する技術的効果等の説明
前記又は以下に説明するいずれかの方法を選択することにより、隣り合うアウタリード間を跨るように、レジンの表面（端部）に金属被膜（メッキ層）が形成されないため、信頼性の高い半導体装置を提供することができる。
８．本願の前記他の実施の形態の半導体装置の製造方法におけるリードフレーム及びパッケージ形状の一例の説明（主に図３３から図３５）
以下に説明する例は、基本的部分は、セクション１から３に説明したところと、ほぼ同一であるので、以下では、原則として、異なる部分及び説明を省略した部分について説明する（以下のセクションにおいても同じ）。
ここで説明するリードフレーム及びパッケージ形状は、図１から図４に説明したものと、バンパー部分周辺を除き、全く同一である。
図３３は本願の他の実施の形態の半導体装置の製造方法におけるリードフレームの各部と封止体、ハーフエッチング領域、最終的にカットされるべき部分等との関係を説明したリードフレームの上面図（セクション２に説明した図６に対応）である。図３４は本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ１次除去プロセスを説明するリードフレーム上面図（セクション２に説明した図１４に対応）である。図３５は本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状（アウタリードおよびバンパー等）を説明するためのパッケージコーナ部の裏面図（セクション１の図３に対応）である。これらに基づいて、本願の前記他の実施の形態の半導体装置の製造方法におけるリードフレーム及びパッケージ形状の一例を説明する。
セクション１と同様に、図３３、図３４および図３５（特に本図に注目）に示すように、このパッケージでは、アウタリード４のピッチＰは一定とされており、その結果、リード間隔ＬＬも一定となる。しかし、セクション１では、バンパー７と最端部のアウタリード４が不整列（または不正規）の位置関係にあることから、バンパー７と最端部のアウタリード４の間隔については、（形状的な相違もある）同一か否かが不明確であった。これに対して、図３３、図３４および図３５に示すものでは、バンパー７と最端部のアウタリード４が比較的整列された（または正規）位置関係に来るようにレイアウトしているため、バンパー７と最端部のアウタリード４の間隔ＬＢとリード間隔ＬＬが、同一となっている。なお、本願においては、特に区別しないときは、この間隔も、「リード間隔」という。このようにすると、セクション２の図１３及び図１４で説明したようなレーザ照射工程（本実施の形態では、「１次レーザ照射工程」に対応する）において、レーザビームが、レジン封止体２の周辺を一定速度（スキャン速度）で周回する際に、連続パルスモード（一定のパルス発信を維持して、出力ビーム自体をオンオフしない）でレーザスキャンを実行しても、リード間隔ＬＬ、ＬＢが全て一定となるので、一つのアウタリード間開口１０（バンパー７と最端部のアウタリード４の間も含めて）すなわちリード間レジン突出部５４に照射されるレーザビームのエネルギーを一定にすることができる。このことは、このような平面形状のリードフレームを使用する限り、本願のいずれの実施形態でも享受できるメリットである。
９．本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ処理プロセスの説明（主に図３６から図４８）
このセクションで説明するレーザ処理プロセス（レジン部材処理）は、基本的にセクション３と同じであり、以下では、原則として、異なる部分（追加された部分又は置換された部分）及び説明を省略した部分を説明する。
ここで説明するレーザ照射によるレジン部材除去プロセスの特徴は、主にリード間レジン突出部５４の除去を目的とする１次レーザ照射工程と、この１次レーザ照射工程中に飛散した金属系付着物の除去を目的とする２次レーザ照射工程を有するところにある。
図３６は本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ１次除去プロセスを説明する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射中）である。図３７は図３６の１次レーザビーム照射サブ領域のレイアウトの詳細平面図である。図３８は図３６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（１次レーザビーム照射中）である（なお、図２３では、レジン封止体内部の構造は模式的に示したが、本図及び以下の同様の図では、必要性を考慮してより実態に即して表示した）。図３９は図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射完了時点）である。図４０は図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射中）である。図４１は図４０におけるビーム照射部分のみを拡大した照射状況説明図である。図４２は図４０のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射中）である。図４３は図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。図４４は図４３のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。図４５は図４４に示す２次レジン除去部周辺パッケージ側面局部拡大図である。図４６は図４３に対応する２次レジン除去変形例（貫通除去）における図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。図４７は図４６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。図４８は図４７に示す２次レジン除去部周辺パッケージ側面局部拡大図である。これらに基づいて、本願の前記他の実施の形態の半導体装置の製造方法におけるレーザ処理プロセス（図７のレーザによるダムレジン除去工程１０４）を説明する。
１次レーザビーム照射工程は、先にセクション３で説明したところと同じであるが、後に説明する２次レーザビーム照射工程との対比のために、更に詳しく説明する。図３６及び図３８に示すように、図１３、図２１及び図２４で説明したレーザ照射域２４は、たとえば複数の同一幅の１次レーザビームスキャン経路１８（１８ａ，１８ｂ，１８ｃ）等から構成されている。この例では、内側から外側に向けて１次レーザビームスキャン経路シフト方向１９のように、スキャン経路をシフトさせて、レーザ照射域２４の全体をカバーしている。この例では、隣接する１次レーザビームスキャン経路は、相互に逆方向を向いているが、同方向でもよいことはいうまでもない。なお、内側から外側に向けて１次レーザビームスキャン経路シフト方向１９のように、スキャン経路を外側にシフトさせることによって、金属及びレジン等の異物又は塵埃のレジン封止体２の本体への付着を低減することができる。しかし、スキャン経路を外側から内側へシフトすることも可能であり、また、スキャン経路をランダムに配置して、全体として、レーザ照射域２４の全体をカバーすることもできる。一般的には、連続的又は断続的に一方向へシフトさせる方が、制御は簡単である。
図３７に示すように、これらの各１次レーザビームスキャン経路１８ａ，１８ｂ，１８ｃは、それぞれ、レーザビーム断面３０と同じ幅（レーザビームの径とは、円形断面のビームについて、振幅強度が中心の１/ｅとなる円の直径を言う。ここで、ｅは自然対数の底である）を有する１次レーザビーム照射サブ領域２０（２０ａ，２０ｂ，２０ｃ）に対応しており、隣接する１次レーザビーム照射サブ領域２０ａ，２０ｂ，２０ｃ同士は、相互に、たとえば５０％程度の重なりを有している。
この例では、図３８に示すように、レジン除去用レーザ光６１（レーザビーム）は、リードフレーム１２の上面１２ａに対して、垂直に入射している。この入射角度については、セクション１から４に説明したように（後にまとめて説明する）、種々の変更が可能である。
１次レーザビーム照射工程におけるレーザ照射条件の一例を示すとすれば、以下のごとくである。すなわち、レーザの種類：たとえば、ＹＡＧレーザ（Ｎｄ：ＹＡＧなど）、レーザ光の波長：たとえば基本波長の１０６４ｎｍ（近赤外光）、リードフレーム上面（焦点面）におけるビーム径：たとえば１００マイクロメートル程度、レーザ出力：たとえば２０Ｗ程度、パルス繰り返し周波数：たとえば２０ｋＨｚ程度（たとえば、Ｑスイッチングによるパルス動作）、パルス継続時間すなわちパルス長：たとえば４０ｎ秒程度（これより、単位パルスあたりのエネルギは、たとえば１ｍＪ程度）、スキャンスピード：たとえば３００ｍｍ/秒程度、封止体２の周回数すなわち１次レーザビーム照射サブ領域２０の数：たとえば、８本から１２本程度、照射方式：たとえば、（Ｑスイッチング以外のビームのオン／オフを伴わない）連続的パルスモードによる連続スキャン方式である。
この１次レーザビーム照射工程が完了した時点のリードフレーム上面の様子を図３９に示す。ここでは、リード間レジン突出部５４が除去されて、当該部分がアウタリード間開口１０となっている。しかし、この状態では、１次レーザビーム照射工程中に飛散したリードフレームを構成する金属部材（たとえば、銅）がレジン部材表面に付着しているので、１次レーザビーム照射工程の後であって、リード半田メッキ工程１０６（図７）前に、２次レーザビーム照射工程を実行する必要がある（リード半田メッキ工程１０６の前に、ウォータジェット工程等の洗浄工程がある場合は、更にその前が望ましい）。
図４０、図４１及び図４２に示すように、２次レーザビーム照射工程は、１次レーザビーム照射工程と同様に、レーザビームによるスキャンニングによって行われるが、スキャンニングの方法が若干異なる。なお、同一のスキャンニング方法でも良いが、以下に説明するスポット方式の方が、確実に不所望な金属付着物を除去することができる。すなわち、２次レーザビーム照射工程に対応する２次レーザビームスキャン経路３３は、１次レーザビーム照射工程と同様に直線状の経路であるが、１次レーザビーム照射工程の場合と相違して、経路の数は１本のみである。これは、金属付着物が主に問題となるのは、レジン封止体２（パッケージ）の側面２ｄの下端部及びその周辺のみだからである。しかも、スポット方式として、相互に分離した各レーザビームスポット照射領域３２（３２ａ，３２ｂ，３２ｃ）のみに照射することで、再度、金属付着物が形成されるのを回避している。そのため、レーザビームをたとえば、液晶マスク、あるはメカニカルシャッタ等により、オン／オフしている。このように、レジン封止体２の外周をたとえば１周させ、金属付着物が堆積している近傍のレジンと共に除去することで、この不所望な金属付着物を確実に除去することができる。
なお、図４０及び図４２に示すように、各レーザビームスポット照射領域３２（３２ａ，３２ｂ，３２ｃ）の位置、すなわち、２次レーザビーム照射工程によりレーザ光を照射すべき部分は、パッケージ２の側面２ｄの第１の部分３４であり、ここには１次レーザビーム照射工程によって新たにレジン表面が露出した部分、すなわちレジン露出部３６を含む。なお、実際に照射される部分は、第１の部分３４の内、主にレーザソース側の一部である。すなわち、リード間レジン突出部５４を除去することで露出したレジン表面と残存するレジン表面の境界周辺の第1部分３４にリードフレームの上面側から２次レーザビームをスポット照射する。
この照射方式を図４１に図示している。図４１に示すように、各レーザビームスポット照射領域３２は、楕円類似（正確には多数の同一系の円を重ね合わせたＯＲ図形）の平面形状をしており、そのスポット照射長Ｓは、リード間隔ＬＬ、ＬＢよりも少し短い程度が好適である（金属付着物の再形成回避）。一方、各レーザビームスポット照射領域３２のピッチは、リードピッチＰと同一である。
ここで、２次レーザビーム照射工程におけるレーザ照射条件の一例を示すとすれば、以下のごとくである。すなわち、レーザの種類：たとえば、ＹＡＧレーザ（Ｎｄ：ＹＡＧなど）、レーザ光の波長：たとえば基本波長の１０６４ｎｍ（近赤外光）、リードフレーム上面（焦点面）におけるビーム径：たとえば１００マイクロメートル程度、レーザ出力：たとえば２０Ｗ程度、パルス繰り返し周波数（パルス繰り返し間隔Ｔｒ：たとえば５０マイクロ秒程度）：たとえば２０ｋＨｚ程度（たとえば、Ｑスイッチングによるパルス動作）、パルス継続時間Ｔｄすなわちパルス長：たとえば４０ｎ秒程度（これより、単位パルスあたりのエネルギは、たとえば１ｍＪ程度）、スキャンスピード：たとえば３００ｍｍ/秒程度、封止体２の周回数すなわち１次レーザビーム照射サブ領域２０の数：たとえば、１本程度（複数回に分けても良い）、照射方式：たとえば、（Ｑスイッチング以外のビームのオン／オフを伴う）断続的パルスモードによるスポット照射方式である。
なお、２次レーザビーム照射工程におけるレーザ照射は、図４２に破線で示すように、レーザビーム６１をレジン封止体２の中心部側に傾けて実行することも可能である。このようにすることで、レジン封止体２本体への照射ダメージを低減することが可能である。
次に、２次レーザビーム照射工程の完了時点のパッケージの状態を図４３、図４４及び図４５に示す。図４３、図４４及び図４５に示すように、２次レーザビーム照射工程によって、表面の金属付着物とともにレジン表面が削り取られて、２次レジン除去部３５が形成されている。このように２次レジン除去部３５が形成されることによって、隣接したアウタリード４間で、リードメッキ時に導体ブリッジが形成されるのを有効に防止することが可能となる。これは、封止体側面上部２ｄの下端とレジン露出部３６の境界付近に金属付着物があると、メッキ時の電界集中によって、それを起点として両側に導体ブリッジが形成され易くなるからである。また、金属付着物は、主に、レジン露出部３６の上端付近から上に付着しやすいからである。このように、スポット照射による２次レジン除去部３５を上面側のみ（上半型２次レジン除去部）とすることで、レジン封止体２の本体へのダメージを最小限にすることができる。
また、２次レジン除去部３５は、図４６、図４７及び図４８に示すようにすることもできる。すなわち、２次レジン除去部３５をパッケージ下面２ｂまで貫通させる（貫通型２次レジン除去部）ことによって、隣接したアウタリード４間での短絡経路をほぼ完全にブロックすることができる。
１０．本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）の説明（主に図４９及び図５０）
図４９は本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）の上面斜視図である。図５０は本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）の下面斜視図である。これらに基づいて、本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）を説明する。
このパッケージ形状は、セクション８に説明したもの（通常型パッケージ）と、基本的に同じであるが、周辺下端部のアウタリード４間にレジンテラス３７（図４９及び図５０）がある点（レジンテラス付パッケージ）が異なっている。このようなレジンテラス３７（レジン残存部）の存在は、先にセクション３、９で説明したレーザ照射レジン除去プロセスに適合したものとなっている。次セクションでこのパッケージ構造に対応するレーザダムレジン除去工程１０４（図７）を説明する。
１１．本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）に対応するレーザ処理プロセスの説明（主に図５１から図５９）
このレーザ処理プロセスは、セクション９で説明したものと基本的に同じであり、その変形例であるので、原則として、異なる部分のみを説明する。
図５１は図４９及び図５０のパッケージに関するレーザ１次除去プロセスを説明する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射中）である。図５２は図４９及び図５０のパッケージに関する図５１のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（１次レーザビーム照射中）である。図５３は図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（１次レーザビーム照射完了時点）である。図５４は図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射中）である。図５５は図５４のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射中）である。図５６は図４９及び図５０のパッケージに関する図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。図５７は図５６のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。図５８は図４６に対応する２次レジン除去変形例（貫通除去）における図３４の封止体周辺部Ｒ３の要部拡大上面図（２次レーザビーム照射完了時点）である。図５９は図５８のＰ−Ｐ’断面に対応する封止体周辺部の要部拡大断面図（２次レーザビーム照射完了時点）である。これらに基づいて、本願の前記他の実施の形態の半導体装置の製造方法におけるパッケージ形状の変形例（周辺ダムレジン残存型）に対応するレーザ処理プロセスを説明する。
図５１及び図５２に示すように、図３８から図３８の場合と異なり、最初の１次レーザビームスキャン経路１８ａの位置をレジン封止体２から離れた位置とすることで、レーザの位置ずれによるレジン封止体２に対するダメージを低減したものである。
次に、図５３に１次レーザビーム照射完了時点のパッケージ上面の様子を示す。図５３に示すように、アウタリード間開口１０のない端部に、レジンテラス３７（レジン残存部）が形成されていることがわかる。たとえば、セクション１に示したリードフレーム寸法をベースとして、レジン封止体側面２ｄからタイバー１１までの距離を、たとえば、０．５ミリメートル程度とすると、このテラスの幅は、その約１/５から１/３程度で、たとえば、０．１ミリメートル程度から０．１５ミリメートル程度を例示することができる。
次に、２次レーザビーム照射工程を図５４及び図５５に示す。図５４及び図５５に示すように、図４０および図４２の場合と相違して、２次レーザビームスキャン経路３３をレジン封止体２の端部ではなく、レジンテラス３７（レジン残存部）の端部（たとえば、レーザビームの中心を端部に合わせる）とすることで、実質的にレジン封止体２すなわちパッケージ本体には、レーザ照射のダメージを与えることなく、付着した金属異物等を除去可能としている。なお、金属異物等は主にレジンテラス３７（レジン残存部）の外端付近の上面に多量に付着する傾向があるので、当該部分にレーザエネルギを集中させることが有効である。
次に、図５６及び図５７に２次レーザビーム照射工程完了時点のパッケージの状態を示す。図５６及び図５７に示すように、この場合は、レジン封止体２にではなく、レジンテラス３７（レジン残存部）に２次レジン除去部３５が形成されている。
セクション９と同様に、ここでも、２次レジン除去部３５は図５８及び図５９に示すように形成することもできる。この場合、図４６から図４８の場合と同様に、２次レジン除去部３５をパッケージ下面２ｂ（レジンテラス３７の下面）まで貫通させることによって、隣接したアウタリード４間での短絡経路をほぼ完全にブロックすることができる。
なお、近年の半導体装置の外形サイズは、電子装置（電子機器）の小型化に伴い、さらに小さくなる傾向にあり、インナリード５の長さも短くなってきている。これにより、このインナリード５に接続されるワイヤ６は、パッケージ（レジン封止体）２の側面２ｄの近傍に形成されることになる。そのため、半導体装置の外形サイズが小さい場合、あるいは、インナリード５の長さが短い場合、あるいは、ワイヤ６がパッケージ２の側面２ｄの近傍に接続されている場合は、２次レーザビーム照射工程において、セクション９で説明したようにパッケージ２の側面２ｄにレーザ光を照射すると、ワイヤ６の一部がパッケージ２から露出する恐れがある。そこで、半導体装置の信頼性を更に向上するためには、セクション１０，１１で説明した半導体装置のように、レジンテラス（レジン残存部）３７を形成しておくことが好ましい。
１２．本願の各実施の形態におけるアウタリード断面形状とレーザ照射方法に関する補足説明（主に図６０及び図６１）
このセクションでは、以上に説明した主に１次レーザ照射工程（セクション１から４においては、図７のレーザダムレジン除去工程）について、リード形状等とレーザ照射角度又はスキャン方法についてまとめて説明する。
図６０は本願の各実施の形態におけるアウタリード断面形状（正台形断面）とレーザ照射方法の関係を説明するパッケージ局所側面図である。図６１は本願の各実施の形態におけるアウタリード断面形状（矩形断面）とレーザ照射方法の関係を説明するパッケージ局所側面図である。これらに基づいて、本願の各実施の形態におけるアウタリード断面形状とレーザ照射方法に関する補足説明を行う。
たとえば、セクション１から４で主に説明したような正立台形断面を有するアウタリード４である場合は、図６０に示すように、リードフレーム１２の上面１２ａに対してレーザビーム６１を垂直入射させれば、プロセス的には最も簡単になる。しかし、アウタリード４の断面が矩形である場合には、側面へのレーザ照射を確実にするために、傾斜照射が必要となることがある。このような場合には、垂直照射６１ａを複数回実行したり、単位使いであれば、若干多めに照射することで、残存レジンの除去を完全にすることも可能である。一方、同一の部分に対して複数回照射するのであれば、図６１に示すように、たとえば、最初は、垂直照射６１ａとし、２度目は斜め照射６１ｂとし、３度目は逆方向の斜め照射６１ｃとすることが有効である。
１３．本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例の説明（主に図６２及び図６３）
前記実施の形態においては、主にウエットエッチングによりパターニングしたリードフレームを使用した組み立てプロセスについて、具体的に説明したが、本願発明は、それに限定されるものではなく、切断金型等のプレス加工（打ち抜き加工）によるリードフレームおよびプレス加工とウエットエッチングを併用したリードフレームを使用した組み立てプロセスにも適用できることは言うまでもない。その一例を以下に説明する。
図６２は本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例（エッチング及び金型成形を併用した例）を説明するアウタリード断面および成形金型の断面図（成形前）である。図６３は本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例（エッチング及び金型成形を併用した例）を説明するアウタリード断面図（成形後）である。これらに基づいて、本願の各実施の形態におけるアウタリード形状又はその形成方法に関する変形例を説明する。
まず、前記したように、エッチング方式により形成したリードフレームは、プレス加工に比べて微細加工精度に優れているものの、図６２に示すように、リードの側面（の中央部）にはエッチングによる凹凸３８すなわち小隆起（突起）が形成される。前記実施の形態によれば、このような小隆起が形成されていたとしても、レーザ光がアウタリード４の側面に効率良く当てることができ、残留レジン部材５４の除去が可能となる。しかし、リードフレームの成型段階において、この隆起（突起）が大きく形成された場合には、確実に残留レジン部材５４を除去できない恐れもある。そこで、図６２及び図６３に示すように、エッチングによるパターニング後に、成形金型５５等によるプレス加工によりこの隆起を樹脂封止工程の前に取り除き、アウタリード４の側面４ｓを平坦化する。これにより、残留レジン部材５４の除去をより確実に行うことができる。なお、半導体装置の実装強度を向上させる観点からは、少なくともアウタリード４の側面４ｓの隆起が取り除かれていれば良い。これは、このように、アウタリード４の横断面をほぼ正立した略台形形状とすると、半田リフロー実装時の半田の這い上がりを容易にし、アウタリード４の上面に至る良好な半田フィレット形成を促進する効果があるからである。また、その形状から、実装時の応力を緩和する効果もある。
一方、インナリード５の側面は、後の樹脂封止工程により、レジン封止体で封止されるから、そのような強度的な要請は特に強くない。また、レジン封止体と金属から成るリードフレームとの密着性はあまり良くないことを考慮すると、インナリード５の側面には、この隆起を残しておくことで、レジン封止体との密着力を向上することができるので、半導体装置の信頼性を向上できる。そのため、図６２に示すように、インナリード５を避けるような平面形状の成形金型５５を使用し、アウタリード４の側面を選択的にプレス加工することが好ましい。
１４．本願の各実施の形態におけるレーザ照射方式の変形例（局所スキャン方式）の説明（主に図６４及び図６５）
セクション３，９および１１のレーザ照射プロセスでは、パッケージ全体にわたって大域的にスキャンを実行する例を中心に説明したが、このセクションでは、それに対する変形例として、局所的なスキャンを繰り返してパッケージ全体の必要な部分をカバーする方式を説明する。
図６４はレーザによるレジン除去プロセスの変形例（１次＆２次一体局所レーザスキャン方式）である図３４の封止体周辺部Ｒ３の要部拡大上面図（局所レーザスキャン中）である。図６５はレーザによるレジン除去プロセスの変形例（１次局所レーザスキャン方式）である図３４の封止体周辺部Ｒ３の要部拡大上面図（局所レーザスキャン中）である。これらに基づいて、本願の各実施の形態におけるレーザ照射方式の変形例（局所スキャン方式）を説明する。
（１）１次＆２次一体局所レーザスキャン方式（主に図６４）
図６４に示すように、この方式では１次レーザ照射工程と２次レーザ照射工程を各アウタリード間開口１０に対応する領域に対して、局所統合レーザ照射工程として、たとえば局所スキャンパス５６に沿って、一つずつ実行し、一つが完了すると、大域スキャン経路１８に沿って次のアウタリード間開口１０に対応する領域に移動して同様の処理を繰り返すものである。ここで、局所スキャンパス５６のような経路でレーザ照射を実行すると、アウタリード４にまたがる初期のスキャン経路で飛散＆付着した金属等を最終段階のレジン上照射でレジン表面層とともに除去することができる。
なお、この場合、２次レジン除去部３５は、上半型２次レジン除去部であっても、貫通型２次レジン除去部であっても良い。たま、パッケージ形態は、レジンテラス付パッケージでも通常型パッケージでも良い。レジンテラス付パッケージでは、セクション１１と同様に、局所スキャンパス５６をリードの長手方向の外端側に圧縮する必要がある。
（２）１次局所レーザスキャン方式（主に図６５）
図６５に示すように、この方式では１次レーザ照射工程のみを各アウタリード間開口１０に対応する領域に対して、局所レーザ照射工程として、たとえば局所スキャンパス５６に沿って、一つずつ実行し、一つが完了すると、大域スキャン経路１８に沿って次のアウタリード間開口１０に対応する領域に移動して同様の処理を繰り返すものである。そして、２次レーザ照射工程としては、１次レーザ照射工程完了後、セクション９と同様に、２次レーザビームスキャン経路３３に沿って、一括して、スポット照射を行う。
なお、この場合、２次レジン除去部３５は、上半型２次レジン除去部であっても、貫通型２次レジン除去部であっても良い。たま、パッケージ形態は、レジンテラス付パッケージでも通常型パッケージでも良い。レジンテラス付パッケージでは、セクション１１と同様に、局所スキャンパス５６をリードの長手方向の外端側に圧縮する必要がある。
１５．本願の各実施の形態におけるレーザ照射時の周辺ガス系の説明（主に図６６から図６８）
このセクションでは、セクション３の図２２に関して説明した点について、補足的な説明等を行う。すなわち、図２２のθテーブル６５上のリードフレーム１２の搭載構造の詳細等を説明する。
図６６は本願の各実施の形態におけるレーザ照射時の周辺ガス系を説明するレーザ照射装置要部及びパッケージ局所側面図（通常パッケージ）である。図６７は図６６のＺ−Ｚ’に対応する模式断面図である。図６８は本願の各実施の形態におけるレーザ照射時の周辺ガス系を説明するレーザ照射装置要部及びパッケージ局所側面図（下面シートモールドパッケージ）である。これらに基づいて、本願の各実施の形態におけるレーザ照射時の周辺ガス系を説明する。
（１）ガスシステムの基本的形態（主に図６６及び図６７）
図６６及び図６７に示すように、たとえば１次レーザ照射工程を例にとると（この構造は基本的に２次レーザ照射工程でも同じ）、レーザスキャン時には、ガス供給ノズル７３から雰囲気ガス（たとえば、空気。必要があるときは、アルゴンガス、窒素ガス等の不活性ガスでも良い）を供給して、リードフレーム保持治具７５に設けられた排気開口７６を介して、下方のガス排気孔５７から吸引して排気するような構成としている。このことによって、１次レーザ照射工程等で発生した金属蒸気等の飛散物の再付着を減少させることができる。なお、以上の構成は必須ではないことは言うまでもない。
（２）シートモールドの一例（主に図６８）
ここでは、シートモールドパッケージ、すなわち、下側に離型シートを敷いた状態でレジンモールドするタイプのパッケージに対するレーザ照射時に有効なガス系の構成をたとえば２次レーザ照射工程を例にとって説明する。
図６８に示すように、シートモールドパッケージでは、アウタリード４の下面とレジン封止体２（パッケージ）の下面２ｂの間にクリアランスＤが存在するので、図６７に示すガス供給ノズル７３から供給された雰囲気ガスが各アウタリード４の間を通過してスムーズに下方のガス排気孔５７から吸引して排気される。
１６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては、主にＱＦＮ型等プラスチックパッケージについて、具体的に説明したが、本願発明は、それに限定されるものではなく、アウタリード間に突出レジン部を有するもの、または、アウタリードの側面上にレジン部材が残存するもの、その他の形態のプラスチックパッケージにも広く適用できることは言うまでもない。前記実施の形態においては主にトランスファモールドを適用した場合を中心に説明したが、本願発明は、それに限定されるものではなく、圧縮モールド等のその他のプラスチックモールド方法にも適用できることは言うまでもない。
また、前記実施の形態においては、アウタリード４の断面形状について説明したが、レジン封止体２の角部に配置されるバンパー７も、上記したアウタリード４と同様の形状で構成してもよい。これにより、半導体装置の実装強度をさらに向上できる。
前記実施の形態では、レーザビームのスキャン方式として、レジン除去用レーザビームデリバリヘッド６２またはリードフレームが乗っているＸＹテーブルを移動させる方式を具体的に説明したが、本願発明は、レーザビームを複数枚のガルバノミラー等を操作してラスタスキャンする方式にも適用できることは言うまでもない。
なお、前記実施の形態では、レーザ種及び波長については、Ｎｄ：ＹＡＧレーザの１０６４ｎｍを使用した例を具体的に説明したが、本願発明は、それに限定されるものではなく、同レーザ種の異なる波長、その他の固体レーザ、すなわち、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザ等、炭酸ガスレーザ、エキシマレーザ等のガスレーザ等（１０６４ｎｍ周辺の波長又はその他の波長）が適用できることは、言うまでもない。
本願発明は、半導体装置等の集積回路、単体デバイス、複合モジュール等の封止等に適用できる。
１ 半導体チップ
１ａ 半導体チップの上面（デバイス面）
２ レジン封止体（パッケージ）
２ａ （レジン封止体の）上面
２ｂ （レジン封止体の）底面
２ｃ （レジン封止体の）コーナの面取り部
２ｄ （レジン封止体の）側面
２ｅ エジェクタピン跡
３ ダイパッド
３ａ （ダイパッドの）上面
３ｂ （ダイパッドの）下面
４ アウタリード
４ｒ アウタリード側面の実形状
４ｓ アウタリード側面
５ インナリード
５ｉ インナリード内端（ボンディング部）
５ｉｒ インナリード内端部側面の実形状
５ｐ インナリード主要部
５ｒ インナリード主要部側面の実形状
５ｓ インナリード側面
６ 金ワイヤ（ボンディングワイヤ）
７ バンパー
８ 接着剤層
９ ダイパッドサポートリード（吊りリード）
１０ アウタリード間開口
１１ ダムバー（タイバー）
１２ リードフレーム
１２ａ （リードフレームの）上面
１２ｂ （リードフレームの）下面
１２ｃ （リードフレームの）枠部
１４ ボンディングパッド
１５ ハーフエッチ部
１６ スリット
１７ コーナ開口
１８，１８ａ，１８ｂ，１８ｃ １次レーザビームスキャン経路（大域スキャン経路）
１９ １次レーザビームスキャン経路シフト方向
２０，２０ａ，２０ｂ，２０ｃ １次レーザビーム照射サブ領域
２１ ダムバー切断金型が切り取る部分
２２ コーナ部切断金型が切り取る部分
２３ レジン封止体（またはモールドキャビティ）の外周
２４ レーザ照射域（その外周）
２５ 半田メッキ層
２６ １次レーザビームスキャン方向
３０ レーザビーム断面
３２、３２ａ，３２ｂ，３２ｃ レーザビームスポット照射領域
３３ ２次レーザビームスキャン経路
３４ 第１の部分
３５ ２次レジン除去部
３６ レジン露出部
３７ レジン残存部（レジンテラス）
３８ エッチングによる凹凸
４２ 半田フィレット（または再凝固半田層）
４５ 配線基板
４６ ランド
５１ モールド金型
５３ モールドキャビティ
５４ リード間レジン突出部（アウタリード残留レジン部材）
５５ 成形金型
５６ 局所スキャンパス
５７ ガス排気孔
５８ 位置認識光学系
５９ レーザ照射装置
６０ レーザ装置基台
６１，６１ａ，６１ｂ，６１ｃ レジン除去用レーザ光（レーザビーム）
６２ レジン除去用レーザビームデリバリヘッド
６３ レーザ用Ｘテーブル
６４ レーザ用Ｙテーブル
６５ θテーブル
６６ Ｚ移動機構
６７ 水平回転φ移動機構（水平回転アーム）
６８ θ移動機構
６９ 被処理物用Ｘテーブル
７０ 被処理物用Ｙテーブル
７１ マーキング用レーザ光（レーザビーム）
７２ マーキング用レーザビームデリバリヘッド
７３ ガス供給ノズル
７４ ガスジェット
７５ リードフレーム保持治具
７６ 排気開口
７７ ガス流
９１ 垂線（またはレーザビームと平行な線）
９２ （図２５Ｃ−Ｃ’断面の）アウタリードの側面に略平行な面（回帰平面）
１００ 組立工程
１０１ ダイボンディング工程
１０２ ワイヤボンディング工程
１０３ 樹脂封止工程
１０４ レーザ樹脂除去工程
１０５ 水圧バリ取り処理
１０６ 半田メッキ工程
１０７ レーザマーキング工程
１０８ 切断工程
１０９ 実装工程（半田フロー）
Ｄ 下面のクリアランス
ＬＢ リードバンパー間隔
ＬＬ リード間隔
Ｐ リードピッチ
Ｒ１ 封止体裏面コーナ部
Ｒ２ アウタリード間領域
Ｒ３ 封止体周辺部
Ｓ スポット照射長
Ｔｄ パルス継続時間
Ｔｒ パルス繰り返し間隔
Ｗ せり出し量
θ レーザ光の傾斜角

Claims (12)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体チップが固定されたリードフレームをモールド金型にセットして、前記半導体チップを封止レジンにより封止することにより、前記リードフレーム上にレジン封止体を形成する工程、
    ここで、前記リードフレームは、以下を含む：
    （ｉ）前記半導体チップが固定された、ダイパッド；
    （ｉｉ）前記ダイパッドの外部周辺から前記レジン封止体の底面とほぼ同一平面を形成するように延びて前記レジン封止体の側面に達する複数のインナリード、および、前記複数のインナリードの各々に連結して前記レジン封止体の前記側面から突出した複数のアウタリード；
    （ｉｉｉ）前記複数のアウタリードの外端部の近傍を連結するダムバー；
    （ｉｖ）前記複数のアウタリード間を充填し、前記レジン封止体の前記側面から突出するリード間レジン突出部、
    更に、前記半導体装置の製造方法は以下の工程を含む：
    （ｂ）前記工程（ａ）の後、前記リード間レジン突出部に第１レーザ光を照射することによって、前記リード間レジン突出部を除去する工程；
    （ｃ）前記工程（ｂ）の後、前記リード間レジン突出部を除去することで露出したレジン表面の第1部分に第２レーザ光をスポット照射することによって、前記レジン表面の前記第1部分の表面を除去する工程；
    （ｄ）前記工程（ｃ）の後、前記レジン封止体から突出した前記複数のアウタリードのそれぞれの表面に金属被膜を形成する工程。
  2. 請求項１に記載の半導体装置の製造方法において、前記工程（ｂ）では、前記リード間レジン突出部と前記複数のアウタリードのそれぞれに前記第１レーザ光を照射することによって、前記リード間レジン突出部を除去し、前記複数のアウタリードのそれぞれの側面を露出させる。
  3. 請求項２に記載の半導体装置の製造方法において、前記工程（ｂ）では、前記複数のアウタリードのそれぞれの側面に対して、前記第１レーザ光を傾斜して照射する。
  4. 請求項２に記載の半導体装置の製造方法において、前記複数のアウタリードの長手方向に垂直な断面は、正立した、ほぼ台形状を呈しており、前記工程（ｂ）において、前記第１レーザ光は、前記リードフレームの上面側から照射される。
  5. 請求項１に記載の半導体装置の製造方法において、前記レジン表面の前記第1部分は、前記レジン封止体の一部である。
  6. 請求項５に記載の半導体装置の製造方法において、前記工程（ｃ）において、前記第２レーザ光は、前記レジン封止体の中央部側に傾斜した状態でスポット照射される。
  7. 請求項１に記載の半導体装置の製造方法において、前記レジン表面の前記第1部分は、前記リード間レジン突出部の残存部である。
  8. 請求項１に記載の半導体装置の製造方法において、前記工程（ｃ）における前記レジンの前記第1部分の除去は、前記第２レーザ光をスポット照射して、前記レジン表面の上面側から下面側へ貫通するように行われる。
  9. 請求項４に記載の半導体装置の製造方法において、前記リードフレームは、その上下両面からのウエットエッチングによってパターニングされている。
  10. 請求項１に記載の半導体装置の製造方法において、更に以下の工程を含む：
    （ｅ）前記工程（ｄ）の後、前記レジン封止体に対して、レーザマーキングを実行する工程。
  11. 請求項１０に記載の半導体装置の製造方法において、前記レーザマーキングにおけるレーザパワーは、前記工程（ｂ）におけるレーザパワーよりも弱い。
  12. 請求項１に記載の半導体装置の製造方法において、前記工程（ｃ）の後、かつ、前記工程（ｄ）の前に、前記複数のアウタリードの表面に対して、ウォータジェット処理を実行する工程。
JP2011521893A 2009-07-06 2010-06-30 半導体装置の製造方法 Expired - Fee Related JP5419235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011521893A JP5419235B2 (ja) 2009-07-06 2010-06-30 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009159511 2009-07-06
JP2009159511 2009-07-06
PCT/JP2010/061141 WO2011004746A1 (ja) 2009-07-06 2010-06-30 半導体装置の製造方法
JP2011521893A JP5419235B2 (ja) 2009-07-06 2010-06-30 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013212719A Division JP5689514B2 (ja) 2009-07-06 2013-10-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011004746A1 JPWO2011004746A1 (ja) 2012-12-20
JP5419235B2 true JP5419235B2 (ja) 2014-02-19

Family

ID=43429168

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011521893A Expired - Fee Related JP5419235B2 (ja) 2009-07-06 2010-06-30 半導体装置の製造方法
JP2013212719A Active JP5689514B2 (ja) 2009-07-06 2013-10-10 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013212719A Active JP5689514B2 (ja) 2009-07-06 2013-10-10 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9087850B2 (ja)
JP (2) JP5419235B2 (ja)
CN (2) CN104465414B (ja)
WO (1) WO2011004746A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012014382A1 (ja) * 2010-07-27 2013-09-09 パナソニック株式会社 半導体装置
JP5435016B2 (ja) * 2011-12-01 2014-03-05 株式会社デンソー 半導体装置の製造方法
EP2799506B1 (en) * 2012-02-03 2020-06-24 LG Chem, Ltd. Adhesive film
US9142491B2 (en) * 2012-09-28 2015-09-22 Conexant Systems, Inc. Semiconductor package with corner pins
CN104347526B (zh) * 2013-07-29 2018-06-19 讯芯电子科技（中山）有限公司 双工器封装结构及制造方法
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
CN103500713A (zh) * 2013-09-28 2014-01-08 宁波康强电子股份有限公司 预包封引线框架的制造方法
US9613877B2 (en) * 2013-10-10 2017-04-04 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods for forming semiconductor package
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
US9978700B2 (en) 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9653414B2 (en) * 2015-07-22 2017-05-16 Nxp B. V. Shielded QFN package and method of making
US9373569B1 (en) 2015-09-01 2016-06-21 Texas Instruments Incorporation Flat no-lead packages with electroplated edges
CN105269730A (zh) * 2015-09-02 2016-01-27 成都莱普科技有限公司 一种半导体封装体激光去溢料的新工艺
US9978675B2 (en) 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US20170271244A1 (en) * 2016-03-21 2017-09-21 Texas Instruments Incorporated Lead frame with solder sidewalls
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
US10388594B2 (en) * 2017-06-28 2019-08-20 Stmicroelectronics, Inc. Protection from ESD during the manufacturing process of semiconductor chips
JP6917010B2 (ja) * 2017-09-06 2021-08-11 大日本印刷株式会社 半導体装置およびその製造方法
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
CN110010559B (zh) 2017-12-08 2024-09-06 英飞凌科技股份有限公司 具有空气腔体的半导体封装件
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
DE102018116821A1 (de) 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
JP7396844B2 (ja) * 2018-09-27 2023-12-12 デクセリアルズ株式会社 光学装置、光学装置の製造方法
CN109571882B (zh) * 2018-10-31 2020-05-29 歌尔股份有限公司 一种注塑件浇口裁切方法
US10796981B1 (en) 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11362023B2 (en) * 2019-07-12 2022-06-14 Infineon Technologies Ag Package lead design with grooves for improved dambar separation
US11993847B2 (en) * 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210129783A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치, 접합 장치 및 이를 이용하는 표시 장치 제조 방법
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
US11239127B2 (en) * 2020-06-19 2022-02-01 Infineon Technologies Ag Topside-cooled semiconductor package with molded standoff

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172735A (ja) * 1986-01-27 1987-07-29 Fuji Seiki Seizosho:Kk バリ取り方法
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JP2002184795A (ja) * 2000-12-14 2002-06-28 Hitachi Ltd 半導体装置の製造方法
JP2003124422A (ja) * 2001-10-16 2003-04-25 Hitachi Cable Ltd リード抜け防止形状付きリードフレーム
JP2004247612A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008252005A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd バリ取り方法および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177965A (en) 1985-07-24 1987-02-04 Philips Electronic Associated Manufacturing an electrical device
JPH03106063A (ja) 1989-09-20 1991-05-02 Sony Corp 半導体装置の樹脂封止方法
JPH04157761A (ja) 1990-10-19 1992-05-29 Nec Corp タイバー切断方法
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
KR100191675B1 (ko) * 1994-10-13 1999-07-01 세구치 류이치 댐바 절단 장치 및 방법
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
NL1028588C2 (nl) 2005-03-22 2006-09-25 Fico Bv Werkwijze en inrichting voor het separeren van producten met een gecontroleerde snederand en gesepareerd product.
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5319571B2 (ja) * 2010-02-12 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172735A (ja) * 1986-01-27 1987-07-29 Fuji Seiki Seizosho:Kk バリ取り方法
JPH05315381A (ja) * 1992-05-07 1993-11-26 Nec Corp 半導体製造装置
JP2002184795A (ja) * 2000-12-14 2002-06-28 Hitachi Ltd 半導体装置の製造方法
JP2003124422A (ja) * 2001-10-16 2003-04-25 Hitachi Cable Ltd リード抜け防止形状付きリードフレーム
JP2004247612A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008252005A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd バリ取り方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN104465414B (zh) 2017-08-15
US20120108013A1 (en) 2012-05-03
WO2011004746A1 (ja) 2011-01-13
US9087850B2 (en) 2015-07-21
CN102473651A (zh) 2012-05-23
JP2014003346A (ja) 2014-01-09
CN102473651B (zh) 2014-12-17
US20150294870A1 (en) 2015-10-15
CN104465414A (zh) 2015-03-25
JP5689514B2 (ja) 2015-03-25
JPWO2011004746A1 (ja) 2012-12-20
US9263274B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
JP5689514B2 (ja) 半導体装置の製造方法
JP5334239B2 (ja) 半導体装置の製造方法
JP5380244B2 (ja) 半導体装置の製造方法
JP4086202B2 (ja) 半導体装置の製造方法
JP2011166000A (ja) 半導体装置の製造方法
JP2008137016A (ja) 半導体装置の製造方法
TWI690046B (zh) 半導體裝置及其製造方法
TWI743778B (zh) 半導體裝置的製造方法
JP2014187308A (ja) 半導体装置の製造方法
JP5894209B2 (ja) 半導体装置
JP5519745B2 (ja) 半導体装置
WO2023047720A1 (ja) 半導体装置およびその製造方法
TWI802479B (zh) 半導體裝置的製造方法以及引線框架
JP5816659B2 (ja) 半導体装置の製造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
JP2014236039A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R150 Certificate of patent or registration of utility model

Ref document number: 5419235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees