JP2004247612A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004247612A JP2004247612A JP2003037438A JP2003037438A JP2004247612A JP 2004247612 A JP2004247612 A JP 2004247612A JP 2003037438 A JP2003037438 A JP 2003037438A JP 2003037438 A JP2003037438 A JP 2003037438A JP 2004247612 A JP2004247612 A JP 2004247612A
- Authority
- JP
- Japan
- Prior art keywords
- lead portion
- lead
- frame
- header
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】エッチングフレームは、リード部もエッチングにより離間形成されている。特に、厚くまた離間距離の小さいフレームの場合には、レーザで樹脂バリを除去する必要があり、樹脂モールドの際、側面の窪み部に樹脂が残る問題があった。また、パッケージの切断工程におけるリード部の強度を確保するため、リード長を短くできない問題があった。
【解決手段】リード部の断面形状を略台形形状に形成する。表面側からレーザを照射することにより、窪み部の樹脂バリも除去できる。これにより、半田の不着および、樹脂バリの脱落によるリードへの付着や打痕の発生などの悪影響が低減できる。また、リード部の表裏面からＶ溝を設けてパンチングすることによりリード部のクリアランスを最小限に抑えられ、パッケージの小型化が実現する。
【選択図】 図１
【解決手段】リード部の断面形状を略台形形状に形成する。表面側からレーザを照射することにより、窪み部の樹脂バリも除去できる。これにより、半田の不着および、樹脂バリの脱落によるリードへの付着や打痕の発生などの悪影響が低減できる。また、リード部の表裏面からＶ溝を設けてパンチングすることによりリード部のクリアランスを最小限に抑えられ、パッケージの小型化が実現する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にエッチングによる平坦フレームのパッケージから導出するリード部の樹脂バリの除去を容易とし、さらにパッケージの小型化を実現する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置３０がある。
【０００４】
このパッケージ型半導体装置３０は図１０（Ａ）の如く、半導体素子２２の周囲を樹脂層２４で被覆し、この樹脂層２４の側部から外部接続用のリード２１ｃが導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置３０は、平坦なリードフレーム２１を曲げてヘッダー部２１ａおよび半導体素子２２の電極を取り出す取りだし電極部２１ｂおよびリード部２１ｃを形成している。すなわち、ヘッダー部２１ａ上の素子搭載領域Ｍ１は、曲げに必要な寸法分内側となる。更にリード部２１ｃは、実装強度および測定の問題から所定の長さが必要であるため樹脂層２４から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった（例えば特許文献１参照。）。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１０（Ｂ）は、エッチングフレームを採用した半導体装置２０を示す。フレームは１１例えばその厚みｔ４が０．１５ｍｍ厚程度の銅板を用い、表裏からのエッチングと裏面からのハーフエッチングによりリード部１１ｃとヘッダー部１１ａ、取り出し電極部１１ｂを設けたものである。半導体素子１２が固着する側である表面ではリード部１１ｃおよびヘッダー部１１ａは同一平面にあり、すなわち平坦フレームとなっている。ヘッダー部１１ａは、厚みｔ６がおよそ０．０７ｍｍであり、表面に半導体素子１２を半田あるいはＡｕ／Ｓｉ共晶方式で固着する。リード部１１ｃはもとの板厚である０．１５ｍｍである。
【０００８】
半導体素子１２、ヘッダー部１１ａおよびリード部１１ｃの一部はトランスファーモールド等により樹脂層１４で被覆される。リード部１１ｃの裏面は樹脂層１４裏面から露出し、また、樹脂層１４の側面からもリード部１１ｃの先端が０．０５ｍｍ程度突出する。このハーフエッチフレームにおいては、裏面に露出するリード部１１ｃの長さＸを従来通り０．２５ｍｍ確保すればよく、リード部１１ｃをできる限り短くすればヘッダー部１１ａが大きくとれる。リード部１１ｃ先端の樹脂層４からの突出は全くなくてもよいが、金型で切断する為にはパンチを入れる為、樹脂層４とパンチが干渉しないよう位置精度を考慮したクリアランスが必要となる。つまり、リード部１１ｃの突出は、クリアランスを考慮して０．０５ｍｍとしている。
【０００９】
この半導体装置２０のパッケージは、パッケージサイズが例えば横×縦×高さで１．６ｍｍ×１．６ｍｍ×０．５６ｍｍである。ハーフエッチングのフレームを用いることにより、リードの長さを含むパッケージ外形のサイズが例えば図１０（Ａ）と同じで、ヘッダー部１１ａの半導体素子１２搭載領域Ｍ２を０．８６ｍｍから１．２ｍｍまで拡大することができる。つまり、搭載チップサイズが約４０％拡大でき、その分の特性改善が可能になる（例えば特許文献２参照。）。
【００１０】
次に、図１１を用いて、ハーフエッチフレームを用いた半導体装置の製造方法を説明する。
【００１１】
第１工程： まず、板厚が０．１５ｍｍ程度の銅板等のフレーム１１の表裏面に所定のパターンのレジスト膜ＰＲを形成する。表面はリード部１１ｃ、ヘッダー部１１ｂ更に半導体素子１２の電極の取り出しとなる取り出し電極部１１ｂを残し、分割領域Ｄを露出したパターンのレジスト膜ＰＲであり、裏面はヘッダー部および取り出し電極部が露出するようレジスト膜ＰＲをパターニングする（図１１（Ａ））。
【００１２】
その後、板厚の２分の１以上をエッチングにより除去する。フレーム１１の表裏からのエッチングにより分割領域Ｄが形成され、同時にフレーム裏面からのハーフエッチにより、ヘッダー部１１ａおよび取り出し電極部１１ｂが形成されると同時にリード部１１ｃがパターニングされ（図１１（Ｂ））、リード部１１ｃおよびヘッダー部１１ａ表面が同一平面である平坦フレームとなる。リード部１１ｃの厚みはフレーム厚であり、ヘッダー部１１ａの厚みはリード部１１ｃの２分の１未満の厚みで形成される。
【００１３】
第２工程： ヘッダー部１１ａの表面に半導体素子１２を搭載し、Ａｕ／Ｓｉ共晶により固着する。このときの半導体素子１２のチップサイズは例えば０．３５ｍｍ角である。搭載領域にはＡｇメッキを１０μｍ程度施し、Ａｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度に加熱したフレーム上に半導体素子を搭載し、接合する。また、半導体素子１２の電極と取り出し電極部１１ｂとを例えばボンディングワイヤ１３などにより電気的に接続する（図１１（Ｃ））。
【００１４】
第３工程： 更にトランスファモールド等により樹脂封止する。その後搭載領域外周の樹脂バリを例えばウォータージェット等によりフレームの表裏面から除去する。その後、隣接するパッケージ領域との連結部をパンチングにより切断し、個々のパッケージに分割する（図１１（Ｄ））。
【００１５】
【特許文献１】
特許第２９０２９１９号公報（第２頁、第５図）
【特許文献２】
特許第２９０２９１９号公報（第２頁、第１図）
【００１６】
【発明が解決しようとする課題】
図１２に、図１１（Ｄ）に示す樹脂モールド後の一つのパッケージ領域を示す。図１２（Ａ）は平面図であり、図１２（Ｂ）は図１２（Ａ）のＧ−Ｇ線断面図であり、図１２（Ｃ）は１つのリード部の拡大断面図である。
【００１７】
前述の如く、フレーム１１は、表裏面からのエッチングにより分割領域Ｄを設け、更に裏面からのハーフエッチにより、ヘッダー部１１ａ、取り出し電極部１１ｂおよびリード部１１ｃを形成している。つまり、図１２（Ｃ）の如く、隣り合うリード部１１ｃは、表裏面からのエッチングにより、その側面は若干内側に湾曲し、上下２段の窪み部１８が形成される。
【００１８】
このリード部１１ｃは、後に詳述するが樹脂封止工程において、側面に樹脂が付着してしまう。このため、樹脂モールド後にウォータージェットや液体ホーニング、又はレーザ照射等の方法で樹脂バリ１９を除去する工程を行うのが一般的である。
【００１９】
これは、樹脂バリ１９が残ると、パッケージの切断や測定等の後の工程において樹脂バリ１９が脱落し、リード部への付着や打痕の発生などの悪影響を及ぼしたり、半田が付かなくなるという問題が起こるためである。
【００２０】
例えば、フレームの板厚が０．１５ｍｍ程度以下のように薄い場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が小さい為、比較的容易にウォータージェットや液体ホーニング等で樹脂バリを除去できる。
【００２１】
しかし、０．２ｍｍ程度以上の厚い板厚の場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が大きくなり、ウォータージェットや液体ホーニング等でバリ取りを行うとパッケージの欠け込みが発生してしまう。また、特に小型化パッケージの場合には、隣り合うリード部１１ｃ間の距離が狭くなっているため、研磨材を使用する液体ホーニング等による除去は困難である。
【００２２】
このような場合には、レーザを照射して樹脂バリを除去する方法が採用される。例えば、図１０（Ｂ）の如くスタンピング方式で形成されたフレームであれば、リード部側面がほぼ垂直で陰になる部分が無いため、レーザーを照射すれば容易に樹脂バリを除去できる。
【００２３】
一方、図１２（Ｂ）、（Ｃ）に示すエッチングフレームでは、リード部側面に窪み部１８が形成され、幅の広い部分の陰になる部分ができる。このためリード部１１ｃの表面あるいは裏面側から垂直にレーザを照射しても窪み部１８に樹脂バリ１９が残ってしまう問題があった。
【００２４】
また、図１１（Ｄ）の如く、パッケージ領域を個々に分割する工程において、パンチがパッケージを抱え込む状態でフレームの連結部１ｄをパンチングにより切断している。しかし、この方法ではパンチの強度を確保する必要があり、パンチングのためのリード部１ｃのクリアランスを考慮すると、リード長を短くするのが困難であった。
【００２５】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、ヘッダー部およびリード部を有するエッチングフレームと、前記ヘッダー部に搭載される半導体素子と、側面から前記リード部の一部が突出するように前記フレーム及び前記半導体素子を被覆する樹脂層とを有する半導体装置において、前記樹脂層の側面とほぼ平行な面における前記リード部の断面形状は略台形形状を有することにより解決するものである。
【００２６】
また、前記リード部および前記ヘッダー部の表面は同一平面にあり、前記リード部の裏面はもとの平面にあり、前記ヘッダー部の裏面は前記もとの平面よりも窪んだ平面にあり、前記リード部の裏面は前記樹脂層から露出することを特徴とするものである。
【００２７】
また、前記断面形状において、前記リード部の側面は湾曲した形状であることを特徴とするものである。
【００２８】
また、前記略台形形状の側面には上下に２つの窪み部が設けられ、いずれか一方の窪み部が他方よりも外側にあることを特徴とするものである。
【００２９】
第２に、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、前記パッケージ領域を個々に分割する工程とを具備することにより解決するものである。
【００３０】
また、前記エッチングフレームは、前記ヘッダー部の厚みがリード部の厚みより薄く形成され、前記ヘッダー部および前記リード部の表面が同一平面に形成されることを特徴とするものである。
【００３１】
また、前記樹脂層の被覆工程において、前記リード部の裏面は該樹脂層から露出することを特徴とするものである。
【００３２】
また、前記リード部の他の面の樹脂の除去は、レーザ照射により行うことを特徴とするものである。
【００３３】
また、前記略台形形状の側面には、上下に窪み部が形成されることを特徴とするものである。
【００３４】
また、前記樹脂の除去は、略台形形状の上辺または下辺のいずれか幅の狭い側から行うことを特徴とするものである。
【００３５】
第３に、リード部およびヘッダー部からなる複数のパッケージ領域を有する金属フレームに半導体素子を固着し、前記金属フレームと前記半導体素子とを樹脂層で被覆する工程と、前記パッケージ領域から導出する前記リード部の一主面および他の主面からそれぞれＶ溝を形成し、前記いずれか一方の主面から前記パッケージ領域を抜き落として個々に分割する工程とを具備することにより解決するものである。
【００３６】
また、前記Ｖ溝は、前記一主面に形成後、他の主面に形成することを特徴とするものである。
【００３７】
また、前記Ｖ溝は、前記リード部の厚みの２分の１より浅く形成されることを特徴とするものである。
【００３８】
また、前記Ｖ溝は、前記樹脂層側の側壁が前記一主面に対してほぼ垂直に形成されることを特徴とするものである。
【００３９】
【発明の実施の形態】
図１から図７を用いて本発明の実施の形態を詳細に示す。
【００４０】
図１は、半導体装置１０を説明する構造図である。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図、図１（Ｃ）はＢ−Ｂ線断面図である。
【００４１】
図１（Ａ）の如く、本実施形態の半導体装置１０は、縦×横×高さが、例えば、１．６ｍｍ×１．６ｍｍ×０．５６ｍｍのごとき大きさを有するものである。リード部１ｃは絶縁性の樹脂層４側面から約０．０５ｍｍ程度導出されて配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。
【００４２】
図１（Ｂ）の如く、半導体装置１０は導電部材から成るフレーム１のヘッダー部１ａ表面に固着された半導体素子２、リード部１ｃおよびそれらを電気的に接続するボンディングワイヤ３を絶縁性の樹脂層４で被覆され構成されている。
【００４３】
リード部１ｃおよびヘッダー部１ａの表面はフレーム１表面の同一平面上にあり、リード部１ｃの裏面はもとのフレーム１裏面の平面上にある。ヘッダー部１ａの裏面はエッチングによりもとの平面であるフレーム１裏面よりもくぼんだ平面にあり、段差ｔ２が形成されている。そして、元のフレーム１と同一面であるリード部１ｃ裏面は、樹脂層４裏面から露出する。
【００４４】
本実施形態では、フレーム１は銅板を用い、表裏からのエッチングによりヘッダー部１ａおよび半導体素子２の電極を取り出すための取り出し電極部１ｂ、リード部１ｃを分割形成する分割領域Ｄを設ける。ここで、本明細書において分割領域Ｄとは、フレーム１の表裏面からエッチングされて分割された領域をいう。
【００４５】
又、裏面からのハーフエッチングによりヘッダー部１ａおよび取り出し電極部１ｂとリード部１ｃとをパターニングして設る。尚、ここでの図示は省略するが、隣り合うリード部１ｃ同士も分割領域Ｄにより分割形成される（図２（Ａ）参照）。
【００４６】
このように、表面ではリード部１ｃおよびヘッダー部１ａ、取り出し電極部１ｂは同一平面にある平坦フレームとなっている。
【００４７】
本実施形態では、フレーム１の厚みは例えば０．２ｍｍであり、ヘッダー部１ａは０．１２５ｍｍとする。半導体素子２の大きさに対してヘッダー部１ａが薄いと、Ａｕ／Ｓｉ共晶方式にて固着した場合に、線膨張係数の違いにより半導体素子２に横われが発生する場合がある。このフレーム１およびヘッダー部１ａの厚みは、それを抑えるために、エッチング量をコントロールしたものであり、本実施形態に於いては、この半導体装置を例に以下説明する。しかし強度において問題がなければ、この厚みに限らず、例えば０．１５ｍｍ厚のフレームで、ヘッダー厚が０．０７ｍｍ程度でも構わない。
【００４８】
また、上記の如くヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングにより形成した平坦フレームでなくてもよい。例えば、リード部１ｃがエッチングによりパターニングされるフレーム、すなわち分割領域Ｄをエッチングにより形成したエッチングフレームであれば、折り曲げ式のフレームにも適用でき、フレームの板厚は適宜選択できる。
【００４９】
半導体素子２は、ヘッダー部１ａ表面にＡｕ／Ｓｉ共晶方式または半田により固着される。半導体素子２表面の電極は、ヘッダー部１ａと同一のエッチングによって形成された取り出し電極部１ｂにボンディングワイヤ等で接続される。取り出し電極部１ｂまたはヘッダー部１ａはリード部１ｃと連続しており、リード部１ｃの厚みｔ１はフレーム１の板厚と同じ厚みである。
【００５０】
半導体素子２、ヘッダー部１ａおよびリード部１ｃの一部はトランスファーモールド等により樹脂層４で被覆される。リード部１ｃの裏面は樹脂層裏面から露出し、また、樹脂層４の側面からもリード部１ｃの先端が突出する。このハーフエッチフレームにおいては、裏面に露出するリード部の長さを従来通り０．２５ｍｍ確保すればよく、リード部１ｃ先端の樹脂層４からの突出は、リードを切断するためのクリアランスを考慮して０．０５ｍｍ程度でよい（図１（Ａ）参照）。
【００５１】
尚、図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等が施されている。また、リード部１ｃ上にはボンディングワイヤ３の接着性が考慮され、同様に銀メッキやＰｄメッキ、あるいは金メッキ等が施されている。
【００５２】
また、リード部１ｃの表面にはディンプル（凹部）５が数ヶ所に設けられても良い。これは樹脂の密着性を向上させるためである。ディンプル５は、ヘッダー部１ａと同様に、リード部１ｃ表面からのハーフエッチで形成されるが、その大きさは例えば直径０．１２ｍｍと小さいため、リード部１ｃの強度を劣化させずに、樹脂の密着性を向上させることができる。
【００５３】
また、図１（Ｃ）、（Ｄ）に、リード部１ｃの断面を示す。これは、図１（Ａ）のＢ−Ｂ線の断面である。
【００５４】
図１（Ｃ）の如く、分割領域Ｄによりリード部１ｃが離間形成され、リード部１ｃが突出する樹脂層４側面とほぼ平行な面におけるリード部１ｃの断面形状は、表面側の幅ｗ１よりも裏面側の幅ｗ２方が幅の広い形状となっている。実際には表裏面からのエッチングにより形成されるため、図の如くリード部１ｃ側面は上下２段の湾曲形状になり、窪み部８が形成される。また、リード部１ｃの表面側及び裏面側で幅が異なるので、上段の窪み部８ａよりも下段の窪み部８ｂが外側に位置している。本明細書ではこのリード部１ｃの断面形状を略台形形状と称する。後に詳述するが、製造工程においては、樹脂モールド後、リード部１ｃ側面にレーザを照射して、リード部１ｃ側面に付着した樹脂バリ９を除去する必要がある。その際レーザは、例えば、表面側からリード部１ｃ側面に垂直に照射されるのであるが、表面側および裏面側の幅が同一であると、幅の最も広い部分の影になる窪み部にはレーザが照射されず、樹脂バリが残ってしまう問題があった（図１２（Ｃ）、（Ｄ）参照）。
【００５５】
しかし、本実施形態の如く、表面側のリード部１ｃの幅ｗ１を裏面側の幅ｗ２よりも狭くすることで、影になる部分がなくなり、窪み部８ａおよび８ｂが表面側から見るとともに露出するようになり、レーザＬが充分照射できるので、樹脂バリ９を除去することができる（図１（Ｄ））。具体的には、例えば、表面側の幅ｗ１が０．１６ｍｍ、裏面側の幅ｗ２が０．２ｍｍ程度である。
【００５６】
尚、レーザは、幅を狭く形成した側から照射すれば良いので、表面側および裏面側のどちらを狭く形成してもよいが、実装強度を確保する為には、パッケージ裏面の露出が広いほうが良いので、図の如く表面側が狭く、裏面側が広い形状が好適である。
【００５７】
次に図２から図７を参照して本発明の半導体装置の製造方法について説明する。
【００５８】
本発明の半導体装置の製造方法は、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、前記パッケージ領域を個々に分割する工程とから構成される。
【００５９】
本発明の第１の工程は、図２および図３の如く、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備することにある。
【００６０】
本実施形態では、ヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングによりパターニングし、ヘッダー部１ａの厚みがリード部１ｃの厚みより薄く形成され、ヘッダー部１ａおよびリード部１ｃの表面が同一平面にあるエッチングフレームを例に説明する。しかし前述の如くこれに限らず、エッチングフレームであれば折り曲げ式のフレームにも適用できる。
【００６１】
図２は、エッチングにより形成された平坦フレームの平面図であり、図２（Ｂ）は一つのパッケージ領域７の平面図であり、図２（Ｃ）は、図２（Ｂ）のＣ−Ｃ線断面図である。このようにリード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂは、エッチングにより設けられた分割領域Ｄにより分割形成され、破線で示すパッケージ領域７が、フレーム上にパターニングされる。フレーム１上には、１個の半導体装置１０に対応するパッケージ領域７が複数個分、例えば３００個分を５行６０列に縦横に配置される。
【００６２】
ヘッダー部１ａ、リード部１ｃ、取り出し電極部１ｂのパターンは、各パッケージ領域７内において同一形状である。ヘッダー部１ａは半導体素子２を搭載する箇所であり、取り出し電極部１ｂは半導体素子２の電極パッドとワイヤ接続する箇所である。ヘッダー部１ａは例えば４本のリード部１ｃに連続し、取り出し電極部１ｂは例えば２本のリード部１ｃに連続する。リード部１ｃは個々のパッケージ領域７に共通の連結部１ｄにより連結される。
【００６３】
図２（Ｂ）では、斜線のハッチング領域が裏面からハーフエッチされた領域であり、格子状のハッチング領域が表面側からハーフエッチされた領域である。リード部１ｃ、ヘッダー部１ａおよび取り出し電極部１ｂからなる各パッケージ領域７は、例えば長辺×短辺が１．６ｍｍ×１．５ｍｍの矩形形状を有している。
【００６４】
このフレーム１の形成方法を図３に示す。図３（Ａ）から図３（Ｃ）は図２（Ｂ）のＣ−Ｃ線断面図であり、図３（Ｄ）、図３（Ｅ）は、図２（Ｂ）のＥ−Ｅ線断面図である。
【００６５】
まず、図３（Ａ）の如く、リード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂを形成するために所定のパターンを有するレジスト膜ＰＲ１、ＰＲ２をフレーム１の表裏面に形成し、エッチングを行う。フレーム１は、例えば、厚さが約０．２ｍｍの一枚の銅板から成る。表面側では、リード部、ヘッダー部、取り出し電極部、および個々のパッケージ領域を連結する連結部をレジスト膜ＰＲ１でマスクし、分割領域Ｄを露出する。裏面側も、分割領域Ｄを露出するようにレジスト膜ＰＲ２でマスクする。ここで、従来では、裏面はレジスト膜を設けずにハーフエッチを行っていたが、本実施形態ではヘッダー部、取り出し電極部は、分割領域Ｄのエッチングよりもエッチング量を減らすため、所定の離間距離で均等にスリット６を設けたレジスト膜ＰＲ２でマスクする。（図３（Ａ））。
【００６６】
このフレーム１を、表裏面とも同時に、フレーム厚の２分の１以上エッチングする。これにより、分割領域Ｄが形成され、レジスト膜ＰＲ２にスリット６を設けたヘッダー部１ａ、取り出し電極部１ｂもスリット６部分から同時にエッチングされる（図３（Ｂ））。スリット６部分は、エッチングの進行に伴って隣接するエッチング領域が連結し、ヘッダー部１ａおよび取り出し電極部１ｂのハーフエッチが行える。また、分割領域Ｄのエッチングと同時に行っても、分割領域Ｄよりもエッチング量が少なくなり、０．２ｍｍの板厚（ｔ１）のフレームで、ハーフエッチ量ｔ２を０．０７５ｍｍとし、０．１２５ｍｍの厚み（ｔ３）のヘッダー部１ａおよび取り出し電極部１ｂを形成し、同時にリード部１ａを形成できる（図３（Ｃ））。
【００６７】
ここで、上述のヘッダー部１ａの形成工程は、ヘッダー部１ａの厚みをコントロールするために行っているものである。ヘッダー部１ａの厚みに対してはチップサイズが大きいものは、Ａｕ／Ｓｉ共晶方式でダイボンドすると、ＳｉとＣｕの線膨張係数の違いにより半導体素子２の横われが発生することがある。ある程度大きいチップサイズなると、半田で固着すればよいのであるが、半田で固着するにはコントロールが困難な程度に小さく、ヘッダー部１ａの厚みに対しては大きいチップサイズの場合には、ヘッダー部１ａを厚くして、共晶が可能な範囲を広げればよく、そのために、上述の方法を採用する。すなわち、ヘッダー部１ａの強度が問題ない場合は、図１１に示す方法により、パターニングすればよい。また、工程数は増加するが分割領域Ｄとヘッダー部１ａ裏面からのハーフエッチを別工程で行っても良い。更に、折り曲げ式のフレームであれば、分割領域Ｄのみの形成となる。
【００６８】
また、リード部１ａにディンプル５を形成する場合は、ディンプル５の領域に表面側からスリット６を設けると、ヘッダー部１ａと同様に０．０７５ｍｍエッチングされたディンプル５が形成される。
【００６９】
図３（Ｄ）、（Ｅ）は、図２（Ｂ）のＥ−Ｅ線の断面における、リード部１ｃの形成を示す。ヘッダー部１ａと取り出し電極部１ｂをパターニングする分割領域Ｄためにフレーム１の表裏面に設けられるレジスト膜ＰＲ１、ＰＲ２の開口部は同一パターンと成るが、リード部１ｃが導出する樹脂層の側面とほぼ平行な面の断面においては、レジスト膜ＰＲ３、ＰＲ４の開口部を表面側、裏面側で異なる幅とすることにより、リード部１ｃ断面を略台形形状とする。
【００７０】
すなわち、リード部１ｃの形成領域には、図３（Ｄ）の如くレジスト膜ＰＲ３、ＰＲ４が設けられる。レジスト膜ＰＲ３、ＰＲ４は、例えばリード部１ｃの表面側の幅ｗ１が裏面側の幅ｗ２よりも狭くなるように、開口部を設ける。具体的には、ｗ１が０．１６ｍｍ、ｗ２が０．２ｍｍ程度とする。その後、図３（Ｂ）で示すエッチングと同時にエッチングされ、分割領域Ｄにより、略台形形状を有するリード部１ｃがパターニングされる。この略台形形状により、後述するがモールド後の樹脂バリの除去が容易と成るものである。（図３（Ｅ））。
【００７１】
図の如く、表裏面からのエッチングにより、リード部１ｃの側面は湾曲形状を有し、上下に窪み部８が形成される。リード部１ｃが略台形形状となることから、上段の窪み部８ａよりも下段の窪み部８ｂが外側に形成される。
【００７２】
尚、後述するが、リード部１ｃはどちら側の幅が広くてもよく、それによりレジスト膜ＰＲ３、ＰＲ４の開口幅を適宜変更する。
【００７３】
本発明の第２の工程は、図４の如く、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続することにある。
【００７４】
フレーム１の各パッケージ領域７毎に、ヘッダー部１ａ表面にＡｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度にフレームを加熱した状態で半導体素子２を搭載し、接合する。Ａｕ／Ｓｉの共晶温度は３７０℃程度であるが、ボンディングの際には溶け性の安定性を考慮し４２０℃程度でボンディングする。Ａｕ／Ｓｉ共晶方式でボンディングされるＳｉチップは、裏面にあらかじめＡｕが蒸着されており、加熱されたフレームから受ける熱により３７０℃以上でＡｕとＳｉが溶けて接合される。
【００７５】
固着する半導体素子２は、例えばウェハ厚１５０μｍで、チップサイズが０．５５ｍｍ角のパワーＭＯＳＦＥＴ、トランジスタ等の素子である。
【００７６】
そして、半導体素子２の電極パッド（不図示）と取り出し電極部１ｂとを、例えば、Ａｕ線より成るボンディングワイヤ３により電気的に接続する。このとき、ボンディングワイヤ３は超音波ワイヤーボンディングにより、電極パッド部にはボールボンディングし、取り出し電極部１ｂ側はステッチボンディングし接続する。
【００７７】
図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等を施す場合もある。また、取り出し電極１ｂ上にはボンディングワイヤ３の接着性が考慮して同様に銀メッキや金メッキ、Ｐｄメッキを施す。
【００７８】
尚、チップサイズがある程度大きければ、半田のコントロールも容易であるので、半田によるダイボンドでも良い。
【００７９】
本発明の第３の工程は、図５の如く、リード部の一つの面とほぼ平行な側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆することにある。図５（Ａ）はフレーム全体の平面図であり、図５（Ｂ）は一つのパッケージ領域７の断面図である。
【００８０】
先ず、トランスファーモールドに用いる金型を準備し、金型内に樹脂を注入して、パッケージとなる絶縁性の樹脂層４を形成する。これにより、裏面にはリード部１ｃが露出し、取り出し電極１ｂおよびヘッダー部１ａを含む半導体素子２が樹脂層４により被覆される。パッケージ裏面は、リード部裏面が０．２５ｍｍ露出して形成される（図５（Ａ））。
【００８１】
ここで、裏面からのエッチング量が０．０７５ｍｍであるので、裏面側の未充填領域を防ぎ、ピンホール等の発生を抑えることができる。また表面側に設けたディンプル５により、樹脂の密着性が向上し、樹脂はがれを防止することができる。（図５（Ｂ））。
【００８２】
本発明の第４の工程は、図６の如く、樹脂層の側面から突出するリード部の他の面に付着する樹脂を除去することにある。図６（Ａ）は一つのパッケージ領域７を示す平面図であり、図６（Ｂ）はＦ−Ｆ線断面図であり、図６（Ｃ）はリード部１ｃの拡大図である。
【００８３】
モールド金型では、リード部１ｃの他の側面部分に、フレームをセットする際の位置ずれ等を考慮したクリアランスが設けてある。ここで他の側面とは、リード部１ｃが突出する樹脂層４側面に対してほぼ垂直方向の側面である。
【００８４】
樹脂モールド時には、パッケージ領域７と共にリード１ｃ側面のクリアランス部分にも樹脂が充填され樹脂バリ９となる為、その樹脂バリ９を除去する。樹脂バリの除去には水を高圧エアーと共に噴射するウォータージェット、研磨剤を含んだ液体を高圧エアーと共に噴射する液体ホーニング、または研磨剤のみを噴射するドライブラスト等が一般的である。
【００８５】
しかし、本実施形態の板厚、すなわちリード部１ｃの厚みは、上述の如く、０．２ｍｍであり樹脂とリード部１ｃ側面との接着面積が比較的大きい。更に本実施形態では、隣り合うリード部１ｃの離間距離も小さいため、上記の方法により除去しようとすると、エアー圧力をより高圧にする必要があり、これにより樹脂バリ９とつながっているパッケージ領域７の樹脂が内側へ欠けこんでしまう不良が発生する。
【００８６】
そこで、本実施形態では、図６（Ｂ）の如く、レーザＬを照射して樹脂バリ９を除去する方法を採用する。通常ウォータジェット等は表裏面から行うが、レーザ照射であればどちらか一方から照射すればよい。
【００８７】
レーザＬは、例えば表面のみからリード部１ｃ側面に沿って垂直に照射される。このとき、従来（図１２（Ｂ）参照）の如く、リード部の幅ｗ３が表面側と裏面側で同じであると、幅の広い部分の影となる湾曲した窪み部１８に樹脂１９が残ってしまう。これにより、その部分に半田が付かなかったり、樹脂バリが後のパッケージ領域の切断や測定等の工程で脱落し、リード部１ｃへの付着や打痕の発生などの悪影響を及ぼすことになる。
【００８８】
しかし、図１（Ｃ）の如くリード部１ｃの断面形状を略台形形状にすることにより、レーザＬが窪み部８ａ、８ｂともに照射され、リード部１ｃ側面の樹脂バリを容易に除去することができる。このとき、レーザＬは照射位置を移動させ、各パッケージ毎に、パッケージの周囲をトレースするように照射し、樹脂バリを焼き落とす。レーザＬの強さは金属を焼くほどの強さでは無い為、リード部１ｃを通過する時にレーザＬを照射したままでも、樹脂バリ９だけが焼け落ちる。
【００８９】
尚、図では表面側の幅を狭く、裏面側の幅を広い形状としたが、逆に表面側が広く、裏面側が狭い形状でも良い。その場合は、裏面側からレーザを照射する。すなわち、窪み部８ａ、８ｂ共に十分レーザが照射できるように、リード部１ｃの幅が狭い側からレーザを照射すればよい。
【００９０】
本発明の第５の工程は、図７から図９に示すの如く、パッケージ領域を個々に分割することにある。
【００９１】
本工程では、フレームの連結部１ｄをパンチングにより切断する。本実施形態においては、パッケージ領域７から導出するリード部１ｃの表面側および裏面側にＶ溝を形成し、例えば表面側からパッケージ領域を抜き落として個々に分割する。
【００９２】
従来では図１１（Ｄ）の如くパンチがパッケージを抱え込む状態で抜き落とす方法を採用していた。しかし、この方法ではパンチの強度を確保する必要がある為、リード長を短くするのが困難であった。
【００９３】
そこで、本実施形態では、図７のように、まず裏面側からＶ溝を形成する。Ｖ溝を安定して形成するためには、裏面側および表面側のどちらか一方から片側ずつ行うことが望ましい。Ｖ溝の形成は、例えば、先端が鋭角な突起部５３を設けた、受けとなる第１の下金型５２の上にパッケージ領域を配置して切断部を合わせ（図７（Ａ））、表面側から突起部５３を押さえつけるように第１の上金型５１を押下して（図７（Ｂ）、裏面側のＶ溝５４ａを形成する（図７（Ｃ））。
【００９４】
次に、図８の如く表面側にＶ溝５４を形成する。この場合は、先端に鋭角な突起部５３を設けた第２の上金型５５と、少なくともリード部１ｃを受ける部分が平坦な第２の下金型５６を用いて切断部を位置あわせし（図８（Ａ））、第２の上金型５５を打ち込む（図８（Ｂ））。これにより、表面側からもＶ溝５４ｂが形成される。
【００９５】
ここで、突起部５３は、Ｖ溝５４の樹脂層４側の側壁が、リード部１ｃの表面および裏面に対してほぼ垂直になるような形状にする。例えば突起部５３の先端が、中心に対して対称に角度をつけたような形状であると、突起部５３が押し込まれるに従い、その角度分の体積が押し出されて盛り上がるなど、変形されてしまう。そこで、変形防止のためにＶ溝の樹脂層４側の側壁が垂直になるような形状の突起部５３を採用する。反対側については、変形しても製品にならない廃棄部分になるので、問題はない。
【００９６】
また、Ｖ溝の深さは、リード部１ｃの厚みの２分の１より浅く形成し、表面側及び裏面側からＶ溝５４を形成後には中央の極一部分のみ繋がった状態にする（図８（Ｃ）参照）。
【００９７】
その後、図９の如くパンチングする。まず、パッケージ領域の外側を受けるよう第３の下金型５８と、平坦な第３の上金型５７にパッケージ領域を位置あわせし（図９（Ａ））、パンチングする（図９（Ｂ））。パッケージ領域は、極一部分のみ繋がった部分が切断され、個々に分割される（図９（Ｃ））。
【００９８】
上記の方法により、パンチングのためのリード部１ｃのクリアランスを最小限に抑えることができる。電極の取り出しに必要な面積は、裏面に露出したリード部１ｃで確保できており、すなわち、パッケージの小型化が実現できるものである。
【００９９】
尚、突起部５３は、表面側および裏面側のいずれから打ちこんでも良く、図９に示した第３の金型でのパンチングも表面側および裏面側のいずれから行っても良い。
【０１００】
又、Ｖ溝５４の形成方法も、図のような突起部５３の押下による方法に限らず、例えばエッチング等により除去することによる方法でもよい。
【０１０１】
更に、本実施形態はエッチングフレームで説明しているが、本工程で説明したパッケージの切断方法については、スタンピング方式のフレームにも適用でき、パッケージの小型化に寄与できるものである。
【０１０２】
【発明の効果】
本発明によれば、パッケージ側面から導出するリード部の、パッケージ側面にほぼ平行な面の断面形状を略台形形状とすることにより、樹脂モールド後の樹脂バリが容易に除去できものである。特に、Ａｕ／Ｓｉ共晶方式で所定のチップサイズを固着するため、フレーム厚を０．２ｍｍとし、ヘッダー部厚みを０．１２５ｍｍとしたエッチングフレームを採用する場合、リード部の厚みも０．２ｍｍと厚くなるため、樹脂バリの除去にはレーザ照射を採用する。このとき、リード部の断面形状が表面側および裏面側で幅の等しい形状で離間形成されると、その側面は湾曲して窪み部が形成され、窪み部の樹脂はレーザで除去することが困難となる。
【０１０３】
そこで、表面側のリード部幅が裏面側よりも狭い略台形形状に形成し、表面側からレーザを照射することにより、窪み部にも十分レーザを照射でき、樹脂バリを十分除去できるものである。これによりリード部の半田の不着や、樹脂バリの脱落による、リード部への付着や打痕の発生などを大幅に抑制できる。
【０１０４】
更に、表面側および裏面側から順次クサビを打ちこみリード部１ｃ中央付近の極一部を残して切欠部を形成した後、パッケージ領域をパンチングして切断することにより、パンチングのためのリード部のクリアランスを最小限に抑えることができ、パッケージの小型化が実現できるものである。
【０１０５】
尚、外部と接続するリード部裏面側は従来通りの面積で樹脂層から露出するため、リード部のクリアランスを最小限に抑えても、実装強度を従来と同程度確保することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図である。
【図２】本発明の半導体装置の製造方法を説明する平面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図６】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図７】本発明の半導体装置の製造方法を説明する断面図である。
【図８】本発明の半導体装置の製造方法を説明する断面図である。
【図９】本発明の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置を説明する断面図である。
【図１１】従来の半導体装置の製造方法を説明する断面図である。
【図１２】従来の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【符号の説明】
１ フレーム
１ａ ヘッダー部
１ｂ 取り出し電極部
１ｃ リード部
２ 半導体素子
３ ボンディングワイヤ
４ 樹脂層
５ ディンプル
７ パッケージ領域
８ａ 窪み部
８ｂ 窪み部
９ 樹脂バリ
１１ フレーム
１０ 半導体装置
１１ａ ヘッダー部
１１ｂ 取り出し電極部
１１ｃ リード部
１２ 半導体素子
１３ ボンディングワイヤ
１４ 樹脂層
１８ａ 窪み部
１８ｂ 窪み部
１９ 樹脂バリ
２０ 半導体装置
２１ フレーム
２１ａ ヘッダー部
２１ｂ 取り出し電極部
２１ｃ リード部
２２ 半導体素子
２３ ボンディングワイヤ
２４ 樹脂層
３０ 半導体装置
５１ 第１の上金型
５２ 第１の下金型
５３ 突起部
５４ Ｖ溝
５４ａ Ｖ溝
５４ｂ Ｖ溝
５５ 第２の上金型
５６ 第２の下金型
５７ 第３の上金型
５８ 第３の下金型
ＰＲ レジスト膜
ＰＲ１ レジスト膜
ＰＲ２ レジスト膜
ＰＲ３ レジスト膜
ＰＲ４ レジスト膜
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にエッチングによる平坦フレームのパッケージから導出するリード部の樹脂バリの除去を容易とし、さらにパッケージの小型化を実現する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置３０がある。
【０００４】
このパッケージ型半導体装置３０は図１０（Ａ）の如く、半導体素子２２の周囲を樹脂層２４で被覆し、この樹脂層２４の側部から外部接続用のリード２１ｃが導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置３０は、平坦なリードフレーム２１を曲げてヘッダー部２１ａおよび半導体素子２２の電極を取り出す取りだし電極部２１ｂおよびリード部２１ｃを形成している。すなわち、ヘッダー部２１ａ上の素子搭載領域Ｍ１は、曲げに必要な寸法分内側となる。更にリード部２１ｃは、実装強度および測定の問題から所定の長さが必要であるため樹脂層２４から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった（例えば特許文献１参照。）。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１０（Ｂ）は、エッチングフレームを採用した半導体装置２０を示す。フレームは１１例えばその厚みｔ４が０．１５ｍｍ厚程度の銅板を用い、表裏からのエッチングと裏面からのハーフエッチングによりリード部１１ｃとヘッダー部１１ａ、取り出し電極部１１ｂを設けたものである。半導体素子１２が固着する側である表面ではリード部１１ｃおよびヘッダー部１１ａは同一平面にあり、すなわち平坦フレームとなっている。ヘッダー部１１ａは、厚みｔ６がおよそ０．０７ｍｍであり、表面に半導体素子１２を半田あるいはＡｕ／Ｓｉ共晶方式で固着する。リード部１１ｃはもとの板厚である０．１５ｍｍである。
【０００８】
半導体素子１２、ヘッダー部１１ａおよびリード部１１ｃの一部はトランスファーモールド等により樹脂層１４で被覆される。リード部１１ｃの裏面は樹脂層１４裏面から露出し、また、樹脂層１４の側面からもリード部１１ｃの先端が０．０５ｍｍ程度突出する。このハーフエッチフレームにおいては、裏面に露出するリード部１１ｃの長さＸを従来通り０．２５ｍｍ確保すればよく、リード部１１ｃをできる限り短くすればヘッダー部１１ａが大きくとれる。リード部１１ｃ先端の樹脂層４からの突出は全くなくてもよいが、金型で切断する為にはパンチを入れる為、樹脂層４とパンチが干渉しないよう位置精度を考慮したクリアランスが必要となる。つまり、リード部１１ｃの突出は、クリアランスを考慮して０．０５ｍｍとしている。
【０００９】
この半導体装置２０のパッケージは、パッケージサイズが例えば横×縦×高さで１．６ｍｍ×１．６ｍｍ×０．５６ｍｍである。ハーフエッチングのフレームを用いることにより、リードの長さを含むパッケージ外形のサイズが例えば図１０（Ａ）と同じで、ヘッダー部１１ａの半導体素子１２搭載領域Ｍ２を０．８６ｍｍから１．２ｍｍまで拡大することができる。つまり、搭載チップサイズが約４０％拡大でき、その分の特性改善が可能になる（例えば特許文献２参照。）。
【００１０】
次に、図１１を用いて、ハーフエッチフレームを用いた半導体装置の製造方法を説明する。
【００１１】
第１工程： まず、板厚が０．１５ｍｍ程度の銅板等のフレーム１１の表裏面に所定のパターンのレジスト膜ＰＲを形成する。表面はリード部１１ｃ、ヘッダー部１１ｂ更に半導体素子１２の電極の取り出しとなる取り出し電極部１１ｂを残し、分割領域Ｄを露出したパターンのレジスト膜ＰＲであり、裏面はヘッダー部および取り出し電極部が露出するようレジスト膜ＰＲをパターニングする（図１１（Ａ））。
【００１２】
その後、板厚の２分の１以上をエッチングにより除去する。フレーム１１の表裏からのエッチングにより分割領域Ｄが形成され、同時にフレーム裏面からのハーフエッチにより、ヘッダー部１１ａおよび取り出し電極部１１ｂが形成されると同時にリード部１１ｃがパターニングされ（図１１（Ｂ））、リード部１１ｃおよびヘッダー部１１ａ表面が同一平面である平坦フレームとなる。リード部１１ｃの厚みはフレーム厚であり、ヘッダー部１１ａの厚みはリード部１１ｃの２分の１未満の厚みで形成される。
【００１３】
第２工程： ヘッダー部１１ａの表面に半導体素子１２を搭載し、Ａｕ／Ｓｉ共晶により固着する。このときの半導体素子１２のチップサイズは例えば０．３５ｍｍ角である。搭載領域にはＡｇメッキを１０μｍ程度施し、Ａｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度に加熱したフレーム上に半導体素子を搭載し、接合する。また、半導体素子１２の電極と取り出し電極部１１ｂとを例えばボンディングワイヤ１３などにより電気的に接続する（図１１（Ｃ））。
【００１４】
第３工程： 更にトランスファモールド等により樹脂封止する。その後搭載領域外周の樹脂バリを例えばウォータージェット等によりフレームの表裏面から除去する。その後、隣接するパッケージ領域との連結部をパンチングにより切断し、個々のパッケージに分割する（図１１（Ｄ））。
【００１５】
【特許文献１】
特許第２９０２９１９号公報（第２頁、第５図）
【特許文献２】
特許第２９０２９１９号公報（第２頁、第１図）
【００１６】
【発明が解決しようとする課題】
図１２に、図１１（Ｄ）に示す樹脂モールド後の一つのパッケージ領域を示す。図１２（Ａ）は平面図であり、図１２（Ｂ）は図１２（Ａ）のＧ−Ｇ線断面図であり、図１２（Ｃ）は１つのリード部の拡大断面図である。
【００１７】
前述の如く、フレーム１１は、表裏面からのエッチングにより分割領域Ｄを設け、更に裏面からのハーフエッチにより、ヘッダー部１１ａ、取り出し電極部１１ｂおよびリード部１１ｃを形成している。つまり、図１２（Ｃ）の如く、隣り合うリード部１１ｃは、表裏面からのエッチングにより、その側面は若干内側に湾曲し、上下２段の窪み部１８が形成される。
【００１８】
このリード部１１ｃは、後に詳述するが樹脂封止工程において、側面に樹脂が付着してしまう。このため、樹脂モールド後にウォータージェットや液体ホーニング、又はレーザ照射等の方法で樹脂バリ１９を除去する工程を行うのが一般的である。
【００１９】
これは、樹脂バリ１９が残ると、パッケージの切断や測定等の後の工程において樹脂バリ１９が脱落し、リード部への付着や打痕の発生などの悪影響を及ぼしたり、半田が付かなくなるという問題が起こるためである。
【００２０】
例えば、フレームの板厚が０．１５ｍｍ程度以下のように薄い場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が小さい為、比較的容易にウォータージェットや液体ホーニング等で樹脂バリを除去できる。
【００２１】
しかし、０．２ｍｍ程度以上の厚い板厚の場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が大きくなり、ウォータージェットや液体ホーニング等でバリ取りを行うとパッケージの欠け込みが発生してしまう。また、特に小型化パッケージの場合には、隣り合うリード部１１ｃ間の距離が狭くなっているため、研磨材を使用する液体ホーニング等による除去は困難である。
【００２２】
このような場合には、レーザを照射して樹脂バリを除去する方法が採用される。例えば、図１０（Ｂ）の如くスタンピング方式で形成されたフレームであれば、リード部側面がほぼ垂直で陰になる部分が無いため、レーザーを照射すれば容易に樹脂バリを除去できる。
【００２３】
一方、図１２（Ｂ）、（Ｃ）に示すエッチングフレームでは、リード部側面に窪み部１８が形成され、幅の広い部分の陰になる部分ができる。このためリード部１１ｃの表面あるいは裏面側から垂直にレーザを照射しても窪み部１８に樹脂バリ１９が残ってしまう問題があった。
【００２４】
また、図１１（Ｄ）の如く、パッケージ領域を個々に分割する工程において、パンチがパッケージを抱え込む状態でフレームの連結部１ｄをパンチングにより切断している。しかし、この方法ではパンチの強度を確保する必要があり、パンチングのためのリード部１ｃのクリアランスを考慮すると、リード長を短くするのが困難であった。
【００２５】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、ヘッダー部およびリード部を有するエッチングフレームと、前記ヘッダー部に搭載される半導体素子と、側面から前記リード部の一部が突出するように前記フレーム及び前記半導体素子を被覆する樹脂層とを有する半導体装置において、前記樹脂層の側面とほぼ平行な面における前記リード部の断面形状は略台形形状を有することにより解決するものである。
【００２６】
また、前記リード部および前記ヘッダー部の表面は同一平面にあり、前記リード部の裏面はもとの平面にあり、前記ヘッダー部の裏面は前記もとの平面よりも窪んだ平面にあり、前記リード部の裏面は前記樹脂層から露出することを特徴とするものである。
【００２７】
また、前記断面形状において、前記リード部の側面は湾曲した形状であることを特徴とするものである。
【００２８】
また、前記略台形形状の側面には上下に２つの窪み部が設けられ、いずれか一方の窪み部が他方よりも外側にあることを特徴とするものである。
【００２９】
第２に、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、前記パッケージ領域を個々に分割する工程とを具備することにより解決するものである。
【００３０】
また、前記エッチングフレームは、前記ヘッダー部の厚みがリード部の厚みより薄く形成され、前記ヘッダー部および前記リード部の表面が同一平面に形成されることを特徴とするものである。
【００３１】
また、前記樹脂層の被覆工程において、前記リード部の裏面は該樹脂層から露出することを特徴とするものである。
【００３２】
また、前記リード部の他の面の樹脂の除去は、レーザ照射により行うことを特徴とするものである。
【００３３】
また、前記略台形形状の側面には、上下に窪み部が形成されることを特徴とするものである。
【００３４】
また、前記樹脂の除去は、略台形形状の上辺または下辺のいずれか幅の狭い側から行うことを特徴とするものである。
【００３５】
第３に、リード部およびヘッダー部からなる複数のパッケージ領域を有する金属フレームに半導体素子を固着し、前記金属フレームと前記半導体素子とを樹脂層で被覆する工程と、前記パッケージ領域から導出する前記リード部の一主面および他の主面からそれぞれＶ溝を形成し、前記いずれか一方の主面から前記パッケージ領域を抜き落として個々に分割する工程とを具備することにより解決するものである。
【００３６】
また、前記Ｖ溝は、前記一主面に形成後、他の主面に形成することを特徴とするものである。
【００３７】
また、前記Ｖ溝は、前記リード部の厚みの２分の１より浅く形成されることを特徴とするものである。
【００３８】
また、前記Ｖ溝は、前記樹脂層側の側壁が前記一主面に対してほぼ垂直に形成されることを特徴とするものである。
【００３９】
【発明の実施の形態】
図１から図７を用いて本発明の実施の形態を詳細に示す。
【００４０】
図１は、半導体装置１０を説明する構造図である。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図、図１（Ｃ）はＢ−Ｂ線断面図である。
【００４１】
図１（Ａ）の如く、本実施形態の半導体装置１０は、縦×横×高さが、例えば、１．６ｍｍ×１．６ｍｍ×０．５６ｍｍのごとき大きさを有するものである。リード部１ｃは絶縁性の樹脂層４側面から約０．０５ｍｍ程度導出されて配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。
【００４２】
図１（Ｂ）の如く、半導体装置１０は導電部材から成るフレーム１のヘッダー部１ａ表面に固着された半導体素子２、リード部１ｃおよびそれらを電気的に接続するボンディングワイヤ３を絶縁性の樹脂層４で被覆され構成されている。
【００４３】
リード部１ｃおよびヘッダー部１ａの表面はフレーム１表面の同一平面上にあり、リード部１ｃの裏面はもとのフレーム１裏面の平面上にある。ヘッダー部１ａの裏面はエッチングによりもとの平面であるフレーム１裏面よりもくぼんだ平面にあり、段差ｔ２が形成されている。そして、元のフレーム１と同一面であるリード部１ｃ裏面は、樹脂層４裏面から露出する。
【００４４】
本実施形態では、フレーム１は銅板を用い、表裏からのエッチングによりヘッダー部１ａおよび半導体素子２の電極を取り出すための取り出し電極部１ｂ、リード部１ｃを分割形成する分割領域Ｄを設ける。ここで、本明細書において分割領域Ｄとは、フレーム１の表裏面からエッチングされて分割された領域をいう。
【００４５】
又、裏面からのハーフエッチングによりヘッダー部１ａおよび取り出し電極部１ｂとリード部１ｃとをパターニングして設る。尚、ここでの図示は省略するが、隣り合うリード部１ｃ同士も分割領域Ｄにより分割形成される（図２（Ａ）参照）。
【００４６】
このように、表面ではリード部１ｃおよびヘッダー部１ａ、取り出し電極部１ｂは同一平面にある平坦フレームとなっている。
【００４７】
本実施形態では、フレーム１の厚みは例えば０．２ｍｍであり、ヘッダー部１ａは０．１２５ｍｍとする。半導体素子２の大きさに対してヘッダー部１ａが薄いと、Ａｕ／Ｓｉ共晶方式にて固着した場合に、線膨張係数の違いにより半導体素子２に横われが発生する場合がある。このフレーム１およびヘッダー部１ａの厚みは、それを抑えるために、エッチング量をコントロールしたものであり、本実施形態に於いては、この半導体装置を例に以下説明する。しかし強度において問題がなければ、この厚みに限らず、例えば０．１５ｍｍ厚のフレームで、ヘッダー厚が０．０７ｍｍ程度でも構わない。
【００４８】
また、上記の如くヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングにより形成した平坦フレームでなくてもよい。例えば、リード部１ｃがエッチングによりパターニングされるフレーム、すなわち分割領域Ｄをエッチングにより形成したエッチングフレームであれば、折り曲げ式のフレームにも適用でき、フレームの板厚は適宜選択できる。
【００４９】
半導体素子２は、ヘッダー部１ａ表面にＡｕ／Ｓｉ共晶方式または半田により固着される。半導体素子２表面の電極は、ヘッダー部１ａと同一のエッチングによって形成された取り出し電極部１ｂにボンディングワイヤ等で接続される。取り出し電極部１ｂまたはヘッダー部１ａはリード部１ｃと連続しており、リード部１ｃの厚みｔ１はフレーム１の板厚と同じ厚みである。
【００５０】
半導体素子２、ヘッダー部１ａおよびリード部１ｃの一部はトランスファーモールド等により樹脂層４で被覆される。リード部１ｃの裏面は樹脂層裏面から露出し、また、樹脂層４の側面からもリード部１ｃの先端が突出する。このハーフエッチフレームにおいては、裏面に露出するリード部の長さを従来通り０．２５ｍｍ確保すればよく、リード部１ｃ先端の樹脂層４からの突出は、リードを切断するためのクリアランスを考慮して０．０５ｍｍ程度でよい（図１（Ａ）参照）。
【００５１】
尚、図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等が施されている。また、リード部１ｃ上にはボンディングワイヤ３の接着性が考慮され、同様に銀メッキやＰｄメッキ、あるいは金メッキ等が施されている。
【００５２】
また、リード部１ｃの表面にはディンプル（凹部）５が数ヶ所に設けられても良い。これは樹脂の密着性を向上させるためである。ディンプル５は、ヘッダー部１ａと同様に、リード部１ｃ表面からのハーフエッチで形成されるが、その大きさは例えば直径０．１２ｍｍと小さいため、リード部１ｃの強度を劣化させずに、樹脂の密着性を向上させることができる。
【００５３】
また、図１（Ｃ）、（Ｄ）に、リード部１ｃの断面を示す。これは、図１（Ａ）のＢ−Ｂ線の断面である。
【００５４】
図１（Ｃ）の如く、分割領域Ｄによりリード部１ｃが離間形成され、リード部１ｃが突出する樹脂層４側面とほぼ平行な面におけるリード部１ｃの断面形状は、表面側の幅ｗ１よりも裏面側の幅ｗ２方が幅の広い形状となっている。実際には表裏面からのエッチングにより形成されるため、図の如くリード部１ｃ側面は上下２段の湾曲形状になり、窪み部８が形成される。また、リード部１ｃの表面側及び裏面側で幅が異なるので、上段の窪み部８ａよりも下段の窪み部８ｂが外側に位置している。本明細書ではこのリード部１ｃの断面形状を略台形形状と称する。後に詳述するが、製造工程においては、樹脂モールド後、リード部１ｃ側面にレーザを照射して、リード部１ｃ側面に付着した樹脂バリ９を除去する必要がある。その際レーザは、例えば、表面側からリード部１ｃ側面に垂直に照射されるのであるが、表面側および裏面側の幅が同一であると、幅の最も広い部分の影になる窪み部にはレーザが照射されず、樹脂バリが残ってしまう問題があった（図１２（Ｃ）、（Ｄ）参照）。
【００５５】
しかし、本実施形態の如く、表面側のリード部１ｃの幅ｗ１を裏面側の幅ｗ２よりも狭くすることで、影になる部分がなくなり、窪み部８ａおよび８ｂが表面側から見るとともに露出するようになり、レーザＬが充分照射できるので、樹脂バリ９を除去することができる（図１（Ｄ））。具体的には、例えば、表面側の幅ｗ１が０．１６ｍｍ、裏面側の幅ｗ２が０．２ｍｍ程度である。
【００５６】
尚、レーザは、幅を狭く形成した側から照射すれば良いので、表面側および裏面側のどちらを狭く形成してもよいが、実装強度を確保する為には、パッケージ裏面の露出が広いほうが良いので、図の如く表面側が狭く、裏面側が広い形状が好適である。
【００５７】
次に図２から図７を参照して本発明の半導体装置の製造方法について説明する。
【００５８】
本発明の半導体装置の製造方法は、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、前記パッケージ領域を個々に分割する工程とから構成される。
【００５９】
本発明の第１の工程は、図２および図３の如く、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備することにある。
【００６０】
本実施形態では、ヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングによりパターニングし、ヘッダー部１ａの厚みがリード部１ｃの厚みより薄く形成され、ヘッダー部１ａおよびリード部１ｃの表面が同一平面にあるエッチングフレームを例に説明する。しかし前述の如くこれに限らず、エッチングフレームであれば折り曲げ式のフレームにも適用できる。
【００６１】
図２は、エッチングにより形成された平坦フレームの平面図であり、図２（Ｂ）は一つのパッケージ領域７の平面図であり、図２（Ｃ）は、図２（Ｂ）のＣ−Ｃ線断面図である。このようにリード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂは、エッチングにより設けられた分割領域Ｄにより分割形成され、破線で示すパッケージ領域７が、フレーム上にパターニングされる。フレーム１上には、１個の半導体装置１０に対応するパッケージ領域７が複数個分、例えば３００個分を５行６０列に縦横に配置される。
【００６２】
ヘッダー部１ａ、リード部１ｃ、取り出し電極部１ｂのパターンは、各パッケージ領域７内において同一形状である。ヘッダー部１ａは半導体素子２を搭載する箇所であり、取り出し電極部１ｂは半導体素子２の電極パッドとワイヤ接続する箇所である。ヘッダー部１ａは例えば４本のリード部１ｃに連続し、取り出し電極部１ｂは例えば２本のリード部１ｃに連続する。リード部１ｃは個々のパッケージ領域７に共通の連結部１ｄにより連結される。
【００６３】
図２（Ｂ）では、斜線のハッチング領域が裏面からハーフエッチされた領域であり、格子状のハッチング領域が表面側からハーフエッチされた領域である。リード部１ｃ、ヘッダー部１ａおよび取り出し電極部１ｂからなる各パッケージ領域７は、例えば長辺×短辺が１．６ｍｍ×１．５ｍｍの矩形形状を有している。
【００６４】
このフレーム１の形成方法を図３に示す。図３（Ａ）から図３（Ｃ）は図２（Ｂ）のＣ−Ｃ線断面図であり、図３（Ｄ）、図３（Ｅ）は、図２（Ｂ）のＥ−Ｅ線断面図である。
【００６５】
まず、図３（Ａ）の如く、リード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂを形成するために所定のパターンを有するレジスト膜ＰＲ１、ＰＲ２をフレーム１の表裏面に形成し、エッチングを行う。フレーム１は、例えば、厚さが約０．２ｍｍの一枚の銅板から成る。表面側では、リード部、ヘッダー部、取り出し電極部、および個々のパッケージ領域を連結する連結部をレジスト膜ＰＲ１でマスクし、分割領域Ｄを露出する。裏面側も、分割領域Ｄを露出するようにレジスト膜ＰＲ２でマスクする。ここで、従来では、裏面はレジスト膜を設けずにハーフエッチを行っていたが、本実施形態ではヘッダー部、取り出し電極部は、分割領域Ｄのエッチングよりもエッチング量を減らすため、所定の離間距離で均等にスリット６を設けたレジスト膜ＰＲ２でマスクする。（図３（Ａ））。
【００６６】
このフレーム１を、表裏面とも同時に、フレーム厚の２分の１以上エッチングする。これにより、分割領域Ｄが形成され、レジスト膜ＰＲ２にスリット６を設けたヘッダー部１ａ、取り出し電極部１ｂもスリット６部分から同時にエッチングされる（図３（Ｂ））。スリット６部分は、エッチングの進行に伴って隣接するエッチング領域が連結し、ヘッダー部１ａおよび取り出し電極部１ｂのハーフエッチが行える。また、分割領域Ｄのエッチングと同時に行っても、分割領域Ｄよりもエッチング量が少なくなり、０．２ｍｍの板厚（ｔ１）のフレームで、ハーフエッチ量ｔ２を０．０７５ｍｍとし、０．１２５ｍｍの厚み（ｔ３）のヘッダー部１ａおよび取り出し電極部１ｂを形成し、同時にリード部１ａを形成できる（図３（Ｃ））。
【００６７】
ここで、上述のヘッダー部１ａの形成工程は、ヘッダー部１ａの厚みをコントロールするために行っているものである。ヘッダー部１ａの厚みに対してはチップサイズが大きいものは、Ａｕ／Ｓｉ共晶方式でダイボンドすると、ＳｉとＣｕの線膨張係数の違いにより半導体素子２の横われが発生することがある。ある程度大きいチップサイズなると、半田で固着すればよいのであるが、半田で固着するにはコントロールが困難な程度に小さく、ヘッダー部１ａの厚みに対しては大きいチップサイズの場合には、ヘッダー部１ａを厚くして、共晶が可能な範囲を広げればよく、そのために、上述の方法を採用する。すなわち、ヘッダー部１ａの強度が問題ない場合は、図１１に示す方法により、パターニングすればよい。また、工程数は増加するが分割領域Ｄとヘッダー部１ａ裏面からのハーフエッチを別工程で行っても良い。更に、折り曲げ式のフレームであれば、分割領域Ｄのみの形成となる。
【００６８】
また、リード部１ａにディンプル５を形成する場合は、ディンプル５の領域に表面側からスリット６を設けると、ヘッダー部１ａと同様に０．０７５ｍｍエッチングされたディンプル５が形成される。
【００６９】
図３（Ｄ）、（Ｅ）は、図２（Ｂ）のＥ−Ｅ線の断面における、リード部１ｃの形成を示す。ヘッダー部１ａと取り出し電極部１ｂをパターニングする分割領域Ｄためにフレーム１の表裏面に設けられるレジスト膜ＰＲ１、ＰＲ２の開口部は同一パターンと成るが、リード部１ｃが導出する樹脂層の側面とほぼ平行な面の断面においては、レジスト膜ＰＲ３、ＰＲ４の開口部を表面側、裏面側で異なる幅とすることにより、リード部１ｃ断面を略台形形状とする。
【００７０】
すなわち、リード部１ｃの形成領域には、図３（Ｄ）の如くレジスト膜ＰＲ３、ＰＲ４が設けられる。レジスト膜ＰＲ３、ＰＲ４は、例えばリード部１ｃの表面側の幅ｗ１が裏面側の幅ｗ２よりも狭くなるように、開口部を設ける。具体的には、ｗ１が０．１６ｍｍ、ｗ２が０．２ｍｍ程度とする。その後、図３（Ｂ）で示すエッチングと同時にエッチングされ、分割領域Ｄにより、略台形形状を有するリード部１ｃがパターニングされる。この略台形形状により、後述するがモールド後の樹脂バリの除去が容易と成るものである。（図３（Ｅ））。
【００７１】
図の如く、表裏面からのエッチングにより、リード部１ｃの側面は湾曲形状を有し、上下に窪み部８が形成される。リード部１ｃが略台形形状となることから、上段の窪み部８ａよりも下段の窪み部８ｂが外側に形成される。
【００７２】
尚、後述するが、リード部１ｃはどちら側の幅が広くてもよく、それによりレジスト膜ＰＲ３、ＰＲ４の開口幅を適宜変更する。
【００７３】
本発明の第２の工程は、図４の如く、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続することにある。
【００７４】
フレーム１の各パッケージ領域７毎に、ヘッダー部１ａ表面にＡｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度にフレームを加熱した状態で半導体素子２を搭載し、接合する。Ａｕ／Ｓｉの共晶温度は３７０℃程度であるが、ボンディングの際には溶け性の安定性を考慮し４２０℃程度でボンディングする。Ａｕ／Ｓｉ共晶方式でボンディングされるＳｉチップは、裏面にあらかじめＡｕが蒸着されており、加熱されたフレームから受ける熱により３７０℃以上でＡｕとＳｉが溶けて接合される。
【００７５】
固着する半導体素子２は、例えばウェハ厚１５０μｍで、チップサイズが０．５５ｍｍ角のパワーＭＯＳＦＥＴ、トランジスタ等の素子である。
【００７６】
そして、半導体素子２の電極パッド（不図示）と取り出し電極部１ｂとを、例えば、Ａｕ線より成るボンディングワイヤ３により電気的に接続する。このとき、ボンディングワイヤ３は超音波ワイヤーボンディングにより、電極パッド部にはボールボンディングし、取り出し電極部１ｂ側はステッチボンディングし接続する。
【００７７】
図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等を施す場合もある。また、取り出し電極１ｂ上にはボンディングワイヤ３の接着性が考慮して同様に銀メッキや金メッキ、Ｐｄメッキを施す。
【００７８】
尚、チップサイズがある程度大きければ、半田のコントロールも容易であるので、半田によるダイボンドでも良い。
【００７９】
本発明の第３の工程は、図５の如く、リード部の一つの面とほぼ平行な側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆することにある。図５（Ａ）はフレーム全体の平面図であり、図５（Ｂ）は一つのパッケージ領域７の断面図である。
【００８０】
先ず、トランスファーモールドに用いる金型を準備し、金型内に樹脂を注入して、パッケージとなる絶縁性の樹脂層４を形成する。これにより、裏面にはリード部１ｃが露出し、取り出し電極１ｂおよびヘッダー部１ａを含む半導体素子２が樹脂層４により被覆される。パッケージ裏面は、リード部裏面が０．２５ｍｍ露出して形成される（図５（Ａ））。
【００８１】
ここで、裏面からのエッチング量が０．０７５ｍｍであるので、裏面側の未充填領域を防ぎ、ピンホール等の発生を抑えることができる。また表面側に設けたディンプル５により、樹脂の密着性が向上し、樹脂はがれを防止することができる。（図５（Ｂ））。
【００８２】
本発明の第４の工程は、図６の如く、樹脂層の側面から突出するリード部の他の面に付着する樹脂を除去することにある。図６（Ａ）は一つのパッケージ領域７を示す平面図であり、図６（Ｂ）はＦ−Ｆ線断面図であり、図６（Ｃ）はリード部１ｃの拡大図である。
【００８３】
モールド金型では、リード部１ｃの他の側面部分に、フレームをセットする際の位置ずれ等を考慮したクリアランスが設けてある。ここで他の側面とは、リード部１ｃが突出する樹脂層４側面に対してほぼ垂直方向の側面である。
【００８４】
樹脂モールド時には、パッケージ領域７と共にリード１ｃ側面のクリアランス部分にも樹脂が充填され樹脂バリ９となる為、その樹脂バリ９を除去する。樹脂バリの除去には水を高圧エアーと共に噴射するウォータージェット、研磨剤を含んだ液体を高圧エアーと共に噴射する液体ホーニング、または研磨剤のみを噴射するドライブラスト等が一般的である。
【００８５】
しかし、本実施形態の板厚、すなわちリード部１ｃの厚みは、上述の如く、０．２ｍｍであり樹脂とリード部１ｃ側面との接着面積が比較的大きい。更に本実施形態では、隣り合うリード部１ｃの離間距離も小さいため、上記の方法により除去しようとすると、エアー圧力をより高圧にする必要があり、これにより樹脂バリ９とつながっているパッケージ領域７の樹脂が内側へ欠けこんでしまう不良が発生する。
【００８６】
そこで、本実施形態では、図６（Ｂ）の如く、レーザＬを照射して樹脂バリ９を除去する方法を採用する。通常ウォータジェット等は表裏面から行うが、レーザ照射であればどちらか一方から照射すればよい。
【００８７】
レーザＬは、例えば表面のみからリード部１ｃ側面に沿って垂直に照射される。このとき、従来（図１２（Ｂ）参照）の如く、リード部の幅ｗ３が表面側と裏面側で同じであると、幅の広い部分の影となる湾曲した窪み部１８に樹脂１９が残ってしまう。これにより、その部分に半田が付かなかったり、樹脂バリが後のパッケージ領域の切断や測定等の工程で脱落し、リード部１ｃへの付着や打痕の発生などの悪影響を及ぼすことになる。
【００８８】
しかし、図１（Ｃ）の如くリード部１ｃの断面形状を略台形形状にすることにより、レーザＬが窪み部８ａ、８ｂともに照射され、リード部１ｃ側面の樹脂バリを容易に除去することができる。このとき、レーザＬは照射位置を移動させ、各パッケージ毎に、パッケージの周囲をトレースするように照射し、樹脂バリを焼き落とす。レーザＬの強さは金属を焼くほどの強さでは無い為、リード部１ｃを通過する時にレーザＬを照射したままでも、樹脂バリ９だけが焼け落ちる。
【００８９】
尚、図では表面側の幅を狭く、裏面側の幅を広い形状としたが、逆に表面側が広く、裏面側が狭い形状でも良い。その場合は、裏面側からレーザを照射する。すなわち、窪み部８ａ、８ｂ共に十分レーザが照射できるように、リード部１ｃの幅が狭い側からレーザを照射すればよい。
【００９０】
本発明の第５の工程は、図７から図９に示すの如く、パッケージ領域を個々に分割することにある。
【００９１】
本工程では、フレームの連結部１ｄをパンチングにより切断する。本実施形態においては、パッケージ領域７から導出するリード部１ｃの表面側および裏面側にＶ溝を形成し、例えば表面側からパッケージ領域を抜き落として個々に分割する。
【００９２】
従来では図１１（Ｄ）の如くパンチがパッケージを抱え込む状態で抜き落とす方法を採用していた。しかし、この方法ではパンチの強度を確保する必要がある為、リード長を短くするのが困難であった。
【００９３】
そこで、本実施形態では、図７のように、まず裏面側からＶ溝を形成する。Ｖ溝を安定して形成するためには、裏面側および表面側のどちらか一方から片側ずつ行うことが望ましい。Ｖ溝の形成は、例えば、先端が鋭角な突起部５３を設けた、受けとなる第１の下金型５２の上にパッケージ領域を配置して切断部を合わせ（図７（Ａ））、表面側から突起部５３を押さえつけるように第１の上金型５１を押下して（図７（Ｂ）、裏面側のＶ溝５４ａを形成する（図７（Ｃ））。
【００９４】
次に、図８の如く表面側にＶ溝５４を形成する。この場合は、先端に鋭角な突起部５３を設けた第２の上金型５５と、少なくともリード部１ｃを受ける部分が平坦な第２の下金型５６を用いて切断部を位置あわせし（図８（Ａ））、第２の上金型５５を打ち込む（図８（Ｂ））。これにより、表面側からもＶ溝５４ｂが形成される。
【００９５】
ここで、突起部５３は、Ｖ溝５４の樹脂層４側の側壁が、リード部１ｃの表面および裏面に対してほぼ垂直になるような形状にする。例えば突起部５３の先端が、中心に対して対称に角度をつけたような形状であると、突起部５３が押し込まれるに従い、その角度分の体積が押し出されて盛り上がるなど、変形されてしまう。そこで、変形防止のためにＶ溝の樹脂層４側の側壁が垂直になるような形状の突起部５３を採用する。反対側については、変形しても製品にならない廃棄部分になるので、問題はない。
【００９６】
また、Ｖ溝の深さは、リード部１ｃの厚みの２分の１より浅く形成し、表面側及び裏面側からＶ溝５４を形成後には中央の極一部分のみ繋がった状態にする（図８（Ｃ）参照）。
【００９７】
その後、図９の如くパンチングする。まず、パッケージ領域の外側を受けるよう第３の下金型５８と、平坦な第３の上金型５７にパッケージ領域を位置あわせし（図９（Ａ））、パンチングする（図９（Ｂ））。パッケージ領域は、極一部分のみ繋がった部分が切断され、個々に分割される（図９（Ｃ））。
【００９８】
上記の方法により、パンチングのためのリード部１ｃのクリアランスを最小限に抑えることができる。電極の取り出しに必要な面積は、裏面に露出したリード部１ｃで確保できており、すなわち、パッケージの小型化が実現できるものである。
【００９９】
尚、突起部５３は、表面側および裏面側のいずれから打ちこんでも良く、図９に示した第３の金型でのパンチングも表面側および裏面側のいずれから行っても良い。
【０１００】
又、Ｖ溝５４の形成方法も、図のような突起部５３の押下による方法に限らず、例えばエッチング等により除去することによる方法でもよい。
【０１０１】
更に、本実施形態はエッチングフレームで説明しているが、本工程で説明したパッケージの切断方法については、スタンピング方式のフレームにも適用でき、パッケージの小型化に寄与できるものである。
【０１０２】
【発明の効果】
本発明によれば、パッケージ側面から導出するリード部の、パッケージ側面にほぼ平行な面の断面形状を略台形形状とすることにより、樹脂モールド後の樹脂バリが容易に除去できものである。特に、Ａｕ／Ｓｉ共晶方式で所定のチップサイズを固着するため、フレーム厚を０．２ｍｍとし、ヘッダー部厚みを０．１２５ｍｍとしたエッチングフレームを採用する場合、リード部の厚みも０．２ｍｍと厚くなるため、樹脂バリの除去にはレーザ照射を採用する。このとき、リード部の断面形状が表面側および裏面側で幅の等しい形状で離間形成されると、その側面は湾曲して窪み部が形成され、窪み部の樹脂はレーザで除去することが困難となる。
【０１０３】
そこで、表面側のリード部幅が裏面側よりも狭い略台形形状に形成し、表面側からレーザを照射することにより、窪み部にも十分レーザを照射でき、樹脂バリを十分除去できるものである。これによりリード部の半田の不着や、樹脂バリの脱落による、リード部への付着や打痕の発生などを大幅に抑制できる。
【０１０４】
更に、表面側および裏面側から順次クサビを打ちこみリード部１ｃ中央付近の極一部を残して切欠部を形成した後、パッケージ領域をパンチングして切断することにより、パンチングのためのリード部のクリアランスを最小限に抑えることができ、パッケージの小型化が実現できるものである。
【０１０５】
尚、外部と接続するリード部裏面側は従来通りの面積で樹脂層から露出するため、リード部のクリアランスを最小限に抑えても、実装強度を従来と同程度確保することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図である。
【図２】本発明の半導体装置の製造方法を説明する平面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図６】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図７】本発明の半導体装置の製造方法を説明する断面図である。
【図８】本発明の半導体装置の製造方法を説明する断面図である。
【図９】本発明の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置を説明する断面図である。
【図１１】従来の半導体装置の製造方法を説明する断面図である。
【図１２】従来の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【符号の説明】
１ フレーム
１ａ ヘッダー部
１ｂ 取り出し電極部
１ｃ リード部
２ 半導体素子
３ ボンディングワイヤ
４ 樹脂層
５ ディンプル
７ パッケージ領域
８ａ 窪み部
８ｂ 窪み部
９ 樹脂バリ
１１ フレーム
１０ 半導体装置
１１ａ ヘッダー部
１１ｂ 取り出し電極部
１１ｃ リード部
１２ 半導体素子
１３ ボンディングワイヤ
１４ 樹脂層
１８ａ 窪み部
１８ｂ 窪み部
１９ 樹脂バリ
２０ 半導体装置
２１ フレーム
２１ａ ヘッダー部
２１ｂ 取り出し電極部
２１ｃ リード部
２２ 半導体素子
２３ ボンディングワイヤ
２４ 樹脂層
３０ 半導体装置
５１ 第１の上金型
５２ 第１の下金型
５３ 突起部
５４ Ｖ溝
５４ａ Ｖ溝
５４ｂ Ｖ溝
５５ 第２の上金型
５６ 第２の下金型
５７ 第３の上金型
５８ 第３の下金型
ＰＲ レジスト膜
ＰＲ１ レジスト膜
ＰＲ２ レジスト膜
ＰＲ３ レジスト膜
ＰＲ４ レジスト膜
Claims (14)
- ヘッダー部およびリード部を有するエッチングフレームと、前記ヘッダー部に搭載される半導体素子と、側面から前記リード部の一部が突出するように前記フレーム及び前記半導体素子を被覆する樹脂層とを有する半導体装置において、
前記樹脂層の側面とほぼ平行な面における前記リード部の断面形状は略台形形状を有することを特徴とする半導体装置。 - 前記リード部および前記ヘッダー部の表面は同一平面にあり、前記リード部の裏面はもとの平面にあり、前記ヘッダー部の裏面は前記もとの平面よりも窪んだ平面にあり、前記リード部の裏面は前記樹脂層から露出することを特徴とする請求項１に記載の半導体装置。
- 前記断面形状において、前記リード部の側面は湾曲した形状であることを特徴とする請求項１に記載の半導体装置。
- 前記略台形形状の側面には上下に２つの窪み部が設けられ、いずれか一方の窪み部が他方よりも外側にあることを特徴とする請求項１に記載の半導体装置。
- ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、
前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、
前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、
前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、
前記パッケージ領域を個々に分割する工程とを具備することを特徴とする半導体装置の製造方法。 - 前記エッチングフレームは、前記ヘッダー部の厚みがリード部の厚みより薄く形成され、前記ヘッダー部および前記リード部の表面が同一平面に形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記樹脂層の被覆工程において、前記リード部の裏面は該樹脂層から露出することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記リード部の他の面の樹脂の除去は、レーザ照射により行うことを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記略台形形状の側面には、上下に窪み部が形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記樹脂の除去は、略台形形状の上辺または下辺のいずれか幅の狭い側から行うことを特徴とする請求項５に記載の半導体装置の製造方法。
- リード部およびヘッダー部からなる複数のパッケージ領域を有する金属フレームに半導体素子を固着し、前記金属フレームと前記半導体素子とを樹脂層で被覆する工程と、
前記パッケージ領域から導出する前記リード部の一主面および他の主面にそれぞれＶ溝を形成し、前記いずれか一方の主面から前記パッケージ領域を抜き落として個々に分割する工程とを具備することを特徴とする半導体装置の製造方法。 - 前記Ｖ溝は、前記一主面に形成後、他の主面に形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記Ｖ溝は、前記リード部の厚みの２分の１より浅く形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記Ｖ溝は、前記樹脂層側の側壁が前記一主面に対してほぼ垂直に形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037438A JP4522049B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003037438A JP4522049B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247612A true JP2004247612A (ja) | 2004-09-02 |
| JP4522049B2 JP4522049B2 (ja) | 2010-08-11 |
Family
ID=33022248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003037438A Expired - Fee Related JP4522049B2 (ja) | 2003-02-14 | 2003-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4522049B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080267A (ja) * | 2004-09-09 | 2006-03-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7602052B2 (en) | 2005-05-24 | 2009-10-13 | Panasonic Corporation | Semiconductor device |
| JP2010010187A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP4620175B1 (ja) * | 2010-01-29 | 2011-01-26 | 株式会社東芝 | Ｌｅｄパッケージ |
| JP2011091194A (ja) * | 2009-10-22 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の製造方法および電子装置の製造方法 |
| CN102473651A (zh) * | 2009-07-06 | 2012-05-23 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
| US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
| US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
| US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
| US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
| JP2013214775A (ja) * | 2013-07-17 | 2013-10-17 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
| JP2014212210A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2014212207A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2017228795A (ja) * | 2017-09-05 | 2017-12-28 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| US9870983B2 (en) | 2013-04-18 | 2018-01-16 | Dai Nippon Printing Co., Ltd. | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
| JPH05283584A (ja) * | 1992-04-01 | 1993-10-29 | Ibiden Co Ltd | 電子部品搭載基板用のリードフレーム |
| WO2001003186A1 (en) * | 1999-06-30 | 2001-01-11 | Hitachi, Ltd. | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device |
-
2003
- 2003-02-14 JP JP2003037438A patent/JP4522049B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369248U (ja) * | 1989-11-10 | 1991-07-09 | ||
| JPH05283584A (ja) * | 1992-04-01 | 1993-10-29 | Ibiden Co Ltd | 電子部品搭載基板用のリードフレーム |
| WO2001003186A1 (en) * | 1999-06-30 | 2001-01-11 | Hitachi, Ltd. | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4653447B2 (ja) * | 2004-09-09 | 2011-03-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2006080267A (ja) * | 2004-09-09 | 2006-03-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7602052B2 (en) | 2005-05-24 | 2009-10-13 | Panasonic Corporation | Semiconductor device |
| JP2010010187A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2014003346A (ja) * | 2009-07-06 | 2014-01-09 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9263274B2 (en) | 2009-07-06 | 2016-02-16 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| US9087850B2 (en) | 2009-07-06 | 2015-07-21 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| CN102473651A (zh) * | 2009-07-06 | 2012-05-23 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN104465414A (zh) * | 2009-07-06 | 2015-03-25 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| JP5419235B2 (ja) * | 2009-07-06 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011091194A (ja) * | 2009-10-22 | 2011-05-06 | Renesas Electronics Corp | 半導体装置の製造方法および電子装置の製造方法 |
| WO2011092871A1 (ja) * | 2010-01-29 | 2011-08-04 | 株式会社 東芝 | Ｌｅｄパッケージ及びその製造方法 |
| US8487418B2 (en) | 2010-01-29 | 2013-07-16 | Kabushiki Kaisha Toshiba | LED package |
| US8497521B2 (en) | 2010-01-29 | 2013-07-30 | Kabushiki Kaisha Toshiba | LED package |
| US8525202B2 (en) | 2010-01-29 | 2013-09-03 | Kabushiki Kaisha Toshiba | LED package, method for manufacturing LED package, and packing member for LED package |
| JP4620175B1 (ja) * | 2010-01-29 | 2011-01-26 | 株式会社東芝 | Ｌｅｄパッケージ |
| US8378347B2 (en) | 2010-01-29 | 2013-02-19 | Kabushiki Kaisha Toshiba | LED package |
| US8637892B2 (en) | 2010-01-29 | 2014-01-28 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing same |
| US8338845B2 (en) | 2010-01-29 | 2012-12-25 | Kabushiki Kaisha Toshiba | LED package and method for manufacturing the same |
| JP2011176256A (ja) * | 2010-01-29 | 2011-09-08 | Toshiba Corp | Ｌｅｄパッケージ |
| US8319320B2 (en) | 2010-02-08 | 2012-11-27 | Kabushiki Kaisha Toshiba | LED module |
| JP2014212207A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| JP2014212210A (ja) * | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
| US9870983B2 (en) | 2013-04-18 | 2018-01-16 | Dai Nippon Printing Co., Ltd. | Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device |
| JP2013214775A (ja) * | 2013-07-17 | 2013-10-17 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2017228795A (ja) * | 2017-09-05 | 2017-12-28 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4522049B2 (ja) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159431B2 (ja) | 半導体装置の製造方法 | |
| JP4522049B2 (ja) | 半導体装置 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US7019388B2 (en) | Semiconductor device | |
| KR101103871B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6975022B2 (en) | Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof | |
| JP2000150765A (ja) | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 | |
| CN104218017A (zh) | 半导体装置 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002208664A (ja) | リードフレームの製造方法および半導体装置 | |
| JP4334364B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3650970B2 (ja) | 半導体装置の製造方法 | |
| JP2011142337A (ja) | 半導体装置の製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP4987041B2 (ja) | 半導体装置の製造方法 | |
| JP2008113021A (ja) | 半導体装置の製造方法 | |
| JPH11251504A (ja) | 電子部品及びその製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2003068962A (ja) | 半導体装置製造用のフレームおよび半導体装置の製造方法 | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
| JP2007109914A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |