JP2013214775A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013214775A
JP2013214775A JP2013148735A JP2013148735A JP2013214775A JP 2013214775 A JP2013214775 A JP 2013214775A JP 2013148735 A JP2013148735 A JP 2013148735A JP 2013148735 A JP2013148735 A JP 2013148735A JP 2013214775 A JP2013214775 A JP 2013214775A
Authority
JP
Japan
Prior art keywords
lead
sealing body
resin
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013148735A
Other languages
English (en)
Other versions
JP5816659B2 (ja
Inventor
Atsushi Fujishima
敦 藤嶋
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013148735A priority Critical patent/JP5816659B2/ja
Publication of JP2013214775A publication Critical patent/JP2013214775A/ja
Application granted granted Critical
Publication of JP5816659B2 publication Critical patent/JP5816659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードの表面に形成された（または付着した）異物を確実に除去する。
【解決手段】封止体（第１封止体）２と封止体２から露出（突出）するリード３とダムバーとで囲まれる領域に形成された（または付着した）残留樹脂（封止体）２ｇにレーザ３１を照射し、この残留樹脂２ｇを除去した後、リード３の表面を洗浄することで、リードの表面に形成された（または付着した）異物を確実に除去することができる。これにより、後のめっき工程において、リード３の表面に形成されるめっき膜の信頼性（濡れ性、リードとの密着性）を向上させることができる。
【選択図】図２４

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるレジン除去技術に適用して有効な技術に関するものである。
日本特開平４-１５７７６１号公報（特許文献１）には、従来のタイバー切断方法として、プレス金型内にセットされているパンチとそれに精密に嵌合するダイとを用いて、モールド樹脂から出ているリードフレーム２のリードとリードの間に生じる樹脂ダム部とタイバー部とを同時に打ち抜くことが開示されている。また、同公報には、樹脂ダム部にレーザ光線を照射し、その熱でダム部の樹脂を溶融して除去し、その後、パンチを用いてタイバー部を切断除去することが開示されている。
日本特開平７-１４２６６４号公報（特許文献２）には、従来の樹脂封止半導体装置の製造方法の一例として、タイバーを有するリードフレームを使用し、樹脂封止部からタイバー迄の間の外部リードの間に形成され、外部リードとほぼ同一の厚さの樹脂であるダム樹脂を金型により切断、除去すること、またこのダム樹脂を樹脂やガラスの粉末を高圧空気や高圧水とともに吹き付けるホーニング法及び電解脱脂後高圧水を吹き付ける方法などを単独で用いて切断、除去すること、さらにはこれらの方法を金型による除去と組み合わせてダム樹脂４を切断、除去することが開示されている。また、同公報には、ダム樹脂を切断、除去した後に、外部リード（封止体から露出するリード）を所定の形状に切断成形することが開示されている。
特開平４-１５７７６１号公報 特開平７-１４２６６４号公報
リードフレームを用いた半導体装置（または半導体集積回路装置）の製造方法では、搭載された半導体チップを封止する封止体を形成する工程（モールド工程）において、供給された樹脂がリードフレームのデバイス領域の外側に漏れないようにするために、前記特許文献１及び２に示すように、ダムバー（タイバー、ダム部）が形成されたリードフレームを使用することが多い。
そのため、モールド工程を施した後では、前記特許文献１の図１（ａ）及び図３（ａ）（または前記特許文献２の図１（ａ）及び図２（ａ））に示すように、半導体チップを封止する封止体（チップ封止用樹脂）だけでなく、この封止体の周囲に位置し、封止体の側面から露出（突出）するリードとダムバーとで囲まれる領域にも封止体（ダム内樹脂、リード間樹脂）が形成される。
ダム内樹脂が形成されていると、後のめっき工程において、封止体から露出するリードのうちの一部（ダム内樹脂が付着している部分）には、外装めっきであるめっき膜（めっき層）が形成されない。
そこで、このダム内樹脂を除去する方法について本願発明者が検討した結果、前記特許文献１及び２の方法では、以下の問題が発生することが明らかとなった。
詳細に説明すると、まず、切断刃（パンチ）のみでダム内樹脂を切断する場合、封止体から露出するリードにこの切断刃が接触しないように、リード間の幅（間隔）よりも細い幅からなる切断刃が使用される。
そのため、前記特許文献１の図３（ｃ）に示すように、封止体から露出（突出）するリードの側面にダム内樹脂の一部（残留樹脂、残部）が残ってしまう。
そこで、本願発明者はこの残留樹脂を除去するために、さらに前記特許文献２のような洗浄工程（ホーニング法、電解脱脂後に高圧水を吹き付ける方法など）を施した。
しかしながら、残留樹脂は封止体から露出するリードおよび切断されたタイバーの一部と接触しているため、リードとの密着力が強く、除去が困難である。なお、洗浄工程における圧力をより高くすると、リードが水圧により変形してしまうため、洗浄工程との組合せだけでは残留樹脂を除去することは困難であることが分かった。
そこで、本願発明者は、前記特許文献１及び２の実施例に示すように、レーザを用いてダム内樹脂（または残留樹脂）を除去することについて検討した。
その結果、リードが変形することなく、ダム内樹脂（または残留樹脂）を除去することができたが、新たに以下の問題が発生した。
すなわち、レーザ（レーザ光）を用いてダム内樹脂を除去すると、樹脂が異物となって周囲に飛散し、封止体から露出するリードの表面に付着することが分かった。なお、この異物は煤（すす）のような微小なものであるため、ダム内樹脂を除去する際に使用するレーザをリードの表面にまで照射したとしても、除去することが困難であるだけでなく、かえってリードの表面に焦げ付かせる虞がある。
これにより、後のめっき工程において、リードの表面に形成されるめっき膜の信頼性（濡れ性、リードとの密着性）が低下する虞があるため、リードの表面に形成された（または付着した）異物を確実に除去することが必要である。
本発明の目的は、レーザ照射工程において発生する異物（煤）の量（飛散量）を低減することができる技術について提供することにある。
また、本発明の目的は、リードの表面に形成された（または付着した）異物を確実に除去することができる技術について提供することにある。
また、本発明の他の目的は、半導体装置の信頼性を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本願発明の半導体装置の製造方法では、ダムバーカット工程においてダムバーの一部および封止体の一部を除去した後、前記封止体の他部にレーザを照射するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、本願発明の一態様によれば、レーザ照射工程において発生する異物（煤）の量（飛散量）を低減することができる。
本実施の形態における半導体装置の上面図である。 図１のＡ−Ａ線に沿った断面図である。 図１のＢ部における拡大平面図である。 本実施の形態における半導体チップの主面図である。 図４のＤ―Ｄ線に沿った断面図である。 図５のＥ部における拡大平面図である。 本実施の形態における半導体装置の組立てフローを示す説明図である。 本実施の形態におけるリードフレームの平面図である。 図８のＦ部における部分拡大平面図である。 図９のＧ−Ｇ線に沿った断面図である。 図９のＨ−Ｈ線に沿った断面図である。 図７におけるステップＳ２を施した後の平面図である。 図１２のＩ−Ｉ線に沿った断面図である。 図７におけるステップＳ３を施した後の平面図である。 図１４のＪ−Ｊ線に沿った断面図である。 図７におけるステップＳ３を施した後のリードフレームを成型金型内に配置した状態を説明する断面図である。 図７におけるステップＳ３を施した後のリードフレームを成型金型でクランプした状態を説明する断面図である。 図１７のＬ部における拡大断面図である。 本実施の形態における成型金型内に樹脂を供給した状態を説明する断面図である。 樹脂を供給した後のインナリード間における拡大断面図である。 成型金型から取り出したリードフレームの平面図である。 図２１に示すＭ部を拡大した平面図である。 本実施の形態におけるダムバーカット工程Ｓ６を説明する拡大平面図である。 ダム内樹脂に対してレーザを照射している状態を示す斜視図である。 ダム内樹脂に対してレーザを照射している状態を示す説明図である。 ダム内樹脂を除去したあとの状態を示す半導体装置の斜視図である。 本実施の形態における電解バリ取り工程を説明する断面図である。 マスクをリードフレーム上に配置した状態を示す平面図である。 図２８のＮ−Ｎ線に沿った断面図である。 本実施の形態におけるめっき工程を説明する断面図である。 本実施の形態におけるマーク工程を説明する断面図である。 本実施の形態におけるリードカット工程を説明する断面図である。 リードカット工程でカットされた状態を示す断面図である。 リードカット工程でカットされた状態を示す平面図である。 本実施の形態における曲げ加工工程を説明する断面図である。 曲げ加工工程が施された状態を示す断面図である。 曲げ加工工程が施された状態を示す平面図である。 本実施の形態におけるリード先端カット工程を説明する断面図である。 リード先端カット工程が施された状態を示す断面図である。 リード先端カット工程が施された状態を示す平面図である。 本実施の形態における個片化工程を説明する平面図である。 図４１のＯ−Ｏ線に沿った断面図である。 図２に示す半導体装置を実装した電子装置を示す断面図である。 エッチング方式により形成されたリードを説明する拡大断面図である。 本実施の形態の変形例である半導体装置の上面図である。 図４５に示す半導体装置の下面図である。 図４５および図４６に示す半導体装置の断面図である。 図４５〜図４７に示す半導体装置の製造に使用するリードフレームの平面図である。 図４８に示すリードフレームに封止体を形成した状態を示す平面図である。 本実施の形態の第１の比較例を示す拡大断面図である。 本実施の形態の第２の比較例を示す拡大断面図である。
（本願における記載形式・基本的用語・用法の説明）
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に代表されるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Complementary Metal Oxide Semiconductor）型集積回路に代表されるＣＭＩＳ（Complementary Metal Insulator Semiconductor）型集積回路を例示することができる。
今日の半導体装置、すなわち、ＬＳＩ（Large Scale Integration）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリ・メタル（Pre-metal）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクト・ホール形成、タングステン・プラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Front End of Line）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナル・パッシベーション膜へのパッド開口の形成あたりまで（ウエハ・レベル・パッケージ・プロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Back End of Line）工程に大別できる。
なお、「半導体装置」には、パワー・トランジスタ等の単体電子デバイスが含まれる。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．同様に、実施の態様では、便宜上、複数の発明を単一の一連の実施の形態の中で説明するが、特に明示した場合を除き、各ステップは全ての発明について必ずしも必須のものではないことは言うまでもない。
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
本実施の形態は、ＱＦＰ（Quad Flat Package）型の半導体装置に適用したものであり、図１はこのＱＦＰの上面図、図２は図１のＡ−Ａ線に沿った断面図、図３は図１のＢ部における拡大平面図である。
＜半導体装置について＞
まず、本実施の形態の半導体装置１の構成について、図１〜図３を用いて説明する。
封止体（封止樹脂）２の平面形状は矩形状からなり、本実施の形態では、図１に示すように、ほぼ四角形である。詳細には、各角部が面取り加工されており、これにより封止体の欠けを抑制している。また、図２に示すように、封止体２は上面（表面）２ａと、この上面２ａとは反対側の下面（裏面、実装面）２ｂと、この上面２ａと下面２ｂとの間に位置する側面２ｃとを有している。
図１および図２に示すように、外部端子として複数のリード３が封止体２の各側面２ｃ（図１でいう各辺）から露出している。詳細には、封止体２の各辺に沿って形成された複数のリード３のそれぞれの一部（アウタリード３ｂ）は、図１および図２に示すように、封止体２の側面２ｃ（辺）から外側に向かって突出しており、さらに封止体２の外側において、封止体２の上面２ａ側から下面２ｂ側に向かって折り曲げられている。
また、封止体２の上面２ａには、図１に示すように、複数のリード３のうちの一番目のリード３を認識するために、マーク（アライメントマーク、位置認識マーク）２ｄが形成されている。
また、図２に示すように、封止体２の内部には半導体チップ４が配置されており、この半導体チップ４は、同じく封止体２の内部に配置されたチップ搭載部（ダイパッド、タブ）５の上面（主面、表面）５ａにダイボンド材（接着材）６を介して搭載されている。
そして、半導体チップ４の主面（表面）４ａに形成された複数の電極パッド（ボンディングパッド）４ｄは、封止体２の内部に位置する複数のリード３（リードの他部、インナリード３ａ）と、複数の導電性部材７を介してそれぞれ電気的に接続されている。なお、本実施の形態における導電性部材７は、金（Ａｕ）からなるワイヤである。また、この複数の導電性部材７も封止体２で封止されているため、半導体装置の信頼性の低下を抑制できる。さらに、封止体２から露出するリード３の表面には、図２に示すように、めっき膜８が形成されている。
また、封止体２の外側に位置する複数のリード３のそれぞれは、図３に示すように、リード３の側面（図３で言うリード３の長辺）に形成された突出部３ｆを有している。この突出部３ｆは、リードフレームに形成されていたダムバー（タイバー、ダム部）を切断することにより形成された残留ダムバーであるため、複数のリード３のそれぞれに形成された突出部（残留ダムバー）３ｆは、隣のリード３に形成された突出部３ｆと対向するように、形成されている。言い換えると、複数の突出部３ｆは、複数のリード３の配列方向（リード配列ライン）に沿った仮想線Ｃ上に形成されている。
また、上記したように、複数のリード３のそれぞれは、封止体２の外側（詳細には、図３においてハッチングを付した屈曲部形成領域３ｅ内）において折り曲げられているが、本実施の形態では、図３に示すように、突出部３ｆを基点として折り曲げている。ここで、折り曲げ加工では、折り曲げの基点となる部分に応力（曲げ応力）が集中する。しかしながら、本実施の形態では、封止体２から露出するリード３において、最も幅が太い部分である突出部３ｆを基点として、リード３を折り曲げているため、成形されるリード３の形状が安定（均一化）し易い。
＜半導体チップについて＞
次に、半導体装置１の内部に搭載される半導体チップ４について、図４〜図６を用いて説明する。
半導体チップ４の平面形状は矩形状からなり、本実施の形態では、図４に示すように、四角形である。また、図５に示すように、半導体チップ４は、主面（表面）４ａと、この主面４ａとは反対側の裏面４ｂと、この主面４ａと裏面４ｂとの間に位置する側面４ｃとを有している。
そして、図４および図５に示すように、半導体チップ４の主面４ａには、複数の電極パッド（ボンディングパッド）４ｄが形成されており、本実施の形態では、複数の電極パッド４ｄが主面４ａの各辺に沿って形成されている。
また、図示しないが、半導体チップ４の主面４ａ（詳細には、図６に示す基板層４ｅの主面）には、半導体素子（回路素子）が形成されており、複数の電極パッド４ｄは、半導体チップ４の内部（詳細には、図６に示す基板層４ｅの主面上）に配置される配線層４ｊに形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
なお、半導体チップ４の基板層４ｅは、例えばシリコン（Ｓｉ）からなる。また、図６に示すように、主面４ａには絶縁膜４ｆが形成されており、複数の電極パッド４ｄのそれぞれの表面は、この絶縁膜４ｆに形成された開口部４ｇから露出している。
また、この電極パッド４ｄは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、この電極パッド４ｄの表面には、図６に示すように、めっき膜４ｈが形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造である。
なお、電極パッド４ｄの表面にニッケル膜が形成されているため、電極パッド４ｄの腐食（汚染）を抑制することができる。また、本実施の形態における半導体チップ４の厚さ（半導体チップ４の主面４ａと裏面との間隔）は、２８０μｍである。なお、実施の形態におけるめっき膜４ｈの形成方法としては、電解めっき法を使用している。また、無電解めっき法を使用してもよいが、膜質を考慮すると、電解めっき法を使用してめっき膜４ｈを形成することが好ましい。
＜半導体装置の製造工程について＞
次に、本実施の形態における半導体装置１の製造工程について、説明する。本実施の形態における半導体装置１は、図７に示す組立てフローに沿って製造される。各工程の詳細については、図８〜図３７を用いて、以下に説明する。
１．リードフレームを準備する工程；
まず、図７に示すリードフレーム準備工程Ｓ１として、図８に示すようなリードフレーム１０を準備する。本実施の形態で使用するリードフレーム１０には、枠体（枠部）１０ｂの内側に複数のデバイス領域１０ａが形成されており、本実施の形態では、４つのデバイス領域１０ａを備えている。なお、枠体１０ｂには、リードフレーム１０を搬送するための送り穴（スプロケットホール）１０ｃが形成されている。
また、各デバイス領域１０ａは、図８の部分拡大図である図９に示すように、デバイス領域１０ａのほぼ中央部に形成されたチップ搭載部（ダイパッド、タブ）５と、このチップ搭載部５と一体に形成された複数の吊りリード１１とを有している。また、各デバイス領域１０ａは、この複数の吊りリード１１の間に配置され、かつチップ搭載部５の周囲に配置された複数のリード３と、この複数のリード３のそれぞれと一体に形成されたダムバー（タイバー、ダム部）１２とを有している。
また、複数のリード３のそれぞれは、後の封止工程において形成される封止体２（図１および図２参照）で覆われ、かつダムバー１２よりもチップ搭載部５側に位置するインナリード３ａと、このインナリード３ａとダムバー１２を介して一体に形成され、このダムバー１２よりもインナリード３ａから遠い位置に形成されたアウタリード３ｂとを備えている。
また、複数の吊りリード１１のそれぞれは、図９に示すように、ダムバー１２よりもチップ搭載部５側に位置するインナ部１１ａと、このインナ部（インナ吊りリード）１１ａとダムバー１２を介して一体に形成され、このダムバー１２よりも外側に位置するアウタ部（アウタ吊りリード）１１ｂとを備えている。
このアウタ部１１ｂは、複数のアウタリード３ｂよりも外側に位置している。言い換えれば、四角形の平面形状からなるデバイス領域１０ａにおいて、吊りリード１１のアウタ部１１ｂはアウタリード３ｂよりも角部の近くに配置される。また、インナ部１１ａは、ダムバー１２の近傍において２つに分岐し、それぞれのアウタ部１１ｂにダムバー１２を介して繋がっている。
そして、アウタリード３ｂは、枠体１０ｂとも連結（一体に形成）されている。なお、本実施の形態で使用するリードフレーム１０は、金型を用いたプレス加工により形成されたものである。そのため、リード３の側面（図１１に示すリード３の上面３ｃと下面３ｄとの間に位置する面）の平坦度は、リード３の上面３ｃ（あるいは下面３ｄ）の平坦度とほぼ同じである。
また、図９のＧ−Ｇ線に沿った断面図である図１０に示すように、吊りリード１１は、図２、および図９のＨ−Ｈ線に沿った断面図である図１１に示すように、チップ搭載部５がリード３の上面（表面、主面）３ｃよりも封止体２の下面（裏面、実装面）２ｂ側に位置するように、折り曲げられる部分（折り曲げ部、オフセット部）１１ｃを有している。これにより、後の封止工程において、チップ搭載部５の上面（表面、主面）５ａに半導体チップ４（図２参照）が搭載されていたとしても、樹脂の流動性（半導体チップ４の主面４ａ側とチップ搭載部５の下面５ｂ側とを流れる樹脂の流動性）を安定化させることができる。
なお、図８および図９に示すように、デバイス領域１０ａの平面形状は四角形からなり、複数の吊りリード１１のそれぞれは、デバイス領域１０ａの中央部からデバイス領域１０ａの角部に向かって形成されている。
また、リードフレーム１０は金属からなり、本実施の形態では、例えば銅（Ｃｕ）、または鉄（Ｆｅ）とニッケル（Ｎｉ）との合金からなる。また、本実施の形態におけるリードフレーム１０の厚さ（リード３の上面３ｃと下面３ｄとの間隔）は、１２５μｍである。
さらに、インナリード３ａの一部（後のワイヤボンディング工程においてワイヤが接続される領域）には、図１１に示すように、銀（Ａｇ）からなるめっき膜１３が形成されている。本実施の形態におけるめっき膜１３の形成方法としては、電解めっき法を使用している。なお、無電解めっき法を使用してもよいが、膜質を考慮すると、電解めっき法を使用してめっき膜１３を形成することが好ましい。
２．ダイボンディング工程；
次に、図７に示すダイボンディング工程Ｓ２について説明する。なお、ここからの説明で使用する図面については、図８のＦ部を抜粋した図面を使用する。また、図８のＦ部に対応する断面図では、見易さのため図面のアスペクト比を変更し、各部材の厚さを図２と比較して厚く示している。
まず、上記したリードフレーム１０だけでなく、上記した半導体チップ４も準備しておく。
そして、図１３に示すように、ピックアップ治具１４を用いて半導体チップ４を保持した後、図１２、図１３に示すように、ダイボンド材（接着材）６を介して、複数の半導体チップ４を複数のデバイス領域１０ａ（チップ搭載部５）のそれぞれに搭載する。
このとき、半導体チップ４は、半導体チップ４の裏面４ｂがチップ搭載部５の上面５ａと対向するように、チップ搭載部５に搭載される（フェイスアップ実装）。
ここで、本実施の形態で使用するチップ搭載部５の外形サイズは、半導体チップ４の外形サイズよりも小さい、所謂、小タブ構造である。そのため、チップ搭載部５に搭載された半導体チップ４の裏面の一部は、チップ搭載部５から露出する。また、本実施の形態で使用するダイボンド材６はペースト状の接着材であり、例えばノズル（図示しない）を介してチップ搭載部５の上面（表面、主面）５ａに配置（塗布）してから、半導体チップ４を搭載する。
３．ワイヤボンディング工程；
次に、図７に示すワイヤボンディング工程Ｓ３について説明する。
まず、図１４および図１５に示すように、凹部１５ａが形成されたヒートステージ１５を準備し、チップ搭載部５が凹部１５ａ内に位置するように、半導体チップ４が搭載されたリードフレーム１０をヒートステージ１５に配置する。
そして、半導体チップ４の電極パッド４ｄとリード３とを、導電性部材７を介して電気的に接続する。ここで、本実施の形態では、キャピラリ１６を介してワイヤを供給し、超音波と熱圧着を併用する、所謂、ネイルヘッドボンディング方式によりワイヤを接続している。
なお、本実施の形態で使用する温度は、１７０〜２３０℃である。また、上記したように、リード３の一部にはめっき膜１３が形成されており、ワイヤの一部は、このめっき膜１３を介してリード３と電気的に接続されている。
また、ワイヤは金属からなり、本実施の形態では、例えば金（Ａｕ）からなる。そのため、上記したように、半導体チップ４の電極パッド４ｄの表面に金（Ａｕ）を形成しておくことで、ワイヤと電極パッド４ｄとの密着性を向上できる。
また、本実施の形態では、半導体チップ４の電極パッド４ｄにワイヤの一部を接続した後、ワイヤの他部をリード３（インナリード３ａ）におけるワイヤ接続領域（リード３の上面において、めっき膜１３が形成された部分）に接続する、所謂、正ボンディング方式によりワイヤを接続している。
４．モールド工程；
次に、図７に示す封止工程Ｓ４について説明する。
まず、図１６に示すように、金型面（第１金型面）２１ａ、およびこの金型面２１ａに形成された凹部（キャビティ）２１ｂを有する上型（第１金型）２１と、上型２１の金型面２１ａに対向する金型面（第２金型面）２２ａ、およびこの金型面２２ａに形成された凹部（キャビティ）２２ｂを有する下型（第２金型）２２とを備えた成形金型２０を準備する。
そして、図１６に示すように、半導体チップ４が上型２１の凹部２１ｂ内、かつチップ搭載部５が下型２２の凹部２２ｂ内にそれぞれ位置するように、ワイヤボンディング工程を施したリードフレーム１０を成形金型２０の内部（上型２１と下型２２との間）に配置する。
次に、図１７に示すように、リードフレーム１０を上型２１と下型２２とでクランプする。このとき、リードフレーム１０をクランプする際には、少なくともリードフレーム１０に形成されたダムバー（タイバー、ダム部）１２をクランプしている。詳細には、図１８に示すように、複数のインナリード３ａのそれぞれの一部（凹部２１ｂ、２２ｂからの突出部３ｇ）、ダムバー１２、および複数のアウタリード３ｂのそれぞれの一部を上型２１と下型２２とでクランプする。
この理由の一つは、以下である。樹脂の流出を防ぐためのダムバー１２をクランプするように成形金型２０を製造したとしても、成形金型２０の加工精度の問題、あるいは熱の影響によるリードフレーム１０の膨張または収縮により、クランプ位置がダムバー１２からずれる場合がある。例えば、リードフレーム１０をクランプした際には、成型金型２０に形成された凹部２１ｂ、２２ｂの端部Ｋ（言い換えると、図１６に示す金型面２１ａ、２１ｂの端部Ｋ）がダムバー１２よりも外側（アウタリード３ｂ側）に位置する虞がある。
これにより、デバイス領域１０ａの角部に配置されたゲート部（図示しない）から凹部の内部に供給された樹脂が、比較例である図５０に示すように、凹部２１ｂ、２２ｂの端部Ｋとダムバー１２との間に形成された隙間を介して、複数のリード３のうちの隣り合うリード３間に流れ込み、上型２１と下型２２との間から成形金型２０の外側に向かって樹脂が漏れる虞がある。
また、もう一つの理由は、仮に凹部２１ｂ、２２ｂの端部がダムバー１２と平面的に重なるように、リードフレーム１０をクランプすることができた場合である。すなわち、上記したように、複数のリード３はダムバー１２を介して連結されているため、半導体装置が完成するまでに、複数のリード３のうちの一つリード３を、他のリード３と電気的に分離しなければならない。
しかし、成型金型２０に形成された凹部２１ｂ、２２ｂの端部（端部Ｋ）がダムバー１２と平面的に重なるように（凹部２１ｂ、２２ｂの端部（端部Ｋ）が、ダムバー１２におけるインナリード３ａ側の端部と平面的に重なるように）、リードフレーム１０をクランプした場合、封止体２が以下のように形成される。すなわち、図５１に示すように、形成される封止体２の端部（側面）とダムバー１２の端部（インナリード３ａ側の端部）が一致する（平面的に重なる）ように、封止体２が形成される。隣り合うリード３を電気的に分離するためには、確実にダムバー１２を切断しなければならないが、図５１に示すように封止体２が形成されると、後のダムバー１２を切断する工程において、封止体２の一部（側面）まで傷をつけてしてしまう虞がある。
そこで、本実施の形態では、図１８に示すように、意図的にインナリード３ａの一部（上面３ｃ、下面３ｄ）にも金型面２１ａ、２２ａを接触させている。これにより、凹部２１ｂ、２２ｂの内部に供給された樹脂２５が成形金型２０の外に漏れる問題を確実に抑制することができる。また、ダムバー１２の端部（インナリード３ａ側の端部）が封止体２（図２０参照）の端部（側面）から離れるため、後のダムバー１２を切断する工程において、封止体２（チップ封止用樹脂）の一部に傷をつけないように、ダムバー１２を容易に切断（除去）することができる。
次に、図１９に示すように、リードフレーム１０を上型２１と下型２２とでクランプした状態で、上型２１の凹部２１ｂおよび下型２２の凹部２２ｂのそれぞれに樹脂２５を供給し、半導体チップ４、複数の導電性部材７、チップ搭載部５、および複数のリード３（図１８に示す複数のインナリード３ａのそれぞれの突出部３ｇ以外の部分）をこの樹脂２５で封止する。
そして、供給された樹脂２５を熱硬化することで、封止体（チップ封止用樹脂）２を形成する。ここで、本実施の形態における樹脂２５は、熱硬化性のエポキシ系樹脂であり、複数のフィラー（シリカ）を含有している。また、本実施の形態における成形金型２０の温度は、約１８０℃である。また、図２０に示すように、複数のインナリード３ａのうちの隣り合うインナリード３ａの間（インナリード３ａの一部）にも樹脂２５が供給される。
次に、熱硬化工程を施した後、成形金型内からリードフレーム１０を取り出すことで、図２１に示すような、各デバイス領域１０ａに封止体２が形成されたリードフレーム１０を取得する。
ここで、本実施の形態では、上記したように、金型面２１ａ、２１ｂがインナリード３ａの一部に接触するように、リードフレーム１０をクランプした状態で、樹脂を凹部２１ｂ、２２ｂ内に供給している。このため、図２１および図２２に示すように、複数のインナリード３ａのうちの隣り合うインナリード３ａ間だけでなく、半導体チップ４を封止する封止体（チップ封止用樹脂）２ｅと、複数のインナリード３ａのそれぞれの一部（金型でクランプされる部分）と、ダムバー１２とで囲まれた領域（樹脂蓄積領域）にも、封止体（ダム内樹脂、リード間樹脂）２ｆが形成される。
５．ベーク工程；
次に、図７に示すベーク工程Ｓ５について説明する。
まず、成形金型２０から取り出したリードフレーム１０をベーク炉（図示は省略）に搬送し、再びリードフレーム１０を熱処理する。この理由は、上記の封止工程における熱硬化工程では、凹部内に供給された樹脂を硬化してはいるものの、樹脂が完全に硬化しきっていない状態である。これは、次に成形金型２０に搬送される次のリードフレーム１０に対して、いち早く封止工程を施すためである。そのため、本実施の形態では、樹脂２５の硬化工程を、２回に分けている。そして、本ベーク工程Ｓ５において、封止工程により形成された封止体２を構成する樹脂２５を、完全に硬化させる。これにより、封止工程は完了する。なお、本ベーク工程では、１５０℃の熱雰囲気中に封止体２が形成されたリードフレーム１０を配置し、３〜３．５時間程度、熱を加えている。
６．ダムバーカット工程；
次に、図７に示すダムバーカット工程Ｓ６について説明する。
この工程では、複数のリード３のうちの隣り合うリード３間に形成されたダムバー１２を除去する。これにより、複数のリード３のうちの一方のリード３（図２３で言う真ん中のリード）と、他方のリード３（図２３で言う真ん中のリード３の隣のリード３）を電気的に分離することができる。なお、本実施の形態では、切断刃（金型、パンチ）２６を用いてダムバー１２の一部を切断する。
ここで、ダムバーカット工程に搬送されてきたリードフレーム１０には、図２２に示すように、先の工程（封止工程）において、半導体チップ４を封止する封止体（チップ封止用樹脂）２ｅと、この封止体２、複数のリード３（インナリード３ａの一部（クランプされる領域））、およびダムバー１２とで囲まれた領域（樹脂蓄積領域）に形成された封止体（ダム内樹脂）２ｆとが形成されている。そのため、ダムバー１２に挿入させる切断刃２６の位置がずれたとしても、半導体チップ４を封止する封止体２（チップ封止用樹脂）を傷つける虞はない。
本願発明では、図２３（特に、下側）に示すように、切断刃２６の一部が封止体（ダム内樹脂）２ｆと接触する（ダム内樹脂の一部も除去する）ように、切断刃２６をダムバー１２に接触させ、ダムバー１２を切断している。これにより、図２３（特に、上側）に示すように、隣り合うリード３同士を連結する（繋ぐ）部分が存在しないように、ダムバー１２（少なくともダムバー１２の一部；図２２参照）を完全に除去することができる。
なお、本実施の形態で使用する切断刃２６は、隣り合うリード３間の距離（間隔）よりも細い（小さい）幅からなる切断刃２６を使用しており、本実施の形態では、隣り合うリード３間の距離が０．４５ｍｍであるのに対し、０．３９ｍｍ幅の切断刃２６を使用している。これは、リードフレーム１０に対する切断刃２６の位置ずれを考慮しており、切断刃２６の位置がずれたとしても、切断刃２６の一部がリード３に接触するのを抑制できる。
これにより、本ダムバーカット工程Ｓ６が施されたリード３の側面には、図３および図２３に示すように、ダムバー１２の残存物である突出部（残留ダムバー）３ｆが形成される。また、本実施の形態では、封止体（チップ封止用樹脂）２ｅに切断刃２６が接触しないよう、封止体（チップ封止用樹脂）２ｅと切断刃２６との間隔を設けており、本実施の形態では、ダムバー１２から封止体（チップ封止用樹脂）２ｅまでの距離が０．３ｍｍであるのに対し、封止体２（チップ封止用樹脂）と切断刃２６との間隔を、０．１ｍｍ程度、設けている。
また、図２３に示すような切断方法を適用することで、以下の問題も解決できる。すなわち、切断刃２６の位置合わせが正確にできるのであれば、ダムバー１２にのみ切断刃２６を接触させ、ダムバー１２を除去してもよい。しかしながら、このような切断方法では、全ての封止体（ダム内樹脂）２ｆが樹脂蓄積領域内に残ってしまう。そのため、後のダム内樹脂除去工程Ｓ７において、レーザ３１を用いて除去すべき封止体（ダム内樹脂）２ｆの量（体積）が最大となる。
ここで、レーザ３１を用いて樹脂を除去する場合、レーザ３１が照射された樹脂は粉砕される。しかし、この粉砕された樹脂は異物となって周囲（特に、レーザ３１が照射された部分の近傍）に飛散する。そして、リード３の表面に煤（すす）となって付着する。このとき、レーザ３１が照射される部分は高温となる。そして、このレーザ３１が照射された部分の近傍も、ある程度、加熱された状態となる。そのため、リード３におけるダム内樹脂の近傍は加熱された状態となり、リード３の表面に付着した異物（すす）が固着してしまう。また、レーザ３１にて除去する樹脂の量（体積）が多いと、リード３表面に堆積する異物（すす）の量も多くなる。この結果、後の洗浄工程において要する処理時間が長くなるだけでなく、場合によっては、リード３の表面に固着した異物（堆積された異物のうちのリード表面側（下層）に位置する異物）を完全に除去できない虞がある。
しかしながら、本実施の形態では、このダムバーカット工程Ｓ６において、図２３に示すように、封止体（ダム内樹脂）２ｆの一部も除去している。そのため、後のダム内樹脂除去工程（レーザ照射工程）Ｓ７において発生する異物（すす）の量（飛散量）を低減することができる。これにより、洗浄工程において要する処理時間を低減できる。さらには、洗浄工程において、リード３の表面に付着した異物を容易に除去できるため、後のめっき工程Ｓ９において、リード３の表面に形成されるめっき膜８の信頼性を向上することができる。なお、本実施の形態におけるダムバーカット工程Ｓ６では、上記したように、切断刃２６を用いているため、除去されるダム内樹脂の一部は、一つの塊として打ち落とされる。すなわち、レーザ３１で除去する場合とは異なり、除去することで発生する異物は、煤（すす）のような微細な形状とならないため、リード３の表面に付着（残存）し難い。
７．ダム内樹脂除去工程（レーザ照射工程）；
次に、図７に示すダム内樹脂除去工程（レーザ照射工程）Ｓ７について説明する。
本工程では、上記したダムバーカット工程Ｓ６を施した後に、リードフレーム１０のうちの樹脂蓄積領域内に形成された封止体（ダム内樹脂）２ｆを除去する。ここで、本実施の形態では、先の工程Ｓ６において、封止体（ダム内樹脂）２ｆの一部を除去しているため、本工程に搬送されてきたときには、封止体（ダム内樹脂）２ｆの他部（残留樹脂２ｇ、残部）が樹脂蓄積領域内に残存した状態である。詳細には、図２３（特に、上側）および図２４に示すように、封止体（ダム内樹脂）２ｆの他部がリード３（インナリード３ａ）の側面に固着した状態である。
そして、本実施の形態では、図２４に示すように、レーザ３１をこの残留樹脂２ｇに照射することで、この残留樹脂２ｇを除去する。このとき、残留樹脂２ｇの体積は、封止工程Ｓ４（あるいはベーク工程Ｓ５）を施した直後の状態に比べて少なくなっているため、短時間でこの樹脂蓄積領域内に形成された封止体２ｆを除去することができる。詳細に説明すると、本実施の形態では、先のダムバーカット工程Ｓ６において、この樹脂蓄積領域内に形成された封止体（ダム内樹脂）２ｆの大半を除去している。そのため、本工程Ｓ７において除去すべき封止体（残留樹脂２ｇ）の量（体積）は、ダムバーカット工程において除去する封止体（残留樹脂２ｇ）の一部の量（体積）よりも少ない。この結果、短時間で本工程を処理できる。
また、除去すべき残留樹脂の量（体積）が少ない状態で、本工程にリードフレーム１０が搬送されてくるため、本工程において発生する異物（すす）の量を低減することもできる。
なお、本実施の形態で使用するレーザ３１の条件は、例えば電流値が１８Ａ、スキャンスピードが１００ｍｍ／ｓ、周波数が５０ｋＨｚ、出力が３２Ｗである。
また、本実施の形態では、図２５に示すように、この封止体（残留樹脂２ｇ）の表面に対して、所定の角度（第１角度）を有するように、レーザ３１を照射している。ここで、レーザ３１を残留樹脂２ｇの表面（リード３の側面側）に対して所定の角度を有するようにレーザ３１を照射することができる理由は、図２３に示すように、平面視においてダム内樹脂の中央部が、先の工程において既に除去されているためである。すなわち、この中央部には空間が形成されていることから、図２５に示すように、所定の角度を有するように、レーザ３１を残留樹脂２ｇの表面（リード３の側面側）に照射させることができる。
所定の角度（第１角度）を有するようにレーザ３１を照射させる具体的な方法は、図２５に示すように、レーザ光源３２から発せられたレーザ３１を、レーザ照射装置３０内に設置されたガルバノミラー３３および集光レンズ３４のそれぞれを介して残留樹脂２ｇに照射している。
なお、所定の角度（第１角度）を有するようにレーザ３１を照射させる理由は、照射されたレーザ３１が、一般に指向性を有し、直線方向にしか飛ばないことにある。すなわち、図２４に示すように、残留樹脂２ｇはリード３の側面に固着しているため、リード３の上面（表面、主面）３ｃに対して垂直方向にレーザ３１を照射した場合、リードフレーム１０の上面側から残留樹脂２ｇを粉砕することになる。例えば、図２５において、中央に示すレーザ３１およびリード３の位置関係がこれに相当する。このとき、使用するリードフレーム１０の厚さが厚い場合には、残留樹脂２ｇの厚さも厚くなるため、垂直方向にレーザ３１を照射する方法のみでは、全ての残留樹脂２ｇを除去するための時間を要する。そこで、本実施の形態では、図２４に示すように、封止体２の表面に対して鋭角方向からレーザ３１を照射している。ここで、上記したように、本実施の形態におけるリードフレーム１０の厚さ（リード３の上面と下面との距離）は１２５μｍである。一方、上記した切断刃２６の幅やリード３間の距離を考慮すると、残留樹脂の厚さ（リード３の幅方向における厚さ）は３０μｍである。そのため、封止体２の表面に対して鋭角方向からレーザ３１を照射する方が、リード３の側面に固着した残留樹脂２ｇの除去が容易である。また、残留樹脂２ｇの広い範囲にレーザ３１を照射することができるため、短時間で本工程を処理できる。
また、残留樹脂２ｇは、図２４に示すように、リード３の両側面に形成されている。そこで、本実施の形態では、図２５に示すように、１つのレーザ照射装置３０に対してリードフレーム１０の位置を移動させ（変更し）、レーザ３１を照射している。これにより、リード３の両側面に形成された残留樹脂２ｇを、１つのレーザ照射装置３０で容易に除去できる。なお、本実施の形態のように、リードフレーム１０を移動させてレーザ３１を照射する場合には、リードフレーム１０の位置に応じてレーザ３１の照射角度は変化することとなる。この場合、図２５に示すように、変化する照射角度の一部に封止体２の上面２ａ（図２４参照）に対して垂直方向が含まれていても良い。
そして、図２６に示すように、リード３の側面に固着されていた残留樹脂２ｇが除去された状態となる。このとき、図示しないが、リード３の表面には、残留樹脂２ｇを除去した際に発生した異物（すす）が付着した状態である。また、封止体２（チップ封止用樹脂）には傷がつかないようにレーザ３１を照射するため、図２６に示すように、この封止体（チップ封止用樹脂）２ｅと残留樹脂２ｇとの界面付近には、残留樹脂２ｇが部分的に残る場合がある。
８．洗浄工程；
次に、図７に示す洗浄工程Ｓ８について説明する。
本洗浄工程（デフラッシュ工程）では、封止体（チップ封止用樹脂）２ｅから露出するリード３の表面に付着した異物（すす）を除去する。
まず、図２７に示すように、被加工物（本実施の形態では、図２６に示すリードフレーム１０）を、電解液３５が入った浴槽３６内に配置する。このとき、被加工物を浴槽３６内の陽極３７に接続する。そして、この陽極３７と、同じく浴槽３６内に配置された陰極３８との間に直流電圧をかけることによって、被加工物の表面（ここでは、リード３の表面）に付着した異物と被加工物との結合を解く。これにより、リード３の表面に付着した異物を除去できる。
なお、上記したように、レーザ３１の熱の影響で、リード３の表面に付着した異物は、結合力が強いものもある。そのため、この工程（電解バリ取り工程）だけでは、異物が完全に除去しきれない場合がある。このような場合には、さらに、圧力を加えた洗浄水（高圧水）を被加工物（リード３の表面）に吹き付ける、所謂、水圧バリ取り工程を行うことが好ましい。
このとき、本実施の形態で使用する洗浄水は、例えば一般的な水であり、詳細には水道水（上水）を指す。また、圧力（水圧）は５０〜１５０ｋｇｆ／ｃｍ２である。また、本実施の形態では、図２８に示すように、開口部を有するマスク４０を準備し、開口部４０ａからリード３のみ露出させた状態、言い換えると、封止体２をマスク４０で覆った状態で、図２９に示す高圧水４１をリード３に吹き付ける。これにより、たとえ高圧水４１を被加工物に吹きつけたとしても、封止体２の表面が傷つき難くなる。このとき、図２９に示すように、水圧でリードフレーム１０が変形しないようにするために、本実施の形態では、リードフレーム１０の下面側に支持部材４２を配置した状態で、高圧水４１を吹き付けている。
なお、上記したように、水圧バリ取り工程で使用する圧力をより高くする、あるいは固体粒子を含有した洗浄水を使用すれば、この水圧バリ取り工程だけでも異物の除去はできるかもしれない。しかしながら、半導体装置の小型化、多ピン化、または薄型化などの影響により、リード３の厚さ、あるいは幅は小さくなる傾向にある。そのため、あまりにも高い圧力を加えた洗浄水、または長時間に亘って高圧水４１をリード３に吹き付けると、リード３が変形する虞がある。リード３が変形すると、実装基板に完成した半導体装置を実装した際に、実装基板の電極パッドと接続されない虞があり、半導体装置の実装信頼性が低下する。
これに対し本実施の形態では、２種類の洗浄工程（バリ取り工程）を適用している。すなわち、先に電解バリ取り工程を行うことで、リード３に応力を加えることなく、ある程度、異物を除去してから（浮き上がらせてから）、必要に応じて水圧バリ取り工程を行っている。そのため、リード３が変形することなく、リード３の表面に付着した異物を除去できる。
ここで、図２４や図２６に示すように、リード３の表面には、先の封止工程によりレジンバリ２ｈが形成される場合がある。上記したように、封止工程で使用する樹脂は、液状の樹脂にフィラーが含まれたものであるが、このレジンバリ２ｈは、金型面とリード３の表面との隙間から染み出した液状の樹脂の一部が熱により硬化したものであり、フィラーを含んでいない。そのため、封止体２の厚さに比べると非常に薄く、例えば１０〜２０μｍ厚程度である。このようなレジンバリ（異物）２ｈがリード３の表面に形成されている場合においても、本洗浄工程を行うことにより、すす（異物）と合わせて除去することができる。
９．めっき工程；
次に、図７に示すめっき工程Ｓ９について説明する。
本めっき工程では、封止体（チップ封止用樹脂）２ｅから露出するリード３の表面にめっき膜８（図３１参照）を形成する。
まず、図３０に示すように、被加工物（本実施の形態では、図２６に示すリードフレーム１０）を、めっき液４５が入っためっき槽４６内に配置する。このとき、被加工物をめっき槽４６内の陰極４７に接続する。そして、この陰極４７と、同じくめっき槽４６内に配置された陽極４８との間に直流電圧をかけることによって、被加工物（リード３の表面）にめっき膜８（図３１参照）を形成する。つまり、本実施の形態では所謂、電解めっき法によりめっき膜８を形成する。
本実施形態のめっき膜８は、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田からなり、例えばＳｎ（錫）のみ、Ｓｎ（錫）−Ｂｉ（ビスマス）、またはＳｎ（錫）−Ａｇ（銀）−Ｃｕ（Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
このため、本めっき工程で使用するめっき液４５には、例えばＳｎ２＋、あるいはＢｉ３＋などの金属塩が含まれている。なお、本実施の形態では、鉛フリー半田めっきの例としてＳｎ−Ｂｉの合金化金属めっきについて説明するが、ＢｉをＣｕやＡｇなどの金属に置き換えることができる。
次に、図３０に示す陽極４８と陰極４７の間に電圧をかけると、両電極間（陽極４８と陰極４７の間）で通電する。めっき液４５中のＳｎ２＋、およびＢｉ３＋が所定の割合でリード３の表面に析出し、めっき膜８が形成される。
ここで、本実施の形態のように電解めっき法によりめっき膜８を形成する場合、陰極４７と電気的に接続され、かつ、めっき液４５に曝露している導電性部材の表面に金属塩が析出し、めっき膜８となる。本実施の形態では、図２６に示すようにインナリード３ａの側面に形成された本めっき工程の前に残留樹脂２ｇを取り除いている。また、上記したように本めっき工程の前に洗浄工程を行うことにより、リード３の表面に付着した異物を除去している。したがって、本めっき工程では、図２６に示す突出部３ｆの周囲（例えば隣り合う突出部３ｆの対向面（切断面））にも密着してめっき膜８（図３１参照）が形成される。詳しくは、突出部３ｆの周囲の残留樹脂２ｇは取り除かれているので、突出部３ｆはめっき膜８に被覆されることとなる。
本実施の形態のリードフレーム１０は、例えば銅からなる下地材の表面にＮｉからなるめっき膜を形成している。上記したダムバーカット工程において、ダムバーを切断すると、その切断面では下地材が露出することとなる。このように下地材が露出した状態では、露出面からリード３の腐食が進行し、半導体装置の信頼性を低下させる原因となる。
しかし、本実施の形態では、上記したように、ダムバーの切断面にもしっかりとめっき膜８を形成することができるので、リード３の腐食を防止して、半導体装置の信頼性を向上させることができる。
なお、本実施の形態によれば、リードフレーム１０を構成する材料の種類によらず、突出部３ｆの周囲をめっき膜８で被覆することができるので、上記した材料の他、例えば鉄（Ｆｅ）とニッケル（Ｎｉ）との合金である、４２Ａｌｌｏｙと呼ばれる材料や、Ｎｉからなるめっき膜を形成しない銅フレームなど、種々の変形例に適用することができる。
１０．マーク工程：
次に、図７に示すマーク工程Ｓ１０について説明する。
本マーク工程では、封止体２の上面２ａに複数のリード３のうちの一番目のリード３を認識するためにマーク（アライメントマーク、位置認識マーク）２ｄ（図１参照）を形成する。
本マーク工程では、例えば図３１に示すように封止体２の上面２ａ側にレーザ５０を照射して封止体２の一部を取り除き、マーク２ｄ（図１参照）を形成する。本実施の形態で使用するレーザ５０の条件は、上記したレーザ照射工程で照射したレーザ３１と同じ条件、例えば電流値が１８Ａ、スキャンスピードが１００ｍｍ／ｓ、周波数が５０ｋＨｚ、出力が３２Ｗである。したがって、例えば図２５に示すレーザ照射装置３０を用いてマーク２ｄ（図１参照）を形成することができる。
本実施の形態のように、レーザ５０を照射してマーク２ｄ（図１参照）を形成する場合、取り除かれた封止体２の一部が異物となって飛散する場合がある。しかし、本実施の形態では、本マーク工程をめっき工程の後で行うので、リード３に対するめっき膜８の密着性や濡れ性の低下を防止することができる。
また、本マーク工程では、アライメントマークを形成するが、これに加えて製品固有の識別マークなどを形成することもできる。
また、本実施の形態では、マーク工程をめっき工程の後で行う実施態様について説明したが、上記したダム内樹脂除去工程（レーザ照射工程）と一緒に行うこともできる。つまり、ダム内樹脂除去工程（レーザ照射工程）Ｓ７において、リードフレーム１０のうちの樹脂蓄積領域内に形成された封止体（ダム内樹脂）２ｆを除去するとともに、マーク（アライメントマーク、位置認識マーク）２ｄ（図１参照）を形成する。本実施の形態のようにレーザ３１とレーザ５０の条件を同じ条件とすることで、例えば、１台のレーザ照射装置３０（図２５参照）により行うこともできる。
このように、本マーク工程と、レーザ照射工程を一緒に行うことにより、製造工程を簡略化することができる。また、マーク２ｄを形成する際に、異物が飛散した場合であっても、その後の洗浄工程で、該異物を除去することができるので、リード３に対するめっき膜８の密着性や濡れ性の低下を防止することができる。また、この場合、めっき膜８の表面に異物が付着することを防止する事ができるので、めっき膜８に付着した異物に起因する信頼性の低下を防止することができる点から好ましい。
１１．リード成形工程
次に、図７に示すリード成形工程Ｓ１１について説明する。
本リード成形工程では、リードフレーム１０の枠体（枠部）１０ｂに連結された複数のリード３の連結部を切断した後、リード３に曲げ加工を施して成形する。
まず、図３２〜図３４に示すように、枠体１０ｂにそれぞれ連結されて一体化している複数のリード３を連結部で切断し、それぞれ独立した部材とする（リードカット工程）。本リードカット工程では、例えば図３２に示すように、リードフレーム１０の下面側にダイ（支持部材）５１、上面側にパンチ（切断刃）５２をそれぞれ配置してプレスすることでリード３を切断する。パンチ５２はダイ５１に形成された隙間と重なる位置に配置されており、パンチ５２をダイ５１の隙間に向かって押し下げると、リード３が切断される。このようにプレス加工により切断されたリード３の端部は、図３３に示すように、略平坦な切断面を有し、切断面において、リード３がめっき膜８から露出する。
次に、図３５〜図３７に示すように切断された複数のリード３に曲げ加工を施して成形する（曲げ加工工程）。本実施の形態では、例えば、ガルウィング状に成形する。
曲げ加工工程では、例えば図３５に示すように、リード３の上面側に配置するダイ（第１支持部材）５３ａおよびリード３の下面側に配置するダイ（第２支持部材）５３ｂを備えるダイ（曲げ加工用支持部材、支持部材）５３でリード３を挟み込んで固定する。本実施の形態では、図３５に示すように、リード３の突出部３ｆと重なる位置においてダイ５３ａ、５３ｂでリード３を挟み込んでいる。またダイ５３ｂのリード３との対向面５３ｃは、リード３を加工する形状に対応して（本実施の形態ではガルウィング形状）成形されている。
このように、ダイ５３によって固定されたリード３の上面側から、パンチ（押圧部材）５４でプレスして曲げ加工を施す。パンチ５４のリードとの対向面５４ａは、ダイ５３ｂのリード３との対向面５３ｃの形状に倣って成形されており、パンチ５４をダイ５３ｂに向かって押し下げると、図３５に示すようにリード３が屈曲し、所定形状（本実施の形態ではガルウィング形状）に成形される。
ここで、本実施の形態では、図３に示すように、突出部３ｆを基点として折り曲げている。これは、上記したように封止体２から露出するリード３において、最も幅が太い部分である突出部３ｆを基点として、リード３を折り曲げることにより、成形されるリード３の形状が安定（均一化）し易いからである。また、半導体装置の実装面積を小さくする観点から、リード３を折り曲げる基点は出来る限り封止体２に近付けることが好ましい。
このように、リード３の形状の安定化の観点や、半導体装置の実装面積を小さくする観点からは、突出部３ｆを基点として曲げ加工を施すことが好ましいが、突出部３ｆの周囲に例えば図２４に示すような残留樹脂２ｇが残っていると以下のような問題が生じる。すなわち、曲げ加工を行う際の応力が残留樹脂２ｇに伝達し、残留樹脂２ｇが破壊する問題である。残留樹脂２ｇが破壊すると、破壊された残留樹脂２ｇの欠片が脱落しやすくなる。この脱落した残留樹脂２ｇの欠片が、例えばダイ５３ｂ上に落下した場合、次のリードを成形する際に、リード３の形状不良などを引き起こす原因となる。また、脱落した欠片がリード３に付着した場合、半導体装置の実装時に異物となって実装不良を引き起こす原因となる。
しかし、本実施の形態によれば、上記したように突出部３ｆ周囲の残留樹脂２ｇを確実に取り除くことができるので、リード３の形状不良や半導体装置の実装不良を防止することができる。
また、この曲げ加工工程では、曲げ加工の安定性を図る観点から、リード３の長さを必要長よりも長くした状態で加工を施す。つまり、図３６、図３７に示すリード３の長さは、最終的に得られる半導体装置１（図１参照）のリード３よりも長い。
このため、次に、図３８〜図４０に示すようにリード３（アウタリード３ｂ）の先端を切断し、リード３の長さを短くする（リード先端カット工程）。
このリード先端カット工程では、例えば図３８に示すように、リード３の上面側に配置するダイ（第１支持部材）５５ａおよびリード３の下面側に配置するダイ（第２支持部材）５５ｂを備えるダイ（曲げ加工用支持部材、支持部材）５５でリード３を挟み込んで固定する。このように、ダイ５５によって固定されたリード３の上面側から、パンチ（切断刃）５６でプレスしてリード３の先端を切断する。パンチ５６は、ダイ５５ｂと重なる位置に配置され、リード３を挟み込んで固定する押さえ部５６ａと、封止体２に対して押さえ部５６ａよりも外側に配置される可動部５６ｂを備え、切断刃５６ｃは、可動部の先端に取り付けられている。
このリード先端カット工程でも、プレス加工により切断するので、切断されたリード３の端部は、図３９に示すように、略平坦な切断面を有し、切断面において、リード３がめっき膜８から露出する。
１２．個片化工程；
次に、図７に示す個片化工程Ｓ１２について説明する。
本工程では、枠体（枠部）１０ｂに連結されている吊りリード１１を切断し、デバイス領域１０ａ毎に個片化して半導体装置１を取得する。吊りリード１１を切断する手段は、例えば図４１、図４２に示すように、リードフレーム１０の下面側にダイ（支持部材）５７、上面側にパンチ（切断刃）５８をそれぞれ配置してプレスすることで吊りリード１１を切断する。パンチ５８はダイ５７に形成された隙間と重なる位置に配置されており、パンチ５２をダイ５７の隙間に向かって押し下げると、吊りリード１１が切断される。
なお、本実施の形態では上記したダムバーカット工程において、図２１に示す、隣り合って配置される吊りリード１１の間に形成された封止体（ダム内樹脂）２ｆを取り除いている。しかし、吊りリード１１の間に形成された封止体（ダム内樹脂）２ｆを取り除くタイミングはこれに限定されず、本個片化工程において、吊りリード１１とともに切断することもできる。この場合、上記したレーザ照射工程、洗浄工程、めっき工程、マーク工程、リード成形工程の各工程において、吊りリード１１による支持強度を向上させることができる。
以上の各工程を行うことで、半導体装置１が完成する。
<<電子装置について>>
次に、本実施の形態で説明した半導体装置１を実装した電子装置（電子機器）について説明する。
本実施の形態における電子装置６０は、完成した半導体装置１を、接合材６１を介して実装基板６２に搭載することで得られる。ここで、実装基板６２の上面（主面、表面）６２ａには、図４３に示すように、複数の電極パッド（ランド）６３が形成されている。そして、これらの表面には、予め（半導体装置１を搭載する前）、接合材６１が形成（配置）されている。ここで、本実施の形態において使用する接合材６１は、鉛（Ｐｂ）を排除したＳｎ系の金属である（詳細には、鉛の含有量が実質１％以下である）、所謂、鉛フリーの半田からなる。そして、半導体装置１のリード３（アウタリード３ｂ）がこの接合材６１と接触するように、半導体装置１を実装基板６２の上面６２ａに配置し、熱を加えて接合材６１を溶融させる。これにより、溶融した接合材６１がリード３の表面を濡れ上がり、再度、固化することで、半導体装置１のリード３は実装基板６２の電極パッド６３と電気的に接続される。これにより、電子装置６０が完成する。
このとき、本実施の形態では、上記したように、封止体（チップ封止用樹脂）２から露出するリード３（アウタリード３ｂ）の表面にはめっき膜８が形成されているため、半田の濡れ上がり性が良く、半導体装置１の実装強度を向上することができる。また、本実施の形態では、予めダム内樹脂を除去しているため、実装基板６２に半導体装置を実装した後に、ダム内樹脂がリードの表面から脱落（剥離）し、異物となって電子気装置内に飛散することはないため、電子装置６０の信頼性を向上できる。さらに、本実施の形態では、ダム内樹脂を除去することで露出したリード３の表面だけでなく、ダムバー１２（図９参照）を切断することで形成された突出部３ｆ（図３参照）の切断面にもめっき膜８を形成しているため、リード３の腐食を抑制することができ、半導体装置１および電子装置６０の信頼性を向上できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態におけるリードフレーム準備工程Ｓ１では、インナリード３ａの一部に銀からなるめっき膜１３が形成されたリードフレーム１０を準備し、封止工程の後に、アウタリード３ｂにめっき膜（外装めっき膜）８を形成することについて説明したが、予めパラジウム（Ｐｄ）からなるめっき膜が各部位（インナリード３ａ、アウタリード３ｂ、チップ搭載部５など）の全面に形成されたリードフレーム（所謂、先付けめっき品）を用いてもよい。先付けめっき品であれば、リードフレームを準備する段階において、アウタリードにもめっき膜が形成された状態となるため、洗浄工程の後にめっき工程を行う必要が無く、製造工程を簡略化できる。しかしながら、先付けめっき品の場合、基本的には、洗浄工程の後にめっき工程を施さないため、ダムバー１２を切断することで形成される突出部（残留ダムバー）３ｆの切断面にはめっき膜が形成されない。そのため、前記実施の形態よりも、アウタリードの腐食耐性が低下する虞がある。
また、前記実施の形態におけるリードフレーム準備工程Ｓ１では、プレス加工により形成されたリードフレーム１０を準備することについて説明したが、エッチング方式により形成されたリードフレームを用いても良い。なお、エッチング方式によりリードフレームを成形する場合、図示しないが、リードフレームの上下にマスクを配置し、マスクの開口部から露出した部分に対してエッチングをするため、図４４に示すように、リード３の側面は湾曲した面となる。言い換えると、側面の平坦度は、上面３ｃ、または下面３ｄの平坦度よりも低くなる。そのため、この部分にダム内樹脂が形成されると、レーザ照射工程Ｓ７において、リードフレームの上面（または下面）に対して垂直方向にレーザを照射する方法では、リードフレームの一部がレーザの照射を妨げる虞がある。そこで、図２４及び図２５に示すように、リード３の表面（側面）に対して所定の角度を有するようにレーザ３１を照射することで、この湾曲した側面にダム内樹脂が固着していたとしても、容易に除去することができる。
また、前記実施の形態におけるダイボンディング工程Ｓ２では、チップ搭載部５の外形サイズが半導体チップ４の外形サイズよりも小さい、所謂、小タブ構造について説明したが、半導体チップ４の外形サイズよりも大きい外形サイズからなる、所謂、大タブ構造のリードフレームを用いてもよい。このとき、半導体チップ４の裏面４ｂの全ては、チップ搭載部５で覆われた状態となる。また、銅からなるリードフレームと封止体２との密着性は、シリコンからなる半導体チップ４と封止体２との密着性よりも低い。そのため、チップ搭載部５に孔を形成しておき、封止体２の一部を半導体チップの裏面４ｂの一部と接触させることが好ましい。
また、前記実施の形態におけるダイボンディング工程Ｓ２では、ペースト状のダイボンド材６を介して半導体チップ４をチップ搭載部５に搭載することについて説明したが、半導体チップ４の裏面４ｂに予め接着層を貼り付けておき、この接着層を介してチップ搭載部５に搭載してもよい。
また、前記実施の形態におけるワイヤボンディング工程Ｓ３では、導電性部材７として金（Ａｕ）からなるワイヤを使用することについて説明したが、銅（Ｃｕ）、あるいはアルミニウム（Ａｌ）からなるワイヤを使用してもよい。
また、前記実施の形態におけるワイヤボンディング工程Ｓ３では、導電性部材７としてワイヤを用いることについて説明したが、バンプ電極を介して半導体チップ４の電極パッド４ｄとリードとを電気的に接続してもよい。この場合、半導体チップの主面がリードの上面と対向するように、このリード上に半導体チップを配置する、所謂、フリップチップ実装を行う。
また、前記実施の形態におけるワイヤボンディング工程Ｓ３では、正ボンディング方式によりワイヤを接続することについて説明したが、リード３にワイヤの一部を接続した後、半導体チップ４にワイヤの他部を接続する、所謂、逆ボンディング方式によりワイヤを接続してもよい。この場合、半導体チップの電極パッドに、バンプ電極（突起状電極、スタッドバンプ）を形成しておき、このバンプ電極にワイヤの他部を接続することが好ましい。
また、前記実施の形態におけるダムバーカット工程Ｓ６では、切断刃（金型、パンチ）２６を用いてダムバーの一部を除去することについて説明したが、例えばレーザを用いてもよい。一例としては、図７の組立てフローにおけるダム内樹脂除去工程Ｓ７で使用するレーザ３１を用いて、ダム内樹脂だけでなく、ダムバー１２も除去する手段である。これにより、一工程（ダムバーカット工程Ｓ６）を削除できる。すなわち、製造ＴＡＴ（turnaround time）を短くすることができるため、半導体装置のコストを低減できる。しかしながら、レーザを用いてダムバーを除去する場合、切断刃２６を用いてダムバーを除去する手段に比べ、突出部（残留ダムバー）３ｆの幅（体積）が不均一になり易い。そのため、例えば前記実施の形態のような半導体装置（ＱＦＰ）１の場合、リード成形工程Ｓ１１において、リード３（アウタリード３ｂ）に生じる曲げ応力が不均一となり、成形されるリードの形状が不安定となる。以上のことから、前記実施の形態のような半導体装置（ＱＦＰ）１の製造方法では、切断刃２６を用いてダムバー１２を除去することが好ましい。
また、前記実施の形態におけるダムバーカット工程Ｓ６では、切断刃２６の一部が封止体（ダム内樹脂）２ｆと接触するように、切断刃２６をダムバー１２に接触させ、ダムバーを除去することについて説明した。しかし、一回の切断工程で２つの部材（ダム内樹脂とダムバー１２）を切断する手段ではなく、ダムバー用の切断刃と、ダム内樹脂用の切断刃を準備しておき、２回に分けて各部材を除去してもよい。これにより、異なる材質からなる部材を１つの切断刃で切断する手段に比べ、切断刃の磨耗を抑制、あるいは摩耗の進行度を管理し易くできる。
また、前記実施の形態のダム内樹脂除去工程Ｓ７では、集光レンズを介してレーザ３１の向きを変える手段について説明したが、リードフレームを、レーザ照射装置３０の直下において、リードフレーム（リード）１０の側面をレーザの照射方向に対して傾けて配置し、この状態でレーザ３１を照射する手段を適用してもよい。この場合、レーザ照射装置３０内に集光レンズ３４を設けておく必要が無いため、安価なレーザ照射装置３０を使用することができ、半導体装置のコストを低減できる。
また、前記実施の形態の洗浄工程Ｓ８では、２種類の洗浄工程（バリ取り工程）を適用することについて説明したが、リード３の表面に付着した異物（すす）の量が少ない場合、あるいは異物とリード３との結合力が弱い場合には、水圧バリ取り工程のみ適用して、この異物を除去してもよい。これにより、本洗浄工程を簡略化することができる。また、図２４に示すように、リードの表面にレジンバリ２ｈが形成された場合には、前記実施の形態の洗浄工程Ｓ８において、このレジンバリ２ｈを除去することについて説明したが、先のレーザ照射工程Ｓ７において除去してもよい。この場合、上記したように、レジンバリ２ｈの厚さはダム内樹脂の厚さに比べて薄いことから、レジンバリ２ｈとリード３との密着性も、残留樹脂２ｇとリード３との密着性に比べて低い。そのため、レジンバリ２ｈを除去する際に使用するレーザの条件は、残留樹脂を除去する際に使用するレーザの条件と異ならせることが好ましく、例えばレジンバリを除去する際に使用するレーザの出力を、残留樹脂を除去する際に使用するレーザの出力よりも低くすることが好ましい。これにより、リードの表面温度の上昇を抑制することができるため、リードの表面に付着（堆積）した異物（すす）が固着するのを抑制できる。なお、このレジンバリの除去のために使用するレーザの条件は、例えば電流値が１８Ａ、スキャンスピードが１００ｍｍ／ｓ、周波数が５０ｋＨｚ、出力が１２〜１５Ｗである。
また、レジンバリ２ｈを除去する際に使用するレーザの出力を、残留樹脂２ｇを除去するために使用するレーザの出力よりも低くすることに代えて、残留樹脂２ｇを除去する際のレーザの照射範囲（フォーカス）よりも広い照射範囲に設定したレーザを使用してもよい。これにより、一箇所に集中する熱を分散させることができる。他の手段としては、スキャンスピードを、残留樹脂２ｇを除去する際に使用するレーザのスキャンスピードよりも速くしてもよい。しかしながら、これらの手段の場合、封止体（チップ封止用樹脂）２ｅにもレーザ３１の一部が照射される虞があるため、出力を変える手段の方が好ましい。
また、前記実施の形態では、平面形状が四角形からなる封止体の各辺（４辺）からリードが露出（突出）するＱＦＰ型の半導体装置について説明したが、封止体の２辺からリードが露出（突出）するＳＯＰ（Small Outline Package）型の半導体装置、さらには封止体の下面（裏面、実装面）及び側面から露出（突出）するＱＦＮ（Quad Flat Non-Leaded Package）型の半導体装置やＳＯＮ（Small Outline Non lead Package）型の半導体装置に適用しても良い。
なお、ＱＦＮ（またはＳＯＮ）型の半導体装置の場合、ＱＦＰ型の半導体装置の製造方法とは以下の点で異なる。
図４５〜図４７に示す半導体装置（ＱＦＮ）７０は、図１、図２に示す半導体装置（ＱＦＰ）１と以下の点が相違する。まず、半導体装置７０の、外部端子として複数のリード７１は封止体２の下面２ｂから露出している。また、リード７１は、封止体２の側面２ｃからも露出しているが、リード３と比較すると、封止体２の側面２ｃから延在する長さが短い。また、半導体装置７０は、チップ搭載部５の下面５ｂが封止体２の下面２ｂから露出している。また、リード７１およびチップ搭載部５の封止体２からの露出面には、めっき膜８が形成されている。
ＱＦＮである半導体装置７０とＱＦＰである半導体装置１とは、上記のような構造上の相違があるため、その製造方法においても以下の点が相違する。
まず、リードフレームを準備する工程で、準備するリードフレームの形状が相違する。図４８に示すように、半導体装置７０の製造に使用するリードフレーム７２は、ダムバー１２の外側にはアウタリードが形成されていない。このため、リードフレーム７２のデバイス領域１０ａは、ダムバー１２に囲まれた領域として定義することができる。
また、前記実施の形態で説明したモールド工程では、それぞれ凹部２１ｂ、２２ｂが形成された上型２１と下型２２でリードフレーム１０をクランプし、リードフレーム１０の上面側および下面側に封止用の樹脂を供給した。しかし、半導体装置７０を製造する際のモールド工程では、凹部（キャビティ）が形成された上型（金型）と、凹部が形成されていない下型（金型）をそなえた成型金型によりリードフレーム７２をクランプする。なお、モールド工程の前にダイボンディング工程、ワイヤボンディング工程を行う点は前記実施の形態と同様である。また、封止用の樹脂は上型の凹部に供給し、リードフレーム７２の上面側を封止する。
このように半導体装置７０の製造方法においては、リードフレーム７２の上面側を封止するが、この場合であっても前記実施の形態と同様に、封止体（ダム内樹脂、リード間樹脂）２ｆが形成される。詳しくは、図４９に示すように、半導体チップ４を封止する封止体（チップ封止用樹脂）２ｅと、複数のリード７１のそれぞれの一部（金型でクランプされる部分）と、ダムバー１２とで囲まれた領域（樹脂蓄積領域）にも、封止体（ダム内樹脂、リード間樹脂）２ｆが形成される。したがって、前記実施の形態と同様に、レーザ照射工程および洗浄工程を適用することにより、リード７１の表面に付着した異物を確実に取り除くことができる。
なお、リードフレーム７２は、上記したようにダムバー１２の外側にアウタリードが形成されていない。したがって前記実施の形態で説明したダムバーカット工程は省略することができる。
ただし、前記実施の形態で説明したように、ダムバーカット工程Ｓ６を施した後に、樹脂蓄積領域内に形成された封止体（ダム内樹脂）２ｆを除去することにより、樹脂蓄積領域内に形成された封止体（ダム内樹脂）２ｆの大半を除去することができる。このため、短時間でこの樹脂蓄積領域内に形成された封止体２ｆを除去することができる。
また、除去すべき残留樹脂の量（体積）が少ない状態で、レーザ照射工程を行うことにより、レーザ照射工程において発生する異物（すす）の量を低減することもできる。
また、ダムバーカット工程を施すことにより、平面視において封止体（ダム内樹脂）２ｆの中央部を除去することができる。このため、前記実施の形態で説明した図２５に示すように所定の角度を有するように、レーザ３１を残留樹脂２ｇの表面（リード７１の側面側）に照射させることができる。
これらの観点から、半導体装置７０の製造方法においても、ダムバーカット工程を施すことが好ましい。
また、半導体装置７０の製造方法においては、前記実施の形態で説明したリード成形工程において、曲げ加工工程およびリード先端カット工程を省略することができる。
本発明は、半導体チップを封止する封止体から外部端子であるリードが露出する半導体装置に利用可能である。
１、７０ 半導体装置
２ 封止体
２ａ 上面
２ｂ 下面
２ｃ 側面
２ｄ マーク
２ｅ 封止体（チップ封止用樹脂）
２ｆ 封止体（ダム内樹脂）
２ｇ 残留樹脂（封止体）
２ｈ レジンバリ
３ リード
３ａ インナリード
３ｂ アウタリード
３ｃ 上面
３ｄ 下面
３ｅ 屈曲部形成領域
３ｆ、３ｇ 突出部
４ 半導体チップ
４ａ 主面
４ｂ 裏面
４ｃ 側面
４ｄ 電極パッド
４ｅ 基板層
４ｆ 絶縁膜
４ｇ 開口部
４ｈ めっき膜
４ｊ 配線層
５ チップ搭載部
５ａ 上面
５ｂ 下面
６ ダイボンド材
７ 導電性部材
８ めっき膜
１０ リードフレーム
１０ａ デバイス領域
１０ｂ 枠体（枠部）
１０ｃ 送り穴（スプロケットホール）
１１ 吊りリード
１１ａ インナ部
１１ｂ アウタ部
１２ ダムバー
１３ めっき膜
１４ ピックアップ治具
１５ ヒートステージ
１５ａ 凹部
１６ キャピラリ
２０ 成形金型
２１ 上型
２１ａ 金型面
２１ｂ 凹部
２２ 下型
２２ａ 金型面
２２ｂ 凹部
２５ 樹脂
２６ 切断刃
３０ レーザ照射装置
３１ レーザ
３２ レーザ光源
３３ ガルバノミラー
３４ 集光レンズ
３５ 電解液
３６ 浴槽
３７ 陽極
３８ 陰極
４０ マスク
４０ａ 開口部
４１ 高圧水
４２ 支持部材
４５ めっき液
４６ めっき槽
４７ 陰極
４８ 陽極
５０ レーザ
５１、５３、５３ａ、５３ｂ、５５、５５ａ、５５ｂ、５７ ダイ
５２、５４、５６、５８ パンチ
５３ｃ 対向面
５４ａ 対向面
５６ａ 押さえ部
５６ｂ 可動部
５６ｃ 切断刃
６０ 電子装置
６１ 接合材
６２ 実装基板
６２ａ 上面
６３ 電極パッド
７１ リード
７２ リードフレーム
Ｃ 仮想線
Ｋ 端部

Claims (9)

  1. 以下の工程を含む、半導体装置の製造方法：
    （ａ）半導体チップを封止する第１封止体、前記第１封止体から露出する複数のリード、前記複数のリードと一体に形成されたダムバー、および前記第１封止体と前記複数のリードと前記ダムバーとで囲まれた領域に形成された第２封止体を有する半導体パッケージを準備する工程；
    （ｂ）切断刃を用いて前記ダムバーの一部、および前記第２封止体の一部を除去する工程；
    （ｃ）前記（ｂ）工程の後、前記第２封止体の他部にレーザを照射し、前記第２封止体の前記他部を除去する工程；
    （ｄ）前記（ｃ）工程の後、前記第１封止体から露出する前記複数のリードのそれぞれの表面にめっき膜を形成する工程；
    ここで、
    前記複数のリードのそれぞれの前記表面は、上面と、前記上面とは反対側の下面と、前記上面と前記下面との間の側面と、を有し、
    前記側面の平坦度は、前記上面、または前記下面の平坦度よりも低く、
    前記（ｃ）工程では、前記複数のリードのそれぞれの前記上面に対して９０度ではない第１角度を有する方向から、前記第２封止体の前記他部に前記レーザを照射する。
  2. 前記（ｂ）工程において除去する前記第２封止体の前記一部は、前記第２封止体の中央部である、請求項１に記載の半導体装置の製造方法。
  3. 前記（ｃ）工程の後、かつ、前記（ｄ）工程の前に、前記第１封止体から露出する前記複数のリードのそれぞれの前記表面を洗浄する、請求項２に記載の半導体装置の製造方法。
  4. 前記（ｂ）工程で除去する前記第２封止体の前記一部の量は、前記（ｃ）工程で除去する前記第２封止体の前記他部の量よりも多い、請求項３に記載の半導体装置の製造方法。
  5. 前記（ｂ）工程で使用する前記切断刃の幅は、前記複数のリード間の距離よりも小さい、請求項４に記載の半導体装置の製造方法。
  6. 前記第１封止体から露出する前記複数のリードのそれぞれの前記表面を洗浄する工程では、水圧が５０乃至１５０ｋｇｆ／ｃｍ２に設定された洗浄水を前記複数のリードの表面に向かって噴射する、請求項５に記載の半導体装置の製造方法。
  7. 前記（ｃ）工程では、集光レンズを介して前記レーザを照射する、請求項１に記載の半導体装置の製造方法。
  8. 前記（ｂ）工程で使用する前記切断刃の幅は、前記複数のリードのうちの隣り合うリード間の距離よりも短く、
    前記（ｂ）工程により、前記複数のリードのそれぞれの前記表面に突出部が形成され、
    前記第２封止体の前記他部は、前記第１封止体と前記複数のリードと前記突出部とで囲まれた領域に形成されている、請求項１に記載の半導体装置の製造方法。
  9. 前記（ｄ）工程の後、前記突出部を基点として、前記複数のリードのそれぞれを折り曲げる、請求項１に記載の半導体装置の製造方法。
JP2013148735A 2013-07-17 2013-07-17 半導体装置の製造方法 Active JP5816659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013148735A JP5816659B2 (ja) 2013-07-17 2013-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013148735A JP5816659B2 (ja) 2013-07-17 2013-07-17 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009243258A Division JP5380244B2 (ja) 2009-10-22 2009-10-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013214775A true JP2013214775A (ja) 2013-10-17
JP5816659B2 JP5816659B2 (ja) 2015-11-18

Family

ID=49587853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013148735A Active JP5816659B2 (ja) 2013-07-17 2013-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5816659B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177965A (en) * 1985-07-24 1987-02-04 Philips Electronic Associated Manufacturing an electrical device
JPS62172735A (ja) * 1986-01-27 1987-07-29 Fuji Seiki Seizosho:Kk バリ取り方法
JPH0582694A (ja) * 1991-09-24 1993-04-02 Nec Corp 半導体装置の製造方法
JPH0786476A (ja) * 1993-09-13 1995-03-31 Hitachi Constr Mach Co Ltd ダムバー切断方法及びレーザ加工装置
JPH07176555A (ja) * 1993-12-20 1995-07-14 Nec Corp 樹脂バリ除去装置
JPH07263606A (ja) * 1994-03-25 1995-10-13 Hitachi Constr Mach Co Ltd ダムバーの切断方法及び装置
JP2001102510A (ja) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体の組立方法
JP2004247612A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2177965A (en) * 1985-07-24 1987-02-04 Philips Electronic Associated Manufacturing an electrical device
JPS62172735A (ja) * 1986-01-27 1987-07-29 Fuji Seiki Seizosho:Kk バリ取り方法
JPH0582694A (ja) * 1991-09-24 1993-04-02 Nec Corp 半導体装置の製造方法
JPH0786476A (ja) * 1993-09-13 1995-03-31 Hitachi Constr Mach Co Ltd ダムバー切断方法及びレーザ加工装置
JPH07176555A (ja) * 1993-12-20 1995-07-14 Nec Corp 樹脂バリ除去装置
JPH07263606A (ja) * 1994-03-25 1995-10-13 Hitachi Constr Mach Co Ltd ダムバーの切断方法及び装置
JP2001102510A (ja) * 1999-09-28 2001-04-13 Mitsubishi Electric Corp 半導体の組立方法
JP2004247612A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5816659B2 (ja) 2015-11-18

Similar Documents

Publication Publication Date Title
JP5380244B2 (ja) 半導体装置の製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5689462B2 (ja) 半導体装置およびその製造方法
KR100720607B1 (ko) 반도체장치
US8377751B2 (en) Method for manufacturing semiconductor device
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
US9368432B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP5507344B2 (ja) 半導体装置の製造方法
JP2014007287A (ja) 半導体装置の製造方法
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2012109435A (ja) 半導体装置の製造方法
JP5816659B2 (ja) 半導体装置の製造方法
JP2014187308A (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP2006229243A (ja) 半導体装置
JP2010056138A (ja) 半導体装置とその製造方法
JP2014236039A (ja) 半導体装置の製造方法
JP2007013062A (ja) リードフレームとその製造方法、及びリードフレームを用いた半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R150 Certificate of patent or registration of utility model

Ref document number: 5816659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150