JP2008108967A - リードフレームおよびそれを用いた半導体パッケージの製造方法 - Google Patents
リードフレームおよびそれを用いた半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2008108967A JP2008108967A JP2006291410A JP2006291410A JP2008108967A JP 2008108967 A JP2008108967 A JP 2008108967A JP 2006291410 A JP2006291410 A JP 2006291410A JP 2006291410 A JP2006291410 A JP 2006291410A JP 2008108967 A JP2008108967 A JP 2008108967A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- terminal
- die pad
- metal strip
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】片面封止型の半導体パッケージにおける裏面への封止樹脂の回り込みを防止するリードフレームを提供する。
【解決手段】金属帯2と、金属帯2に形成されたダイパッド部3と、ダイパッド部3の両側に、それぞれ配置された複数の端子部4とを備えたリードフレーム1において、ダイパッド部3および端子部4を、金属帯2から同じ高さに突出させて形成する。金属帯2を削り取って封止層の裏面を露出させることにより、ダイパッド部3と端子部4の各裏面の間を容易に離間させることができ、端子部4の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができる。
【選択図】図2
【解決手段】金属帯2と、金属帯2に形成されたダイパッド部3と、ダイパッド部3の両側に、それぞれ配置された複数の端子部4とを備えたリードフレーム1において、ダイパッド部3および端子部4を、金属帯2から同じ高さに突出させて形成する。金属帯2を削り取って封止層の裏面を露出させることにより、ダイパッド部3と端子部4の各裏面の間を容易に離間させることができ、端子部4の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができる。
【選択図】図2
Description
本発明は、片面封止型の半導体パッケージの製造に用いるリードフレームおよびそれを用いた半導体パッケージの製造方法に関する。
従来の片面封止型の半導体パッケージは、中央部にダイパッド部を形成し、このダイパッド部の両側に複数の端子部を配置したリードフレームのダイパッド部のおもて面に半導体チップを接合し、この半導体チップのパッドとリードフレームの端子部とをワイヤで接続した後に、リードフレームの半導体チップ側のみをエポキシ樹脂等の封止樹脂で封止し、リードフレームの端子部等を切断して半導体パッケージを形成し、この半導体パッケージの裏面に露出している端子部の裏面を半田等により実装基板の配線端子等に接合している(例えば、特許文献1参照。)。
このような、SON(Single Outline Nonlead)型の半導体パッケージの製造に用いられるリードフレーム101は、図11に示すように、金属で形成された金属帯102の短手方向の中央部にダイパッド部103を、その両側に複数の端子部104を1列に配置し、これらとリードフレーム101の長手方向に沿った両側の側縁部とを支持部105で接続した形状を、エッチングまたはプレス成形による打ち抜きで、ダイパッド部103、端子部104、支持部105および金属帯102の両側の側縁部を除く部位を取り除いて形成されており、取り除かれた部位が金属帯を厚さ方向に貫通する貫通部になっているのが一般的である。
実開平6−2710号公報(第5頁段落0012−0013、第2図、第3図)
しかしながら、上述した従来の技術においては、リードフレームの半導体チップ側のみを封止樹脂で封止し、半導体パッケージの裏面に露出している端子部の裏面を半田等により実装基板の配線等に接合しているため、片面封止の際に貫通部から半導体パッケージの裏面に封止樹脂が回り込みやすく、端子部の裏面にバリが生じて接続不良が発生しやすくなるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、片面封止型の半導体パッケージにおける裏面への封止樹脂の回り込みを防止する手段を提供することを目的とする。
本発明は、上記課題を解決するために、金属帯と、該金属帯に形成されたダイパッド部と、該ダイパッド部の両側に、それぞれ配置された複数の端子部とを備えたリードフレームにおいて、前記ダイパッド部および端子部を、前記金属帯から同じ高さに突出させたことを特徴とする。
これにより、本発明は、金属帯を貫通する貫通部を設けずにリードフレームを形成することができ、片面封止の際のリードフレームの裏面への封止樹脂の回り込みを防止してダイパッド部や端子部の裏面に生ずるバリを防止することができる。
また、このリードフレームを用いた半導体パッケージの製造において、金属帯を削り取って封止層の裏面を露出させることにより、ダイパッド部と端子部の各裏面の間を容易に離間させることができ、端子部の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができるという効果が得られる。
また、このリードフレームを用いた半導体パッケージの製造において、金属帯を削り取って封止層の裏面を露出させることにより、ダイパッド部と端子部の各裏面の間を容易に離間させることができ、端子部の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができるという効果が得られる。
以下に、図面を参照して本発明によるリードフレームおよびそれを用いた半導体パッケージの製造方法の実施例について説明する。
図1は実施例1のリードフレームの上面を示す説明図、図2は図1のA−A断面線に沿った断面を示す説明図、図3は実施例1のリードフレームへの半導体チップの搭載状態の上面を示す説明図、図4は図3のB−B断面線に沿った断面を示す説明図、図5は実施例1の半導体パッケージの断面を示す説明図、図6、図7は実施例1のリードフレームおよび半導体パッケージの製造方法を示す説明図である。
なお、図6、図7において(a)側は上面を示し、(b)側は図2と同様の位置の断面を示している。
図1、図2において、1はリードフレームである。
2はリードフレーム1を形成するための金属帯であり、銅(Cu)等の優れた導電性を有する金属で形成された長尺の薄板である。
図1、図2において、1はリードフレームである。
2はリードフレーム1を形成するための金属帯であり、銅(Cu)等の優れた導電性を有する金属で形成された長尺の薄板である。
本実施例の金属帯2の厚さ、つまり板厚Tはおよそ0.15mmである。
3はリードフレーム1のダイパッド部であり、金属帯2の短手方向の中央部に設けられた後述する半導体チップ6を接合する矩形の領域であって、図2に示すように、金属帯2のおもて面2aからプレス成形等により突出して形成されており、そのおもて面3aには銀(Ag)等の導電材料によるメッキが施されている。
3はリードフレーム1のダイパッド部であり、金属帯2の短手方向の中央部に設けられた後述する半導体チップ6を接合する矩形の領域であって、図2に示すように、金属帯2のおもて面2aからプレス成形等により突出して形成されており、そのおもて面3aには銀(Ag)等の導電材料によるメッキが施されている。
本説明においては、金属帯2のダイパッド部3等が突出した側の面をおもて面といい、反対側の面を裏面という。他の部品の場合も同じ。
4はリードフレーム1の端子部4であり、金属帯2のおもて面2aからプレス成形等により突出して形成された比較的小さい面積の矩形の領域であって、ダイパッド部3の金属帯2の長手方向の両側に、それぞれ金属帯2の短手方向に等ピッチで並べて複数配置されており、その各おもて面4aにはダイパッド部3と同様のメッキが施されている。
4はリードフレーム1の端子部4であり、金属帯2のおもて面2aからプレス成形等により突出して形成された比較的小さい面積の矩形の領域であって、ダイパッド部3の金属帯2の長手方向の両側に、それぞれ金属帯2の短手方向に等ピッチで並べて複数配置されており、その各おもて面4aにはダイパッド部3と同様のメッキが施されている。
本実施例のダイパッド部3および端子部4の突出後の裏面側の深さ(裏面深さFといい、図2に示す金属帯2の裏面2bからダイパッド部3の裏面3bまたは端子部4の裏面4bまでの深さをいう。)は、金属帯2の板厚T以上の深さに設定され、ダイパッド部3および端子部4はそれぞれ同じ裏面深さFとなるように形成される。
図3、図4において、6はICチップやセンサチップ等の半導体チップであり、リードフレーム1のダイパッド部3のおもて面3aの中央部に接合層7により接合されており、そのおもて面には、半導体チップ6に形成された内部回路の所定の部位と電気的に接続する複数のパッド8が形成されている。
図3、図4において、6はICチップやセンサチップ等の半導体チップであり、リードフレーム1のダイパッド部3のおもて面3aの中央部に接合層7により接合されており、そのおもて面には、半導体チップ6に形成された内部回路の所定の部位と電気的に接続する複数のパッド8が形成されている。
接合層7は、ダイパッド部3のおもて面と半導体チップ6の裏面との間にペースト状の接合剤、例えば導電性を有する銀ペーストまたは絶縁性を有する絶縁ペーストを塗布して密着させた後に、接合剤を硬化させて形成される。
9はワイヤであり、金(Au)等の導電材料で形成された金属細線であって、ダイパッド部3に接合された半導体チップ6のパッド8と、リードフレーム1の端子部4との間を電気的に接続する機能を有している。
9はワイヤであり、金(Au)等の導電材料で形成された金属細線であって、ダイパッド部3に接合された半導体チップ6のパッド8と、リードフレーム1の端子部4との間を電気的に接続する機能を有している。
図5において、10は封止層であり、エポキシ樹脂等の絶縁性を有する封止樹脂を加熱硬化させて形成され、ダイパッド部3に接合された半導体チップ6やワイヤ9および端子部4のワイヤ9との接続部等を覆って封止した各部品を保護および絶縁する機能を有している。
12は半導体パッケージであり、図4に示すリードフレーム1のおもて面側、つまりダイパッド3等の突出側に封止層10を形成した後に、金属帯2を研削等により削り取り、封止層10の裏面を露出させてダイパッド部3の裏面3bと端子部4の裏面4bとの間を離間させ、その後にリードフレーム1等を分割して形成される。
12は半導体パッケージであり、図4に示すリードフレーム1のおもて面側、つまりダイパッド3等の突出側に封止層10を形成した後に、金属帯2を研削等により削り取り、封止層10の裏面を露出させてダイパッド部3の裏面3bと端子部4の裏面4bとの間を離間させ、その後にリードフレーム1等を分割して形成される。
以下に、図6、図7にPで示す工程に従って本実施例のリードフレームおよび半導体パッケージの製造方法について説明する。
P1、金属帯2のおもて面2aに、ダイパッド部3の形成領域13および端子部4の形成領域14を開口部としたフィルム状のマスク部材を貼付し、電気メッキ法により導電材料をメッキして、ダイパッド部3および端子部4の形成領域13、14に導電性のメッキを施す。
P1、金属帯2のおもて面2aに、ダイパッド部3の形成領域13および端子部4の形成領域14を開口部としたフィルム状のマスク部材を貼付し、電気メッキ法により導電材料をメッキして、ダイパッド部3および端子部4の形成領域13、14に導電性のメッキを施す。
P2、プレス成形により、ダイパッド部3および端子部4の形成領域13、14を金属帯2のおもて面2a側に裏面深さFが金属帯2の板厚T以上となるように突出させ、リードフレーム1の突出させたダイパッド部3および端子部4を形成する。
P3、リードフレーム1のおもて面、つまりダイパッド部3のおもて面3aにペースト状の接合剤を塗布し、半導体チップ6の裏面を密着させた後に接合剤を硬化させて接合層7を形成し、半導体チップ6をダイパッド部3に接合する。
P3、リードフレーム1のおもて面、つまりダイパッド部3のおもて面3aにペースト状の接合剤を塗布し、半導体チップ6の裏面を密着させた後に接合剤を硬化させて接合層7を形成し、半導体チップ6をダイパッド部3に接合する。
ダイスボンディング工程の終了後に、ワイヤボンダにより、ワイヤ9を用いてリードフレーム1の端子部4と半導体チップ6のパッド8との間を電気的に接続する。
P4、ワイヤボンディング工程の終了後に、金属帯2の長手方向に沿った側縁部2cを含む周囲を囲う枠状の封止金型等により金属帯2のおもて面2aを押圧し、封止樹脂を流し込んで、リードフレーム1のダイパッド部3に接合された半導体チップ6やワイヤ9等を覆った後に加熱硬化させて封止層10を形成する。
P4、ワイヤボンディング工程の終了後に、金属帯2の長手方向に沿った側縁部2cを含む周囲を囲う枠状の封止金型等により金属帯2のおもて面2aを押圧し、封止樹脂を流し込んで、リードフレーム1のダイパッド部3に接合された半導体チップ6やワイヤ9等を覆った後に加熱硬化させて封止層10を形成する。
このとき、本実施例のリードフレーム1は、金属帯2を貫通する部位が形成されていないので、封止樹脂が金属帯2の裏面2b側に回り込むことはない。
P5、封止層10の形成後に、金属帯2の裏面2b側から、グラインダを用いて金属帯2およびダイパッド部3と端子部4の裏面3b、4bの一部を研削により削り取って、封止層10の裏面を露出させ、封止層10により離間させたダイパッド部3と端子部4の裏面3b、4bを形成する。
P5、封止層10の形成後に、金属帯2の裏面2b側から、グラインダを用いて金属帯2およびダイパッド部3と端子部4の裏面3b、4bの一部を研削により削り取って、封止層10の裏面を露出させ、封止層10により離間させたダイパッド部3と端子部4の裏面3b、4bを形成する。
P6、リードフレーム1のバックグラインド工程の終了後に、ディッピング等により露出させたダイパッド部3と端子部4の裏面3b、4bに、半田付け時の濡れ性を向上させるためのメッキを施し、図7(P6)に破線で示した切断線16上をダイシングブレード等により切断して半導体パッケージ12を形成する。
このようにして図1、図2に示す本実施例のリードフレーム1、および図5に示す片面封止型の半導体パッケージ12が製造される。
このようにして図1、図2に示す本実施例のリードフレーム1、および図5に示す片面封止型の半導体パッケージ12が製造される。
上記のように、本実施例のリードフレーム1は、ダイパッド部3および端子部4を金属帯2から突出させて貫通部を設けずに形成されているので、片面封止の際に、封止樹脂がリードフレーム1の裏面へ回り込むことはなく、ダイパッド部3や端子部4の裏面3b、4bに生ずるバリを防止することができると共に、バックグラインド工程によって封止層10の裏面を露出させれば、封止層10により離間させたダイパッド部3と端子部4の裏面3b、4bを形成することができ、半導体パッケージ12の端子部4の裏面4bによる実装基板への接合時の接続不良の発生を防止することができる。
なお、上記工程P3において、ダイパッド部3に半導体チップを接合するときに導電性を有する接合剤を用い、実装基板に半導体パッケージ12を実装する際に、ダイパッド部3の裏面3bを実装基板のアース端子に接続して用いるようにしてもよい。またダイパッド部3の裏面3bを放熱板として用いるようにしてもよい。
また、本実施例のリードフレーム1には、金属帯2を貫通する貫通部が設けられていないので、片面封止の際の封止樹脂の裏面への回り込みを防止するための特殊な部品や複雑な構造の封止金型を用いなくとも、金属帯2の側縁部2cを含む周囲を囲う簡素な構造の封止金型を用いれば、封止樹脂の裏面への回り込みを防止しながら、容易に封止層10を形成することが可能になる。
また、本実施例のリードフレーム1には、金属帯2を貫通する貫通部が設けられていないので、片面封止の際の封止樹脂の裏面への回り込みを防止するための特殊な部品や複雑な構造の封止金型を用いなくとも、金属帯2の側縁部2cを含む周囲を囲う簡素な構造の封止金型を用いれば、封止樹脂の裏面への回り込みを防止しながら、容易に封止層10を形成することが可能になる。
更に、リードフレーム1のダイパッド部3や端子部4の加工形状が簡素であるので、プレス成形時のプレス金型を容易に製作することができ、リードフレーム1の製造コストを削減することができる。
更に、ダイパッド部3および端子部4の裏面深さFを、金属帯2の板厚T以上としたので、バックグラインド工程において、半導体パッケージ12の裏面にダイパッド部3および端子部4以外の金属帯2が残留することはなく、半導体パッケージ12の裏面に接続性に優れた端子部4を形成することができると共に、端子部4等の間の短絡を防止することができる。
更に、ダイパッド部3および端子部4の裏面深さFを、金属帯2の板厚T以上としたので、バックグラインド工程において、半導体パッケージ12の裏面にダイパッド部3および端子部4以外の金属帯2が残留することはなく、半導体パッケージ12の裏面に接続性に優れた端子部4を形成することができると共に、端子部4等の間の短絡を防止することができる。
なお、本実施例では、バックグラインド工程において、金属帯2およびダイパッド部3と端子部4の裏面3b、4bの一部を研削するとして説明したが、金属帯2のみを削り取るようにし、ダイパッド部3と端子部4の裏面3b、4b側に凹部が残留するようにしてもよい。要は、ダイパッド部3および各端子部4の間が封止層10により離間していればよく、その後の裏面3b、4bのメッキに支障がない程度の凹部を形成するようにしても裏面3b、4bに封止樹脂のバリが生ずることはない。
以上説明したように、本実施例では、リードフレームのダイパッド部および端子部を、金属帯から同じ高さに突出させて形成するようにしたことによって、金属帯を貫通する貫通部を設けずにリードフレームを形成することができ、片面封止の際のリードフレームの裏面への封止樹脂の回り込みを防止してダイパッド部や端子部の裏面に生ずるバリを防止することができると共に、このリードフレームを用いた半導体パッケージの製造において、バックグラインド工程により封止層の裏面を露出させて、ダイパッド部と端子部の各裏面の間を容易に離間させることができ、端子部の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができる。
また、ダイパッド部および端子部の裏面深さを金属帯の厚さ以上としたことによって、バックグラインド工程において、半導体パッケージの裏面にダイパッド部および端子部以外の金属帯の残留を防止して、半導体パッケージの裏面に接続性に優れた端子部を形成することができると共に、端子部等の間の短絡を防止することができる。
図8は実施例2のリードフレームの上面を示す説明図、図9は図8のC−C断面線に沿った断面を示す説明図、実施例2のリードフレームへの各種の半導体チップの搭載状態の上面を示す説明図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図8において、21は端子列であり、上記実施例1と同様の端子部4を金属帯2の短手方向に複数等ピッチで一列に並べて形成され、各端子列21は、金属帯2の長手方向に沿って等ピッチで配置されている。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図8において、21は端子列であり、上記実施例1と同様の端子部4を金属帯2の短手方向に複数等ピッチで一列に並べて形成され、各端子列21は、金属帯2の長手方向に沿って等ピッチで配置されている。
本実施例の各端子列21を構成する端子部4の突出後の裏面深さFは、図9に示すように、上記実施例1と同様に、金属帯2の板厚T以上の深さに設定され、各端子列21の端子部4はそれぞれ同じ裏面深さFとなるように形成されている。
また、端子列21間のピッチは、金属帯2の長手方向に沿った端子部4の長さ(単に端子部4の長さという。)の1倍より大きく、2倍以下となるように設定されている。
また、端子列21間のピッチは、金属帯2の長手方向に沿った端子部4の長さ(単に端子部4の長さという。)の1倍より大きく、2倍以下となるように設定されている。
本実施例のリードフレーム1は、実施例1のダイパッド部3は省略されており、半導体チップ6は、図10に示すように、1または2以上の端子列21の端子4のおもて面4aに実施例1と同様にして接合され、半導体チップ6の各パッド8は、半導体チップ6が接合された端子列21の金属帯2の長手方向の両側に配置された端子列21の端子部4にそれぞれワイヤ9により接続されている。
この場合に、半導体チップ6を接合するための端子列21は、図10(a)に示すように端子部4の長さ以下の半導体チップ6の場合は1つの端子列21上に、図10(b)、(c)に示すように端子部4の長さより長い半導体チップ6の場合は複数(図10の例では2つ)の端子列21を跨いでその上に接合される。
このようなリードフレーム1は、実施例1の工程P1、P2と同様にして製造される。
このようなリードフレーム1は、実施例1の工程P1、P2と同様にして製造される。
この場合に、ダイパッド部3の形成は省略され、複数の端子部4によって形成される複数の端子列21が金属帯2の長手方向に沿って形成される。
また、半導体パッケージ12も、実施例1の工程P3〜P6と同様にして製造される。
この場合に、工程P3において、半導体チップ6が接合されるリードフレーム1のおもて面は、図10(a)〜(c)に示すように、半導体チップ6の大きさに応じて選定された1または2以上の端子列21の端子4のおもて面4aに接合される。
このようにして本実施例の図8、図9に示すリードフレーム1および片面封止型の半導体パッケージ12が製造される。
また、半導体パッケージ12も、実施例1の工程P3〜P6と同様にして製造される。
この場合に、工程P3において、半導体チップ6が接合されるリードフレーム1のおもて面は、図10(a)〜(c)に示すように、半導体チップ6の大きさに応じて選定された1または2以上の端子列21の端子4のおもて面4aに接合される。
このようにして本実施例の図8、図9に示すリードフレーム1および片面封止型の半導体パッケージ12が製造される。
上記のように、本実施例のリードフレーム1は、複数の端子部4により形成した複数の端子列21を金属帯2から突出させて貫通部を設けずに形成されているので、上記実施例1と同様に、片面封止の際のリードフレーム1の裏面への封止樹脂の回り込みを防止することができると共に、バックグラインド工程によって封止層10の裏面を露出させて各端子列21の端子部4の裏面4bを容易に離間させることができ、半導体パッケージ12の端子部4の裏面4bによる実装基板への接合時の接続不良の発生を防止することができる。
また、本実施例のリードフレーム1は、複数の端子部4により形成した端子列21を金属帯2の長手方向の沿って等ピッチで複数配置してあり、バックグラインド工程の終了後に、リードフレーム1を切断して半導体パッケージ12を形成するので、図10に示すように、半導体チップ6の大きさに関わらず、1種類のリードフレーム1を用いて各種の半導体チップ6に対応することができ、リードフレーム1の製造コストを削減することが可能になる。
以上説明したように、本実施例では、上記実施例1と同様の効果に加えて、リードフレームに、金属帯から同じ高さに突出させた複数の端子部を一列に配置した端子列を金属帯の長手方向に等ピッチで複数配置したことによって、接合する半導体チップの大きさに関わらず、1種類のリードフレームを用いて各種の半導体チップに対応することができ、リードフレームの製造コストの削減を図ることができる。
1 リードフレーム
2 金属帯
2a、3a、4a おもて面
2b、3b、4b 裏面
2c 側縁部
3 ダイパッド部
4 端子部
6 半導体チップ
7 接合層
8 パッド
9 ワイヤ
10 封止層
12 半導体パッケージ
13、14 形成領域
16 切断線
21 端子列
2 金属帯
2a、3a、4a おもて面
2b、3b、4b 裏面
2c 側縁部
3 ダイパッド部
4 端子部
6 半導体チップ
7 接合層
8 パッド
9 ワイヤ
10 封止層
12 半導体パッケージ
13、14 形成領域
16 切断線
21 端子列
Claims (6)
- 金属帯と、該金属帯に形成されたダイパッド部と、該ダイパッド部の両側に、それぞれ配置された複数の端子部とを備えたリードフレームにおいて、
前記ダイパッド部および端子部を、前記金属帯から同じ高さに突出させたことを特徴とするリードフレーム。 - 請求項1において、
前記ダイパッド部および端子部を突出させたときの裏面深さを、前記金属帯の厚さ以上としたことを特徴とするリードフレーム。 - 金属帯と、該金属帯から同じ高さに突出させた複数の端子部を一列に配置した端子列とを備え、
前記端子列を複数設け、
該複数の端子列を、前記金属帯の長手方向に等ピッチで配置したことを特徴とするリードフレーム。 - 請求項3において、
前記端子部を突出させたときの裏面深さを、前記金属帯の厚さ以上としたことを特徴とするリードフレーム。 - 請求項1または請求項2に記載のリードフレームを用いた半導体パッケージの製造方法であって、
前記突出したダイパッド部上に、半導体チップを接合する工程と、
前記リードフレームの突出側を、封止樹脂で封止して封止層を形成する工程と、
該封止層の形成後に、前記リードフレームの突出側の反対側から、前記金属帯を削り取り、前記封止層の裏面を露出させる工程と、を備えることを特徴とする半導体パッケージの製造方法。 - 請求項3または請求項4に記載のリードフレームを用いた半導体パッケージの製造方法であって、
前記突出した端子部上に、半導体チップを接合する工程と、
前記リードフレームの突出側を、封止樹脂で封止して封止層を形成する工程と、
該封止層の形成後に、前記リードフレームの突出側の反対側から、前記金属帯を削り取り、前記封止層の裏面を露出させる工程と、を備えることを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291410A JP2008108967A (ja) | 2006-10-26 | 2006-10-26 | リードフレームおよびそれを用いた半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291410A JP2008108967A (ja) | 2006-10-26 | 2006-10-26 | リードフレームおよびそれを用いた半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108967A true JP2008108967A (ja) | 2008-05-08 |
Family
ID=39442062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291410A Pending JP2008108967A (ja) | 2006-10-26 | 2006-10-26 | リードフレームおよびそれを用いた半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108967A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500495A (ja) * | 2008-08-21 | 2012-01-05 | ナショナル セミコンダクタ コーポレイション | 薄箔半導体パッケージ |
CN108630654A (zh) * | 2017-03-23 | 2018-10-09 | 恩智浦美国有限公司 | 具有波纹引线的半导体装置及其形成方法 |
-
2006
- 2006-10-26 JP JP2006291410A patent/JP2008108967A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012500495A (ja) * | 2008-08-21 | 2012-01-05 | ナショナル セミコンダクタ コーポレイション | 薄箔半導体パッケージ |
CN108630654A (zh) * | 2017-03-23 | 2018-10-09 | 恩智浦美国有限公司 | 具有波纹引线的半导体装置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210143089A1 (en) | Semiconductor package with wettable flank | |
KR102178587B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US6608366B1 (en) | Lead frame with plated end leads | |
JP2022087155A (ja) | 半導体装置 | |
TW544883B (en) | Manufacturing method of semiconductor device | |
JP4032063B2 (ja) | 半導体装置の製造方法 | |
US6872599B1 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
TW200414480A (en) | A semiconductor device and a method of manufacturing the same | |
CN205609512U (zh) | 半导体封装体 | |
JP2005276890A (ja) | 半導体装置及びその製造方法 | |
EP0872886A2 (en) | Plastic-encapsulated semiconductor device and fabrication method thereof | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
US9099484B2 (en) | Method of manufacturing semiconductor device | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
US7443043B2 (en) | Circuit device and method of manufacture thereof | |
JP5178648B2 (ja) | パッケージの製造方法、及び半導体装置 | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006147918A (ja) | 半導体装置 |