JPWO2012014382A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2012014382A1
JPWO2012014382A1 JP2012526283A JP2012526283A JPWO2012014382A1 JP WO2012014382 A1 JPWO2012014382 A1 JP WO2012014382A1 JP 2012526283 A JP2012526283 A JP 2012526283A JP 2012526283 A JP2012526283 A JP 2012526283A JP WO2012014382 A1 JPWO2012014382 A1 JP WO2012014382A1
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
frame
portions
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012526283A
Other languages
English (en)
Inventor
悠 長谷川
悠 長谷川
徹 青柳
徹 青柳
伊東　健一
健一 伊東
福田　敏行
敏行 福田
潔 冨士原
潔 冨士原
正紀 西野
正紀 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2012014382A1 publication Critical patent/JPWO2012014382A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

半導体装置は、リードフレーム１０１と、リードフレーム１０１に保持された半導体素子１０３と、リードフレーム１０１の上に半導体素子１０３を囲むように形成され、リードフレーム１０１の側面を覆い且つリードフレーム１０１の底面を露出する枠体１０５と、枠体１０５の内側の領域に充填された保護樹脂１０７とを備えている。リードフレーム１０１は、リードフレーム１０１の上面における枠体１０５に覆われた部分に形成された複数の凸部又は凹部を有している。

Description

本開示は、半導体装置に関し、特に表面実装型の半導体装置に関する。
近年、発光ダイオード（ＬＥＤ）等の半導体素子を有する発光装置が多くの照明器具等に使用されている。特に、ＬＥＤにおいては、ＬＥＤの発光光を吸収し他の波長の光に変換する蛍光体と組み合わせることにより、白色光を得る発光装置が幅広く開発されており、製品化されてきている。薄型液晶テレビの液晶パネルのバックライト光源には、白色光を得ることができる発光装置が急速に拡がりつつある。
発光装置は、小型で長寿命且つ低消費電力であることが求められているだけでなく、高輝度であることも求められている。小型化と高輝度化とを両立するためには、小型化及び薄型化と、放熱の効率化とを両立することができるパッケージが必要となる。パッケージの小型化及び薄型化と放熱の効率化とを両立するために、半導体素子が搭載されたリードフレームの裏面を露出させたパッケージが提案されている（例えば、特許文献１を参照。）。リードフレームの裏面を露出させることにより、リードフレームから実装基板への放熱を効率良く行うことが可能となり、高輝度な発光装置を実現できる。
特開２００８−２５１９３７号公報
しかしながら、前記従来の発光装置には次の様な問題がある。従来の発光装置は、リードフレームのわずかな薄肉部を樹脂ケースにより抱え込むことにより、リードフレームを保持している。このため、樹脂ケース内に充填した保護樹脂が樹脂ケースとリードフレームとの接合界面を通ってリードフレームの端子部又は裏面へと漏れ出すおそれがある。多連のリードフレームから個々のパッケージを分離する際に加わる応力及び個片化したパッケージを実装基板にはんだ実装する際の熱等により、樹脂ケースとリードフレームとの密着性が低下したり、樹脂ケースがリードフレームから剥離したりするおそれがあり、長期の信頼性を確保できない。
このような問題は、発光装置以外の半導体装置においても生じうる。例えば、高密度記録用の光ディスク装置の受光部に用いる受光装置は、小型化が求められている。一方、高輝度のレーザ光の戻り光を受光しなければならないため、放熱性の向上も必要とされている。また、赤外線センサ素子等を有する半導体装置においても小型化と放熱性の向上とが求められている。このような、小型化と放熱性の向上との両立が必要な半導体装置においては、発光装置と同様の問題が生じうる。
本開示は、半導体装置の小型化と放熱性の向上とを両立すると共に、樹脂の漏れ出し及びパッケージの剥離等が発生しにくく、長期の信頼性を確保した半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本開示は半導体装置を、リードフレームの外縁部に凹凸が形成されている構成とする。
具体的に、例示の半導体装置は、リードフレームと、リードフレームに保持された半導体素子と、リードフレームの上に半導体素子を囲むように形成され、リードフレームの側面を覆い且つリードフレームの底面を露出する枠体と、枠体の内側の領域に充填された保護樹脂とを備え、リードフレームは、リードフレームの上面における枠体に覆われた部分に形成された複数の凸部又は凹部を有している。
例示の半導体装置は、リードフレームが上面における枠体に覆われた部分に形成された複数の凸部又は凹部を有している。このため、リードフレームと枠体との接触面積が大きくなり、リードフレームと枠体との密着性が向上する。また、リードフレームと枠体との界面において保護樹脂が伝わる経路に障害を設けることができ、リードフレームと枠体との界面を伝わって保護樹脂が漏れ出すことを抑えることができる。
例示の半導体装置において、複数の凸部又は凹部は、それぞれが第１の方向に線状に延びる複数の第１の凸状部と、それぞれが第１の方向と交差する第２の方向に線状に延びる複数の第２の凸状部とを含んでいてもよい。
例示の半導体装置において、リードフレームは、枠体の外側に突出した外部端子を有し、複数の第１の凸状部及び複数の第２の凸状部は、リードフレームにおける枠体の外部端子と接する部分の下側の領域において、リードフレームの他の領域よりも高さが高いか、幅が広いか又は相互の間隔が狭い構成としてもよい。
例示の半導体装置において、リードフレームは、リードフレームの外縁部に沿って、リードフレームの上面から起立する障壁部を有していてもよい。
例示の半導体装置において、リードフレームは、ダイパッド部と、ダイパッド部と絶縁されたリード部とを有し、ダイパッド部は、半導体素子を搭載する素子搭載部と、該素子搭載部と反対側の端部に形成され、枠体の外側に突出した第１の外部端子と、素子搭載部と外部端子との間に形成され、ダイパッド部の他の部分よりも幅が狭い第１のくびれ部と、該第１のくびれ部に形成された第１の貫通孔とを含み、リード部は、半導体素子とワイヤにより接続されるワイヤ接続部と、該ワイヤ接続部と反対側の端部に形成され、枠体の外側に突出した第２の外部端子と、ワイヤ接続部と外部端子との間に形成され、リード部の他の部分よりも幅が狭い第２のくびれ部と、該第２のくびれ部に形成された第２の貫通孔とを含み、枠体は、第１のくびれ部及び第２のくびれ部の上に形成され且つ第１の貫通孔及び第２の貫通孔を埋めるように形成されていてもよい。
例示の半導体装置において、素子搭載部の外縁部及びワイヤ接続部の外縁部は、リードフレームの他の部分よりも厚さが薄い薄肉部としてもよい。
例示の半導体装置において、第１の外部端子は、素子搭載部よりも幅が狭く、第２の外部端子は、ワイヤ接続部よりも幅が狭い構成としてもよい。
例示の半導体装置において、複数の凸部又は凹部は、平面リング状の凹状部を含む構成としてもよく、平面多角形の凹状部としてもよいい。この場合において、凹状部は千鳥状に配置しても、格子状に配置してもよい。
本開示の半導体装置は、小型化と放熱性の向上とを両立すると共に、樹脂の漏れ出し及びパッケージの剥離等が発生しにくく、長期の信頼性を確保した半導体装置を実現できる。
（ａ）〜（ｃ）は一実施形態に係る半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図であり、（ｃ）は底面図である。 一実施形態に係る半導体装置の、リードフレームの上面部分を拡大して示す断面図である。 （ａ）及び（ｂ）は凹凸の一例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面図である。 （ａ）及び（ｂ）は凹凸の一例を示し、（ａ）は平面図であり、（ｂ）は（ｃ）のIVｂ−IVb線における断面図である。 （ａ）及び（ｂ）は凹凸の一例を示し、（ａ）は平面図であり、（ｂ）は（ｃ）のＶｂ−Ｖb線における断面図である。 （ａ）及び（ｂ）は凹凸の一例を示し、（ａ）は平面図であり、（ｂ）は（ｃ）のVIｂ−VIb線における断面図である。 一実施形態に係る半導体装置の変形例を示す断面図である。 （ａ）〜（ｄ）は一実施形態に係る半導体装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線における断面図であり、（ｃ）は（ａ）のVIIIｃ−VIIIｃ線における断面図であり、（ｄ）は底面図である。
図１（ａ）〜（ｃ）に示すように、一実施形態に係る半導体装置は、リードフレーム１０１と、リードフレーム１０１の上に保持された半導体素子１０３と、リードフレーム１０１の上に半導体素子１０３を囲むように形成された枠体１０５と、枠体１０５に囲まれた領域に充填された保護樹脂１０７とを備えている。半導体素子１０３は特に限定されないが、本実施形態においては発光ダイオード（ＬＥＤ）であるとして説明する。
リードフレーム１０１は、厚さが０．１５ｍｍ〜０．３ｍｍ程度の銅（Ｃｕ）系合金等により形成されており、一般的にその上面及び底面等はめっき層（図示せず）に覆われている。リードフレーム１０１は、半導体素子１０３を搭載するダイパッド部１１１と、ダイパッド部１１１と分離されたリード部１１２とを有している。ダイパッド部１１１は、枠体１０５の内側に位置し、半導体素子が搭載される素子搭載部１１４と、枠体１０５の外側に突出した外部端子１１５とを有している。素子搭載部１１４と外部端子１１５との間には、素子搭載部１１４及び外部端子１１５よりも幅が狭いくびれ部１１６が形成されており、くびれ部１１６には貫通孔１１１ａが形成されている。リード部１１２は、枠体１０５の内側に位置し、ワイヤ１０９が接続されたワイヤ接続部１１７と枠体１０５の外側に突出した外部端子１１５とを有している。ワイヤ接続部１１７と外部端子１１５との間には、ワイヤ接続部１１７及び外部端子１１５よりも幅が狭いくびれ部１１６が形成されており、くびれ部１１６には貫通孔１１２ａが形成されている。
枠体１０５は、樹脂等により形成されており、リードフレーム１０１の外縁部を囲む壁部１５１と、ダイパッド部１１１の貫通孔１１１ａに埋め込まれた埋め込み部１５２Ａ、リード部１１２の貫通孔１１２ａに埋め込まれた埋め込み部１５２Ｂ及びダイパッド部１１１とリード部１１２との間の隙間に埋め込まれた埋め込み部１５２Ｃとを有している。壁部１５１と埋め込み部１５２Ａ、埋め込み部１５２Ｂ及び埋め込み部１５２Ｂとは一体に形成されている。本実施形態において枠体１０５は、リードフレーム１０１の側面を覆い且つリードフレーム１０１の底面を露出するように形成されている。また、壁部１５１の外周形状は平面長方形状であり、一方の短辺からダイパッド部１１１の外部端子１１５が枠体１０５の外側に突出し、他方の短辺からリード部１１２の外部端子１１５が枠体１０５の外側に突出している。
枠体１０５の形成方法は特に限定されないが、一般的に用いられているインサート成型等を用いればよい。枠体１０５は、例えば主剤がポリアミドからなる熱可塑性樹脂を用いて形成すればよい。また、主剤がシリコーン等からなる熱硬化性樹脂を用いてもよい。さらには、他の樹脂材料を用いることもできる。枠体１０５を成型する際にダイパッド部１１１の貫通孔１１１ａ又はリード部１１２の貫通孔１１２ａを樹脂注入用のゲートとして用いれば容易に成形することができる。また、貫通孔１１１ａ及び貫通孔１１２ａの内壁面の下端部が露出するようにすれば、半導体装置をはんだ付けする際にはんだフィレットをトラップすることができ、アンカー効果により半導体装置をより強固に固定することが可能となる。
半導体素子１０３は、ダイパッド部１１１の素子搭載部１１４に接着材（図示せず）等により保持されている。半導体素子１０３の裏面に裏面電極（図示せず）が形成されている場合には、裏面電極と素子搭載部１１４とをはんだ等の導電性ペーストにより接続してもよい。本実施形態では、ダイパッド部１１１の素子搭載部１１４が枠体１０５の長手方向の中央線を挟んで両側に拡がっており、半導体素子１０３は、枠体１０５に囲まれた領域の中央に配置されている。本実施形態では枠体１０５の外側に突出した外部端子１１５を含めた半導体装置全体が左右対称であるため、半導体素子１０３は半導体装置の中央に配置されている。半導体素子１０３の上面には表面電極（図示せず）が形成されており、表面電極とリード部１１２のワイヤ接続部１１７とはワイヤ１０９により接続されている。
枠体１０５に囲まれた領域の内側には、透明樹脂からなる保護樹脂１０７が充填されている。これにより、半導体素子１０３及びワイヤ１０９は封止されている。保護樹脂１０７は、例えばシリコーンを主剤とする樹脂を用いればよい。保護樹脂１０７は、半導体素子１０３が放射する光を吸収し、異なる波長の光を放出する蛍光物質を含んでいてもよい。
本実施形態の半導体装置は、リードフレーム１０１の上面における枠体１０５に覆われた部分に凹凸形成部３０１を有している。凹凸形成部３０１は、図２に示すように複数の凸部３１１と凹部３１２とを有している。リードフレーム１０１の上面における枠体１０５に覆われた部分に凹凸を形成すことにより、リードフレーム１０１と枠体１０５との接触面積が増大し、より接合強度を向上させることができる。従って、組立工程における加熱及び冷却によるリードフレーム１０１及び枠体１０５の膨張及び収縮に起因する、リードフレーム１０１と枠体１０５との剥離を抑えることができる。また、半導体装置を実装基板に実装する際のストレスによるリードフレーム１０１と枠体１０５との剥離を抑えることもできる。図２には、リードフレーム１０１の上面よりも突出した部分を形成することにより凹凸を形成する例を示しているが、リードフレーム１０１の上面よりもへこんだ部分を形成することにより凹凸を形成してもよい。
また、凹凸を形成することにより、リードフレーム１０１と枠体１０５との界面において保護樹脂１０７が伝わる経路に障害を設けることができ、保護樹脂１０７の漏れ出しを抑えることが可能となる。凹凸は、プレス金型等を用いることにより容易に形成することができる。凹凸をリードフレーム１０１の上面の全体に形成してもよい。しかし、半導体素子１０３とリードフレーム１０１との接着性及びワイヤ１０９の接続性を考えると、リードフレーム１０１の素子搭載部１１４及びワイヤ接続部１１７等の表面は、平坦であることが好ましい。このため、凹凸はリードフレーム１０１の上面における枠体１０５に覆われた部分だけに形成することが好ましい。
リードフレーム１０１の上面における枠体１０５に覆われた部分に形成する凹凸は、図３（ａ）及び（ｂ）に示すように、第１の方向に延びる複数の第１の凸状部３２１と第２の方向に延びる複数の第２の凸状部３２２とを有するメッシュ構造としてもよい。凹凸をメッシュ構造とすることにより、接合強度の向上及び保護樹脂の漏れ出しの抑制をより効果的に行うことができる。第１の凸状部３２１及び第２の凸状部３２２が延びる方向は、枠体１０５の外周と直角に交差しない方が好ましい。このため、例えば第１の凸状部３２２が延びる方向を枠体１０５の最も長い辺に対して２０°〜７０°の角度とし、第２の凸状部３２２が延びる方向を第１の凸状部３２１と直行する方向とすればよい。第１の凸状部３２１と第２の凸状部３２２とは直交している必要はない。また、第１の凸状部３２１及び第２の凸状部３２２の高さは０．００１ｍｍ〜０．１ｍｍ程度とし、第１の凸状部３２１及び第２の凸状部３２２の幅は０．００５ｍｍ〜０．１ｍｍ程度とすればよい。第１の凸状部３２１同士及び第２の凸状部３２２同士の間隔は０．１ｍｍ〜０．５ｍｍ程度とすればよい。
リードフレーム１０１の上面に覆われた部分全体に均一なメッシュ構造を形成すれば、メッシュ構造を容易に形成することができる。リードフレーム１０１の上面に縦横にクロスしたメッシュ構造が形成されている場合、縦、横及び斜め方向からのストレスに対してアンカー効果を期待できる。また、凹凸が形成されることにより、枠体１０５と接する面積も大きくなるため、強い接合が得られる。さらに、枠体１０５との接合面に通常であれば保護樹脂１０７の漏れ出しの原因となるような隙間が生じたとしても、凹凸が形成されているため表面積が広く且つ長い経路となるため、保護樹脂１０７は外部へ漏れ出しにくくなる。
一方、リードフレーム１０１及び枠体１０５に加わる応力は均一ではなく、保護樹脂１０７の漏れ出しがより大きな問題となる部分がある。このため、場所によってメッシュ構造を変化させて、リードフレーム１０１と枠体１０５との密着性をさらに向上させたり、漏れ出しを抑える効果をさらに向上させたりしてもよい。例えば、くびれ部１１６においては大きなストレスが加わる。また、くびれ部１１６の角部では、枠体１０５とリードフレームとの接触面積が小さくなる。さらに、くびれ部１１６を越えて外部端子１１５側へ漏れ出す保護樹脂１０７は大きな問題となる。第１の凸状部３２１及び第２の凸状部３２２の高さが高く、幅が広く、第１の凸状部３２１同士の間隔及び第２の凸状部３２２同士の間隔が狭い方が、リードフレーム１０１と枠体１０５との密着性が向上する。また、保護樹脂１０７が漏れ出す際の経路も長くすることができる。このため、くびれ部１１６においては、リードフレーム１０１の他の部分よりも凸状部の高さを高くしたり、凸状部の幅を広くしたり、凸状部同士の間隔を狭くしたりすることが好ましい。高さ、幅及び間隔の全てを変化させてもよいし、一部だけを変化させてもよい。また、枠体１０５の内側と外側とを直接結ぶ溝ができないように、場所によって第１の凸状部３２１及び第２の凸状部３２２の延びる方向を調整してもよい。
リードフレーム１０１の上面より突出した凸状部によりメッシュ構造を形成する例を示したが、リードフレーム１０１の上面よりもへこんだ溝部によりメッシュ構造を形成してもよい。溝部によりメッシュ構造を形成した場合にも、凸状部によりメッシュ構造を形成した場合と同様の効果が得られる。
また、図４（ａ）及び（ｂ）に示すように、リードフレーム１０１の上面における枠体１０５に覆われた部分に形成する凹凸を、平面リング状の溝である凹状部３２３としてもよい。図４（ａ）において、凹状部３２３を千鳥状に配置しているが、凹状部３２３は格子状に配置してもよく、ランダムに配置してもよい。但し、千鳥状に配置することにより、特に斜め方向からのストレスに対してアンカー効果が期待でき、強い接合強度が得られる。
また、図５（ａ）及び（ｂ）に示すように、リードフレーム１０１の上面における枠体１０５に覆われた部分に形成する凹凸を、平面六角形状の凹状部３２４としてもよい。図５（ａ）において、凹状部３２４を千鳥状に配置しているが、凹状部３２４は格子状に配置してもよく、ランダムに配置してもよい。千鳥状に配置した場合には、特に斜め方向からのストレスに対してアンカー効果が期待でき、強い接合強度が得られる。格子状に配置した場合には、特に縦横方向からのストレスに対してアンカー効果を期待でき、強い接合が得られる。
図５（ｂ）において、凹状部３２４を六角錘状とした例を示したが、六角柱状としてもよい。但し、六角錐状とすると、凹状部３２４をより容易に形成することが可能となり、信頼性を向上させることができる。凹状部３２４の平面形状は平面六角形状に限らず、平面三角形状をはじめとする平面多角形状であればよい。この場合、凹状部の立体形状は角柱状としても角錐状としてもよい。また、角錐台形状としてもよい。さらに、凹状部３２４を平面円形状で円柱状、円錐状、円錐台形状又は半球状の立体形状としてもよい。
例えば、図６（ａ）及び（ｂ）に示すように、平面四角形状で四角錐台状の凹状部３２５としてもよい。図６（ａ）において、凹状部３２５を格子状に配置した例を示したが、千鳥状又はランダムに配置してもよい。図６（ｂ）において、凹状部３２５を四角錐台状としているが四角錘状又は四角柱状としてもよい。但し、四角錐台状とすることにより、凹状部３２５の形成がより容易となり、信頼性をさらに向上させることができる。
全ての凹状部が同一の形状である必要はなく、異なる形状を有する凹状部が混在していてもよい。また、全ての領域において凹状部の配置が同じになっている必要はなく、例えば千鳥状に配置された領域とランダムに配置された領域が混在していてもよい。さらに、リードフレーム１０１の上面における枠体１０５に覆われた部分に形成する凹凸の一部を凹状部とし、残部を凸状部又は溝部からなるメッシュ構造としてもよい。
リードフレーム１０１と枠体１０５との密着性の向上及び保護樹脂１０７の漏れ出し抑制効果の向上をさらに図るために、図７に示すようにリードフレーム１０１の外縁部にリードフレーム１０１の上面から起立する障壁部３３１を形成してもよい。リードフレーム１０１の外縁部に障壁部３３１を形成することにより、リードフレーム１０１と枠体１０５との密着性をさらに向上させることができる。また、障壁部３３１により保護樹脂１０７が流れ出す際の経路が長くなるため、保護樹脂１０７の流れ出しをさらに抑制することができる。障壁部３１１は、リードフレーム１０１の外縁部に連続的に形成しても、必要な部分に選択的に形成してもよい。
障壁部３３１は、基材を打ち抜いてリードフレーム１０１の外周形状を形成する際に、基材の下面から上面に向かって打ち抜きを行うようにすればよい。基材を下面から上面に向かって打ち抜くことにより、リードフレーム１０１の外縁部に上向きのバリが形成される。バリを平坦化する処理を行わないことにより障壁部３３１を容易に形成できる。この他に、リードフレーム１０１の外縁部に他の部分よりも厚くめっき層を形成したり、他の部材を貼り付けたりすることにより障壁層を形成してもよい。障壁部３３１の高さは１μｍ程度〜１００μｍ程度あれば十分である。高さが高いほど効果は大きくなるが、あまり高くなると形成が困難となる。前述したバリ又はめっきにより障壁部１１９を形成する場合にも、１０μｍ程度の高さであれば容易に形成することができる。バリを出すことにより障壁部１１９を形成する場合には、リードフレーム１０１の板厚の３０分の１程度の高さであれば容易に形成することができる。
図８（ａ）〜（ｄ）に示すように、リードフレーム１０１の外縁部にリードフレーム１０１の他の部分よりも厚さが薄い薄肉部３４１を形成し、枠体１０５が薄肉部３４１を挟み込むようにしてもよい。このようにすれば、リードフレーム１０１と枠体１０５との接触面積がさらに向上し、機械的な強度も向上する。薄肉部３４１の厚さは、リードフレーム１０１の他の部分の厚さの３分の２〜３分の１程度とすればよい。また、薄肉部３４１の幅は、枠体１０５が上下両方向からリードフレーム１０１を挟み込めればよく、リードフレーム１０１の枠体１０５に覆われている部分の幅と同程度とすればよい。図８（ａ）〜（ｄ）では、素子搭載部１１４及びワイヤ接続部１１７の外縁部を囲むように薄肉部３４１を連続的に形成する例を示したが、薄肉部３４１は部分的に形成してもよい。薄肉３４１の裏面にもメッシュ構造等の凹凸を設けてもよい。薄肉部３４１を設けると共に外縁部に障壁部３３１を設けてもよい。また、凹凸形成部３０１にはメッシュ構造を形成してもよい。
本実施形態の半導体装置は、ダイパッド部１１１及びリード部１１６がくびれ部１１６を有し、ダイパッド部１１１のくびれ部１１６には貫通孔１１１ａが形成され、リード部１１２のくびれ部１１６には貫通孔１１２ａが形成されている。貫通孔１１１ａ及び貫通孔１１２ａには、枠体１０５の埋め込み部１５２Ａ及び埋め込み部１５２Ｂが埋め込まれている。このため、枠体１０５は、くびれ部１１６と埋め込み部１５２Ａとによってダイパッド部１１１を挟み込んでいる。また、枠体１０５は、くびれ部１１６と埋め込み部１５２Ｂとによってリード部１１２を挟み込んでいる。このため、枠体１０５とダイパッド部１１１及びリード部１１２との接合強度が高くなり、リードフレーム１０１から枠体１０５が剥離しにくくなる。
半導体装置を実装する際にストレスが加わると、リードフレーム１０１から枠体１０５が剥離する原因となる。特に、長期の信頼性を低下させる原因となる。また、リードフレーム１０１に歪みが生じることにより、配光特性がずれる原因にもなる。くびれ部１１６を形成することにより、半導体装置を実装基板に実装する際にストレスが加わりにくくする効果が得られる。リードフレーム１０１の裏面が枠体１０５に覆われていない、いわゆる片面封止型のパッケージの場合、リードフレーム１０１の裏面から効率良く放熱するために、ダイパッド部１１１の素子搭載部１１４の裏面は、はんだ等の熱伝導性が高い接着材により実装基板に接着されることが一般的である。また、ダイパッド部１１１の外部端子１１５及びリード部１１２の外部端子１１５も、電気的接続のためにはんだ付けされる。このように、複数の箇所を固定する場合、リードフレーム１０１を歪みが生じることなくはんだ付けすることは容易ではない。本実施形態の半導体装置は、素子搭載部１１４と外部端子１１５との間及び配線接続部と外部端子１１５との間にくびれ部１１６を有している。このため、くびれ部１１６により半導体装置に加わるストレスを吸収することができる。また、ダイパッド部１１１とリード部１１２との間に埋め込まれた埋め込み部１５２Ｃも半導体装置に加わるストレスを吸収する効果を有する。
ダイパッド部１１１及びリード部１１２にくびれ部及び貫通孔を設けることにより、リードフレーム１０１と枠体１０５との密着性をさらに向上することができ、リードフレームに加わるストレスも低減できる。但し、これらの構造は必要に応じて設ければよい。また、ダイパッド部１１１及びリード部１１２の一方だけに設けてもよい。
ダイパッド部１１１において、外部端子１１５の幅が素子搭載部１１４の幅と等しい例を示したが、外部端子１１５の幅は素子搭載部１１４の幅よりも広くてもよく、狭くてもよい。また、リード部１１２における外部端子１１５の幅も、ワイヤ接続部１１７の幅よりも広くてもよく、狭くてもよい。ダイパッド部１１１における外部端子１１５の幅とリード部１１２における外部端子１１５の幅とが異なっていてもよい。
発光素子及び受光素子等の場合には、半導体素子１０３を枠体１０５の中央部に搭載する方が光学特性の観点から好ましい。このため、ダイパッド部１１１は、リード部１１２よりも大きく、素子搭載部１１４側の端部が枠体１０５の中央よりもリード部１１２側に位置するようにすることが好ましい。
リードフレームの上に、１つの半導体素子が搭載された例を示したが、複数の半導体装置が搭載されていてもよい。また、半導体素子だけでなく抵抗素子又は容量素子等が共に搭載されていてもよい。外部端子が２つ形成された例を示したが、リード部を複数備え、外部端子が３つ以上形成されている構成としてもよい。半導体素子は、発光ダイオード、スーパールミネッセンスダイオード及びレーザダイオード等の発光素子並びに受光素子等に限らず、他のトランジスタ、ダイオード及びセンサ素子等としてもよい。必要に応じて保護樹脂を遮光性の材料とすることも可能である。また、枠体の外周の平面形状が長方形状である半導体装置について説明したが、枠体の外周の平面形状を正方形状にすることも可能である。また、枠体の外周の平面形状を多角形状、円形状、楕円形状及び長円形状等とすることも可能である。
本開示の半導体装置は、小型化と放熱性の向上とを両立すると共に、樹脂の漏れ出し及びパッケージの剥離等が発生しにくく、長期の信頼性を確保でき、特に表面実装型の半導体装置等として有用である。
１０１ リードフレーム
１０３ 半導体素子
１０５ 枠体
１０７ 保護樹脂
１０９ ワイヤ
１１１ ダイパッド部
１１１ａ 貫通孔
１１２ リード部
１１２ａ 貫通孔
１１４ 素子搭載部
１１５ 外部端子
１１６ くびれ部
１１７ ワイヤ接続部
１５１ 壁部
１５２Ａ 埋め込み部
１５２Ｂ 埋め込み部
１５２Ｃ 埋め込み部
３０１ 凹凸形成部
３１１ 凸部
３１２ 凹部
３２１ 第１の凸状部
３２２ 第２の凸状部
３２３ 凹状部
３２４ 凹状部
３２５ 凹状部
３３１ 障壁部
３４１ 薄肉部

Claims (13)

  1. リードフレームと、
    前記リードフレームに保持された半導体素子と、
    前記リードフレームの上に前記半導体素子を囲むように形成され、前記リードフレームの側面を覆い且つ前記リードフレームの底面を露出する枠体と、
    前記枠体の内側の領域に充填された保護樹脂とを備え、
    前記リードフレームは、前記リードフレームの上面における前記枠体に覆われた部分に形成された複数の凸部又は凹部を有している半導体装置。
  2. 前記複数の凸部又は凹部は、それぞれが第１の方向に線状に延びる複数の第１の凸状部と、それぞれが前記第１の方向と交差する第２の方向に線状に延びる複数の第２の凸状部とを含む請求項１に記載の半導体装置。
  3. 前記リードフレームは、前記枠体の外側に突出した外部端子を有し、
    前記複数の第１の凸状部及び複数の第２の凸状部は、前記リードフレームにおける前記枠体の前記外部端子と接する部分の下側の領域において、前記リードフレームの他の領域よりも高さが高いか、幅が広いか又は相互の間隔が狭い請求項２に記載の半導体装置。
  4. 前記リードフレームは、前記リードフレームの外縁部に沿って、前記リードフレームの上面から起立する障壁部を有している請求項２に記載の半導体装置。
  5. 前記リードフレームは、ダイパッド部と、前記ダイパッド部と絶縁されたリード部とを有し、
    前記ダイパッド部は、前記半導体素子を搭載する素子搭載部と、該素子搭載部と反対側の端部に形成され、前記枠体の外側に突出した第１の外部端子と、前記素子搭載部と前記外部端子との間に形成され、前記ダイパッド部の他の部分よりも幅が狭い第１のくびれ部と、該第１のくびれ部に形成された第１の貫通孔とを含み、
    前記リード部は、前記半導体素子とワイヤにより接続されるワイヤ接続部と、該ワイヤ接続部と反対側の端部に形成され、前記枠体の外側に突出した第２の外部端子と、前記ワイヤ接続部と前記外部端子との間に形成され、前記リード部の他の部分よりも幅が狭い第２のくびれ部と、該第２のくびれ部に形成された第２の貫通孔とを含み、
    前記枠体は、前記第１のくびれ部及び第２のくびれ部の上に形成され且つ前記第１の貫通孔及び第２の貫通孔を埋めるように形成されている請求項２に記載の半導体装置。
  6. 前記素子搭載部の外縁部及び前記ワイヤ接続部の外縁部は、前記リードフレームの他の部分よりも厚さが薄い薄肉部である請求項５に記載の半導体装置。
  7. 前記第１の外部端子は、前記素子搭載部よりも幅が狭く、
    前記第２の外部端子は、前記ワイヤ接続部よりも幅が狭い請求項５に記載の半導体装置。
  8. 前記複数の凸部又は凹部は、平面リング状の凹状部を含む請求項１に記載の半導体装置。
  9. 前記凹状部は千鳥状に配置されている請求項８に記載の半導体装置。
  10. 前記凹状部は格子状に配置されている請求項８に記載の半導体装置。
  11. 前記複数の凸部又は凹部は、平面多角形状の凹状部を含む請求項１に記載の半導体装置。
  12. 前記凹状部は千鳥状に配置されている請求項１１に記載の半導体装置。
  13. 前記凹状部は格子状に配置されている請求項１１に記載の半導体装置。
JP2012526283A 2010-07-27 2011-07-04 半導体装置 Pending JPWO2012014382A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010168465 2010-07-27
JP2010168465 2010-07-27
PCT/JP2011/003818 WO2012014382A1 (ja) 2010-07-27 2011-07-04 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2012014382A1 true JPWO2012014382A1 (ja) 2013-09-09

Family

ID=45529620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526283A Pending JPWO2012014382A1 (ja) 2010-07-27 2011-07-04 半導体装置

Country Status (3)

Country Link
US (1) US8866279B2 (ja)
JP (1) JPWO2012014382A1 (ja)
WO (1) WO2012014382A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038917A (ja) * 2013-03-28 2015-02-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690658B1 (en) * 2011-03-24 2019-11-13 Mitsubishi Electric Corporation Power semiconductor module and power unit device
TW201344971A (zh) * 2012-04-18 2013-11-01 Lextar Electronics Corp 發光元件之封裝結構
JP6019988B2 (ja) * 2012-09-19 2016-11-02 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6155584B2 (ja) * 2012-09-19 2017-07-05 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP6102187B2 (ja) 2012-10-31 2017-03-29 日亜化学工業株式会社 発光装置用パッケージ及びそれを用いた発光装置
KR102019503B1 (ko) * 2012-12-07 2019-09-06 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR102019504B1 (ko) * 2012-12-07 2019-11-04 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP6224320B2 (ja) * 2012-12-19 2017-11-01 ローム株式会社 Ｌｅｄモジュール
JP6107136B2 (ja) 2012-12-29 2017-04-05 日亜化学工業株式会社 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
JP6484396B2 (ja) 2013-06-28 2019-03-13 日亜化学工業株式会社 発光装置用パッケージ及びそれを用いた発光装置
JP6195771B2 (ja) * 2013-10-02 2017-09-13 株式会社三井ハイテック リードフレーム及びその製造方法並びにそれを用いた半導体装置
JP6413412B2 (ja) 2014-07-11 2018-10-31 日亜化学工業株式会社 半導体発光装置及びその製造方法
JP6536992B2 (ja) * 2015-03-26 2019-07-03 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP6832094B2 (ja) * 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
US10056356B1 (en) * 2017-05-03 2018-08-21 Unimicron Technology Corp. Chip package circuit board module
JP6435031B2 (ja) * 2017-10-05 2018-12-05 ローム株式会社 Ｌｅｄモジュール
KR102508538B1 (ko) * 2018-02-08 2023-03-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
JP2020053502A (ja) * 2018-09-26 2020-04-02 株式会社ケーヒン パワーモジュール
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
JP6599575B1 (ja) * 2019-02-15 2019-10-30 大口マテリアル株式会社 Ｌｅｄ用リードフレーム
WO2023286720A1 (ja) * 2021-07-13 2023-01-19 ローム株式会社 半導体装置
JP2023082632A (ja) * 2021-12-02 2023-06-14 スタンレー電気株式会社 半導体発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952975A (ja) * 1972-09-22 1974-05-23
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2005039100A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Works Ltd 高熱伝導性発光素子用回路部品及び高放熱モジュール
JP2007180320A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法
JP2007288198A (ja) * 2006-04-17 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ及びその製造方法
JP2007329219A (ja) * 2006-06-07 2007-12-20 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
WO2010067701A1 (ja) * 2008-12-12 2010-06-17 三洋電機株式会社 発光装置、発光装置モジュールおよび発光装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP2007019077A (ja) * 2005-07-05 2007-01-25 Matsushita Electric Ind Co Ltd 半導体レーザユニットおよび光ピックアップ装置
KR100761387B1 (ko) * 2005-07-13 2007-09-27 서울반도체 주식회사 몰딩부재를 형성하기 위한 몰드 및 그것을 사용한 몰딩부재형성방법
JP5004601B2 (ja) * 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
WO2011004746A1 (ja) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI561770B (en) * 2010-04-30 2016-12-11 Samsung Electronics Co Ltd Light emitting device package, light source module, backlight unit, display apparatus, television set, and illumination apparatus
JP2012028699A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置、リードフレーム集合体及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952975A (ja) * 1972-09-22 1974-05-23
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2005039100A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Works Ltd 高熱伝導性発光素子用回路部品及び高放熱モジュール
JP2007180320A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 発光モジュールとその製造方法
JP2007288198A (ja) * 2006-04-17 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ及びその製造方法
JP2007329219A (ja) * 2006-06-07 2007-12-20 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
WO2010067701A1 (ja) * 2008-12-12 2010-06-17 三洋電機株式会社 発光装置、発光装置モジュールおよび発光装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038917A (ja) * 2013-03-28 2015-02-26 大日本印刷株式会社 リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Also Published As

Publication number Publication date
US8866279B2 (en) 2014-10-21
US20130127034A1 (en) 2013-05-23
WO2012014382A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
WO2012014382A1 (ja) 半導体装置
KR102218518B1 (ko) 발광 장치
US10355183B2 (en) LED package
US8872198B2 (en) Luminaire and light-emitting apparatus with light-emitting device
JP2010123908A (ja) 発光装置
WO2017209149A1 (ja) 発光装置
JP2010109119A (ja) 発光モジュール及びその製造方法
US9587811B2 (en) Light emitting device
JP6501564B2 (ja) 発光装置
WO2018105448A1 (ja) 発光装置
JP2010092973A (ja) 電子部品
JP5888236B2 (ja) 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
JP2008130735A (ja) 発光装置の製造方法
JP6225910B2 (ja) 発光装置
JP6107229B2 (ja) 発光装置
JP2013115368A (ja) Ｌｅｄモジュール
JP2014082481A (ja) 発光装置
JP2007335734A (ja) 半導体装置
JP6633881B2 (ja) Ｌｅｄ照明器具およびその製造方法
JP2010225755A (ja) 半導体発光装置および半導体発光装置の製造方法
US9666558B2 (en) Substrate for mounting a chip and chip package using the substrate
JP6399057B2 (ja) 発光装置
JP2009026840A (ja) 発光装置および発光装置の作製方法
JP2008198831A (ja) 発光ダイオードユニットおよび発光ダイオードユニットの製造方法
JP5782840B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324