JP2018060882A - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP2018060882A
JP2018060882A JP2016196287A JP2016196287A JP2018060882A JP 2018060882 A JP2018060882 A JP 2018060882A JP 2016196287 A JP2016196287 A JP 2016196287A JP 2016196287 A JP2016196287 A JP 2016196287A JP 2018060882 A JP2018060882 A JP 2018060882A
Authority
JP
Japan
Prior art keywords
package substrate
base substrate
division
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016196287A
Other languages
English (en)
Other versions
JP6800523B2 (ja
Inventor
ワイ キット チョン
Kit Chun Y
ワイ キット チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016196287A priority Critical patent/JP6800523B2/ja
Publication of JP2018060882A publication Critical patent/JP2018060882A/ja
Application granted granted Critical
Publication of JP6800523B2 publication Critical patent/JP6800523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】 電極に発生するバリを低減可能なパッケージ基板の加工方法を提供することである。【解決手段】 複数の分割予定ラインで区画された各領域にそれぞれデバイスが配設されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを有するベース基板を備え、該各デバイスは樹脂封止部で封止され、該ベース基板は各分割予定ラインを横断する複数の電極が形成された電極面と、該電極面と反対側の該樹脂封止部が形成された封止面とを有するパッケージ基板の加工方法であって、該電極面の該外周余剰領域において該分割予定ラインに対応して該ベース基板を厚み方向に切断して該封止面に至る加工痕を形成する加工痕形成ステップと、支持部材を介して該ベース基板の該封止面を露出させた状態で、該加工痕を検出することで該分割予定ラインを検出する分割予定ライン検出ステップと、該分割予定ラインに沿って切削ブレードで該パッケージ基板を該ベース基板の該封止面側から切削してパッケージ基板を個々のチップへと分割する分割ステップと、を含む。【選択図】図5

Description

本発明は、パッケージ基板の加工方法に関し、特にバリの発生を低減可能なパッケージ基板の加工方法に関する。
IC、LSI等の回路が形成された半導体チップを複数配設し該複数の半導体チップを樹脂封止して形成されたデバイス領域を複数有し、隣接するデバイス領域間に非デバイス領域を有するCSP(Chip Size Package)基板等のパッケージ基板は、切削装置によって分割予定ラインに沿って切削されて、半導体チップとほぼ同一サイズのCSPパッケージに分割される。
樹脂封止による反りの発生を低減するために、パッケージ基板はデバイス領域(複数の半導体チップが配設され樹脂封止された領域)と、非デバイス領域(半導体チップが存在せず、樹脂封止されない領域)とが交互に隣接するように設計されている。
従来のパッケージ基板の加工方法では、パッケージ基板は複数の電極が形成された電極面側から切削ブレードにより切削されて、個々のパッケージに分割されていた。このように従来の加工方法では、切削ブレードによって電極面側からパッケージ基板を切削するため、切削時に電極にバリが発生するという問題があった。電極からバリが伸長すると、隣り合う電極同士が繋がりショートしたり、チップの電極が接続される相手側の電極との接触不良が発生するという問題がある。
そこで、特開2015−109349号公報では、分割ステップを実施したパッケージ基板に表面から粉末状のドライアイスを吹きかけて、切削により電極から伸長したバリを除去するバリ除去ステップを含むパッケージ基板の加工方法が提案されている。
特開2015−109349号公報
然し、特許文献1に記載されたパッケージ基板の加工方法でも、電極のバリを完全に除去するのは難しい。特に、キャビティが形成されたキャビティ電極の場合には、キャビティ内にバリが大きく発生するが、ドライアイスの噴射では除去が困難である。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、電極に発生するバリを低減可能なパッケージ基板の加工方法を提供することである。
本発明によると、複数の分割予定ラインで区画された各領域にそれぞれデバイスが配設されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを有するベース基板を備え、該各デバイスは樹脂封止部で封止され、該ベース基板は各分割予定ラインを横断する複数の電極が形成された電極面と、該電極面と反対側の該樹脂封止部が形成された封止面とを有するパッケージ基板の加工方法であって、パッケージ基板の該樹脂封止部側を保持して該ベース基板の該電極面を露出させる第1保持ステップと、該第1保持ステップを実施した後、該電極面の該外周余剰領域において該分割予定ラインに対応して該ベース基板を厚み方向に切断して該封止面に至る加工痕を形成する加工痕形成ステップと、該加工痕形成ステップを実施した後、接着部材を介して該ベース基板の該電極面に支持部材を配設する支持部材配設ステップと、該支持部材配設ステップを実施した後、該支持部材を介して該パッケージ基板を吸引保持し、該ベース基板の該封止面を露出させる第2保持ステップと、該第2保持ステップを実施した後、該加工痕を検出することで該分割予定ラインを検出する分割予定ライン検出ステップと、該分割予定ライン検出ステップを実施した後、該分割予定ラインに沿って切削ブレードで該パッケージ基板を該ベース基板の該封止面側から切削してパッケージ基板を個々のチップへと分割する分割ステップと、を備えたことを特徴とするパッケージ基板の加工方法が提供される。
本発明のパッケージ基板の加工方法によると、パッケージ基板の電極面を支持部材で支持した状態でパッケージ基板を樹脂封止部側から切削する分割ステップを実施するので、支持部材が電極の伸びを抑制し、電極表面に発生するバリを低減できる。
パッケージ基板の電極面側を支持部材で支持した状態では分割予定ラインは露出していないが、加工痕形成ステップを実施することにより、加工痕に基づいて分割予定ラインを検出することができる。
実施形態に係るパッケージ基板の平面図である。 図1に示したパッケージ基板の裏面図である。 パッケージ基板の一部拡大断面図である。 第1保持ステップを示す断面図である。 加工痕形成ステップを示す断面図である。 加工痕形成位置の一例を示すパッケージ基板の平面図である。 図7(A)は第1実施形態の支持部材配設ステップを示す断面図、図7(B)は第2実施形態の支持部材配設ステップを示す断面図である。 接着部材硬化ステップの一例を示す断面図である。 第2保持ステップを示す断面図である。 分割ステップを示す断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、本発明の加工方法の対象となるパッケージ基板の一例の平面図が示されている。パッケージ基板2は、例えば矩形状のベース基板4を有しており、ベース基板4は、複数の電極12が形成された電極面4aと、電極面4aと反対側の封止面4bとを有している。
ベース基板4の外周余剰領域5及び非デバイス領域5aによって囲繞された領域には、本実施形態では3つのデバイス領域6a,6b,6cが存在する。ベース基板4は、例えば金属フレームから構成される。
各デバイス領域6a,6b,6cにおいては、互いに直交するように縦横に設けられた第1及び第2分割予定ライン8a,8bによって区画された複数のデバイス搭載部10が画成され、個々のデバイス搭載部10には複数の電極12が形成されている。
各電極12同士は、ベース基板4にモールドされた樹脂により絶縁されている。第1分割予定ライン8a及び第2分割予定ライン8bを切削することにより、その両側に各デバイスの電極12が現れる。
図3に示すように、ベース基板4のデバイス搭載部10にはデバイス14が実装されており、各デバイス14の電極とベース基板4の電極12とは、例えば金ワイヤー16で接続されている。
図2及び図3に示すように、各デバイス領域6a,6b,6cの裏面、即ちベース基板4の封止面4b上には樹脂封止部18が形成されており、各デバイス14は樹脂により封止されている。
以下、図4乃至図10を参照して、本発明実施形態のパッケージ基板の加工方法について説明する。まず、図4に示すように、パッケージ基板2の樹脂封止部18に保護テープ30を貼着し、切削装置のチャックテーブル20で保護テープ30を介してパッケージ基板2の樹脂封止部側を吸引保持する第1保持ステップを実施する。
図4において、チャックテーブル20のポーラスセラミックス等から形成された吸引保持部22は、吸引路24及び電磁切替弁26を介して吸引源28に選択的に接続されている。
従って、パッケージ基板2をチャックテーブル20上に載置した状態で、図4に示すように、電磁切替弁26を連通位置に切り替えることにより吸引保持部22に負圧を導入し、パッケージ基板2を保護テープ30を介して吸引保持することができる。
第1保持ステップの他の実施形態として、複数の切削ブレード用逃げ溝が形成された治具テーブルでパッケージ基板2の樹脂封止部側を直接吸引保持するようにしてもよい。
第1保持ステップを実施した後、パッケージ基板2の外周余剰領域5において、分割予定ライン8a,8bに対応してパッケージ基板2のベース基板4を厚み方向に切断し、ベース基板4の封止面4bに至る加工痕34を形成する加工痕形成ステップを実施する。
この加工痕形成ステップでは、図5に示すように、矢印R1方向に高速回転する切削ブレード32を矢印Z1方向に移動して、分割予定ライン8a,8bの延長線上の外周余剰領域5のベース基板4を厚み方向に切断して、ベース基板4の封止面4bに至る加工痕34を形成する。この加工痕34の形成位置は、例えば、図6に示すように、各デバイス領域6a,6b,6cとも最初と最後の分割予定ライン8a,8bに対応して形成する。
そして、後に説明する分割予定ライン検出ステップでは、各デバイス領域の最初と最後の分割予定ラインに対応して形成された加工痕34をそれぞれ検出し、検出した加工痕34間の距離を分割したい領域数で割ることで割り出し送り量を算出する。
代替実施形態として、全ての分割予定ライン8a,8cに対応する外周余剰領域5に加工痕34を形成するようにしてもよい。この場合には、後に説明する分割予定ライン検出ステップでは、各分割予定ラインを検出できるため、より精度よくパッケージ基板の分割が可能となる。パッケージ基板2の精度に応じて加工痕形成位置を適宜設定する。各加工痕34はベース基板4を厚み方向に完全切断したため、ベース基板4の封止面4b側から検出可能である。
加工痕形成ステップを実施した後、接着部材を介してベース基板4の電極面4aに支持部材を配設する支持部材配設ステップを実施する。図7(A)は支持部材配設ステップの第1実施形態を示しており、ベース基板4の電極面4aに接着部材及び支持部材としての紫外線硬化テープ(UVテープ)36を貼着する。
紫外線硬化テープ36は、塩化ビニル等の樹脂からなり、支持部材に相当する基材38上に接着部材に相当する紫外線硬化型の接着層(糊層)40が配設されて構成されている。パッケージ基板2の電極12にキャビティが形成されているキャビティ電極の場合には、キャビティを接着層40で埋めるのが好ましい。従って、キャビティが接着部材で充填され得る厚みの接着層40を有するUVテープ36を選択する。
図7(B)を参照すると、支持部材配設ステップの第2実施形態の断面図が示されている。本実施形態の場合には、ガラス又は紫外線に対して透明な樹脂から形成されたサブストレート(支持部材)42を紫外線硬化型接着剤(接着部材)44でベース基板4の電極面4aに貼着する。
キャビティ電極の場合には、紫外線硬化型接着剤でキャビティを埋めるのが好ましい。紫外線硬化型接着剤に替えて、熱硬化型接着剤を使用してサブストレート42をベース基板4の電極面4aに貼着するようにしてもよい。
図7(A)に示す支持部材配設ステップを実施した後、図8に示すように、紫外線照射ランプ46からUVテープ36に紫外線を照射して、接着層40を硬化させておくのが好ましい。硬化された接着層40により電極12に発生するバリの伸びを抑制できる。
支持部材配設ステップを実施した後、図9に示すように、支持部材36をチャックテーブル20で吸引保持してベース基板4の封止面4b及び樹脂封止部18を露出させる第2保持ステップを実施する。
第2保持ステップを実施した後、切削装置に装備されている撮像ユニットでパッケージ基板2を樹脂封止部18側から撮像し、ベース基板4の封止面4bに各分割予定ラインの一端側と他端側に対応して形成されている対向する一対の加工痕34を検出することで、一対の加工痕34を結んだ直線に対応する分割予定ライン8a,8bを検出する分割予定ライン検出ステップを実施する。
加工痕形成ステップで、図6に示すように、各デバイス領域6a,6b,6cとも最初と最後の分割予定ライン8a,8bに対応して加工痕を形成した場合には、検出した最初と最後の加工痕34間の距離を分割すべき領域数、即ち最初と最後の加工痕間にある分割予定ライン数に1を加えた数で割ることで各デバイス領域における割り出し送り量を算出する。
一方、加工痕形成ステップで全ての分割予定ライン8a,8cに対応する外周余剰領域5に加工痕34を形成した場合には、検出した全ての分割予定ラインの位置を記憶しておき、記憶した位置に基づいて次の分割ステップでパッケージ基板を切削する。
分割予定ライン検出ステップを実施した後、図10に示すように、矢印R1方向に高速回転する切削ブレード32でベース基板4の分割予定ライン8aを支持部材36に達するまで切り込み、チャックテーブル20を矢印X1方向に加工送りすることにより、パッケージ基板2の分割予定ライン8aを支持基板4の封止面4b側から切削する(分割ステップ)。
切削ブレード32を矢印X1方向に直交する方向に割り出し送りしながら、第1の方向に伸長する全ての分割予定ライン8aをベース基板4の封止面4b側から切削する。次いで、チャックテーブル20を90°回転してから、第1の方向に伸長する分割予定ライン8aに直交する方向に伸長する第2の分割予定ライン8bに沿ってベース基板4を封止面4b側から切削して、パッケージ基板2を個々のチップ(パッケージ)へと分割する。
上述した本実施形態のパッケージ基板の加工方法によると、パッケージ基板2の分割ステップを、支持部材36がベース基板4の電極面4aに貼着された状態でベース基板4の封止面4b側から実施するため、支持部材36で切削された電極8a,8bの伸びを抑制でき、電極8a,8bの表面に発生するバリを低減することができる。
ベース基板4の電極面4a側を支持部材36で支持した状態では分割予定ライン8a,8bは露出していないが、加工痕形成ステップを実施することにより、加工痕34がベース基板4の封止面4b側に露出するため分割予定ライン8a,8bを明瞭に検出することができる。
2 パッケージ基板
4 ベース基板
4a 電極面
4b 封止面
5 外周余剰領域
6a,6b,6c デバイス領域
8a,8b 分割予定ライン
10 デバイス搭載部
12 電極
14 デバイス
18 樹脂封止部
20 チャックテーブル
30 保護テープ
32 切削ブレード
34 加工痕
36 UVテープ
42 サブストレート
46 紫外線照射ランプ

Claims (3)

  1. 複数の分割予定ラインで区画された各領域にそれぞれデバイスが配設されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを有するベース基板を備え、該各デバイスは樹脂封止部で封止され、該ベース基板は各分割予定ラインを横断する複数の電極が形成された電極面と、該電極面と反対側の該樹脂封止部が形成された封止面とを有するパッケージ基板の加工方法であって、
    パッケージ基板の該樹脂封止部側を保持して該ベース基板の該電極面を露出させる第1保持ステップと、
    該第1保持ステップを実施した後、該電極面の該外周余剰領域において該分割予定ラインに対応して該ベース基板を厚み方向に切断して該封止面に至る加工痕を形成する加工痕形成ステップと、
    該加工痕形成ステップを実施した後、接着部材を介して該ベース基板の該電極面に支持部材を配設する支持部材配設ステップと、
    該支持部材配設ステップを実施した後、該支持部材を介して該パッケージ基板を吸引保持し、該ベース基板の該封止面を露出させる第2保持ステップと、
    該第2保持ステップを実施した後、該加工痕を検出することで該分割予定ラインを検出する分割予定ライン検出ステップと、
    該分割予定ライン検出ステップを実施した後、該分割予定ラインに沿って切削ブレードで該パッケージ基板を該ベース基板の該封止面側から切削してパッケージ基板を個々のチップへと分割する分割ステップと、
    を備えたことを特徴とするパッケージ基板の加工方法。
  2. 該接着部材は紫外線の照射によって硬化する請求項1記載のパッケージ基板の加工方法。
  3. 該分割ステップを実施する前に、該接着部材に紫外線を照射して該接着部材を硬化させる接着部材硬化ステップを更に備えた請求項2記載のパッケージ基板の加工方法。
JP2016196287A 2016-10-04 2016-10-04 パッケージ基板の加工方法 Active JP6800523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016196287A JP6800523B2 (ja) 2016-10-04 2016-10-04 パッケージ基板の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016196287A JP6800523B2 (ja) 2016-10-04 2016-10-04 パッケージ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2018060882A true JP2018060882A (ja) 2018-04-12
JP6800523B2 JP6800523B2 (ja) 2020-12-16

Family

ID=61908666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196287A Active JP6800523B2 (ja) 2016-10-04 2016-10-04 パッケージ基板の加工方法

Country Status (1)

Country Link
JP (1) JP6800523B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020088068A (ja) * 2018-11-20 2020-06-04 株式会社ディスコ 被加工物の加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135356A (ja) * 2008-12-02 2010-06-17 Disco Abrasive Syst Ltd ウエーハのダイシング方法
JP2015109325A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135356A (ja) * 2008-12-02 2010-06-17 Disco Abrasive Syst Ltd ウエーハのダイシング方法
JP2015109325A (ja) * 2013-12-04 2015-06-11 株式会社ディスコ パッケージ基板の加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043311A (ja) * 2018-09-13 2020-03-19 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP7190295B2 (ja) 2018-09-13 2022-12-15 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP2020088068A (ja) * 2018-11-20 2020-06-04 株式会社ディスコ 被加工物の加工方法
JP7150401B2 (ja) 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
JP6800523B2 (ja) 2020-12-16

Similar Documents

Publication Publication Date Title
JP5465042B2 (ja) パッケージ基板の加工方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
JP5709370B2 (ja) 切削装置及び切削方法
JP6257291B2 (ja) パッケージ基板の加工方法
CN105633017B (zh) 封装基板的分割方法
KR102631710B1 (ko) 웨이퍼의 가공 방법
JP2011040542A (ja) パッケージ基板の分割方法
KR20170094495A (ko) 절삭 장치
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP6525643B2 (ja) 製造装置及び製造方法
JP2013198944A (ja) ダイシング装置及びダイシング方法
JP2012227485A (ja) パッケージ基板の加工方法
JP7013085B2 (ja) ウェーハの加工方法
JP2017112317A (ja) 電子部品およびその製造方法ならびに電子部品製造装置
KR102627958B1 (ko) 웨이퍼의 가공 방법
KR102619266B1 (ko) 웨이퍼의 가공 방법
JP6804154B2 (ja) パッケージ基板の加工方法及び切削装置
JP6890894B2 (ja) 保持冶具の製造方法
JP2009253058A (ja) パッケージ基板の切削方法
JP2019021703A (ja) 板状の被加工物の切断方法
JP2014007332A (ja) ウエーハの加工方法
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP2019050263A (ja) ウェーハの加工方法
JP6938091B2 (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201124

R150 Certificate of patent or registration of utility model

Ref document number: 6800523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250