JP2015109325A - パッケージ基板の加工方法 - Google Patents

パッケージ基板の加工方法 Download PDF

Info

Publication number
JP2015109325A
JP2015109325A JP2013250864A JP2013250864A JP2015109325A JP 2015109325 A JP2015109325 A JP 2015109325A JP 2013250864 A JP2013250864 A JP 2013250864A JP 2013250864 A JP2013250864 A JP 2013250864A JP 2015109325 A JP2015109325 A JP 2015109325A
Authority
JP
Japan
Prior art keywords
cutting
package substrate
substrate
material layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013250864A
Other languages
English (en)
Other versions
JP6257291B2 (ja
Inventor
岩崎　健一
Kenichi Iwasaki
健一 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013250864A priority Critical patent/JP6257291B2/ja
Priority to TW103137393A priority patent/TWI626682B/zh
Priority to US14/554,444 priority patent/US9117898B2/en
Priority to CN201410730177.7A priority patent/CN104701256B/zh
Publication of JP2015109325A publication Critical patent/JP2015109325A/ja
Application granted granted Critical
Publication of JP6257291B2 publication Critical patent/JP6257291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 パッケージ基板を封止材層側から容易に切削し得るパッケージ基板の加工方法を提供することである。
【解決手段】 基板と、交差する複数の分割予定ラインで区画された基板上の各デバイス領域にそれぞれ搭載された複数のデバイスチップと、該デバイスチップを封止する封止材層と、からなるパッケージ基板の加工方法であって、該デバイス領域とは異なる領域で該基板側から切削ブレードを該パッケージ基板に該封止材層を貫通する深さに切り込ませ、該分割予定ラインに対して所定の位置関係を有する切削痕を形成する切削痕形成ステップと、該切削痕形成ステップを実施した後、切削ブレードで該切削痕を基に該封止材層側からパッケージ基板を該分割予定ラインに沿って切削する切削ステップと、を備えたことを特徴とするパッケージ基板の加工方法が提供される。
【選択図】図４

Description

本発明は、パッケージ基板の加工方法に関する。
基板と、交差する複数の分割予定ラインで区画された基板上の各デバイス領域にそれぞれ搭載された複数のデバイスチップと、これらのデバイスチップを封止する樹脂から形成された封止材層と、からなるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）基板等のパッケージ基板は、切削装置によって分割予定ラインに沿って分割されて、デバイスチップとほぼ同一サイズのパッケージとして形成される。
パッケージ基板の一般的な分割方法では、パッケージ基板の封止材層側を保持手段（チャックテーブル）で保持して基板面を露出させ、パッケージ基板の電極やバンプ等を基にアライメントを実施して、パッケージ基板を分割予定ラインに沿って切削して個々のパッケージに分割している。
特開２００９−２５３０５８号公報
しかし、基板表面のバンプや電極等に切削で発生する切削屑を付着させたくない場合、又は通常純水からなる切削水に起因した電極の腐食を防止したい等の目的で、基板表面側を保持手段で保持して封止材層側を露出させた状態でパッケージ基板を切削する場合がある。
このような場合、封止材層側にアライメントの基準となるマークがないため、従来は、例えば予めパッケージ基板の外周縁から分割予定ラインまでの距離を測定しておき、この距離と、分割予定ラインから次の分割予定ラインまでの距離であるインデックス量を基に切削していた。
しかし、このような従来の切削方法では、パッケージ基板毎に測定していた外周縁からの距離を指定して切削を開始するのは非常に手間であるという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、パッケージ基板を封止材層側から容易に切削し得るパッケージ基板の加工方法を提供することである。
本発明によると、基板と、交差する複数の分割予定ラインで区画された基板上の各デバイス領域にそれぞれ搭載された複数のデバイスチップと、該デバイスチップを封止する封止材層と、からなるパッケージ基板の加工方法であって、該デバイス領域とは異なる領域で該基板側から切削ブレードを該パッケージ基板に該封止材層を貫通する深さに切り込ませ、該分割予定ラインに対して所定の位置関係を有する切削痕を形成する切削痕形成ステップと、該切削痕形成ステップを実施した後、切削ブレードで該切削痕を基に該封止材層側からパッケージ基板を該分割予定ラインに沿って切削する切削ステップと、を備えたことを特徴とするパッケージ基板の加工方法が提供される。
好ましくは、切削痕形成ステップでは、複数の分割予定ラインにそれぞれ対応した複数の切削痕を形成する。
本発明の加工方法では、封止材層側からパッケージ基板を切削する前に、分割予定ラインに対応した切削痕を封止材層に形成しておく。例えば、切削痕を分割予定ラインに対して一定の位置関係で形成しておくことで、切削時にパッケージ基板毎に切削位置を指定することが不要となるため、より容易にパッケージ基板を封止材層側から切削することができる。
また、一般にパッケージ基板には、封止材によるチップ封止工程における加熱や基板と封止材の熱膨張率の差に起因する膨張や伸縮が生じており、インデックス量を基にパッケージ基板を切削すると、分割予定ライン外を切削してチップを破損させてしまう恐れがある。
しかし、請求項２記載の発明のように、複数の分割予定ラインに対してそれぞれ対応する切削痕を複数形成しておくことで、パッケージ基板に膨張や伸縮が生じていてもより正確に分割予定ラインを切削することができ、チップ破損の恐れを低減することができる。
本発明の加工方法を実施するのに適した切削装置の一部破断斜視図である。 図２（Ａ）はパッケージ基板の表面側平面図、図２（Ｂ）はパッケージ基板の裏面側平面図、図２（Ｃ）はパッケージ基板の断面図である。 切削痕形成ステップを示す一部断面側面図である。 切削痕形成位置の例を示す図であり、図４（Ａ）は表面側平面図、図４（Ｂ）は裏面側平面図をそれぞれ示している。 切削ステップを示す一部断面側面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、本発明のパッケージ基板の加工方法を実施するのに適した切削装置の一部破断斜視図が示されている。切削装置２は被加工物を吸引保持するチャックテーブル（保持手段）４を具備している。
チャックテーブル４は、金属製の枠体６と、枠体６に囲繞されたポーラスセラミックス等の多孔性部材から形成された吸引保持部８を含んでおり、吸引保持部８は図示しない吸引手段に電磁弁を介して選択的に接続される。チャックテーブル４は回転可能且つＸ軸方向に往復動可能に配設されている。
チャックテーブル４のＸ軸方向の移動経路の上方には、チャックテーブル４に吸引保持された被加工物の切削すべき分割予定ラインを検出するアライメントユニット１０が配設されている。
アライメントユニット１０は、被加工物の表面を撮像する顕微鏡及びＣＣＤカメラを有する撮像ユニット１２を備えており、撮像により取得した画像に基づき、パターンマッチング等の画像処理によって切削すべき分割予定ラインを検出することができる。
アライメントユニット１０の左側にはチャックテーブル４に保持された被加工物に対して切削加工を施す切削ユニット１４が配設されている。切削ユニット１４はアライメントユニット１０と一体的に構成されており、両者が連動してＹ軸方向及びＺ軸方向に移動する。
切削ユニット１４は、回転可能なスピンドル１６の先端に切削ブレード１８が装着されて構成され、Ｙ軸方向及びＺ軸方向に移動可能となっている。切削ブレード１８は撮像ユニット１２のＸ軸方向の延長線上に位置している。
次に、図２を参照して、本発明の加工方法の加工対象となるパッケージ基板１１について説明する。図２（Ａ）はパッケージ基板１１の表面側平面図、図２（Ｂ）はその裏面側平面図である。図２（Ｃ）はパッケージ基板１１の断面図を示している。
パッケージ基板１１は、基板１３と、交差する複数の分割予定ライン（ストリート）Ｓ１，Ｓ２で区画された基板１３上の各デバイス領域１５に対応して基板１３の裏面１３ｂに搭載された複数のデバイスチップ１７と、デバイスチップ１７を封止する封止材層２１とから構成される。好ましくは、封止材層２１はエポキシ樹脂等の樹脂から構成される。
基板１３のデバイス領域１５には複数のバンプ１９が配設されている。各バンプ１９は、基板１３内に形成された配線層又は貫通電極を介して対応するデバイスチップ１７に接続されている。
本明細書では、矢印Ａ方向に伸長する分割予定ラインを第１分割予定ラインＳ１とし、Ａ方向と直交する矢印Ｂ方向に伸長する分割予定ラインを第２分割予定ラインＳ２として説明する。
本発明のパッケージ基板の加工方法では、まず図３に示すように、パッケージ基板１１の裏面側（封止材層２１）に粘着テープ２２を貼着し、チャックテーブル４で粘着テープ２２を吸引保持して表面１３ａを露出させる。
そして、デバイス領域１５とは異なる領域で基板１３の表面１３ａ側から矢印Ｒ１方向に回転する切削ブレード１８をパッケージ基板１３に封止材層２１を貫通する深さに切り込ませ、分割予定ラインＳ１，Ｓ２に対して所定の位置関係を有する切削痕２３を形成する切削痕形成ステップを実施する。
ここで、所定の位置関係としては、分割予定ラインＳ１，Ｓ２に対応する位置に切削痕２３を形成するのが好ましいが、必ずしもこれに限定されるものではなく、切削痕２３から分割予定ラインＳ１，Ｓ２までの距離が判明していれば良い。
切削痕形成ステップでは、チャックテーブル４をＸ軸方向に移動し、切削ブレード１８をＹ軸方向に移動して、更に切削ブレード１８を矢印Ｚ軸方向に上下動しながら複数の分割予定ラインＳ１，Ｓ２にそれぞれ対応した複数の切削痕２３を形成するのが好ましい。
例えば、図４（Ａ）に示すように、第１分割予定ラインＳ１については、全ての第１分割予定ラインＳ１の両端に切削痕２３を形成するが、第２分割予定ラインＳ２については、１，４，７，１０，１３ライン目の第２分割予定ラインＳ２の両端に切削痕２３を形成する。
そして、２，３ライン目の第２分割予定ラインＳ２の切削時には、１，４ライン間の距離をチップ数で割った距離を１ライン目からインデックス送りして第２分割予定ラインＳ２を切削する。
切削痕形成ステップは、切削ブレード１８がパッケージ基板１１の封止材層２１を貫通する深さに切り込むチョッパーカットで切削するため、図４（Ｂ）に示すように、パッケージ基板１１の表面側の切削痕２３が裏面側に転写される。従って、パッケージ基板１１の裏面側に形成された切削痕２３に基づいてアライメントを実施することができる。
なお、図４に示した切削痕２３の形成位置は一例を示しただけであり、異なる位置に切削痕２３を形成するようにしても良い。例えば、全ての第２分割予定ラインＳ２の両端に切削痕２３を形成しても良いし、飛び飛びの第１分割予定ラインＳ１の両端に切削痕２３を形成するようにしても良い。
図４に示すように、複数の分割予定ラインＳ１，Ｓ２の両端に切削痕２３を形成しておくことで、パッケージ基板１１に膨張や伸縮が生じていてもより正確に分割予定ラインＳ１，Ｓ２を切削することができ、チップ破損の恐れを低減することができる。
このアライメントは、撮像ユニット１２でパッケージ基板１１の裏面側を撮像し、同一の分割予定ラインＳ１又はＳ２の両端に形成された切削痕２３を結んだ直線がＸ軸方向と平行となるようにチャックテーブル４を回転して実施する。
図５を参照すると、切削ステップを示す一部断面側面図が示されている。切削ステップでは、粘着テープ２２を剥がしてから、パッケージ基板１１の表面側（基板側）に粘着テープ２４を貼着し、チャックテーブル４で粘着テープ２４を介してパッケージ基板１１を吸引保持する。
そして、第１分割予定ラインＳ１切削時には、第１分割予定ラインＳ１の両端に形成された切削痕２３に基づいてアライメントを実施した後、矢印Ｒ１方向に高速で回転する切削ブレード１８を粘着テープ２４まで切り込ませ、チャックテーブル４をＸ軸方向に加工送りすることにより、アライメントされた第１分割予定ラインＳ１を切削する。
次の第１分割予定ラインＳ１切削時にも、切削すべき第１分割予定ラインＳ１の両端に形成された切削痕２３に基づいてアライメントを実施した後、アライメントされた第１分割予定ラインＳ１を切削する。
第２分割予定ラインＳ２切削時には、まず第１ライン目の第２分割予定ラインＳ２の両端に形成された切削痕２３に基づいてアライメントを実施した後、アライメントされた第２分割予定ラインＳ２を切削する。
第２ライン目の第２分割予定ラインＳ２切削時には、第１、第４ライン間の距離をチップ数（図４（Ａ）では３）で割った距離を第１ライン目からインデックス送りして切削する。第３ライン目の第２切削予定ラインＳ２切削時にも、インデックス送りで切削する。
第４ライン目の第２切削予定ラインＳ２切削時には、第４ライン目の第２分割予定ラインＳ２の両端に形成された切削痕２３を基にアライメントを実施し、第４ライン目の第２分割予定ラインＳ２を切削する。
切削ステップで使用する切削ブレード１８は、切削痕形成ステップで使用する切削ブレード１８で兼用しても良いし、異なる切削ブレードを使用しても良い。
また、上述した実施形態では、パッケージ基板１１を粘着テープ２２，２４に貼着してパッケージ基板１１をチャックテーブル４で吸引保持する実施形態について説明したが、粘着テープを使用せずにパッケージ基板１１を分割予定ラインＳ１，Ｓ２に対応する逃げ溝を有する治具テーブルに装着し、治具テーブルを切削装置２の吸引手段で吸引保持するようにいても良い。この場合には、吸引手段は図１に示したチャックテーブル４と構造が異なり、例えば特許文献１に開示されたような吸引テーブルを使用するのが好ましい。
４ チャックテーブル
１１ パッケージ基板
１２ 撮像ユニット
１３ 基板
１７ デバイスチップ
１８ 切削ブレード
２１ 封止材層
２２，２４ 粘着テープ

Claims (2)

  1. 基板と、交差する複数の分割予定ラインで区画された基板上の各デバイス領域にそれぞれ搭載された複数のデバイスチップと、該デバイスチップを封止する封止材層と、からなるパッケージ基板の加工方法であって、
    該デバイス領域とは異なる領域で該基板側から切削ブレードを該パッケージ基板に該封止材層を貫通する深さに切り込ませ、該分割予定ラインに対して所定の位置関係を有する切削痕を形成する切削痕形成ステップと、
    該切削痕形成ステップを実施した後、切削ブレードで該切削痕を基に該封止材層側からパッケージ基板を該分割予定ラインに沿って切削する切削ステップと、
    を備えたことを特徴とするパッケージ基板の加工方法。
  2. 該切削痕形成ステップでは、複数の分割予定ラインにそれぞれ対応した複数の切削痕を形成する請求項１記載のパッケージ基板の加工方法。
JP2013250864A 2013-12-04 2013-12-04 パッケージ基板の加工方法 Active JP6257291B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013250864A JP6257291B2 (ja) 2013-12-04 2013-12-04 パッケージ基板の加工方法
TW103137393A TWI626682B (zh) 2013-12-04 2014-10-29 Processing method of package substrate
US14/554,444 US9117898B2 (en) 2013-12-04 2014-11-26 Method of fabricating a plurality of cut marks on a substrate
CN201410730177.7A CN104701256B (zh) 2013-12-04 2014-12-04 封装基板的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013250864A JP6257291B2 (ja) 2013-12-04 2013-12-04 パッケージ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2015109325A true JP2015109325A (ja) 2015-06-11
JP6257291B2 JP6257291B2 (ja) 2018-01-10

Family

ID=53265938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013250864A Active JP6257291B2 (ja) 2013-12-04 2013-12-04 パッケージ基板の加工方法

Country Status (4)

Country Link
US (1) US9117898B2 (ja)
JP (1) JP6257291B2 (ja)
CN (1) CN104701256B (ja)
TW (1) TWI626682B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028100A (ja) * 2015-07-22 2017-02-02 株式会社ディスコ アライメント方法
JP2017147304A (ja) * 2016-02-16 2017-08-24 株式会社ディスコ 切削方法
JP2018060882A (ja) * 2016-10-04 2018-04-12 株式会社ディスコ パッケージ基板の加工方法
JP2019212773A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ 矩形被加工物の加工方法
CN111341713A (zh) * 2018-12-18 2020-06-26 中芯集成电路（宁波）有限公司 一种封装方法和封装结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236258A (ja) * 1990-02-13 1991-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2000223445A (ja) * 1999-01-29 2000-08-11 Mitsubishi Electric Corp Ｌｓｉダイシング装置及びダイシング方法
US20010055856A1 (en) * 2000-06-13 2001-12-27 Su Tao Method of dicing a wafer from the back side surface thereof
JP2002289628A (ja) * 2001-03-23 2002-10-04 Seiko Epson Corp 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009218397A (ja) * 2008-03-11 2009-09-24 Towa Corp 基板の切断方法及び装置
JP2013058653A (ja) * 2011-09-09 2013-03-28 Disco Abrasive Syst Ltd 板状物の分割方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
CN100334689C (zh) * 2002-04-11 2007-08-29 积水化学工业株式会社 半导体芯片的制造方法
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4238041B2 (ja) * 2003-02-06 2009-03-11 アドバンスト ダイシング テクノロジース リミテッド ダイシング装置、ダイシング方法及び半導体装置の製造方法
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP5005605B2 (ja) 2008-04-08 2012-08-22 株式会社ディスコ パッケージ基板の切削方法
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
WO2011064997A1 (ja) * 2009-11-26 2011-06-03 住友化学株式会社 半導体基板及び半導体基板の製造方法
JP5465042B2 (ja) * 2010-03-01 2014-04-09 株式会社ディスコ パッケージ基板の加工方法
JP5686545B2 (ja) * 2010-07-26 2015-03-18 株式会社ディスコ 切削方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236258A (ja) * 1990-02-13 1991-10-22 Fujitsu Ltd 半導体装置の製造方法
JP2000223445A (ja) * 1999-01-29 2000-08-11 Mitsubishi Electric Corp Ｌｓｉダイシング装置及びダイシング方法
US20010055856A1 (en) * 2000-06-13 2001-12-27 Su Tao Method of dicing a wafer from the back side surface thereof
JP2002289628A (ja) * 2001-03-23 2002-10-04 Seiko Epson Corp 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009218397A (ja) * 2008-03-11 2009-09-24 Towa Corp 基板の切断方法及び装置
JP2013058653A (ja) * 2011-09-09 2013-03-28 Disco Abrasive Syst Ltd 板状物の分割方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028100A (ja) * 2015-07-22 2017-02-02 株式会社ディスコ アライメント方法
JP2017147304A (ja) * 2016-02-16 2017-08-24 株式会社ディスコ 切削方法
JP2018060882A (ja) * 2016-10-04 2018-04-12 株式会社ディスコ パッケージ基板の加工方法
JP2019212773A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ 矩形被加工物の加工方法
JP7144200B2 (ja) 2018-06-05 2022-09-29 株式会社ディスコ 矩形被加工物の加工方法
CN111341713A (zh) * 2018-12-18 2020-06-26 中芯集成电路（宁波）有限公司 一种封装方法和封装结构

Also Published As

Publication number Publication date
US20150155205A1 (en) 2015-06-04
CN104701256B (zh) 2019-03-08
TW201528360A (zh) 2015-07-16
CN104701256A (zh) 2015-06-10
JP6257291B2 (ja) 2018-01-10
US9117898B2 (en) 2015-08-25
TWI626682B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
JP6257291B2 (ja) パッケージ基板の加工方法
JP6066854B2 (ja) ウエーハの加工方法
JP5122378B2 (ja) 板状物の分割方法
JP6282194B2 (ja) ウェーハの加工方法
TWI648127B (zh) Plate processing method
JP2015023078A (ja) ウエーハの加工方法
KR102631710B1 (ko) 웨이퍼의 가공 방법
KR102631711B1 (ko) 웨이퍼의 가공 방법
KR102581138B1 (ko) 웨이퍼의 가공 방법
JP2016225371A (ja) ウェーハの分割方法
JP6746224B2 (ja) デバイスチップパッケージの製造方法
KR102581132B1 (ko) 웨이퍼의 가공 방법
JP6800523B2 (ja) パッケージ基板の加工方法
KR102581129B1 (ko) 웨이퍼의 가공 방법
JP2012227485A (ja) パッケージ基板の加工方法
KR102627958B1 (ko) 웨이퍼의 가공 방법
KR102619266B1 (ko) 웨이퍼의 가공 방법
JP6084114B2 (ja) パッケージ基板の加工方法
JP2019050263A (ja) ウェーハの加工方法
KR102627412B1 (ko) 웨이퍼의 가공 방법
JP7282450B2 (ja) パッケージ基板の加工方法
JP6625009B2 (ja) パッケージデバイスチップの製造方法
JP6961289B2 (ja) ウェーハの加工方法
JP2015119068A (ja) ウエーハの加工方法
JP2015103569A (ja) デバイスチップの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6257291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250