JP6084114B2 - パッケージ基板の加工方法 - Google Patents
パッケージ基板の加工方法 Download PDFInfo
- Publication number
- JP6084114B2 JP6084114B2 JP2013099950A JP2013099950A JP6084114B2 JP 6084114 B2 JP6084114 B2 JP 6084114B2 JP 2013099950 A JP2013099950 A JP 2013099950A JP 2013099950 A JP2013099950 A JP 2013099950A JP 6084114 B2 JP6084114 B2 JP 6084114B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- cutting
- columnar conductor
- grinding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 68
- 238000003672 processing method Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 238000007789 sealing Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Description
本発明は、柱状導体電極が埋設されたパッケージ基板の加工方法に関する。
近年の電子機器の小型化に伴い、半導体デバイスを実装する際、高密度実装を可能にする様々な方法が検討されている。高密度実装を可能とする一つの方法として複数のデバイスを積層する三次元実装がある。三次元実装用の電極として内部に例えば銅等の導体からなる複数の柱状の導体電極が形成されたパッケージ基板が知られている（例えば、特開２００４−０４８０４８号公報参照）。
このようなパッケージ基板は、通常、交差する複数の分割予定ラインで区画された基板上のチップ領域に複数のデバイスチップを搭載するとともにデバイスチップの外周に複数の柱状導体電極を形成した後、デバイスチップ面を封止樹脂で封止することで形成される。その後、従来は封止樹脂の表面を例えばバイト切削やエッチング等で除去して、柱状導体電極の端面を封止樹脂面に露出させるようにしていた。
しかし、パッケージ基板を分割して形成されるチップパッケージの厚みを薄化するためにも、基板上に搭載されたデバイスチップも薄化したいという要望がある。そこで、例えば、パッケージ基板の封止樹脂面をデバイスチップと共に研削して所定厚みへと薄化することが考えられる。
しかし、研削されたデバイスチップの被研削面は非常に活性化した状態である上、デバイスチップとともに柱状導体電極まで研削されてしまうため、柱状導体電極の研削屑に含まれる重金属イオンによってデバイスチップが金属汚染されてしまうという恐れがある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、金属汚染が発生する恐れを低減可能な柱状導体電極が埋設されたパッケージ基板の加工方法を提供することである。
本発明によると、交差する複数の分割予定ラインで区画された基板上のチップ領域に配設された複数のデバイスチップと、該デバイスチップの外周に形成された複数の柱状導体電極と、複数の該デバイスチップと該柱状導体電極とを被覆する樹脂封止層と、を有するパッケージ基板の加工方法であって、少なくとも該複数の柱状導体電極が埋設された領域の該樹脂封止層を切削ブレードで切削してパッケージ基板の仕上げ厚みより深い切削溝を形成し、該切削溝の溝底に該柱状導体電極の端面を露出させる切削ステップと、該切削ステップを実施した後、パッケージ基板の該樹脂封止層とともに該基板上に配設された該複数のデバイスチップを研削砥石で研削してパッケージ基板を該仕上げ厚みへと薄化する研削ステップと、を備えたことを特徴とするパッケージ基板の加工方法が提供される。
好ましくは、パッケージ基板の加工方法は、前記研削ステップを実施した後、前記切削溝の溝底に露出した前記柱状導体電極の端面にバンプを形成するバンプ形成ステップと、該バンプ形成ステップを実施した後、パッケージ基板を前記分割予定ラインに沿って分割して個々のチップパッケージを形成する分割ステップと、を更に備えている。
本発明のパッケージ基板の加工方法によると、まず切削によって柱状導体電極が埋設された領域がパッケージ基板の仕上げ厚みより深く切削され、柱状導体電極の端面を露出させる。次いで、パッケージ基板の樹脂封止層とデバイスチップとはパッケージ基板の仕上げ厚みまで研削される。
柱状導体電極の端面の高さ位置はパッケージ基板の仕上げ厚みの高さ位置よりも低いため、研削によって柱状導体電極が研削されることがなく、柱状導体電極の研削屑に含まれる重金属イオンによってデバイスチップが金属汚染されてしまう恐れがない。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１（Ａ）を参照すると、パッケージ基板１０の一例を示す部分平面図が示されている。図１（Ｂ）はその縦断面図である。
パッケージ基板１０は、樹脂基板又はシリコン基板等の基板１２と、直交する複数の分割予定ライン２５で区画された基板１２上のチップ領域に配設された複数の積層デバイスチップ２０と、積層デバイスチップ２０の外周に形成された複数の柱状導体電極２２と、複数の積層デバイスチップ２０と複数の柱状導体電極２２とを被覆する樹脂封止層２４とを含んでいる。
各積層デバイスチップ２０は、基板１２上に実装された第１デバイスチップ１４と、第１デバイスチップ１４上に搭載され複数の電極１８で電気的に第１デバイスチップ１４に接続された第２デバイスチップ１６とから構成される。
図１（Ａ）に示されるように、柱状導体電極２２は、各積層デバイスチップ２０の四辺を囲むように基板１２上に搭載されている。柱状導体電極２２は例えば銅から形成されている。封止樹脂２４としては、例えばエポキシ樹脂が採用可能である。
図１（Ｂ）に示されるように、積層デバイスチップ２０の高さと柱状導体電極２２の高さは概略同等に形成されている。図１（Ｂ）でｔ１はパッケージ基板１０の仕上げ厚みを示している。
本実施形態のパッケージ基板１０では、基板１２上に積層デバイスチップ２０が実装されているものとして示したが、基板１２のチップ領域にそれぞれ一つのデバイスチップを搭載するようにしてもよい。
本発明のパッケージ基板の加工方法では、まず柱状導体電極２２が埋設された領域の封止樹脂層２４を切削ブレードで切削して、パッケージ基板１０の仕上げ厚みｔ１より深い切削溝を形成する切削ステップを実施する。
この切削ステップでは、図２に示すように、切削装置のチャックテーブル２６でパッケージ基板１０の基板１２側を吸引保持し、封止樹脂層２４を露出させる。図２で２８は切削ユニットであり、図示しないモータにより回転駆動されるスピンドル３０と、スピンドル３０の先端部に装着された切削ブレード３２とを含んでいる。
切削ステップでは、切削ブレード３２を矢印Ａ方向に高速で回転させながら、柱状導体電極２２が埋設された位置の封止樹脂層２４にパッケージ基板１０の仕上げ厚みｔ１より深い深さまで切り込みながら、チャックテーブル２６を加工送り方向（紙面に垂直方向）に加工送りして、パッケージ基板１０の仕上げ厚みｔ１より深い切削溝３３を形成し、切削溝３３の溝底に柱状導体電極２２の端面２２ａを露出させる。
この切削ステップでは、図２に示すように、各柱状導体電極２２に対応する封止樹脂層２４を順々に切削してもよいし、幅の広い切削ブレードを使用して、図３に示すように、分割予定ライン２５を挟んで隣接する２本の柱状導体電極２２に対応する領域の封止樹脂層２４を一度の切削で切削除去して切削溝３３Ａを形成し、隣接する２本の柱状導体電極２２の端面２２ａを同時に露出させるようにしてもよい。或いは、図２に示すような切削ブレード３２で複数回切削して、図３に示すような切削溝３３Ａを形成するようにしてもよい。
切削ステップを実施した後、パッケージ基板１０を仕上げ厚みｔ１へと薄化する研削ステップを実施する。この研削ステップでは、図４に示すように、研削装置のチャックテーブル３４でパッケージ基板１０の基板１２側を吸引保持し、封止樹脂層２４を露出させる。
図４で、３６は研削装置の研削ユニットであり、モータにより回転駆動されるスピンドル３８と、スピンドル３８の先端に固定されたホイールマウント４０と、ホイールマウント４０に着脱可能に固定された研削ホイール４２とを含んでいる。研削ホイール４２は、環状ホイール基台４４と、環状ホイール基台４４の下端部外周に固着された複数の研削砥石４６とから構成される。
研削ステップでは、チャックテーブル３４を矢印Ａ方向に例えば３００ｒｐｍで回転させるとともに研削ホイール４２を矢印Ｂ方向に例えば６０００ｒｐｍで回転させつつ、図示しない研削送り機構を駆動して研削ホイール４２を下方に所定量研削送りしながら、パッケージ基板１０の封止樹脂層２４に研削を実施する。研削途中からは、封止樹脂層２４のみならず、積層デバイスチップ２０の第２デバイスチップ１６の裏面も研削してパッケージ基板１０を仕上げ厚みｔ１へと薄化する。
各柱状導体電極２２の端面２２ａの高さ位置は切削ステップによりパッケージ基板１０の仕上げ厚みｔ１の高さ位置よりも低くなるように切削されているため、研削によって柱状導体電極２２が研削されることがなく、柱状導体電極２２の研削屑に含まれる重金属イオンによって第１及び第２デバイスチップ１４，１６が金属汚染されてしまうことが防止される。研削ステップ終了後のパッケージ基板の断面図が図５に示されている。
本発明のパッケージ基板の加工方法では、研削ステップを実施した後、図６に示すように、切削溝３３Ａの溝底に露出した柱状導体電極２２の端面２２ａにバンプ４８を形成するバンプ形成ステップを実施する。
バンプ形成ステップ実施後、パッケージ基板１０を分割予定ライン２５に沿って分割して個々のチップパッケージを形成する分割ステップを実施する。この分割ステップは、例えば図７に示すような切削ブレード３２Ａを使用した切削ステップにより実施する。
この切削ステップでは、パッケージ基板１０の基板１２側に外周が環状フレームに装着されたダイシングテープ５０を貼着し、切削装置のチャックテーブル２６でダイシングテープ５０側を吸引保持する。
切削ブレード３２Ａを高速で回転させながらダイシングテープ５０に至るまで切り込ませ、チャックテーブル２６を加工送り方向（紙面に垂直方向）に加工送りすることにより、パッケージ基板１０を分割予定ライン２５に沿って完全切断する。
分割予定ライン２５のピッチずつ切削ユニット２８を割出し送りしながら、第１の方向に伸長する分割予定ライン２５を全て切削する。次いで、チャックテーブル２６を９０度回転して、第１の方向に直交する第２の方向に伸長する分割予定ライン２５を完全切断することにより、パッケージ基板１０は個々のチップパッケージに分割される。
この分割ステップは、切削ブレードによる切削加工に限定されるものではなく、レーザー加工装置を使用したレーザー加工により実施するようにしてもよい。
１０ パッケージ基板
１２ 基板
１４ 第１デバイスチップ
１６ 第２デバイスチップ
１８ 接続電極
２０ 積層デバイスチップ
２２ 柱状導体電極
２２ａ 端面
２４ 封止樹脂層
２５ 分割予定ライン
２８ 切削ユニット
３２，３２Ａ 切削ブレード
３３，３３Ａ 切削溝
３６ 研削ユニット
４２ 研削ホイール
４８ バンプ
１２ 基板
１４ 第１デバイスチップ
１６ 第２デバイスチップ
１８ 接続電極
２０ 積層デバイスチップ
２２ 柱状導体電極
２２ａ 端面
２４ 封止樹脂層
２５ 分割予定ライン
２８ 切削ユニット
３２，３２Ａ 切削ブレード
３３，３３Ａ 切削溝
３６ 研削ユニット
４２ 研削ホイール
４８ バンプ
Claims (2)
- 交差する複数の分割予定ラインで区画された基板上のチップ領域に配設された複数のデバイスチップと、該デバイスチップの外周に形成された複数の柱状導体電極と、複数の該デバイスチップと該柱状導体電極とを被覆する樹脂封止層と、を有するパッケージ基板の加工方法であって、
少なくとも該複数の柱状導体電極が埋設された領域の該樹脂封止層を切削ブレードで切削してパッケージ基板の仕上げ厚みより深い切削溝を形成し、該切削溝の溝底に該柱状導体電極の端面を露出させる切削ステップと、
該切削ステップを実施した後、パッケージ基板の該樹脂封止層とともに該基板上に配設された該複数のデバイスチップを研削砥石で研削してパッケージ基板を該仕上げ厚みへと薄化する研削ステップと、
を備えたことを特徴とするパッケージ基板の加工方法。 - 前記研削ステップを実施した後、前記切削溝の溝底に露出した前記柱状導体電極の端面にバンプを形成するバンプ形成ステップと、
該バンプ形成ステップを実施した後、パッケージ基板を前記分割予定ラインに沿って分割して個々のチップパッケージを形成する分割ステップと、
を更に備えた請求項１記載のパッケージ基板の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013099950A JP6084114B2 (ja) | 2013-05-10 | 2013-05-10 | パッケージ基板の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013099950A JP6084114B2 (ja) | 2013-05-10 | 2013-05-10 | パッケージ基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014220443A JP2014220443A (ja) | 2014-11-20 |
| JP6084114B2 true JP6084114B2 (ja) | 2017-02-22 |
Family
ID=51938617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013099950A Active JP6084114B2 (ja) | 2013-05-10 | 2013-05-10 | パッケージ基板の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6084114B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6482618B2 (ja) | 2017-08-22 | 2019-03-13 | Ｔｏｗａ株式会社 | 加工装置及び加工方法 |
| JP6991663B2 (ja) * | 2018-01-05 | 2022-01-12 | 株式会社ディスコ | 加工方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3772066B2 (ja) * | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体装置 |
| JP2001339011A (ja) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4434977B2 (ja) * | 2005-02-02 | 2010-03-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2008235401A (ja) * | 2007-03-19 | 2008-10-02 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2012079734A (ja) * | 2010-09-30 | 2012-04-19 | Teramikros Inc | 半導体装置及び半導体デバイス並びにそれらの製造方法 |
| JP5780828B2 (ja) * | 2011-05-18 | 2015-09-16 | 株式会社ディスコ | ウエーハの加工方法 |
-
2013
- 2013-05-10 JP JP2013099950A patent/JP6084114B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014220443A (ja) | 2014-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6504750B2 (ja) | ウェーハの加工方法 | |
| JP5307593B2 (ja) | 積層ウェーハの分割方法 | |
| JP2006286968A (ja) | 半導体装置の製造方法 | |
| JP5755043B2 (ja) | 半導体ウエーハの加工方法 | |
| JP6257291B2 (ja) | パッケージ基板の加工方法 | |
| JP5943544B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| JP6084114B2 (ja) | パッケージ基板の加工方法 | |
| KR20130052721A (ko) | 칩의 제조 방법 | |
| JP5881504B2 (ja) | ウエーハの加工方法 | |
| JP5936312B2 (ja) | 半導体ウエーハの加工方法 | |
| JP6200765B2 (ja) | パッケージ基板の加工方法 | |
| JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
| JP2009176957A (ja) | 積層型半導体装置の製造方法 | |
| JP5748198B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| JP2018082116A (ja) | デバイスチップパッケージの製造方法 | |
| JP2012227485A (ja) | パッケージ基板の加工方法 | |
| JP6800523B2 (ja) | パッケージ基板の加工方法 | |
| JP6594171B2 (ja) | ウエーハの加工方法 | |
| JP6896347B2 (ja) | 被加工物の加工方法 | |
| JP6896346B2 (ja) | 被加工物の加工方法 | |
| JP6890893B2 (ja) | 金属が露出した基板の加工方法 | |
| CN106158762A (zh) | 电子封装件及其制法 | |
| JP6318016B2 (ja) | 積層デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6084114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |