JP2009176957A - 積層型半導体装置の製造方法 - Google Patents

Abstract

【課題】ＣｏＷによって半導体装置を製造するにあたり、ウェーハ側の半導体チップへの半導体チップの積層を高い精度が要求されることなく確実に行う。
【解決手段】複数の第１チップ１が表面側に形成されたウェーハＷの表面側に、第１チップ１の仕上がり厚さに相当する深さの分割溝５を、分割予定ライン４に沿って形成し（分割溝形成工程）、次いで、第１チップ１に既存の第２チップ２を積層し（積層工程）、第２チップ２の表面を保護部材で覆って（保護部材被覆工程）から、ウェーハの裏面を、分割溝が表出し、かつ、第１チップ１が仕上がり厚さｔになるまで研削し（分割工程）、２層構造の半導体装置を得る。
【選択図】図２

Description

本発明は、複数の半導体チップを積層させた半導体装置の製造方法であって、特に半導体ウェーハに半導体チップを積層して半導体装置を得るＣｏＷ（Chip on Wafer）の技術に関する。

半導体デバイス製造工程においては、円盤状の半導体ウェーハの表面に格子状の分割予定ラインによって多数の矩形領域を区画し、これら矩形領域の表面にＩＣやＬＳＩ等の電子回路を形成し、次いで裏面を研削した後に研磨するなど必要な処理をしてから、全ての分割予定ラインを切削して切断する、すなわちダイシングして、多数の半導体チップを得ている。このようにして得られた半導体チップは、樹脂封止によりパッケージングされて、携帯電話やＰＣ（パーソナル・コンピュータ）等の各種電気・電子機器に広く用いられている。

ところで、近年の半導体デバイスに対する高機能化・小型化の要求は益々顕著であり、この要求に応える実装技術に係わるものとして、複数の半導体チップを積層して接合した半導体装置の形態が実用化されている。このようなチップ積層型の半導体装置を製造する方法の１つに上記のＣｏＷと呼ばれる方法がある。これは、多数の半導体チップにダイシングされる前の段階の半導体ウェーハの各半導体チップに、少なくとも１つの半導体チップを積層してから、ウェーハを分割予定ラインに沿って切削ブレード等により切断するといった方法である。本出願人は、半導体チップの積層化に伴う電極構造として、ウェーハに形成したビアホールに電極を形成する貫通電極に関する技術を提案している（特許文献１）。

特開２００７−６７０８２号公報

上記ＣｏＷにおいては、分割前のウェーハの各半導体チップに個々の半導体チップを積層する際に、分割予定ラインで囲まれたウェーハ側の１つの半導体チップ内に、積層側の１つの半導体チップを、分割予定ラインに干渉することなく正確に位置決めする必要がある。これは、もしも積層側の半導体チップがウェーハの分割予定ラインに接触したり覆っていたりといったように干渉した状態で分割予定ラインを切断すると、積層チップが切断されたり弾き飛ばされたりして、不良品が生じるからである。

また、積層する半導体チップの数が多くなるなどして積層高さが高くなると、ウェーハまでの到達距離が長くなるため切削ブレードの刃先出し量を大きくすることになるが、その場合には、通常、切削ブレードの強度を確保するために、厚さが比較的厚い切削ブレードを使用する。ところが厚めの切削ブレードを使用する場合には、分割予定ラインを比較的太く設定することになるため、ウェーハ１枚当たりから得られる半導体装置の数の減少を招き、効率的な生産の面から不利になるといった問題が生じる。

よって本発明は、ＣｏＷによって半導体装置を製造するにあたり、ウェーハ側の半導体チップへの半導体チップの積層を高い精度が要求されることなく確実に行うことができるとともに、薄い切削ブレードでのウェーハダイシングを可能として効率的な生産も達成することができる積層型半導体装置の製造方法を提供することを目的としている。

本発明は、半導体チップに半導体チップを積層させてなる積層型半導体装置の製造方法であって、格子状の分割予定ラインによって複数の第１の半導体チップが表面側に形成された半導体ウェーハの該表面側に、該第１の半導体チップの仕上がり厚さに相当する深さの分割溝を、該分割予定ラインに沿って形成する分割溝形成工程と、半導体ウェーハの第１の半導体チップの表面に、第２の半導体チップをそれぞれ積層する積層工程と、第２の半導体チップの表面を保護部材で覆う保護部材被覆工程と、半導体ウェーハの裏面を、分割溝が表出し、かつ、前記第１の半導体チップが前記仕上がり厚さになるまで研削して、該半導体ウェーハを、第１の半導体チップに第２の半導体チップが積層されてなる個々の半導体装置に分割する分割工程とを少なくとも備えることを特徴としている。

本発明によれば、半導体ウェーハに半導体チップを積層する前に、予め分割予定ラインに沿ってウェーハの表面側に分割溝を形成する。分割溝形成工程に供されるウェーハは、該ウェーハに形成されている第１の半導体チップの仕上がり厚さよりも厚く設定されており、後の分割工程で裏面研削されて仕上がり厚さまで薄化される。本発明では、裏面研削に先んじて分割予定ラインを実質的に切断するものであり、これは先ダイシングと呼ばれる技術である。

ウェーハの第１の半導体チップに第２の半導体チップを積層する際の位置決め精度は、先ダイシングによって既に分割予定ラインは実質的に切断されているため、分割予定ラインが未切断の場合よりも比較的低くて済む。したがって、高い精度を伴わなくとも、第２の半導体チップを確実に積層して接合することができる。また、先ダイシングの際には第２の半導体チップが積層されていないので、薄い切削ブレードを使用することができ、このため、分割予定ラインを細くすることによる生産効率の向上が図られる。

本発明は、先ダイシングした後にウェーハに半導体チップを積層するので、ウェーハ側の半導体チップへの半導体チップの積層を高い精度が要求されることなく確実に行うことができるとともに、薄い切削ブレードを使用することを可能として効率的な生産も達成することができるといった効果を奏する。

以下、図面を参照して本発明に係る一実施形態を説明する。
［１］半導体ウェーハと半導体装置
図１（ａ）は本実施形態で加工が施される円盤状の半導体ウェーハ（以下、ウェーハと略称）Ｗを示しており、図１（ｂ）は、本実施形態で製造される半導体装置３を示している。半導体装置３は、半導体チップ（第１の半導体チップ）１に半導体チップ（第２の半導体チップ）２が積層されてなるチップ積層型である。ウェーハＷは、厚さが例えば６００〜７００μｍ程度であり、その表面には、格子状の分割予定ライン４によって多数の矩形状の半導体チップ１が区画されている。これら半導体チップ１の表面には、ＩＣやＬＳＩ等の電子回路が形成されている。半導体チップ１は、ウェーハＷが裏面研削されることにより所定の仕上がり厚さ（例えば２００μｍ程度、あるいは１００〜５０μｍ程度）に薄化される。

本実施形態は、前述したＣｏＷの一方法であって、先ダイシングしたウェーハＷの各半導体チップ１の表面に、電子回路が形成されている既存の半導体チップ２を積層して接合するとともに電気的な接続も果たしてから、半導体チップ１を仕上がり厚さまで薄化するとともにウェーハＷを分割予定ライン４に沿って分割する工程を行って、半導体装置３を得る製造方法である。以下に、その製造方法を工程順に説明する。なお、説明の中でウェーハＷや半導体チップ１，２における“表面”は電子回路が形成された側の面、“裏面”は表面とは反対側の電子回路が形成されていない側の面と定義する。また、ウェーハＷに形成されている半導体チップ１を第１チップ、この第１チップ１の表面に積層する既存の半導体チップ２を第２チップと称する。

［２］半導体装置の製造方法
（１）分割溝形成工程
図２は、本実施形態の製造方法の工程を（ａ）〜（ｇ）の順に模式的に示している。図２（ａ）は加工前のウェーハＷの断面図であり、ｔは、第１チップ１の仕上がり厚さを示している。本製造方法においては、まずはじめに、ウェーハＷの表面側に、第１チップ１の仕上がり厚さｔよりもやや深い分割溝５を分割予定ライン４に沿って格子状に形成して先ダイシングを行う。図２（ｂ）は、全ての分割予定ライン４に分割溝５が形成されて先ダイシングされたウェーハＷを示している。分割溝５の形成は、図４に示すダイシング装置１０の切削ブレード６０をウェーハＷの表面に切り込ませることにより行われる。

（２）積層工程
次に、図２（ｃ）に示すように、全ての第１チップ１の表面に第２チップ２をそれぞれ積層して接合するとともに、所定の手段によって第１チップ１と第２チップ２との電気的な接続を行う。図２では、既に個片化されていてウェーハＷに積層する側の半導体チップである第２チップ２に斜線を入れて、ウェーハＷ側の半導体チップ（第１チップ１）区別している。第２チップ２は別途製造されたものであって、基板の表面に電子回路が形成されたものである。なお、第２チップ２は別の半導体ウェーハを分割して得られるものであるが、その分割方法は先ダイシングである必要はなく、かつ、限定されるものではない。

（３）保護部材被覆工程
ウェーハＷの各第１チップ１の表面に第２チップ２を積層したら、図２（ｄ）に示すように、全ての第２チップ２の表面を１枚の円形状の保護部材６で覆う。保護部材６としては、片面に粘着面が形成された樹脂製シート等が好適であって、このようなものの場合には、粘着面を第２チップ２に合わせて貼着される。保護部材６で第２チップ２を覆う理由は、次の通りである。

すなわち、次の分割工程でウェーハＷの裏面を研削する際に、表面側を後述する研削装置１００のチャックテーブル１０３に合わせ、かつ、裏面を上に向けて露出させた状態に、ウェーハＷをセットする。ここで、チャックテーブル１０３に表面側の第２チップ２を直接接触させると、研削時の荷重が第２チップ２に直接加わって電子回路が破損するおそれがある。そこで、第２チップ２を保護するために保護部材６をウェーハＷの表面側に設けるのである。

（４）分割工程
次に、ウェーハＷの裏面全面を分割溝５が表出するまで研削し、第１チップ１が仕上がり厚さｔになるまでウェーハＷの裏面全面を研削する。ウェーハＷの裏面研削は、図５に示す研削装置１００が用いられる。図２（ｅ）は、ウェーハＷを裏面研削するために、図２（ｄ）の状態からウェーハＷを引っ繰り返し、裏面を上に向けて露出させた状態を示している。この状態を保持して、ウェーハＷの裏面を、図２（ｆ）に示すように第１チップ１が仕上がり厚さｔになるまで研削する。

この分割工程においては、ウェーハＷの裏面を分割溝５が表出するまで研削した時点で、ウェーハＷは多数の第１チップ１に分割された状態となる。そして、その後さらに裏面が僅かに研削されて、第１チップ１は仕上がり厚さにされる。第１チップ１の表面には、上記積層工程で第２チップ２が積層されているので、この分割工程の後には、ウェーハＷは多数の半導体装置３に分割されたことになる。なお、各半導体装置３は、保護部材６で互いに連結された状態となっているため、バラバラにはならない。

（５）ピックアップ工程
保護部材６で各半導体装置３が連結された形態となっているウェーハＷは、所定のピックアップ装置に供されて、各半導体装置３が保護部材６から離脱されてピックアップされる。図２（ｇ）は、ピックアップされた個々の半導体装置３を示している。ピックアップ装置としては、ピックアップニードルで保護部材６側から半導体装置３を１つ１つ突き上げるといった一般周知の構造のものが用いられる。

以上が本実施形態の半導体装置の製造方法であり、この方法によれば、はじめに分割予定ライン４に分割溝５を形成する先ダイシング（分割溝形成工程）を行ってから、分割溝５に囲まれた各第１チップ１の表面に第２チップ２を積層している。このため、第１チップ１に第２チップ２を積層する際には、従来のように未切断の分割予定ライン４に干渉しないように高い位置決め精度を求められることがない。したがって、高い精度を伴わなくとも、第１チップ１に第２チップ２を確実に積層して接合することができる。

また、先ダイシングの際には第２チップ２が積層されていないので、切削ブレード６０の刃先出し量は小さくて良い。したがって切削ブレード６０は薄いものを使用することができ、この結果、ウェーハＷに形成する分割予定ライン４を細くすることによる生産効率の向上が図られる。

なお、上記実施形態では、ウェーハＷの第１チップ１に第２チップ２を積層した２層構造の半導体装置３を製造したが、本発明では、２層構造に限らず、第１チップ１に２つ以上の半導体チップを積層した半導体装置を製造する場合も含む。

３層以上の場合には、先ダイシングしたウェーハＷの第１チップ１に、所定数の半導体チップを全て積層してから、ウェーハＷの裏面研削を行って半導体装置を得る。積層する半導体チップは１つずつ積み重ねていってもよいが、上記実施形態のように２層の積層チップ（半導体装置）３を得てから、図３（ａ）〜（ｂ）に示すように（図３では、半導体装置３を斜線で示している）、先ダイシング済みのウェーハＷの半導体チップ（ここでは第３チップ１Ｂとする）に積層してウェーハＷを裏面研削すると、３層構造の半導体装置３Ｂを得ることができる。そして、このようなサイクルを繰り返せば、多層の半導体装置を短時間で容易に得ることができる。このような方法によれば、半導体チップを１つずつ積層する手間がかかることなく多層チップの半導体装置を短時間で容易に得ることができ、生産性向上の面で大いに有望である。

次に、上記製造方法を実施するにあたって好適なダイシング装置および研削装置を説明する。
まず、図４に示すダイシング装置１０から説明する。
このダイシング装置１０は、一対の切削ブレード６０を互いに対向配置した２軸対向型である。図中符合１１はベースフレームであり、このベースフレーム１１には門型コラム１２が固定されている。ベースフレーム１１上の中央部には水平なＸ方向に延びる一対のＸ軸リニアガイド２１が設けられており、これらＸ軸リニアガイド２１に、Ｘ軸スライダ２２が摺動自在に取り付けられている。Ｘ軸スライダ２２は、Ｘ軸送りモータ２３によって作動するボールねじ送り機構２４により、Ｘ軸リニアガイド２１に沿って往復移動させられる。Ｘ軸スライダ２２上には、テーブルベース２５を介して円盤状のチャックテーブル２６が設けられている。

チャックテーブル２６は、Ｚ方向（鉛直方向）を回転軸として回転自在にテーブルベース２５上に支持されており、図示せぬ回転駆動機構によって時計方向あるいは反時計方向に回転させられる。チャックテーブル２６は真空吸引式であり、水平な上面の周縁を残した大部分が、円形状のポーラスな真空吸着部２６ａとなっている。ウェーハＷは、真空運転されているチャックテーブル２６の真空吸着部２６ａに吸着、保持される。ウェーハＷはチャックテーブル２６とともに、Ｘ軸スライダ２２の移動に伴ってＸ方向に往復移動させられる。

ウェーハＷは、ダイシングテープ８を介して環状のダイシングフレーム９の内側に保持された状態で、チャックテーブル２６上に保持される。チャックテーブル２６の周囲には、ダイシングフレーム９を着脱自在に保持する複数のクランプ２７が配設されている。これらクランプ２７は、テーブルベース２５に取り付けられている。

門型コラム１２は、Ｘ軸リニアガイド２１を挟んで水平なＹ方向に並ぶ一対の脚部１２ａと、これら脚部１２ａの上端部間に水平に架け渡された梁部１２ｂとを有している。梁部１２ｂの一側面には、Ｙ方向に延びる上下一対のＹ軸リニアガイド１３が設けられており、これらＹ軸リニアガイド１３に、第１Ｙ軸スライダ４１と第２Ｙ軸スライダ５１とがそれぞれ摺動自在に取り付けられている。第１Ｙ軸スライダ４１は、図示せぬ第１Ｙ軸送りモータによって作動する第１Ｙ軸ボールねじ送り機構４３によりＹ軸リニアガイド１３に沿って往復移動させられる。一方、第２Ｙ軸スライダ５１は、第２Ｙ軸送りモータ５２によって作動する第２Ｙ軸ボールねじ送り機構５３によりＹ軸リニアガイド１３に沿って往復移動させられる。

第１Ｙ軸スライダ４１および第２Ｙ軸スライダ５１には、Ｚ方向に延びる一対のＺ軸リニアガイド１４がそれぞれ設けられており、第１Ｙ軸スライダ４１のＺ軸リニアガイド１４には第１Ｚ軸スライダ４４が、また、第２Ｙ軸スライダ５１のＺ軸リニアガイド１４には第２Ｚ軸スライダ５４が、それぞれ摺動自在に取り付けられている。第１Ｚ軸スライダ４４は、第１Ｚ軸送りモータ４５によって作動する図示せぬ第１Ｚ軸ボールねじ送り機構により、Ｚ軸リニアガイド１４に沿って昇降させられる。一方、第２Ｚ軸スライダ５４は、第２Ｚ軸送りモータ５５によって作動する図示せぬ第２Ｚ軸ボールねじ送り機構により、Ｚ軸リニアガイド１４に沿って昇降させられる。

第１Ｚ軸スライダ４４の下端部には、第１ブラケット４６を介して第１切削ユニット４７が固定されており、第２Ｚ軸スライダ５４の下端部には、第２ブラケット５６を介して第２切削ユニット５７が固定されている。これら切削ユニット４７，５７には、互いに対向する状態に、上記切削ブレード６０が装着されている。双方の切削ブレード６０の回転軸はＹ方向と平行であり、かつ、同軸的に設定されている。切削ユニット４７，５７は、それぞれＹ軸スライダ４１，５１の移動によってＹ方向に移動させられ、双方の切削ブレード６０が接近したり離間したりするようになっている。

以上の構成からなるダイシング装置１０によって、ウェーハＷを先ダイシングする、すなわち分割予定ライン４に分割溝５を形成する際の動作例を説明する。ダイシングテープ８を介してダイシングフレーム９に保持されたウェーハＷは、チャックテーブル２６上に同心状に吸着、保持され、ダイシングフレーム９はクランプ２７によって保持される。

効率的に分割溝５を形成する方法として、１回のＸ方向の切削送りで２本の分割予定ライン４に同時に分割溝５を形成する方法がある。この方法を採用する際には、まず、第１および第２の切削ユニット４７，５７のＺ方向位置を同一とし、さらにＹ方向に互いに近付けて、同軸的に対向する各切削ブレード６０の間隔を、ウェーハＷに設定されている格子状の分割予定ライン４のうちの平行な２本の分割予定ライン４に対応し、かつ、その間隔が最小となる軸間距離に設定する。最小間隔に設定される切削ブレード６０の間隔は、３，４個程度の複数の半導体デバイスを挟む間隔に設定される。

この状態を保持して各切削ユニット４７，５７を下降させ、Ｚ方向位置を、切削ブレード６０が分割溝５の深さ、すなわちウェーハＷの第１チップ１の仕上がり厚さｔよりもやや深いところまで切り込む深さとなる位置に位置付ける。次いで、各切削ブレード６０を回転させた状態から、Ｘ軸スライダ２２をＸ方向に移動させて切削送りし、各切削ブレード６０を、チャックテーブル２６上のウェーハＷの分割予定ライン４に切り込ませる。これによって、分割予定ライン４に分割溝５が形成される。なお、分割予定ライン４に切削ブレード６０を位置決めするには、カメラ等を用いた周知のアライメント手段を利用して行われる。

はじめの２本のＸ方向の分割予定ライン４に分割溝５が形成されたら、次の２本の分割予定ライン４に分割溝５を形成すべく、各切削ユニット４７，５７をＹ方向に分割予定ライン４の間隔の長さだけ移動させる割り出し送りを行う。次いで、今度はチャックテーブル２６を逆方向に復動させ、先に形成した２本の分割溝５の隣の分割予定ライン４に、分割溝５を形成する。

以上のＸ方向への切削送りとＹ方向への割り出し送りを繰り返して、Ｘ方向に延びる全ての分割予定ライン４に分割溝５を形成する。これが終わったらチャックテーブル２６を９０°回転させて、今までＹ方向に延びていた分割予定ライン４を、改めてＸ方向と平行になるよう切り替える。そして、上記要領を繰り返して、Ｘ方向に延びる全ての分割予定ライン４に分割溝５を形成する。これによって、格子状の多数の分割予定ライン４の全て分割溝５が形成される。

ダイシング装置１０による分割溝形成工程と図２（ｃ）〜（ｅ）の工程が終了したら、続いて、図５に示す研削装置１００によってウェーハＷの裏面を研削する上記分割工程に移る。研削装置１００は基台１０１を有しており、この基台１０１上に、Ｙ方向に移動自在にテーブルベース１０２が設けられている。そしてこのテーブルベース１０２上に、円盤状に形成されたチャックテーブル１０３が回転可能に支持されている。チャックテーブル１０３は、上記ダイシング装置１０と同様に真空吸引式であって、水平な上面の真空吸着部１０３ａにウェーハＷが吸着、保持される。テーブルベース１０２の移動路には、移動路１０２に研削屑等が落下することを防ぐ蛇腹状のカバー１０４が伸縮自在に設けられている。

基台１０１の上面のＹ方向一端部（奥側の端部）には、コラム１０５が立設されている。このコラム１０５の前面（基台１０１側に向いたＸ・Ｚ方向に沿った面）には、研削ユニット１１０が昇降可能に装備されている。

研削ユニット１１０は、モータ１１１で回転駆動されるＺ方向に延びるスピンドルシャフト１１２を有しており、このスピンドルシャフト１１２の下端部に、フランジ１１３を介して、円環状に配列された複数の砥石１１４ａを有する砥石ホイール１１４が固定されている。

砥石ホイール１１４の砥石１１４ａは、ウェーハＷの材質に応じたものが用いられ、例えば、ボンド材中に適宜な粒度のダイヤモンド砥粒等を混合して成形し、焼結したものなどが用いられる。砥石ホイール１１４の研削外径、すなわち複数の砥石１１４ａの外周縁の直径は、少なくともウェーハＷの半径と同等以上で、一般的にはウェーハＷの直径にほぼ等しい大きさに設定される。

研削ユニット１１０は、コラム１０５に昇降自在に取り付けられたスライダ１２１に固定されている。スライダ１２１は、Ｚ方向に延びる一対のガイドレール１２２に摺動自在に装着されている。スライダ１２１は、サーボモータ１２３によって駆動されるボールねじ式のＺ軸送り機構１２４が作動することによってＺ方向に移動させられる。この構成により、研削ユニット１１０はスライダ１２１とともに昇降する。研削ユニット１１０は、スライダ１２１に対してスピンドルシャフト１１２の軸心がＺ方向に延びる状態に固定されており、砥石１１４ａの刃面である下面は水平に設定される。

上記構成の研削装置１００によれば、テーブルベース１０２の移動によってチャックテーブル１０３上に保持されたウェーハＷが、研削ユニット１１０の下方の加工位置に送られる。そして、砥石ホイール１１４が回転しながらＺ軸送り機構１２４によって下降し、砥石１１４ａが、露出しているウェーハＷの裏面を押圧することにより、その裏面が研削される。ウェーハＷは、チャックテーブル１０３が回転することにより自転状態で研削ユニット１１０により研削される。

（ａ）は本発明の一実施形態に係る製造方法で加工が施される半導体ウェーハの斜視図、（ｂ）は一実施形態の製造方法で得られる半導体装置の斜視図である。 一実施形態の製造方法の工程を（ａ）〜（ｇ）の順に示す断面図である。 多層チップからなる半導体装置の製造例を示す断面図である。 一実施形態の製造方法に好適に用いられるダイシング装置の斜視図である。 一実施形態の製造方法に好適に用いられる研削装置の斜視図である。

符号の説明

１…第１チップ（第１の半導体チップ）
２…第２チップ（第２の半導体チップ）
３，３Ｂ…半導体装置
４…分割予定ライン
５…分割溝
６…保護部材
ｔ…第１チップの仕上がり厚さ
Ｗ…半導体ウェーハ

Claims (1)

1. 半導体チップに半導体チップを積層させてなる積層型半導体装置の製造方法であって、
   格子状の分割予定ラインによって複数の第１の半導体チップが表面側に形成された半導体ウェーハの該表面側に、該第１の半導体チップの仕上がり厚さに相当する深さの分割溝を、該分割予定ラインに沿って形成する分割溝形成工程と、
   前記半導体ウェーハの前記第１の半導体チップの表面に、前記第２の半導体チップをそれぞれ積層する積層工程と、
   前記第２の半導体チップの表面を保護部材で覆う保護部材被覆工程と、
   前記半導体ウェーハの裏面を、前記分割溝が表出し、かつ、前記第１の半導体チップが前記仕上がり厚さになるまで研削して、該半導体ウェーハを、前記第１の半導体チップに前記第２の半導体チップが積層されてなる個々の半導体装置に分割する分割工程と
   を少なくとも備えることを特徴とする積層型半導体装置の製造方法。

Images